JP2002261455A - 多層配線基板およびこれを用いた電子装置 - Google Patents
多層配線基板およびこれを用いた電子装置Info
- Publication number
- JP2002261455A JP2002261455A JP2001053179A JP2001053179A JP2002261455A JP 2002261455 A JP2002261455 A JP 2002261455A JP 2001053179 A JP2001053179 A JP 2001053179A JP 2001053179 A JP2001053179 A JP 2001053179A JP 2002261455 A JP2002261455 A JP 2002261455A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- pad
- insulating
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 導体層用パッドを高密度化しても、パッド同
士の干渉によるノイズ防止が可能となり、密着強度と耐
熱疲労信頼性に優れる多層配線基板を提供する。 【解決手段】 絶縁基体２主面に複数の絶縁層３を積層
して成る絶縁基板１と、絶縁基体２・絶縁層３の絶縁基
板１内部に位置する表面に形成された電源導体層５、信
号導体層６およびグランド導体層７と、絶縁基板１表面
に形成され、絶縁層３・絶縁基体２を貫通して形成され
た貫通導体７を介して、電源導体層５に接続される電源
導体用パッド10、信号導体層６に接続される信号導体用
パッド11・グランド導体層４に接続されるグランド導体
用パッド９とを具備して成る多層配線基板12において、
グランド導体用パッド９を絶縁基板１の表面に格子状に
形成した配線導体８の交点に配置するとともに、電源導
体用パッド10または信号導体用パッド11を配線導体８に
よる格子の目の中に配置する。
士の干渉によるノイズ防止が可能となり、密着強度と耐
熱疲労信頼性に優れる多層配線基板を提供する。 【解決手段】 絶縁基体２主面に複数の絶縁層３を積層
して成る絶縁基板１と、絶縁基体２・絶縁層３の絶縁基
板１内部に位置する表面に形成された電源導体層５、信
号導体層６およびグランド導体層７と、絶縁基板１表面
に形成され、絶縁層３・絶縁基体２を貫通して形成され
た貫通導体７を介して、電源導体層５に接続される電源
導体用パッド10、信号導体層６に接続される信号導体用
パッド11・グランド導体層４に接続されるグランド導体
用パッド９とを具備して成る多層配線基板12において、
グランド導体用パッド９を絶縁基板１の表面に格子状に
形成した配線導体８の交点に配置するとともに、電源導
体用パッド10または信号導体用パッド11を配線導体８に
よる格子の目の中に配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、表面に実装用の電
源導体用パッド、信号導体用パッドおよびグランド導体
用パッドを形成した多層配線基板およびこれを用いた電
子装置に関するものである。
源導体用パッド、信号導体用パッドおよびグランド導体
用パッドを形成した多層配線基板およびこれを用いた電
子装置に関するものである。
【０００２】
【従来の技術】一般に、現在の電子機器は、移動体通信
機器に代表されるように小型・薄型・軽量・高性能・高
機能・高品質・高信頼性が要求されてきており、このよ
うな電子機器に搭載される電子装置も小型・高密度化が
要求されるようになってきている。そのため、電子装置
を構成する配線基板にも小型化・薄型化・多端子化が求
められてきており、それを実現するために信号導体層等
の導体層の幅を細くするとともにその間隔を狭くし、さ
らに導体層の多層化・導体層間を接続する貫通導体の小
径化により高密度配線化が図られている。
機器に代表されるように小型・薄型・軽量・高性能・高
機能・高品質・高信頼性が要求されてきており、このよ
うな電子機器に搭載される電子装置も小型・高密度化が
要求されるようになってきている。そのため、電子装置
を構成する配線基板にも小型化・薄型化・多端子化が求
められてきており、それを実現するために信号導体層等
の導体層の幅を細くするとともにその間隔を狭くし、さ
らに導体層の多層化・導体層間を接続する貫通導体の小
径化により高密度配線化が図られている。
【０００３】このような高密度配線が可能な配線基板と
して、ビルドアップ法を採用して製作された多層配線基
板が知られている。ビルドアップ法とは、例えば、ガラ
スクロスやアラミド不布織等の補強材に耐熱性や耐薬品
性を有するエポキシ樹脂に代表される熱硬化性樹脂を含
浸させて複合化した絶縁基板上に、間に配線導体層を挟
んでエポキシ樹脂等の熱硬化性樹脂から成る接着材を塗
布して絶縁層を形成するとともに絶縁層を加熱硬化させ
た後、配線導体層上部の絶縁層にレーザで径が100〜200
μｍ程度の貫通孔を穿設し、しかる後、絶縁層表面を化
学粗化し、さらに無電解銅めっき法および電解銅めっき
法を用いて貫通孔側面および貫通孔底面の配線導体層上
に導体膜を被着して貫通導体を形成するとともに絶縁層
表面に貫通導体と接続する配線導体層を形成し、さら
に、絶縁層や貫通導体・配線導体層の形成を複数回繰り
返すことにより多層配線基板を製作する方法である。
して、ビルドアップ法を採用して製作された多層配線基
板が知られている。ビルドアップ法とは、例えば、ガラ
スクロスやアラミド不布織等の補強材に耐熱性や耐薬品
性を有するエポキシ樹脂に代表される熱硬化性樹脂を含
浸させて複合化した絶縁基板上に、間に配線導体層を挟
んでエポキシ樹脂等の熱硬化性樹脂から成る接着材を塗
布して絶縁層を形成するとともに絶縁層を加熱硬化させ
た後、配線導体層上部の絶縁層にレーザで径が100〜200
μｍ程度の貫通孔を穿設し、しかる後、絶縁層表面を化
学粗化し、さらに無電解銅めっき法および電解銅めっき
法を用いて貫通孔側面および貫通孔底面の配線導体層上
に導体膜を被着して貫通導体を形成するとともに絶縁層
表面に貫通導体と接続する配線導体層を形成し、さら
に、絶縁層や貫通導体・配線導体層の形成を複数回繰り
返すことにより多層配線基板を製作する方法である。
【０００４】このような多層配線基板の配線導体層は、
用途によって、電源導体層・グランド導体層および信号
導体層に機能化されている。このうち電源導体層は、多
層配線基板に実装される電子部品に電源を供給するため
に機能し、全面をめっきしたベタパターンの薄膜導体か
ら構成されている。また、信号導体層は、電気信号を電
磁波障害なしに伝播させるために機能し、所定の回路形
状にパターン化した導体から構成されている。さらに、
グランド導体層は、電源導体層や信号導体層を流れる電
流によって発生する電磁波をシールドし、他の配線導体
層に生じるノイズを防止するために機能し、電源導体層
と同様にベタパターンの薄膜導体から構成されている。
すなわち、信号導体層などから発生する電磁波を、グラ
ンド導体層で渦電流に変換することによってシールド
し、かかるシールド効果によって他の配線導体層でノイ
ズが発生しないように構成されている。
用途によって、電源導体層・グランド導体層および信号
導体層に機能化されている。このうち電源導体層は、多
層配線基板に実装される電子部品に電源を供給するため
に機能し、全面をめっきしたベタパターンの薄膜導体か
ら構成されている。また、信号導体層は、電気信号を電
磁波障害なしに伝播させるために機能し、所定の回路形
状にパターン化した導体から構成されている。さらに、
グランド導体層は、電源導体層や信号導体層を流れる電
流によって発生する電磁波をシールドし、他の配線導体
層に生じるノイズを防止するために機能し、電源導体層
と同様にベタパターンの薄膜導体から構成されている。
すなわち、信号導体層などから発生する電磁波を、グラ
ンド導体層で渦電流に変換することによってシールド
し、かかるシールド効果によって他の配線導体層でノイ
ズが発生しないように構成されている。
【０００５】このような役割を担う電源導体層・グラン
ド導体層および信号導体層は、それぞれ多層配線基板の
表面に設けた外部電気回路接続用の導体用パッドに貫通
導体を介して電気的に接続され、多層配線基板に実装す
る電子部品への電力の供給・信号の伝達あるいは電磁波
のシールドを行うことができるような積層構造に配置さ
れている。そして、これらの導体用パッドは、通常は円
形の形状をしており、電源導体層・グランド導体層およ
び信号導体層の群毎に、それぞれ、多層配線基板の表面
に密集させて形成されている。
ド導体層および信号導体層は、それぞれ多層配線基板の
表面に設けた外部電気回路接続用の導体用パッドに貫通
導体を介して電気的に接続され、多層配線基板に実装す
る電子部品への電力の供給・信号の伝達あるいは電磁波
のシールドを行うことができるような積層構造に配置さ
れている。そして、これらの導体用パッドは、通常は円
形の形状をしており、電源導体層・グランド導体層およ
び信号導体層の群毎に、それぞれ、多層配線基板の表面
に密集させて形成されている。
【０００６】しかしながら、このような多層配線基板
は、信号導体層に接続される信号導体用パッドを密集さ
せていることから、密集させた導体用パッドから発生し
た電磁波がノイズとなり、このノイズにより実装した電
子部品が誤作動してしまうという問題点を有していた。
は、信号導体層に接続される信号導体用パッドを密集さ
せていることから、密集させた導体用パッドから発生し
た電磁波がノイズとなり、このノイズにより実装した電
子部品が誤作動してしまうという問題点を有していた。
【０００７】このような問題点を解決するために、複数
個の信号導体用パッドがグランド導体用パッドを含むパ
ターン層によって区画されて互いに隔離し合うように配
置された多層プリント配線板が提案されている（特開平
9-102678号公報）。この多層プリント配線板によれば、
複数個の信号導体用パッドをグランド導体用パッドを含
むパターン層によって区画して互いに隔離し合うように
配置したことから、信号導体用パッドから発生した電磁
波がグランド導体用パッドにおいて渦電流となりグラン
ド導体層へアースされるため、他の信号導体層に発生す
るノイズを防止することができるというものである。
個の信号導体用パッドがグランド導体用パッドを含むパ
ターン層によって区画されて互いに隔離し合うように配
置された多層プリント配線板が提案されている（特開平
9-102678号公報）。この多層プリント配線板によれば、
複数個の信号導体用パッドをグランド導体用パッドを含
むパターン層によって区画して互いに隔離し合うように
配置したことから、信号導体用パッドから発生した電磁
波がグランド導体用パッドにおいて渦電流となりグラン
ド導体層へアースされるため、他の信号導体層に発生す
るノイズを防止することができるというものである。
【０００８】
【発明が解決しようとする課題】しかしながら、この多
層プリント配線板は、高速のネットワークコンピュータ
やスーパーコンピュータ等のように高密度化した場合に
は、高周波信号のために導体用パッド間の電磁的な干渉
が大きくなり、信号導体用パッドに流れる電流によって
電源導体用パッドに同時スイッチングノイズが発生して
しまい、その結果、実装する電子部品に誤作動が生じて
しまうという問題点を有していた。
層プリント配線板は、高速のネットワークコンピュータ
やスーパーコンピュータ等のように高密度化した場合に
は、高周波信号のために導体用パッド間の電磁的な干渉
が大きくなり、信号導体用パッドに流れる電流によって
電源導体用パッドに同時スイッチングノイズが発生して
しまい、その結果、実装する電子部品に誤作動が生じて
しまうという問題点を有していた。
【０００９】また、導体用パッドの高密度化によりその
径が小さくなった場合、導体用パッドと絶縁層との密着
強度が低下し、温度サイクル試験等の耐熱疲労信頼性試
験において、剥離が生じ易くなるという問題点も有して
いた。
径が小さくなった場合、導体用パッドと絶縁層との密着
強度が低下し、温度サイクル試験等の耐熱疲労信頼性試
験において、剥離が生じ易くなるという問題点も有して
いた。
【００１０】本発明は、かかる従来技術の問題点に鑑み
完成されたものであり、その目的は、導体用パッドを高
密度化しても同時スイッチングノイズの発生を防止する
ことができるとともに、導体用パッドと基板との密着強
度に優れ耐熱疲労信頼性に優れた多層配線基板およびこ
れを用いた電子装置を提供することにある。
完成されたものであり、その目的は、導体用パッドを高
密度化しても同時スイッチングノイズの発生を防止する
ことができるとともに、導体用パッドと基板との密着強
度に優れ耐熱疲労信頼性に優れた多層配線基板およびこ
れを用いた電子装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の多層配線基板
は、絶縁基体の主面に複数の絶縁層を積層して成る絶縁
基板と、絶縁基体および絶縁層の絶縁基板内部に位置す
る表面に形成された電源導体層、信号導体層およびグラ
ンド導体層と、絶縁基板の表面に形成され、絶縁層およ
び絶縁基体を貫通して形成された貫通導体を介して、電
源導体層に接続される複数の電源導体用パッド、信号導
体層に接続される複数の信号導体用パッドおよびグラン
ド導体層に接続される複数のグランド導体用パッドとを
具備して成る多層配線基板において、グランド導体用パ
ッドを絶縁基板の表面に格子状に形成した配線導体の交
点に配置するとともに、電源導体用パッドまたは信号導
体用パッドを配線導体による格子の目の中に配置したこ
とを特徴とするものである。
は、絶縁基体の主面に複数の絶縁層を積層して成る絶縁
基板と、絶縁基体および絶縁層の絶縁基板内部に位置す
る表面に形成された電源導体層、信号導体層およびグラ
ンド導体層と、絶縁基板の表面に形成され、絶縁層およ
び絶縁基体を貫通して形成された貫通導体を介して、電
源導体層に接続される複数の電源導体用パッド、信号導
体層に接続される複数の信号導体用パッドおよびグラン
ド導体層に接続される複数のグランド導体用パッドとを
具備して成る多層配線基板において、グランド導体用パ
ッドを絶縁基板の表面に格子状に形成した配線導体の交
点に配置するとともに、電源導体用パッドまたは信号導
体用パッドを配線導体による格子の目の中に配置したこ
とを特徴とするものである。
【００１２】また、本発明の電子装置は、上記の多層配
線基板の各導体用パッドと絶縁基板の表面に搭載された
電子部品の各電極とを導体バンプを介して電気的に接続
して成ることを特徴とするものである。
線基板の各導体用パッドと絶縁基板の表面に搭載された
電子部品の各電極とを導体バンプを介して電気的に接続
して成ることを特徴とするものである。
【００１３】本発明の多層配線基板によれば、グランド
導体用パッドを絶縁基板の表面に格子状に形成した配線
導体の交点に配置するとともに、電源導体用パッドまた
は信号導体用パッドを配線導体による格子の目の中に配
置したことから、高周波信号においても電源導体用パッ
ドに接続した格子状に形成した配線導体が電源導体用パ
ッドと信号導体用パッドとを電磁的に良好にシールドし
て導体用パッド間の干渉を防止でき、その結果、電源導
体用パッドに信号導体用パッドの信号による同時スイッ
チングノイズの発生を防止することができ、実装する電
子部品の誤作動を防止することができる。
導体用パッドを絶縁基板の表面に格子状に形成した配線
導体の交点に配置するとともに、電源導体用パッドまた
は信号導体用パッドを配線導体による格子の目の中に配
置したことから、高周波信号においても電源導体用パッ
ドに接続した格子状に形成した配線導体が電源導体用パ
ッドと信号導体用パッドとを電磁的に良好にシールドし
て導体用パッド間の干渉を防止でき、その結果、電源導
体用パッドに信号導体用パッドの信号による同時スイッ
チングノイズの発生を防止することができ、実装する電
子部品の誤作動を防止することができる。
【００１４】また、本発明の電子装置によれば、上記の
多層配線基板に電子部品を導体バンプを介して実装して
成ることから、高周波信号においても誤動作のない電子
装置とすることができる。
多層配線基板に電子部品を導体バンプを介して実装して
成ることから、高周波信号においても誤動作のない電子
装置とすることができる。
【００１５】
【発明の実施の形態】次に、本発明の多層配線基板およ
びこれを用いた電子装置を添付の図面に基づいて詳細に
説明する。
びこれを用いた電子装置を添付の図面に基づいて詳細に
説明する。
【００１６】図１は、本発明の多層配線基板に半導体素
子等の電子部品を搭載して成る電子装置の実施の形態の
一例を示す断面図であり、図２は、本発明の多層配線基
板の平面図である。
子等の電子部品を搭載して成る電子装置の実施の形態の
一例を示す断面図であり、図２は、本発明の多層配線基
板の平面図である。
【００１７】これらの図において、１は絶縁基体２の主
面に複数の絶縁層３を積層して成る絶縁基板、４はグラ
ンド導体層、５は電源導体層、６は信号導体層、７は貫
通導体、８は格子状に形成した配線導体、９はグランド
導体層４に接続されるグランド導体用パッド、10は電源
導体層５に接続される電源導体用パッド、11は信号導体
層６に接続される信号導体用パッドであり、主にこれら
で本発明の多層配線基板12が構成される。また、この多
層配線基板12に電子部品13を搭載することにより本発明
の電子装置14と成る。なお、本発明の多層配線基板12で
は、グランド導体用パッド９は、多層配線基板12表面の
格子状に形成した配線導体８の交点に形成されている。
面に複数の絶縁層３を積層して成る絶縁基板、４はグラ
ンド導体層、５は電源導体層、６は信号導体層、７は貫
通導体、８は格子状に形成した配線導体、９はグランド
導体層４に接続されるグランド導体用パッド、10は電源
導体層５に接続される電源導体用パッド、11は信号導体
層６に接続される信号導体用パッドであり、主にこれら
で本発明の多層配線基板12が構成される。また、この多
層配線基板12に電子部品13を搭載することにより本発明
の電子装置14と成る。なお、本発明の多層配線基板12で
は、グランド導体用パッド９は、多層配線基板12表面の
格子状に形成した配線導体８の交点に形成されている。
【００１８】絶縁基板１は、電子部品13を支持する支持
部材としての機能を有し、絶縁基体１の表面および／ま
たは裏面の主面に複数の絶縁層３を積層することによっ
て形成されている。
部材としての機能を有し、絶縁基体１の表面および／ま
たは裏面の主面に複数の絶縁層３を積層することによっ
て形成されている。
【００１９】絶縁基板１を構成する絶縁基体２は、絶縁
層３の支持体としての機能を有し、例えばガラスクロス
−エポキシ樹脂やガラスクロス−ビスマレイミドトリア
ジン樹脂・ガラスクロス−ポリフェニレンエーテル樹脂
・アラミド繊維−エポキシ樹脂等の樹脂材料から成り、
常法により製作される。また、絶縁基体２の主面には、
グランド導体層４等の導体層が被着形成されており、こ
れらの導体層は、絶縁基体２内部に形成されたスルーホ
ール導体で電気的に接続されている。さらに、絶縁基体
２の主面には、銅や金・ニッケル・アルミニウム等の金
属薄膜からなるグランド導体層４や電源導体層５・信号
導体層６が絶縁層３を介して積層されている。
層３の支持体としての機能を有し、例えばガラスクロス
−エポキシ樹脂やガラスクロス−ビスマレイミドトリア
ジン樹脂・ガラスクロス−ポリフェニレンエーテル樹脂
・アラミド繊維−エポキシ樹脂等の樹脂材料から成り、
常法により製作される。また、絶縁基体２の主面には、
グランド導体層４等の導体層が被着形成されており、こ
れらの導体層は、絶縁基体２内部に形成されたスルーホ
ール導体で電気的に接続されている。さらに、絶縁基体
２の主面には、銅や金・ニッケル・アルミニウム等の金
属薄膜からなるグランド導体層４や電源導体層５・信号
導体層６が絶縁層３を介して積層されている。
【００２０】絶縁層３は、グランド導体層４や電源導体
層５・信号導体層６を支持する支持部材として機能し、
例えばエポキシ樹脂やビスマレイミドトリアジン樹脂・
ポリフェニレンエーテル樹脂等の熱硬化性樹脂とエラス
トマーと無機絶縁性フィラーとから成り、グランド導体
層４や電源導体層５・信号導体層６等の金属薄膜との密
着性を良好となすために、表面を粗化できる熱可塑性樹
脂成分も含有してもよい。
層５・信号導体層６を支持する支持部材として機能し、
例えばエポキシ樹脂やビスマレイミドトリアジン樹脂・
ポリフェニレンエーテル樹脂等の熱硬化性樹脂とエラス
トマーと無機絶縁性フィラーとから成り、グランド導体
層４や電源導体層５・信号導体層６等の金属薄膜との密
着性を良好となすために、表面を粗化できる熱可塑性樹
脂成分も含有してもよい。
【００２１】このような絶縁層３は、例えばエポキシ樹
脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラー
に溶剤等を添加した混合物を混練して液状ワニスを得、
この液状ワニスをポリエチレンテレフタレート（ＰＥ
Ｔ）製離型シート上に塗布し、60〜100℃の温度で乾燥
することによりフィルム状に成形される。また、絶縁層
３には、炭酸ガスレーザやＹＡＧレーザ・ＵＶレーザ等
の従来周知のレーザを用いて直径が30〜300μｍ程度の
貫通導体７を形成するための開口が穿設される。
脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラー
に溶剤等を添加した混合物を混練して液状ワニスを得、
この液状ワニスをポリエチレンテレフタレート（ＰＥ
Ｔ）製離型シート上に塗布し、60〜100℃の温度で乾燥
することによりフィルム状に成形される。また、絶縁層
３には、炭酸ガスレーザやＹＡＧレーザ・ＵＶレーザ等
の従来周知のレーザを用いて直径が30〜300μｍ程度の
貫通導体７を形成するための開口が穿設される。
【００２２】なお、絶縁層３となる乾燥後のフィルム
は、フィルム上面にポリエチレンシートを積層し、ロー
ル状に巻き取ることにより容易に貯蔵できる。また、フ
ィルムの厚さは自由に設定することができるが、絶縁性
の観点から20〜100μｍの範囲の厚さが好ましい。さら
に、絶縁層３は、このフィルムを絶縁基体２表面に真空
ラミネータを用いて圧着し、オーブンで熱硬化すること
により積層される。
は、フィルム上面にポリエチレンシートを積層し、ロー
ル状に巻き取ることにより容易に貯蔵できる。また、フ
ィルムの厚さは自由に設定することができるが、絶縁性
の観点から20〜100μｍの範囲の厚さが好ましい。さら
に、絶縁層３は、このフィルムを絶縁基体２表面に真空
ラミネータを用いて圧着し、オーブンで熱硬化すること
により積層される。
【００２３】また、絶縁層３には、グランド導体層４や
電源導体層５・信号導体層６・貫通導体７が形成されて
いる。グランド導体層４や電源導体層５・信号導体層６
・貫通導体７は、多層配線基板12に搭載する半導体素子
等の電子部品13を外部電気回路（図示せず）に電気的に
接続する導電路としての機能を有する。グランド導体層
４や電源導体層５・信号導体層６・貫通導体７を形成す
る金属材料としては、電気抵抗値が低いという観点から
は銅や金・ニッケル・アルミニウム等の金属が好まし
く、安価という観点からは銅が好ましい。なお、金属薄
膜の厚みは、高速の信号を伝達させるという観点からは
３μｍ以上であることが好ましく、金属薄膜を絶縁基体
２や絶縁層３に被着形成する際に金属薄膜に大きな応力
を残留させず、金属薄膜が絶縁基体２や絶縁層３から剥
離しにくいものとするためには50μｍ以下としておくこ
とが好ましい。
電源導体層５・信号導体層６・貫通導体７が形成されて
いる。グランド導体層４や電源導体層５・信号導体層６
・貫通導体７は、多層配線基板12に搭載する半導体素子
等の電子部品13を外部電気回路（図示せず）に電気的に
接続する導電路としての機能を有する。グランド導体層
４や電源導体層５・信号導体層６・貫通導体７を形成す
る金属材料としては、電気抵抗値が低いという観点から
は銅や金・ニッケル・アルミニウム等の金属が好まし
く、安価という観点からは銅が好ましい。なお、金属薄
膜の厚みは、高速の信号を伝達させるという観点からは
３μｍ以上であることが好ましく、金属薄膜を絶縁基体
２や絶縁層３に被着形成する際に金属薄膜に大きな応力
を残留させず、金属薄膜が絶縁基体２や絶縁層３から剥
離しにくいものとするためには50μｍ以下としておくこ
とが好ましい。
【００２４】このような金属薄膜は、次に述べる方法に
より形成される。まず、絶縁層３の所望の個所に、例え
ば炭酸レーザを用いて開口を穿設した後に、絶縁層３の
表面および開口内壁を過マンガン酸塩類水溶液等の粗化
液に浸漬して粗化する。次に、絶縁層３の表面および開
口内壁を無電解めっきの触媒と成る例えばパラジウムの
水溶液中に浸漬して絶縁層３表面と開口内壁に触媒を被
着させ、さらに、硫酸銅・ロッセル塩・ホルマリン・Ｅ
ＤＴＡナトリウム塩・安定剤等から成る無電解めっき液
に約30分間浸漬して、数μｍの無電解銅めっき膜を析出
させる。そして次に、絶縁層３の表面に感光性ドライフ
ィルムレジストをラミネートし露光と現像により薄膜導
体と成る所定の配線パターンを形成し、しかる後に、硫
酸・硫酸銅５水和物・塩素・光沢剤等から成る電解めっ
き液に数Ａ／ｄｍ2の電流を印加しながら数時間浸漬す
ることにより貫通導体７が開口内壁や内部に形成され
る。またさらに、水酸化ナトリウムで感光性ドライフィ
ルムレジストを剥離し、しかる後、硫酸・過酸化水素水
溶液でめっき膜表面をエッチングすることにより、絶縁
層３の表面にグランド導体層４や電源導体層５・信号導
体層６が形成される。
より形成される。まず、絶縁層３の所望の個所に、例え
ば炭酸レーザを用いて開口を穿設した後に、絶縁層３の
表面および開口内壁を過マンガン酸塩類水溶液等の粗化
液に浸漬して粗化する。次に、絶縁層３の表面および開
口内壁を無電解めっきの触媒と成る例えばパラジウムの
水溶液中に浸漬して絶縁層３表面と開口内壁に触媒を被
着させ、さらに、硫酸銅・ロッセル塩・ホルマリン・Ｅ
ＤＴＡナトリウム塩・安定剤等から成る無電解めっき液
に約30分間浸漬して、数μｍの無電解銅めっき膜を析出
させる。そして次に、絶縁層３の表面に感光性ドライフ
ィルムレジストをラミネートし露光と現像により薄膜導
体と成る所定の配線パターンを形成し、しかる後に、硫
酸・硫酸銅５水和物・塩素・光沢剤等から成る電解めっ
き液に数Ａ／ｄｍ2の電流を印加しながら数時間浸漬す
ることにより貫通導体７が開口内壁や内部に形成され
る。またさらに、水酸化ナトリウムで感光性ドライフィ
ルムレジストを剥離し、しかる後、硫酸・過酸化水素水
溶液でめっき膜表面をエッチングすることにより、絶縁
層３の表面にグランド導体層４や電源導体層５・信号導
体層６が形成される。
【００２５】そして、このようなグランド導体層４や電
源導体層５・信号導体層６・貫通導体７を形成した絶縁
層３の上面に、絶縁層３を積層するとともに上記と同じ
工程を繰り返してグランド導体層４や電源導体層５・信
号導体層６・貫通導体７を形成し、さらにこれを複数回
繰り返すことにより絶縁層３が複数層積層される。
源導体層５・信号導体層６・貫通導体７を形成した絶縁
層３の上面に、絶縁層３を積層するとともに上記と同じ
工程を繰り返してグランド導体層４や電源導体層５・信
号導体層６・貫通導体７を形成し、さらにこれを複数回
繰り返すことにより絶縁層３が複数層積層される。
【００２６】また、絶縁基体２と絶縁層３とから成る絶
縁基板１の表面には、格子状に形成した配線導体８が形
成され、この格子状に形成した配線導体８の交点にはグ
ランド導体層４に接続されるたグランド導体用パッド９
が、また、配線導体８の格子の目の中には電源導体層５
に接続される電源導体用パッド10または信号導体層６に
接続される信号導体用パッド11が形成されている。そし
て、本発明の多層配線基板12においては、このことが重
要である。
縁基板１の表面には、格子状に形成した配線導体８が形
成され、この格子状に形成した配線導体８の交点にはグ
ランド導体層４に接続されるたグランド導体用パッド９
が、また、配線導体８の格子の目の中には電源導体層５
に接続される電源導体用パッド10または信号導体層６に
接続される信号導体用パッド11が形成されている。そし
て、本発明の多層配線基板12においては、このことが重
要である。
【００２７】本発明の多層配線基板12においては、絶縁
基板１の表面に格子状に形成した配線導体８を形成する
とともにこの格子状に形成した配線導体８の交点にグラ
ンド導体用パッド９を、また、配線導体８の格子の目の
中に電源導体用パッド10または信号導体用パッド11を形
成したことから、格子状に形成した配線導体８が電源導
体用パッド10と信号導体用パッド11とを電磁的に良好に
シールドしてこれら導体用パッド10・11同士の干渉を防
止することができ、その結果、信号導体用パッド11を流
れる電流による電源導体用パッド10に発生する同時スイ
ッチングノイズ防止することができ、その結果、搭載す
る電子部品13の誤作動を防止することができる。
基板１の表面に格子状に形成した配線導体８を形成する
とともにこの格子状に形成した配線導体８の交点にグラ
ンド導体用パッド９を、また、配線導体８の格子の目の
中に電源導体用パッド10または信号導体用パッド11を形
成したことから、格子状に形成した配線導体８が電源導
体用パッド10と信号導体用パッド11とを電磁的に良好に
シールドしてこれら導体用パッド10・11同士の干渉を防
止することができ、その結果、信号導体用パッド11を流
れる電流による電源導体用パッド10に発生する同時スイ
ッチングノイズ防止することができ、その結果、搭載す
る電子部品13の誤作動を防止することができる。
【００２８】なお、絶縁基板１の表面に形成する信号導
体用パッド11は、その形状が円形状あるいは略円形状で
あり、また、その径は半導体素子等の電子部品13を搭載
するフリップチップ側が80〜400μｍ程度、外部電気回
路と電気的に接続されるボールグリッドアレイ側が400
〜800μｍ程度の大きさであることが好ましい。
体用パッド11は、その形状が円形状あるいは略円形状で
あり、また、その径は半導体素子等の電子部品13を搭載
するフリップチップ側が80〜400μｍ程度、外部電気回
路と電気的に接続されるボールグリッドアレイ側が400
〜800μｍ程度の大きさであることが好ましい。
【００２９】また、本発明の多層配線基板12において
は、電源導体用パッド10を形成した領域と信号導体用パ
ッド11を形成した領域とを隣接させて配置することが好
ましい。さらに、グランド導体用パッド９・電源導体用
パッド10・信号導体用パッド11に接続される貫通導体７
を、これらの導体用パッド９・10・11の直下に形成する
ことが好ましい。
は、電源導体用パッド10を形成した領域と信号導体用パ
ッド11を形成した領域とを隣接させて配置することが好
ましい。さらに、グランド導体用パッド９・電源導体用
パッド10・信号導体用パッド11に接続される貫通導体７
を、これらの導体用パッド９・10・11の直下に形成する
ことが好ましい。
【００３０】電源導体用パッド10を形成した領域と信号
導体用パッド11を形成した領域とを隣接させて配置する
ことにより、グランド導体層４によるシールド効果をよ
り高めることが可能となり、その結果、搭載する電子部
品13の誤作動を完全に防止できる。
導体用パッド11を形成した領域とを隣接させて配置する
ことにより、グランド導体層４によるシールド効果をよ
り高めることが可能となり、その結果、搭載する電子部
品13の誤作動を完全に防止できる。
【００３１】また、グランド導体用パッド９・電源導体
用パッド10・信号導体用パッド11に接続される貫通導体
７をこれらの導体用パッド９・10・11の直下に形成する
ことにより、多層配線基板12の高密度化によりこれら導
体用パッド９・10・11の径を小さくしたとしても、導体
用パッド９・10・11が貫通導体７に直接接合されている
ことから、絶縁基板１との密着強度を向上させることが
でき、その結果、温度サイクル試験等の耐熱疲労信頼性
性試験において、剥離のない高信頼性の多層配線基板12
とすることができる。
用パッド10・信号導体用パッド11に接続される貫通導体
７をこれらの導体用パッド９・10・11の直下に形成する
ことにより、多層配線基板12の高密度化によりこれら導
体用パッド９・10・11の径を小さくしたとしても、導体
用パッド９・10・11が貫通導体７に直接接合されている
ことから、絶縁基板１との密着強度を向上させることが
でき、その結果、温度サイクル試験等の耐熱疲労信頼性
性試験において、剥離のない高信頼性の多層配線基板12
とすることができる。
【００３２】なお、ここで導体用パッド９・10・11の直
下とは、貫通導体７とグランド導体層４や電源導体層５
・信号導体層６に接続される実装パッド９・10・８とが
完全に重なる状態を意味するものではなく、貫通導体７
と電源導体用パッド９や信号導体用パッド10・グランド
導体用パッド11とが一部分でも重なっていればよい。し
かしながら、多層配線基板12を高密度化するという観点
からは、貫通導体７と電源導体用パッド９や信号導体用
パッド10・グランド導体用パッド11とが同心円状に形成
されていることが好ましく、また、これら導体用パッド
９・10・11の直径が貫通導体７の直径の1.0〜2.0倍程度
であることが好ましい。
下とは、貫通導体７とグランド導体層４や電源導体層５
・信号導体層６に接続される実装パッド９・10・８とが
完全に重なる状態を意味するものではなく、貫通導体７
と電源導体用パッド９や信号導体用パッド10・グランド
導体用パッド11とが一部分でも重なっていればよい。し
かしながら、多層配線基板12を高密度化するという観点
からは、貫通導体７と電源導体用パッド９や信号導体用
パッド10・グランド導体用パッド11とが同心円状に形成
されていることが好ましく、また、これら導体用パッド
９・10・11の直径が貫通導体７の直径の1.0〜2.0倍程度
であることが好ましい。
【００３３】また、このような格子状に形成した配線導
体８や、電源導体用パッド９や信号導体用パッド10・グ
ランド導体用パッド11は、絶縁基板１の表面に上記した
グランド導体層４や電源導体層５・信号導体層６を形成
する方法と同様な方法を用いることにより形成される。
体８や、電源導体用パッド９や信号導体用パッド10・グ
ランド導体用パッド11は、絶縁基板１の表面に上記した
グランド導体層４や電源導体層５・信号導体層６を形成
する方法と同様な方法を用いることにより形成される。
【００３４】かくして、本発明の多層配線基板12によれ
ば、その表面に格子状に形成した配線導体８の交点にグ
ランド導体用パッド９を形成するとともに、電源導体用
パッド10または信号導体用パッド11を配線導体８の格子
の目の中に配置して成ることから、格子状に形成した配
線導体８で電源導体用パッド10および信号導体用パッド
11をシールドして導体用パッド10・11同士の電磁的な干
渉を防止でき、信号導体用パッド11を流れる電流による
電源導体用パッド10に同時スイッチングノイズが発生す
ることを防止でき、その結果、搭載する電子部品13の誤
作動を防止できる多層配線基板12とすることができる。
ば、その表面に格子状に形成した配線導体８の交点にグ
ランド導体用パッド９を形成するとともに、電源導体用
パッド10または信号導体用パッド11を配線導体８の格子
の目の中に配置して成ることから、格子状に形成した配
線導体８で電源導体用パッド10および信号導体用パッド
11をシールドして導体用パッド10・11同士の電磁的な干
渉を防止でき、信号導体用パッド11を流れる電流による
電源導体用パッド10に同時スイッチングノイズが発生す
ることを防止でき、その結果、搭載する電子部品13の誤
作動を防止できる多層配線基板12とすることができる。
【００３５】なお、多層配線基板12に電子部品13を実装
する際の熱履歴から絶縁層３および導体用パッド９・10
・11を保護するために、絶縁層３の最外層表面に感光性
樹脂から成るソルダーレジスト層15を被着形成してもよ
い。また、この場合、ソルダーレジスト層15の導体用パ
ッド９・10・11上部には露光・現像により導体用パッド
９・10・11と電子部品13とを接続する導体バンプ16用の
開口が形成される。さらに、開口底の導体用パッド９・
10・11表面にニッケル・金等の良導電性で耐腐蝕性に優
れた金属をめっき法により１〜20μｍの厚さに被着させ
ておくと、導体用パッド９・10・11表面の酸化腐食を有
効に防止できるとともに導体用パッド９・10・11と導体
バンプ16との接続を良好とすることができる。
する際の熱履歴から絶縁層３および導体用パッド９・10
・11を保護するために、絶縁層３の最外層表面に感光性
樹脂から成るソルダーレジスト層15を被着形成してもよ
い。また、この場合、ソルダーレジスト層15の導体用パ
ッド９・10・11上部には露光・現像により導体用パッド
９・10・11と電子部品13とを接続する導体バンプ16用の
開口が形成される。さらに、開口底の導体用パッド９・
10・11表面にニッケル・金等の良導電性で耐腐蝕性に優
れた金属をめっき法により１〜20μｍの厚さに被着させ
ておくと、導体用パッド９・10・11表面の酸化腐食を有
効に防止できるとともに導体用パッド９・10・11と導体
バンプ16との接続を良好とすることができる。
【００３６】また、本発明の電子装置14は、多層配線基
板12表面の導体用パッド９・10・11と電子部品13の各電
極とを導体バンプ16を介して電気的に接続することによ
って形成される。
板12表面の導体用パッド９・10・11と電子部品13の各電
極とを導体バンプ16を介して電気的に接続することによ
って形成される。
【００３７】なお、多層配線基板12表面にはソルダーレ
ジスト層15を被着形成しておくことが好ましい。また、
導体用パッド９・10・11上に被着されたソルダーレジス
ト層15の開口の形状は円形状であることが望ましく、さ
らに、それらの径はフィリップチップ側が50〜300μ
ｍ、ボールグリッドアレイ側が300〜800μｍの範囲とす
ることが好ましい。
ジスト層15を被着形成しておくことが好ましい。また、
導体用パッド９・10・11上に被着されたソルダーレジス
ト層15の開口の形状は円形状であることが望ましく、さ
らに、それらの径はフィリップチップ側が50〜300μ
ｍ、ボールグリッドアレイ側が300〜800μｍの範囲とす
ることが好ましい。
【００３８】導体バンプ16は、導体用パッド９・10・11
と電子部品13の各電極とを電気的に接続する機能を有
し、多層配線基板12表面の導体用パッド９・10・11上に
半田等の金属により形成されている。このような導体バ
ンプ16は、金や鉛−錫・錫−亜鉛・錫−銀−ビスマス等
の合金の導電材料から成り、例えば導電材料が鉛−錫か
ら成る半田の場合、鉛−錫から成るぺーストをソルダー
レジスト層15の開口にスクリーン印刷法によって印刷、
あるいは鉛−錫から成る半田ボールをソルダーレジスト
層15の開口に載置した後、リフロー炉を通すことによっ
て実装パッド上に半球状に固着形成される。しかる後、
電子部品13を導体バンプ16上に載置し、リフロー炉を通
すことによって導体用パッド９・10・11と電子部品13の
各回路とが電気的に接続される。なお、電子部品13と多
層配線基板12表面との間に、熱硬化性樹脂とフィラーと
から成るアンダーフィル材17を注入することによって、
導体バンプ16が保護されるとともに電子部品13が多層配
線基板12に強固に固着される。
と電子部品13の各電極とを電気的に接続する機能を有
し、多層配線基板12表面の導体用パッド９・10・11上に
半田等の金属により形成されている。このような導体バ
ンプ16は、金や鉛−錫・錫−亜鉛・錫−銀−ビスマス等
の合金の導電材料から成り、例えば導電材料が鉛−錫か
ら成る半田の場合、鉛−錫から成るぺーストをソルダー
レジスト層15の開口にスクリーン印刷法によって印刷、
あるいは鉛−錫から成る半田ボールをソルダーレジスト
層15の開口に載置した後、リフロー炉を通すことによっ
て実装パッド上に半球状に固着形成される。しかる後、
電子部品13を導体バンプ16上に載置し、リフロー炉を通
すことによって導体用パッド９・10・11と電子部品13の
各回路とが電気的に接続される。なお、電子部品13と多
層配線基板12表面との間に、熱硬化性樹脂とフィラーと
から成るアンダーフィル材17を注入することによって、
導体バンプ16が保護されるとともに電子部品13が多層配
線基板12に強固に固着される。
【００３９】かくして、本発明の電子装置14によれば、
上記の多層配線基板12に電子部品13を導体バンプ16を介
して実装して成ることから、高周波信号においても誤動
作のない電子装置14とすることができる。
上記の多層配線基板12に電子部品13を導体バンプ16を介
して実装して成ることから、高周波信号においても誤動
作のない電子装置14とすることができる。
【００４０】なお、本発明の多層配線基板および電子装
置は上述の実施例に限定されるものではなく、本発明の
要旨を逸脱しない範囲であれば種々の変更は可能である
ことは言うまでもない。例えば本例では、電子部品装置
に搭載される電子部品として半導体素子の例を示した
が、抵抗器・キャパシタ・圧電素子等の電子部品を搭載
しても良い。
置は上述の実施例に限定されるものではなく、本発明の
要旨を逸脱しない範囲であれば種々の変更は可能である
ことは言うまでもない。例えば本例では、電子部品装置
に搭載される電子部品として半導体素子の例を示した
が、抵抗器・キャパシタ・圧電素子等の電子部品を搭載
しても良い。
【００４１】
【実施例】本発明の電子部品を搭載した多層配線基板を
用いた電子装置の特性を評価するために、以下のような
多層配線基板とこれを用いた電子装置を製作した。
用いた電子装置の特性を評価するために、以下のような
多層配線基板とこれを用いた電子装置を製作した。
【００４２】（実施例）表面に電源導体層５を有する絶
縁基体２の表裏両面に厚さ40μｍの絶縁層３フィルムを
真空ラミネータを使用して同時に圧着し、175℃の温度
で１時間硬化させて被着させた。
縁基体２の表裏両面に厚さ40μｍの絶縁層３フィルムを
真空ラミネータを使用して同時に圧着し、175℃の温度
で１時間硬化させて被着させた。
【００４３】次に、絶縁層３に、出力11Ａ・パルス幅48
μｓ・周波数２ＫＨｚの条件に設定した炭酸ガスレーザ
を、500μｍ径のマスクを通して１孔当たり３回照射す
ることによって径が50μｍの開口を穿設した。
μｓ・周波数２ＫＨｚの条件に設定した炭酸ガスレーザ
を、500μｍ径のマスクを通して１孔当たり３回照射す
ることによって径が50μｍの開口を穿設した。
【００４４】その後、絶縁層３表面と開口内面とを過マ
ンガン酸カリウム水溶液で粗化処理を行い、さらに、無
電解めっきの触媒と成るパラジウムの水溶液中に浸漬し
て絶縁層３表面と開口内壁とに触媒を被着させ、しかる
後、硫酸銅・ロッセル塩・ホルマリン・ＥＤＴＡナトリ
ウム塩・安定剤等から成る無電解めっき液に30分間浸漬
して２μｍの無電解銅めっき膜を析出させた。次に、絶
縁層３の表面に感光性ドライフィルムレジストをラミネ
ートし露光と現像により信号導体層６と成る所定パター
ンを形成し、その後、１Ａ／ｄｍ2の電流を印加しなが
ら硫酸・硫酸銅５水和物・塩素・光沢剤等から成る電解
液めっき液に１時間浸漬することにより開口内部に金属
を充填し導体を形成した。そして最後に、水酸化ナトリ
ウムで感光性ドライフィルムレジストを剥離し、さら
に、硫酸・過酸化水素水溶液等でエッチングすることに
より厚みが20μｍの信号導体層６導体を形成した。な
お、信号導体層６と絶縁層３の密着強度を高めるため
に、175℃の温度で２時間熱処理を行った。
ンガン酸カリウム水溶液で粗化処理を行い、さらに、無
電解めっきの触媒と成るパラジウムの水溶液中に浸漬し
て絶縁層３表面と開口内壁とに触媒を被着させ、しかる
後、硫酸銅・ロッセル塩・ホルマリン・ＥＤＴＡナトリ
ウム塩・安定剤等から成る無電解めっき液に30分間浸漬
して２μｍの無電解銅めっき膜を析出させた。次に、絶
縁層３の表面に感光性ドライフィルムレジストをラミネ
ートし露光と現像により信号導体層６と成る所定パター
ンを形成し、その後、１Ａ／ｄｍ2の電流を印加しなが
ら硫酸・硫酸銅５水和物・塩素・光沢剤等から成る電解
液めっき液に１時間浸漬することにより開口内部に金属
を充填し導体を形成した。そして最後に、水酸化ナトリ
ウムで感光性ドライフィルムレジストを剥離し、さら
に、硫酸・過酸化水素水溶液等でエッチングすることに
より厚みが20μｍの信号導体層６導体を形成した。な
お、信号導体層６と絶縁層３の密着強度を高めるため
に、175℃の温度で２時間熱処理を行った。
【００４５】同様の方法で絶縁層３とグランド導体層４
導体を形成し、さらに、絶縁層３と信号導体層６、そし
て最後に、絶縁層３およびその最外層表面の格子状に形
成した配線導体８と導体用パッド９・10・11とを形成し
た。なお、電源導体層５および信号導体層６に接続され
る導体用パッド９・11の径は、フリップチップ側を150
μｍ、ボールグリッドアレイ側を650μｍとした。
導体を形成し、さらに、絶縁層３と信号導体層６、そし
て最後に、絶縁層３およびその最外層表面の格子状に形
成した配線導体８と導体用パッド９・10・11とを形成し
た。なお、電源導体層５および信号導体層６に接続され
る導体用パッド９・11の径は、フリップチップ側を150
μｍ、ボールグリッドアレイ側を650μｍとした。
【００４６】次に、導体用パッド９・10・11上にソルダ
ーレジスト層15を被着形成後、露光・現像によりソルダ
ーレジスト層15に開口を形成し、さらに、開口底部の導
体用パッド９・10・11上にめっき法によりニッケル層を
３μｍと金層を0.1μｍ被着してサンプル用の多層配線
基板Ａを得た。開口径は、フリップチップ側を120μ
ｍ、ボールグリッドアレイ側を550μｍとした。
ーレジスト層15を被着形成後、露光・現像によりソルダ
ーレジスト層15に開口を形成し、さらに、開口底部の導
体用パッド９・10・11上にめっき法によりニッケル層を
３μｍと金層を0.1μｍ被着してサンプル用の多層配線
基板Ａを得た。開口径は、フリップチップ側を120μ
ｍ、ボールグリッドアレイ側を550μｍとした。
【００４７】さらに、多層配線基板Ａ表面の導体用パッ
ド９・10・11上に、鉛−錫（含有比率85／15重量％）か
ら成る半田ぺーストをスクリーン印刷によって印刷した
後、温度が260℃のリフロー炉を通して半球状の導体バ
ンプ16を形成した。しかる後、導体バンプ16上に半導体
素子を搭載載置し、温度が260℃のリフロー炉を通すこ
とによって両者を電気的に接続し、さらに半導体素子と
多層配線基板Ａ表層との間に、アンダーフィル17を注入
して信頼性試験用のサンプルの電子部品装置Ａを得た。
ド９・10・11上に、鉛−錫（含有比率85／15重量％）か
ら成る半田ぺーストをスクリーン印刷によって印刷した
後、温度が260℃のリフロー炉を通して半球状の導体バ
ンプ16を形成した。しかる後、導体バンプ16上に半導体
素子を搭載載置し、温度が260℃のリフロー炉を通すこ
とによって両者を電気的に接続し、さらに半導体素子と
多層配線基板Ａ表層との間に、アンダーフィル17を注入
して信頼性試験用のサンプルの電子部品装置Ａを得た。
【００４８】このサンプルの信頼性試験としては、ノイ
ズ測定試験と温度サイクル試験とを行なった。ノイズ測
定試験は、パルス波を入力し、その出力波形をオシロス
コープにて観察することによって行った。その結果の概
略図を図３に示す。また、温度サイクル試験は気相冷熱
試験機を用い、サンプルを温度が−55℃および125℃の
気相中に各30分間放置しこれを１サイクルとして2000サ
イクルの条件で行なった後、外観検査を行った。
ズ測定試験と温度サイクル試験とを行なった。ノイズ測
定試験は、パルス波を入力し、その出力波形をオシロス
コープにて観察することによって行った。その結果の概
略図を図３に示す。また、温度サイクル試験は気相冷熱
試験機を用い、サンプルを温度が−55℃および125℃の
気相中に各30分間放置しこれを１サイクルとして2000サ
イクルの条件で行なった後、外観検査を行った。
【００４９】本発明の電子部品装置Ａは、温度サイクル
試験2000サイクル後でも導体用パッド９・10・11を起点
とするクラックや剥離が生ずることはなく、また、図３
の測定結果から明らかなように、電磁波ノイズの発生が
なく高信頼性の電子装置であることが判った。
試験2000サイクル後でも導体用パッド９・10・11を起点
とするクラックや剥離が生ずることはなく、また、図３
の測定結果から明らかなように、電磁波ノイズの発生が
なく高信頼性の電子装置であることが判った。
【００５０】（比較例）比較例は、各実装パッドを混在
させたこと以外は、基本的には実施例と同様の構成であ
り、また、同様の製造方法で製作し、電源導体層やグラ
ンド導体層および信号導体用パッドは、その径がフリッ
プチップ側150μｍ、ボールグリッドアレイ側650μｍの
円形とした。また、ソルダーレジスト層の開口径は、フ
リップチップ側を120μｍ、ボールグリッドアレイ側を5
50μｍの円形とした。
させたこと以外は、基本的には実施例と同様の構成であ
り、また、同様の製造方法で製作し、電源導体層やグラ
ンド導体層および信号導体用パッドは、その径がフリッ
プチップ側150μｍ、ボールグリッドアレイ側650μｍの
円形とした。また、ソルダーレジスト層の開口径は、フ
リップチップ側を120μｍ、ボールグリッドアレイ側を5
50μｍの円形とした。
【００５１】実施例のサンプルと同様の条件でノイズ測
定を行ったが、比較例のサンプルでは、同時スイッチン
グノイズが発生し電子部品が誤作動した。また、温度サ
イクル試験1500サイクル回で実装パッドを起点とするク
ラックが発生した。
定を行ったが、比較例のサンプルでは、同時スイッチン
グノイズが発生し電子部品が誤作動した。また、温度サ
イクル試験1500サイクル回で実装パッドを起点とするク
ラックが発生した。
【００５２】
【発明の効果】本発明の多層配線基板によれば、グラン
ド導体用パッドを絶縁基板の表面に格子状に形成した配
線導体の交点に配置するとともに、電源導体用パッドま
たは信号導体用パッドを配線導体による格子の目の中に
配置したことから、高周波信号においても電源導体用パ
ッドに接続した格子状に形成した配線導体が電源導体用
パッドと信号導体用パッドとを電磁的に良好にシールド
して導体用パッド間の干渉を防止でき、その結果、電源
導体用パッドに信号導体用パッドの信号による同時スイ
ッチングノイズの発生を防止することができ、実装する
電子部品の誤作動を防止することができる。
ド導体用パッドを絶縁基板の表面に格子状に形成した配
線導体の交点に配置するとともに、電源導体用パッドま
たは信号導体用パッドを配線導体による格子の目の中に
配置したことから、高周波信号においても電源導体用パ
ッドに接続した格子状に形成した配線導体が電源導体用
パッドと信号導体用パッドとを電磁的に良好にシールド
して導体用パッド間の干渉を防止でき、その結果、電源
導体用パッドに信号導体用パッドの信号による同時スイ
ッチングノイズの発生を防止することができ、実装する
電子部品の誤作動を防止することができる。
【００５３】また、本発明の電子装置によれば、上記の
多層配線基板に電子部品を導体バンプを介して実装して
成ることから、高周波信号においても誤動作のない電子
装置とすることができる。
多層配線基板に電子部品を導体バンプを介して実装して
成ることから、高周波信号においても誤動作のない電子
装置とすることができる。
【図１】本発明の多層配線基板に半導体素子等の電子部
品を搭載して成る電子装置の実施の形態の一例を示す断
面図である。
品を搭載して成る電子装置の実施の形態の一例を示す断
面図である。
【図２】図１に示す本発明の多層配線基板の平面図であ
る。
る。
【図３】ノイズ測定試験におけるオシロスコープによる
出力波形を示す概念図である。
出力波形を示す概念図である。
１・・・・・・・絶縁基板 ２・・・・・・・絶縁基体 ３・・・・・・・絶縁層 ４・・・・・・・グランド導体層 ５・・・・・・・電源導体層 ６・・・・・・・信号導体層 ７・・・・・・・貫通導体 ８・・・・・・・格子状に形成した配線導体 ９・・・・・・・グランド導体用パッド 10・・・・・・・電源導体用パッド 11・・・・・・・信号導体用パッド 12・・・・・・・多層配線基板 13・・・・・・・電子部品 14・・・・・・・電子装置 16・・・・・・・導体バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/02 Ｈ０１Ｌ 23/12 Ｅ
Claims (4)
- 【請求項１】 絶縁基体の主面に複数の絶縁層を積層し
て成る絶縁基板と、前記絶縁基体および前記絶縁層の前
記絶縁基板内部に位置する表面に形成された電源導体
層、信号導体層およびグランド導体層と、前記絶縁基板
の表面に形成され、前記絶縁層および前記絶縁基体の少
なくとも１つを貫通して形成された貫通導体を介して、
前記電源導体層に接続される複数の電源導体用パッド、
前記信号導体層に接続される複数の信号導体用パッドお
よび前記グランド導体層に接続される複数のグランド導
体用パッドとを具備して成る多層配線基板において、前
記グランド導体用パッドを前記絶縁基板の表面に格子状
に形成した配線導体の交点に配置するとともに、前記電
源導体用パッドまたは前記信号導体用パッドを前記配線
導体による格子の目の中に配置したことを特徴とする多
層配線基板。 - 【請求項２】 前記信号導体用パッドを形成した領域と
前記電源導体用パッドを形成した領域とを隣接させて配
置したことを特徴とする請求項１記載の多層配線基板。 - 【請求項３】 前記電源導体用パッド、信号導体用パッ
ドおよびグランド導体用パッドに接続される前記貫通導
体を各パッドの直下に形成して成ることを特徴とする請
求項１または請求項２記載の多層配線基板。 - 【請求項４】 請求項１乃至請求項３のいずれかに記載
の多層配線基板の各導体用パッドと前記絶縁基板の表面
に搭載された電子部品の各電極とを導体バンプを介して
電気的に接続して成る電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053179A JP2002261455A (ja) | 2001-02-27 | 2001-02-27 | 多層配線基板およびこれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053179A JP2002261455A (ja) | 2001-02-27 | 2001-02-27 | 多層配線基板およびこれを用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261455A true JP2002261455A (ja) | 2002-09-13 |
Family
ID=18913683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001053179A Pending JP2002261455A (ja) | 2001-02-27 | 2001-02-27 | 多層配線基板およびこれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261455A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242879A (ja) * | 2006-03-08 | 2007-09-20 | Nec Toppan Circuit Solutions Inc | サブユニット基板 |
| JP2010021468A (ja) * | 2008-07-14 | 2010-01-28 | Fujitsu Ltd | 回路基板及び回路基板の製造方法 |
| JP2010272562A (ja) * | 2009-05-19 | 2010-12-02 | Shinko Electric Ind Co Ltd | 電子部品の実装構造 |
| JP2011044739A (ja) * | 2004-02-04 | 2011-03-03 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2011061050A (ja) * | 2009-09-11 | 2011-03-24 | Hitachi Ltd | 半導体実装基板および半導体装置 |
| JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
| JP2012174781A (ja) * | 2011-02-18 | 2012-09-10 | Mitsubishi Electric Corp | 高周波信号接続構造 |
| JP2013175774A (ja) * | 2007-03-23 | 2013-09-05 | Huawei Technologies Co Ltd | プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード |
| US8723047B2 (en) | 2007-03-23 | 2014-05-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
| JP2015032603A (ja) * | 2013-07-31 | 2015-02-16 | 京セラ株式会社 | 配線基板 |
| US9368457B2 (en) | 2012-03-07 | 2016-06-14 | Mitsubishi Electric Corporation | High-frequency package |
| WO2024093025A1 (zh) * | 2022-11-04 | 2024-05-10 | 长鑫存储技术有限公司 | 半导体互连结构及其形成方法、半导体封装结构 |
-
2001
- 2001-02-27 JP JP2001053179A patent/JP2002261455A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8569880B2 (en) | 2004-02-04 | 2013-10-29 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2011044739A (ja) * | 2004-02-04 | 2011-03-03 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2007242879A (ja) * | 2006-03-08 | 2007-09-20 | Nec Toppan Circuit Solutions Inc | サブユニット基板 |
| US8723047B2 (en) | 2007-03-23 | 2014-05-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
| JP2013175774A (ja) * | 2007-03-23 | 2013-09-05 | Huawei Technologies Co Ltd | プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード |
| US9519308B2 (en) | 2007-03-23 | 2016-12-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
| JP2010021468A (ja) * | 2008-07-14 | 2010-01-28 | Fujitsu Ltd | 回路基板及び回路基板の製造方法 |
| JP2010272562A (ja) * | 2009-05-19 | 2010-12-02 | Shinko Electric Ind Co Ltd | 電子部品の実装構造 |
| US8304664B2 (en) | 2009-05-19 | 2012-11-06 | Shinko Electric Industries Co., Ltd. | Electronic component mounted structure |
| JP2011061050A (ja) * | 2009-09-11 | 2011-03-24 | Hitachi Ltd | 半導体実装基板および半導体装置 |
| JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
| JP2012174781A (ja) * | 2011-02-18 | 2012-09-10 | Mitsubishi Electric Corp | 高周波信号接続構造 |
| US9368457B2 (en) | 2012-03-07 | 2016-06-14 | Mitsubishi Electric Corporation | High-frequency package |
| JP2015032603A (ja) * | 2013-07-31 | 2015-02-16 | 京セラ株式会社 | 配線基板 |
| WO2024093025A1 (zh) * | 2022-11-04 | 2024-05-10 | 长鑫存储技术有限公司 | 半导体互连结构及其形成方法、半导体封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008177554A (ja) | 多層配線基板、及び多層配線基板埋込用の給電構造体 | |
| JP2002261455A (ja) | 多層配線基板およびこれを用いた電子装置 | |
| JP2003273525A (ja) | 配線基板 | |
| JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
| JP4521223B2 (ja) | プリント配線板 | |
| JP4540262B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
| JP2011216519A (ja) | 配線基板の製造方法 | |
| JP2003198146A (ja) | 多層配線基板およびこれを用いた電子装置 | |
| JP3801880B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
| JP2004063929A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2005136042A (ja) | 配線基板及び電気装置並びにその製造方法 | |
| JP2005019732A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2003224227A (ja) | 配線基板およびこれを用いた半導体装置 | |
| JP2004241496A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP3990578B2 (ja) | 配線基板およびそれを用いた電子装置 | |
| JP2002076634A (ja) | 配線基板およびこれを用いた電子部品モジュール | |
| JP2008227290A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| JP3922995B2 (ja) | 半導体実装用プリント配線板およびその製造方法 | |
| JP2001345557A (ja) | 配線基板およびこれを用いた電子部品 | |
| JP2002151618A (ja) | ビルドアッププリント配線板およびその製造方法 | |
| JP3801934B2 (ja) | 配線基板 | |
| JP3840148B2 (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2004327633A (ja) | 配線基板 | |
| JP2003078247A (ja) | 配線基板およびその製造方法 | |
| JP2004165573A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |