JP2003224227A - 配線基板およびこれを用いた半導体装置 - Google Patents
配線基板およびこれを用いた半導体装置Info
- Publication number
- JP2003224227A JP2003224227A JP2002022395A JP2002022395A JP2003224227A JP 2003224227 A JP2003224227 A JP 2003224227A JP 2002022395 A JP2002022395 A JP 2002022395A JP 2002022395 A JP2002022395 A JP 2002022395A JP 2003224227 A JP2003224227 A JP 2003224227A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- wiring
- wiring board
- layer
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 各信号配線の特性インピーダンスの不整合を
少なくし、反射ノイズの発生を低減できるとともに、接
地および/または電源導体層の膨れや剥れのない配線基
板およびそれを用いた半導体装置を提供するものであ
る。 【解決手段】 配線導体層3と、この配線導体層3に絶
縁層2を介して上下に対向配置され、格子状に配列され
た開口部4a・5aを有する接地導体層4および/また
は電源導体層5とを具備した配線基板8であって、開口
部4a・5aは、上下で互いに重ならない位置に配列さ
れている。
少なくし、反射ノイズの発生を低減できるとともに、接
地および/または電源導体層の膨れや剥れのない配線基
板およびそれを用いた半導体装置を提供するものであ
る。 【解決手段】 配線導体層3と、この配線導体層3に絶
縁層2を介して上下に対向配置され、格子状に配列され
た開口部4a・5aを有する接地導体層4および/また
は電源導体層5とを具備した配線基板8であって、開口
部4a・5aは、上下で互いに重ならない位置に配列さ
れている。
Description
【0001】
【発明の属する技術分野】本発明は、半導体素子を搭載
するために用いられる配線基板およびこの配線基板に半
導体素子を搭載して成る半導体装置に関する。
するために用いられる配線基板およびこの配線基板に半
導体素子を搭載して成る半導体装置に関する。
【0002】
【従来の技術】一般に、現在の電子機器は、移動体通信
機器に代表されるように小型・薄型・軽量・高性能・高
機能・高品質・高信頼性が要求されてきており、このよ
うな電子機器に搭載される電子装置も小型・高密度化が
要求されるようになってきている。そのため、半導体装
置を構成する配線基板にも小型化・薄型化・多端子化が
求められてきており、それを実現するために信号配線等
の配線の幅を細くするとともにその間隔を狭くし、さら
に配線の多層化・配線間を接続する貫通導体の小径化に
より高密度配線化が図られている。
機器に代表されるように小型・薄型・軽量・高性能・高
機能・高品質・高信頼性が要求されてきており、このよ
うな電子機器に搭載される電子装置も小型・高密度化が
要求されるようになってきている。そのため、半導体装
置を構成する配線基板にも小型化・薄型化・多端子化が
求められてきており、それを実現するために信号配線等
の配線の幅を細くするとともにその間隔を狭くし、さら
に配線の多層化・配線間を接続する貫通導体の小径化に
より高密度配線化が図られている。
【0003】このような高密度配線が可能な配線基板と
して、ビルドアップ法を採用して製作された配線基板が
知られている。ビルドアップ法とは、例えば、ガラスク
ロスやアラミド不布織等の補強材に耐熱性や耐薬品性を
有するエポキシ樹脂に代表される熱硬化性樹脂を含浸さ
せて複合化した絶縁基板上に、間に導体層を挟んでエポ
キシ樹脂等の熱硬化性樹脂から成る接着材を塗布して絶
縁層を形成するとともに絶縁層を加熱硬化させた後、導
体層上部の絶縁層にレーザで径が50〜200μm程度の貫
通孔を穿設し、しかる後、絶縁層表面を化学粗化し、さ
らに無電解銅めっき法および電解銅めっき法を用いて貫
通孔底面の導体層上および貫通孔側面に導体膜を被着し
て貫通導体を形成するとともに絶縁層表面に貫通導体と
接続する導体層を形成し、さらに、絶縁層や貫通導体・
導体層の形成を複数回繰り返すことにより配線基板を製
作する方法である。
して、ビルドアップ法を採用して製作された配線基板が
知られている。ビルドアップ法とは、例えば、ガラスク
ロスやアラミド不布織等の補強材に耐熱性や耐薬品性を
有するエポキシ樹脂に代表される熱硬化性樹脂を含浸さ
せて複合化した絶縁基板上に、間に導体層を挟んでエポ
キシ樹脂等の熱硬化性樹脂から成る接着材を塗布して絶
縁層を形成するとともに絶縁層を加熱硬化させた後、導
体層上部の絶縁層にレーザで径が50〜200μm程度の貫
通孔を穿設し、しかる後、絶縁層表面を化学粗化し、さ
らに無電解銅めっき法および電解銅めっき法を用いて貫
通孔底面の導体層上および貫通孔側面に導体膜を被着し
て貫通導体を形成するとともに絶縁層表面に貫通導体と
接続する導体層を形成し、さらに、絶縁層や貫通導体・
導体層の形成を複数回繰り返すことにより配線基板を製
作する方法である。
【0004】このような配線基板の導体層は、用途によ
って、配線導体層および接地導体層・電源導体層に機能
化されている。このうち配線導体層は、半導体素子に入
出力される電気信号を電磁波障害なしに外部の電気回路
基板に伝播させるための導電路としての機能を有し、所
定の回路形状にパターン化した薄膜導体から構成されて
いる。このような配線導体層は、信号配線および接地ま
たは電源配線から成り、信号配線間のクロストークノイ
ズを低減するために、接地または電源配線が信号配線間
に配置されている。また接地導体層および電源導体層
は、配線基板に実装される半導体素子にそれぞれ接地電
位および電源電位を供給するとともに、信号導体層を流
れる電流によって発生する電磁波をシールドし、他の配
線導体層に生じるノイズを防止する機能を有し、絶縁層
の略全面をめっきしたベタパターンの薄膜導体から成
る。このような役割を担う配線導体層および接地導体層
・電源導体層は、それぞれ配線基板の表面に設けた実装
用電極に貫通導体を介して電気的に接続され、配線基板
に実装される半導体素子への電力の供給・信号の伝達あ
るいは電磁波のシールドを行うことができるような積層
構造に配置されている。そして、配線導体層などから発
生する電磁波を、接地導体層や電源導体層で渦電流に変
換することによってシールドし、かかるシールド効果に
よって他の配線導体層でクロストークノイズが発生しな
いように構成されている。
って、配線導体層および接地導体層・電源導体層に機能
化されている。このうち配線導体層は、半導体素子に入
出力される電気信号を電磁波障害なしに外部の電気回路
基板に伝播させるための導電路としての機能を有し、所
定の回路形状にパターン化した薄膜導体から構成されて
いる。このような配線導体層は、信号配線および接地ま
たは電源配線から成り、信号配線間のクロストークノイ
ズを低減するために、接地または電源配線が信号配線間
に配置されている。また接地導体層および電源導体層
は、配線基板に実装される半導体素子にそれぞれ接地電
位および電源電位を供給するとともに、信号導体層を流
れる電流によって発生する電磁波をシールドし、他の配
線導体層に生じるノイズを防止する機能を有し、絶縁層
の略全面をめっきしたベタパターンの薄膜導体から成
る。このような役割を担う配線導体層および接地導体層
・電源導体層は、それぞれ配線基板の表面に設けた実装
用電極に貫通導体を介して電気的に接続され、配線基板
に実装される半導体素子への電力の供給・信号の伝達あ
るいは電磁波のシールドを行うことができるような積層
構造に配置されている。そして、配線導体層などから発
生する電磁波を、接地導体層や電源導体層で渦電流に変
換することによってシールドし、かかるシールド効果に
よって他の配線導体層でクロストークノイズが発生しな
いように構成されている。
【0005】なお、接地導体層および電源導体層のベタ
パターンには、絶縁層の樹脂が硬化する際に発生するガ
スを逃すため、および積層する絶縁層同士の密着性を向
上させるために格子状に配列された開口部が設けられて
いる。このような格子状に配列された開口部は、配線基
板を平面視した時に、接地導体層および電源導体層の略
全面にわたって配列されている。また、接地導体層およ
び電源導体層に格子状に配列された開口部は、上下に位
置する他の接地導体層および電源導体層の開口部と重な
る位置に配列されている。
パターンには、絶縁層の樹脂が硬化する際に発生するガ
スを逃すため、および積層する絶縁層同士の密着性を向
上させるために格子状に配列された開口部が設けられて
いる。このような格子状に配列された開口部は、配線基
板を平面視した時に、接地導体層および電源導体層の略
全面にわたって配列されている。また、接地導体層およ
び電源導体層に格子状に配列された開口部は、上下に位
置する他の接地導体層および電源導体層の開口部と重な
る位置に配列されている。
【0006】
【発明が解決しようとする課題】しかしながら従来の配
線基板では、これを平面視した時に、接地導体層および
電源導体層に格子状に配列された開口部が上下に位置す
る他の接地導体層および電源導体層の開口部と重なる位
置に配列されていることから、信号配線によっては、絶
縁層を介して上下に配置された接地導体層および/また
は電源導体層に形成された開口部と上下共に重なる部分
と上下共に重ならない部分とが形成され、その結果、上
下の接地導体層および/または電源導体層と電磁結合す
る部分と電磁結合しない部分とが発生し、信号配線内で
特性インピーダンスが部分的に大きく異なってしまうと
ともに、高周波信号領域で特性インピーダンスの不整合
による反射ノイズが発生してしまい、この反射ノイズに
より搭載する半導体素子が誤作動してしまうという問題
点を有していた。
線基板では、これを平面視した時に、接地導体層および
電源導体層に格子状に配列された開口部が上下に位置す
る他の接地導体層および電源導体層の開口部と重なる位
置に配列されていることから、信号配線によっては、絶
縁層を介して上下に配置された接地導体層および/また
は電源導体層に形成された開口部と上下共に重なる部分
と上下共に重ならない部分とが形成され、その結果、上
下の接地導体層および/または電源導体層と電磁結合す
る部分と電磁結合しない部分とが発生し、信号配線内で
特性インピーダンスが部分的に大きく異なってしまうと
ともに、高周波信号領域で特性インピーダンスの不整合
による反射ノイズが発生してしまい、この反射ノイズに
より搭載する半導体素子が誤作動してしまうという問題
点を有していた。
【0007】加えて、接地導体層および電源導体層に形
成された開口部は凹部となるため、このような接地導体
層および電源導体層が被着形成された絶縁層を開口部が
上下に重なるように複数積層して配線基板を製作した場
合、配線基板の表面には各開口部の凹部が重畳され大き
な窪み形成されてしまい、その結果、表面の平滑性が悪
くなり、配線基板への半導体素子の搭載が困難となって
しまうという問題点を有していた。
成された開口部は凹部となるため、このような接地導体
層および電源導体層が被着形成された絶縁層を開口部が
上下に重なるように複数積層して配線基板を製作した場
合、配線基板の表面には各開口部の凹部が重畳され大き
な窪み形成されてしまい、その結果、表面の平滑性が悪
くなり、配線基板への半導体素子の搭載が困難となって
しまうという問題点を有していた。
【0008】また、従来の配線基板は、その開口部の面
積が大きすぎると接地導体層および/または電源導体層
によるシールド効果が小さくなり、信号の漏れによるク
ロストークノイズが発生してしまうという問題点を、逆
に開口部の面積が小さすぎると絶縁層の樹脂が硬化する
際に発生するガスが外部に容易に抜けることができず、
接地導体層および/または電源導体層が膨れたり剥れた
りしまうという問題点を有していた。
積が大きすぎると接地導体層および/または電源導体層
によるシールド効果が小さくなり、信号の漏れによるク
ロストークノイズが発生してしまうという問題点を、逆
に開口部の面積が小さすぎると絶縁層の樹脂が硬化する
際に発生するガスが外部に容易に抜けることができず、
接地導体層および/または電源導体層が膨れたり剥れた
りしまうという問題点を有していた。
【0009】本発明は、かかる従来技術の問題点に鑑み
完成されたものであり、その目的は、各信号配線の特性
インピーダンスの不整合を小さくして反射ノイズの発生
を低減するとともに、接地導体層または電源導体層に膨
れや剥れの発生しない配線基板およびそれを用いた半導
体装置を提供することにある。
完成されたものであり、その目的は、各信号配線の特性
インピーダンスの不整合を小さくして反射ノイズの発生
を低減するとともに、接地導体層または電源導体層に膨
れや剥れの発生しない配線基板およびそれを用いた半導
体装置を提供することにある。
【0010】
【課題を解決するための手段】本発明の配線基板は、配
線導体層と、この配線導体層に絶縁層を介して上下に対
向配置され、格子状に配列された開口部を有する接地導
体層および/または電源導体層とを具備した配線基板で
あって、前記開口部は、上下で互いに重ならない位置に
配列されていることを特徴とするものである。
線導体層と、この配線導体層に絶縁層を介して上下に対
向配置され、格子状に配列された開口部を有する接地導
体層および/または電源導体層とを具備した配線基板で
あって、前記開口部は、上下で互いに重ならない位置に
配列されていることを特徴とするものである。
【0011】また、本発明の配線基板は、上記構成にお
いて、前記開口部は開口の一辺が0.10〜0.15mmである
とともに、前記開口間の間隔が0.3〜0.6mmであること
を特徴とするものである。
いて、前記開口部は開口の一辺が0.10〜0.15mmである
とともに、前記開口間の間隔が0.3〜0.6mmであること
を特徴とするものである。
【0012】さらに、本発明の半導体装置は、上記の配
線基板の表面に前記配線導体層と電気的に接続された半
導体素子実装用電極を有するとともに、該半導体素子実
装用電極に前記配線基板に搭載した半導体素子の電極を
電気的に接続して成ることを特徴とするものである。
線基板の表面に前記配線導体層と電気的に接続された半
導体素子実装用電極を有するとともに、該半導体素子実
装用電極に前記配線基板に搭載した半導体素子の電極を
電気的に接続して成ることを特徴とするものである。
【0013】本発明の配線基板によれば、配線導体層の
上下に配置された接地導体層および/または電源導体層
の開口部を上下で互いに重ならない位置に配列したこと
から、配線導体層を構成する信号配線が全ての領域にお
いて、絶縁層を介して接地導体層および/または電源導
体層の少なくとも1つと対向配置することとなり、その
結果、信号配線が全ての領域において、上下に位置する
接地導体層および/または電源導体層と電磁結合するこ
とが可能となり、信号配線内で特性インピーダンスが部
分的に大きく異なることはない。従って、信号配線の特
性インピーダンスの不整合を小さくして反射ノイズの発
生を低減することが可能となり、高周波信号領域におい
ても搭載する半導体素子の反射ノイズによる誤作動を防
止することが可能となる。また、配線基板の表面に、各
開口部の凹部が重畳して大きな窪みが形成されることも
なく、その結果、表面が平滑で半導体素子の実装が容易
な配線基板とすることができる。
上下に配置された接地導体層および/または電源導体層
の開口部を上下で互いに重ならない位置に配列したこと
から、配線導体層を構成する信号配線が全ての領域にお
いて、絶縁層を介して接地導体層および/または電源導
体層の少なくとも1つと対向配置することとなり、その
結果、信号配線が全ての領域において、上下に位置する
接地導体層および/または電源導体層と電磁結合するこ
とが可能となり、信号配線内で特性インピーダンスが部
分的に大きく異なることはない。従って、信号配線の特
性インピーダンスの不整合を小さくして反射ノイズの発
生を低減することが可能となり、高周波信号領域におい
ても搭載する半導体素子の反射ノイズによる誤作動を防
止することが可能となる。また、配線基板の表面に、各
開口部の凹部が重畳して大きな窪みが形成されることも
なく、その結果、表面が平滑で半導体素子の実装が容易
な配線基板とすることができる。
【0014】また、本発明の配線基板によれば、開口部
の開口の一辺を0.10〜0.15mmとするとともに開口間の
間隔を0.3〜0.6mmとしたことから、絶縁層の樹脂が硬
化する際に発生するガスを外部に容易に抜くことができ
るとともに、接地導体層および/または電源導体層で信
号配線を良好にシールドすることが可能となり、その結
果、絶縁層が硬化する際に接地導体層および/または電
源導体層が膨れたり剥れたりすることはなく、かつ高周
波領域における信号配線間のクロストークノイズを良好
に低減できる。
の開口の一辺を0.10〜0.15mmとするとともに開口間の
間隔を0.3〜0.6mmとしたことから、絶縁層の樹脂が硬
化する際に発生するガスを外部に容易に抜くことができ
るとともに、接地導体層および/または電源導体層で信
号配線を良好にシールドすることが可能となり、その結
果、絶縁層が硬化する際に接地導体層および/または電
源導体層が膨れたり剥れたりすることはなく、かつ高周
波領域における信号配線間のクロストークノイズを良好
に低減できる。
【0015】さらに、本発明の半導体装置によれば、上
記の配線基板の表面に配線導体層と電気的に接続された
半導体素子の実装用電極を有するとともに、実装用電極
に半導体素子の電極を電気的に接続して成ることから、
特性インピーダンスの変動の少ない、高周波信号領域で
も安定的に信号伝達のできる半導体装置とすることがで
きる。
記の配線基板の表面に配線導体層と電気的に接続された
半導体素子の実装用電極を有するとともに、実装用電極
に半導体素子の電極を電気的に接続して成ることから、
特性インピーダンスの変動の少ない、高周波信号領域で
も安定的に信号伝達のできる半導体装置とすることがで
きる。
【0016】
【発明の実施の形態】次に、本発明の配線基板およびこ
れを用いた半導体装置を添付の図面に基づいて詳細に説
明する。
れを用いた半導体装置を添付の図面に基づいて詳細に説
明する。
【0017】図1は、本発明の配線基板に半導体素子を
搭載して成る半導体装置の実施の形態の一例を示す断面
図であり、1は絶縁基板、2は絶縁層、3は配線導体
層、4は接地導体層、5は電源導体層、6は貫通導体で
あり、主にこれらで本発明の配線基板8が構成される。
また、この配線基板8に半導体素子9を搭載し、実装用
電極10と半導体素子9の電極とを電気的に接続すること
により本発明の半導体装置11と成る。また、図2は、図
1に示す配線基板の要部拡大平面図であり、3aは配線
導体層3を構成する信号配線、4a・5aは、それぞれ
接地導体層4および電源導体層5に格子状に配列された
開口部である。なお、図2は、上下に位置する信号配線
3a、開口部4a・5aの位置関係が明確となるよう
に、絶縁層2を透過して見たときの平面図であり、表面
に位置する開口部5aを実線で、内部に位置する開口部
4aおよび信号配線3aを点線で示してある。
搭載して成る半導体装置の実施の形態の一例を示す断面
図であり、1は絶縁基板、2は絶縁層、3は配線導体
層、4は接地導体層、5は電源導体層、6は貫通導体で
あり、主にこれらで本発明の配線基板8が構成される。
また、この配線基板8に半導体素子9を搭載し、実装用
電極10と半導体素子9の電極とを電気的に接続すること
により本発明の半導体装置11と成る。また、図2は、図
1に示す配線基板の要部拡大平面図であり、3aは配線
導体層3を構成する信号配線、4a・5aは、それぞれ
接地導体層4および電源導体層5に格子状に配列された
開口部である。なお、図2は、上下に位置する信号配線
3a、開口部4a・5aの位置関係が明確となるよう
に、絶縁層2を透過して見たときの平面図であり、表面
に位置する開口部5aを実線で、内部に位置する開口部
4aおよび信号配線3aを点線で示してある。
【0018】配線基板8は、半導体素子9の支持部材と
しての機能を有し、絶縁基板1の表面および/または裏
面の主面に複数の絶縁層2を積層することにより形成さ
れている。
しての機能を有し、絶縁基板1の表面および/または裏
面の主面に複数の絶縁層2を積層することにより形成さ
れている。
【0019】絶縁基板1は、絶縁層2の支持体としての
機能を有し、例えばガラスクロス−エポキシ樹脂やガラ
スクロス−ビスマレイミドトリアジン樹脂・ガラスクロ
ス−ポリフェニレンエーテル樹脂・アラミド繊維−エポ
キシ樹脂等から成り、常法により製作される。また、絶
縁基板1の主面には、電源導体層5等の導体層が被着形
成されており、これらの導体層は、絶縁基板1内部に形
成されたスルーホール導体15で電気的に接続されてい
る。さらに、絶縁基板1の主面には絶縁層2を介して、
銅や金・ニッケル・アルミニウム等の金属薄膜からなる
配線導体層3や接地導体層4・電源導体層5・実装用パ
ッド10が積層されている。
機能を有し、例えばガラスクロス−エポキシ樹脂やガラ
スクロス−ビスマレイミドトリアジン樹脂・ガラスクロ
ス−ポリフェニレンエーテル樹脂・アラミド繊維−エポ
キシ樹脂等から成り、常法により製作される。また、絶
縁基板1の主面には、電源導体層5等の導体層が被着形
成されており、これらの導体層は、絶縁基板1内部に形
成されたスルーホール導体15で電気的に接続されてい
る。さらに、絶縁基板1の主面には絶縁層2を介して、
銅や金・ニッケル・アルミニウム等の金属薄膜からなる
配線導体層3や接地導体層4・電源導体層5・実装用パ
ッド10が積層されている。
【0020】絶縁層2は、配線導体層3や接地導体層4
・電源導体層5・実装用パッド10を支持する支持部材と
して機能し、例えばエポキシ樹脂やビスマレイミドトリ
アジン樹脂・ポリフェニレンエーテル樹脂等の熱硬化性
樹脂とエラストマーと無機絶縁性フィラーとから成る。
なお、絶縁層2は、配線導体層3や接地導体層4・電源
導体層5・実装用パッド10等の金属薄膜との密着性を良
好となすために、表面を粗化できる熱可塑性樹脂成分も
含有してもよい。
・電源導体層5・実装用パッド10を支持する支持部材と
して機能し、例えばエポキシ樹脂やビスマレイミドトリ
アジン樹脂・ポリフェニレンエーテル樹脂等の熱硬化性
樹脂とエラストマーと無機絶縁性フィラーとから成る。
なお、絶縁層2は、配線導体層3や接地導体層4・電源
導体層5・実装用パッド10等の金属薄膜との密着性を良
好となすために、表面を粗化できる熱可塑性樹脂成分も
含有してもよい。
【0021】このような絶縁層2は、例えばエポキシ樹
脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラー
に溶剤等を添加した混合物を混練して液状ワニスを得、
この液状ワニスをポリエチレンテレフタレート(PE
T)製離型シート上に塗布し、60〜100℃の温度で乾燥
することによりフィルム状に成形し、このフィルムを絶
縁基板1表面に真空ラミネータを用いて圧着し、オーブ
ンで熱硬化することにより積層される。
脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラー
に溶剤等を添加した混合物を混練して液状ワニスを得、
この液状ワニスをポリエチレンテレフタレート(PE
T)製離型シート上に塗布し、60〜100℃の温度で乾燥
することによりフィルム状に成形し、このフィルムを絶
縁基板1表面に真空ラミネータを用いて圧着し、オーブ
ンで熱硬化することにより積層される。
【0022】なお、絶縁層2となる乾燥後のフィルム
は、エラストマーを含有することから、フィルム上面に
ポリエチレンシートを積層し、ロール状に巻き取ること
により容易に貯蔵できる。また、フィルムの厚さは自由
に設定することができるが、絶縁性の観点からは20〜10
0μmの範囲の厚さが好ましい。
は、エラストマーを含有することから、フィルム上面に
ポリエチレンシートを積層し、ロール状に巻き取ること
により容易に貯蔵できる。また、フィルムの厚さは自由
に設定することができるが、絶縁性の観点からは20〜10
0μmの範囲の厚さが好ましい。
【0023】また、絶縁層2の表面には、配線導体層3
やベタパターンの接地導体層4・電源導体層5および実
装用電極10が形成されており、これらはそれぞれ絶縁層
2を貫通する貫通導体6で電気的に接続されている。こ
のような配線導体層3や接地導体層4・電源導体層5・
実装用電極10は、配線基板8に搭載される半導体素子9
を外部電気回路基板(図示せず)に電気的に接続する導
電路としての機能を有する。そして配線基板8の上面に
形成された実装用電極10に半導体素子9の各電極を導体
バンプ13を介して接続することにより半導体素子9が配
線基板8上に実装されて本発明の半導体装置11となり、
配線基板8の下面に形成された実装用電極10を外部電気
回路基板の配線導体に半田を介して接合することによ
り、半導体装置11が外部電気回路基板に実装されること
となる。
やベタパターンの接地導体層4・電源導体層5および実
装用電極10が形成されており、これらはそれぞれ絶縁層
2を貫通する貫通導体6で電気的に接続されている。こ
のような配線導体層3や接地導体層4・電源導体層5・
実装用電極10は、配線基板8に搭載される半導体素子9
を外部電気回路基板(図示せず)に電気的に接続する導
電路としての機能を有する。そして配線基板8の上面に
形成された実装用電極10に半導体素子9の各電極を導体
バンプ13を介して接続することにより半導体素子9が配
線基板8上に実装されて本発明の半導体装置11となり、
配線基板8の下面に形成された実装用電極10を外部電気
回路基板の配線導体に半田を介して接合することによ
り、半導体装置11が外部電気回路基板に実装されること
となる。
【0024】なお、配線導体層3は信号を伝達させるた
めの、幅が20〜100μmの信号配線3aを具備してい
る。一方、接地導体層4や電源導体層5は、絶縁層2の
略全面に形成された、いわゆるベタパターンであり、絶
縁層2の樹脂が硬化する際に発生するガスを外部に逃す
ために、および絶縁層2同士の密着性を向上させるため
に多数の格子状に配列された開口部4a・5aが形成さ
れている。また、実装用電極10は、絶縁層2の最外層に
形成され、半導体素子9が実装される上面側では、その
直径が90〜360μm程度の略円形であり、外部電気回路
基板に実装される下面側では、その直径が400〜1000μ
m程度である。
めの、幅が20〜100μmの信号配線3aを具備してい
る。一方、接地導体層4や電源導体層5は、絶縁層2の
略全面に形成された、いわゆるベタパターンであり、絶
縁層2の樹脂が硬化する際に発生するガスを外部に逃す
ために、および絶縁層2同士の密着性を向上させるため
に多数の格子状に配列された開口部4a・5aが形成さ
れている。また、実装用電極10は、絶縁層2の最外層に
形成され、半導体素子9が実装される上面側では、その
直径が90〜360μm程度の略円形であり、外部電気回路
基板に実装される下面側では、その直径が400〜1000μ
m程度である。
【0025】これらの配線導体層3や接地導体層4・電
源導体層5・貫通導体6・実装用電極10を形成する金属
材料としては、電気抵抗値が低いという観点からは銅や
金・ニッケル・アルミニウム等の金属が好ましく、安価
という観点からは銅が好ましい。なお、配線導体層3や
接地導体層4・電源導体層5・実装用電極10を構成する
銅や金・ニッケル・アルミニウム等から成る金属薄膜の
厚みは、高速の信号を伝達させるという観点からは3μ
m以上であることが好ましく、これらの金属薄膜を絶縁
基板1や絶縁層2に被着形成する際に金属薄膜に大きな
応力を残留させず、金属薄膜が絶縁基板1や絶縁層2か
ら剥離しにくいものとするためには50μm以下としてお
くことが好ましい。
源導体層5・貫通導体6・実装用電極10を形成する金属
材料としては、電気抵抗値が低いという観点からは銅や
金・ニッケル・アルミニウム等の金属が好ましく、安価
という観点からは銅が好ましい。なお、配線導体層3や
接地導体層4・電源導体層5・実装用電極10を構成する
銅や金・ニッケル・アルミニウム等から成る金属薄膜の
厚みは、高速の信号を伝達させるという観点からは3μ
m以上であることが好ましく、これらの金属薄膜を絶縁
基板1や絶縁層2に被着形成する際に金属薄膜に大きな
応力を残留させず、金属薄膜が絶縁基板1や絶縁層2か
ら剥離しにくいものとするためには50μm以下としてお
くことが好ましい。
【0026】このような金属薄膜は、次に述べる方法に
より形成される。まず、絶縁層2の所望の個所に、例え
ば炭酸レーザを用いて貫通孔を形成した後に、絶縁層2
の表面および貫通孔の内壁を過マンガン酸塩類水溶液等
の粗化液に浸漬して粗化する。次に、絶縁層2の表面お
よび貫通孔の内壁を無電解めっきの触媒となる例えばパ
ラジウムの水溶液中に浸漬して絶縁層2の表面と貫通孔
の内壁に触媒を被着させ、さらに、硫酸銅・ロッセル塩
・ホルマリン・EDTAナトリウム塩・安定剤等から成
る無電解めっき液に約30分間浸漬して、数μmの無電解
銅めっき膜を析出させる。そして次に、絶縁層2の表面
に感光性ドライフィルムレジストをラミネートし露光と
現像により薄膜導体となる所定の配線パターンを形成
し、しかる後に、硫酸・硫酸銅5水和物・塩素・光沢剤
等から成る電解銅めっき液に数A/dm2の電流を印加
しながら数時間浸漬することにより貫通導体6を貫通孔
の内壁に形成する。
より形成される。まず、絶縁層2の所望の個所に、例え
ば炭酸レーザを用いて貫通孔を形成した後に、絶縁層2
の表面および貫通孔の内壁を過マンガン酸塩類水溶液等
の粗化液に浸漬して粗化する。次に、絶縁層2の表面お
よび貫通孔の内壁を無電解めっきの触媒となる例えばパ
ラジウムの水溶液中に浸漬して絶縁層2の表面と貫通孔
の内壁に触媒を被着させ、さらに、硫酸銅・ロッセル塩
・ホルマリン・EDTAナトリウム塩・安定剤等から成
る無電解めっき液に約30分間浸漬して、数μmの無電解
銅めっき膜を析出させる。そして次に、絶縁層2の表面
に感光性ドライフィルムレジストをラミネートし露光と
現像により薄膜導体となる所定の配線パターンを形成
し、しかる後に、硫酸・硫酸銅5水和物・塩素・光沢剤
等から成る電解銅めっき液に数A/dm2の電流を印加
しながら数時間浸漬することにより貫通導体6を貫通孔
の内壁に形成する。
【0027】さらに、水酸化ナトリウムを用いて感光性
ドライフィルムレジストを剥離し、しかる後、硫酸・過
酸化水素水溶液でめっき膜表面をエッチングすることに
より、絶縁層2の表面に配線導体層3や格子状に配列さ
れた方形開口部4a・5aを有する接地導体層4・電源
導体層5・実装用電極10が形成される。
ドライフィルムレジストを剥離し、しかる後、硫酸・過
酸化水素水溶液でめっき膜表面をエッチングすることに
より、絶縁層2の表面に配線導体層3や格子状に配列さ
れた方形開口部4a・5aを有する接地導体層4・電源
導体層5・実装用電極10が形成される。
【0028】そして、このような配線導体層3や接地導
体層4・電源導体層5・貫通導体6等を形成した絶縁層
2の上面に、次の絶縁層2を積層するとともに上記と同
じ工程を繰り返して次の層の配線導体層3や接地導体層
4・電源導体層5・貫通導体6等を繰り返し形成するこ
とにより絶縁層2と配線導体層3や接地用導体層4・電
源導体層5等とが交互に積層された多層配線構造が形成
される。
体層4・電源導体層5・貫通導体6等を形成した絶縁層
2の上面に、次の絶縁層2を積層するとともに上記と同
じ工程を繰り返して次の層の配線導体層3や接地導体層
4・電源導体層5・貫通導体6等を繰り返し形成するこ
とにより絶縁層2と配線導体層3や接地用導体層4・電
源導体層5等とが交互に積層された多層配線構造が形成
される。
【0029】なお、本発明の配線基板8において、配線
導体層3と接地導体層4または電源導体層5とは対に成
るように設計されており、配線導体層3の上下には絶縁
層2を介して接地導体層4および/または電源導体層5
が、これらの接地導体層4および/または電源導体層5
に形成された開口部4a・5aが上下に重ならないよう
にして配置されている。そして、このことが重要であ
る。
導体層3と接地導体層4または電源導体層5とは対に成
るように設計されており、配線導体層3の上下には絶縁
層2を介して接地導体層4および/または電源導体層5
が、これらの接地導体層4および/または電源導体層5
に形成された開口部4a・5aが上下に重ならないよう
にして配置されている。そして、このことが重要であ
る。
【0030】本発明の配線基板によれば、配線導体層3
の上下に配置された接地導体層4および/または電源導
体層5の開口部4a・5aを上下で互いに重ならない位
置に配列したことから、配線導体層3を構成する信号配
線3aが全ての領域において、絶縁層2を介して接地導
体層4および/または電源導体層5の少なくとも1つと
対向配置することとなり、その結果、信号配線3aの全
ての領域において、信号配線3aが上下に位置する接地
導体層4および/または電源導体層5と電磁結合するこ
とが可能となり、信号配線3a内で特性インピーダンス
が部分的に大きく異なることはない。従って、信号配線
3aの特性インピーダンスの不整合を小さくして反射ノ
イズの発生を低減することが可能となり、高周波信号領
域においても搭載する半導体素子9の誤作動を防止する
ことが可能となる。また、配線基板8の表面に、各開口
部4a・5aの凹部が重畳して大きな窪みが形成される
こともなく、その結果、表面が平滑で半導体素子9の実
装が容易な配線基板8とすることができる。
の上下に配置された接地導体層4および/または電源導
体層5の開口部4a・5aを上下で互いに重ならない位
置に配列したことから、配線導体層3を構成する信号配
線3aが全ての領域において、絶縁層2を介して接地導
体層4および/または電源導体層5の少なくとも1つと
対向配置することとなり、その結果、信号配線3aの全
ての領域において、信号配線3aが上下に位置する接地
導体層4および/または電源導体層5と電磁結合するこ
とが可能となり、信号配線3a内で特性インピーダンス
が部分的に大きく異なることはない。従って、信号配線
3aの特性インピーダンスの不整合を小さくして反射ノ
イズの発生を低減することが可能となり、高周波信号領
域においても搭載する半導体素子9の誤作動を防止する
ことが可能となる。また、配線基板8の表面に、各開口
部4a・5aの凹部が重畳して大きな窪みが形成される
こともなく、その結果、表面が平滑で半導体素子9の実
装が容易な配線基板8とすることができる。
【0031】なお、開口は、図2では方形のものを図示
しているが、その形状が三角形や正方形・長方形等の多
角形や、円形や楕円形等、あるいはこれらを組み合わせ
た形状であり、一般的には、正方形や長方形状のものが
用いられる。
しているが、その形状が三角形や正方形・長方形等の多
角形や、円形や楕円形等、あるいはこれらを組み合わせ
た形状であり、一般的には、正方形や長方形状のものが
用いられる。
【0032】また、ここでいう反射ノイズとは、特性イ
ンピーダンスの不整合により電圧反射が生じることによ
り信号配線3aに伝達される信号の波形が階段的に乱れ
る現象であり、特に、高周波領域では、小さな特性イン
ピーダンスの不整合でも反射ノイズが生じ易く、これに
より配線基板8に搭載されている半導体素子9が誤作動
することがある。
ンピーダンスの不整合により電圧反射が生じることによ
り信号配線3aに伝達される信号の波形が階段的に乱れ
る現象であり、特に、高周波領域では、小さな特性イン
ピーダンスの不整合でも反射ノイズが生じ易く、これに
より配線基板8に搭載されている半導体素子9が誤作動
することがある。
【0033】さらに、本発明の配線基板8においては、
開口部4a・5aの開口の一辺が、0.10〜0.15mmであ
るとともに開口間の間隔が0.3〜0.6mmであることが好
ましい。開口部4a・5aの開口の一辺が、0.10mmよ
り小さいと、開口の面積が不十分となり絶縁層2の樹脂
が硬化する際に発生するガスが絶縁層2から容易に抜け
ず、その結果、接地導体層4および/または電源導体層
5が膨れたり剥れたりしてしまう傾向があり、0.15mm
より大きいと開口の面積が大きすぎるものとなり、接地
導体層4および/または電源導体層5によるシールド効
果が小さくなり、クロストークノイズが発生し半導体素
子9が誤作動してしまう危険性がある。また、開口間の
間隔が0.3mm未満であると、接地導体層4および/ま
たは電源導体層5のシールド効果が小さくなり、クロス
トークノイズが発生して半導体素子9が誤作動してしま
う危険性にあり、0.6mmより大きいと開口部4a・5
aの間隔が大きなものとなり、絶縁層2の樹脂が硬化す
る際に発生するガスを絶縁層2から均一に抜かすことが
困難となり、接地導体層4および/または電源導体層5
が膨れたり剥れたりしてしまう傾向にある。
開口部4a・5aの開口の一辺が、0.10〜0.15mmであ
るとともに開口間の間隔が0.3〜0.6mmであることが好
ましい。開口部4a・5aの開口の一辺が、0.10mmよ
り小さいと、開口の面積が不十分となり絶縁層2の樹脂
が硬化する際に発生するガスが絶縁層2から容易に抜け
ず、その結果、接地導体層4および/または電源導体層
5が膨れたり剥れたりしてしまう傾向があり、0.15mm
より大きいと開口の面積が大きすぎるものとなり、接地
導体層4および/または電源導体層5によるシールド効
果が小さくなり、クロストークノイズが発生し半導体素
子9が誤作動してしまう危険性がある。また、開口間の
間隔が0.3mm未満であると、接地導体層4および/ま
たは電源導体層5のシールド効果が小さくなり、クロス
トークノイズが発生して半導体素子9が誤作動してしま
う危険性にあり、0.6mmより大きいと開口部4a・5
aの間隔が大きなものとなり、絶縁層2の樹脂が硬化す
る際に発生するガスを絶縁層2から均一に抜かすことが
困難となり、接地導体層4および/または電源導体層5
が膨れたり剥れたりしてしまう傾向にある。
【0034】なおここで、開口の一辺の長さを規定して
いるのは開口の面積を規定するためであって、開口の一
辺とは形状が正方形や長方形の場合はその一辺である。
その他の形状の場合は、開口の面積が一辺の長さが0.10
mmの正方形と一辺の長さが0.15mmの正方形の面積の
間となるように、その一辺あるいは形状を決めればよ
い。また、開口間の間隔とは、隣接する開口間のうち一
番近くに配置された開口間までの距離である。
いるのは開口の面積を規定するためであって、開口の一
辺とは形状が正方形や長方形の場合はその一辺である。
その他の形状の場合は、開口の面積が一辺の長さが0.10
mmの正方形と一辺の長さが0.15mmの正方形の面積の
間となるように、その一辺あるいは形状を決めればよ
い。また、開口間の間隔とは、隣接する開口間のうち一
番近くに配置された開口間までの距離である。
【0035】また、ここでクロストークノイズとは、信
号配線3a同士の容量結合や誘電結合により、ある信号
配線3aを伝達する信号が他の信号配線3aに電流を誘
起させるとともに電磁波を発生させる現象であり、本発
明においては、信号配線3aの上下に絶縁層2を介して
接地導体層4および/または電源導体層5を配置してい
ることから、信号配線3aから発生する電磁波を接地導
体層4および/または電源導体層5で渦電流に変換する
ことによってシールドし、かかるシールド効果によって
他の信号配線3aでノイズが発生しないようにしてい
る。
号配線3a同士の容量結合や誘電結合により、ある信号
配線3aを伝達する信号が他の信号配線3aに電流を誘
起させるとともに電磁波を発生させる現象であり、本発
明においては、信号配線3aの上下に絶縁層2を介して
接地導体層4および/または電源導体層5を配置してい
ることから、信号配線3aから発生する電磁波を接地導
体層4および/または電源導体層5で渦電流に変換する
ことによってシールドし、かかるシールド効果によって
他の信号配線3aでノイズが発生しないようにしてい
る。
【0036】また、配線基板8は、これに半導体素子9
を実装する際等の熱履歴から絶縁層2および実装用電極
10を保護するために、絶縁層2の最外層表面に感光性樹
脂から成る耐半田樹脂層12を被着形成してもよい。この
場合、耐半田樹脂層12の実装用電極10上部には実装用電
極10と半導体素子9の電極とを接続する導体バンプ13を
接合するための開口が露光・現像により形成される。さ
らに、その開口内の実装用電極10の表面にニッケル・金
等の良導電性で耐腐蝕性に優れた金属をめっき法により
1〜20μmの厚さに被着させておくと、実装用電極10表
面の酸化腐食を有効に防止できるとともに実装用電極10
と導体バンプ13との接続を良好とすることができる。
を実装する際等の熱履歴から絶縁層2および実装用電極
10を保護するために、絶縁層2の最外層表面に感光性樹
脂から成る耐半田樹脂層12を被着形成してもよい。この
場合、耐半田樹脂層12の実装用電極10上部には実装用電
極10と半導体素子9の電極とを接続する導体バンプ13を
接合するための開口が露光・現像により形成される。さ
らに、その開口内の実装用電極10の表面にニッケル・金
等の良導電性で耐腐蝕性に優れた金属をめっき法により
1〜20μmの厚さに被着させておくと、実装用電極10表
面の酸化腐食を有効に防止できるとともに実装用電極10
と導体バンプ13との接続を良好とすることができる。
【0037】そして、配線基板8表面の実装用電極10と
半導体素子9の電極とを導体バンプ13を介して電気的に
接続することによって本発明の半導体装置11が形成され
る。なお、実装用電極10上に被着された耐半田樹脂層12
の開口の形状は円形状であることが望ましく、さらに、
それらの径は半導体素子9が実装される上面側が50〜30
0μm、外部電気回路基板に実装される下面側が300〜80
0μmの範囲とすることが好ましい。
半導体素子9の電極とを導体バンプ13を介して電気的に
接続することによって本発明の半導体装置11が形成され
る。なお、実装用電極10上に被着された耐半田樹脂層12
の開口の形状は円形状であることが望ましく、さらに、
それらの径は半導体素子9が実装される上面側が50〜30
0μm、外部電気回路基板に実装される下面側が300〜80
0μmの範囲とすることが好ましい。
【0038】実装用電極10と半導体素子9の各電極とを
電気的に接続する導体バンプ13は、配線基板8表面の実
装用電極10上に半田等の金属を溶着させるにより形成さ
れている。このような導体バンプ13は、金や鉛−錫・錫
−亜鉛・錫−銀−ビスマス等の合金の導電材料から成
り、例えば導電材料が鉛−錫から成る半田の場合、鉛−
錫から成るぺーストを耐半田樹脂層12の開口内にスクリ
ーン印刷法によって印刷するか、あるいは鉛−錫から成
る半田ボールを耐半田樹脂層12の開口内に載置した後、
リフロー炉を通すことによって実装用電極10上に半球状
に固着形成される。しかる後、半導体素子9を導体バン
プ13上に載置し、リフロー炉を通すことによって実装用
電極10と半導体素子9の各回路とが電気的に接続され
る。なお、半導体素子9と配線基板8表面との間に、熱
硬化性樹脂とフィラーとから成るアンダーフィル材14を
注入することによって、導体バンプ13が保護されるとと
もに半導体素子9が配線基板8に強固に固着される。
電気的に接続する導体バンプ13は、配線基板8表面の実
装用電極10上に半田等の金属を溶着させるにより形成さ
れている。このような導体バンプ13は、金や鉛−錫・錫
−亜鉛・錫−銀−ビスマス等の合金の導電材料から成
り、例えば導電材料が鉛−錫から成る半田の場合、鉛−
錫から成るぺーストを耐半田樹脂層12の開口内にスクリ
ーン印刷法によって印刷するか、あるいは鉛−錫から成
る半田ボールを耐半田樹脂層12の開口内に載置した後、
リフロー炉を通すことによって実装用電極10上に半球状
に固着形成される。しかる後、半導体素子9を導体バン
プ13上に載置し、リフロー炉を通すことによって実装用
電極10と半導体素子9の各回路とが電気的に接続され
る。なお、半導体素子9と配線基板8表面との間に、熱
硬化性樹脂とフィラーとから成るアンダーフィル材14を
注入することによって、導体バンプ13が保護されるとと
もに半導体素子9が配線基板8に強固に固着される。
【0039】かくして、本発明の配線基板8によれば、
その上面に半導体素子9を搭載するとともに半導体素子
9の各電極と配線基板8上面の実装用電極10とを導体バ
ンプ13を介して電気的に接続することにより半導体素子
9が配線基板8上に実装されて本発明の半導体装置11と
なる。
その上面に半導体素子9を搭載するとともに半導体素子
9の各電極と配線基板8上面の実装用電極10とを導体バ
ンプ13を介して電気的に接続することにより半導体素子
9が配線基板8上に実装されて本発明の半導体装置11と
なる。
【0040】なお、本発明の配線基板8および半導体装
置11は上述の実施例に限定されるものではなく、本発明
の要旨を逸脱しない範囲であれば種々の変更は可能であ
ることは言うまでもない。
置11は上述の実施例に限定されるものではなく、本発明
の要旨を逸脱しない範囲であれば種々の変更は可能であ
ることは言うまでもない。
【0041】
【実施例】本発明の配線基板に半導体素子を搭載した半
導体装置を評価するために、以下に説明するような半導
体装置を作成した。
導体装置を評価するために、以下に説明するような半導
体装置を作成した。
【0042】まず、ガラスクロス−エポキシ樹脂から成
る絶縁基板1を用意した。次に、エポキシ樹脂と熱可塑
性樹脂・エラストマー・無機絶縁性フィラーに溶剤等を
添加した混合物を混練して液状ワニスを得、この液状ワ
ニスをポリエチレンテレフタレート(PET)製離型シ
ート上に塗布し、60〜100℃の温度で乾燥することによ
りフィルム状の絶縁層2を成形し、この絶縁層2を絶縁
基板1の表面に真空ラミネータを用いて圧着し、オーブ
ンで熱硬化することにより積層した。
る絶縁基板1を用意した。次に、エポキシ樹脂と熱可塑
性樹脂・エラストマー・無機絶縁性フィラーに溶剤等を
添加した混合物を混練して液状ワニスを得、この液状ワ
ニスをポリエチレンテレフタレート(PET)製離型シ
ート上に塗布し、60〜100℃の温度で乾燥することによ
りフィルム状の絶縁層2を成形し、この絶縁層2を絶縁
基板1の表面に真空ラミネータを用いて圧着し、オーブ
ンで熱硬化することにより積層した。
【0043】次に、絶縁層2の表面に配線導体層3や格
子状に配列された方形開口部4a・5aを有する接地導
体層4・電源導体層5・実装用電極10等の金属薄膜を、
以下の方法により形成した。まず、絶縁層2の所望の個
所に、炭酸レーザを用いて貫通孔を形成した後に、絶縁
層2の表面および貫通孔の内壁を過マンガン酸塩類水溶
液等の粗化液に浸漬して粗化する。次に、絶縁層2の表
面および貫通孔の内壁を無電解めっきの触媒となる例え
ばパラジウムの水溶液中に浸漬して絶縁層2の表面と貫
通孔の内壁に触媒を被着させ、さらに、硫酸銅・ロッセ
ル塩・ホルマリン・EDTAナトリウム塩・安定剤等か
ら成る無電解めっき液に約30分間浸漬して、数μmの無
電解銅めっき膜を析出させた。そして次に、絶縁層2の
表面に感光性ドライフィルムレジストをラミネートし露
光と現像により薄膜導体となる所定の配線パターンを形
成し、しかる後に、硫酸・硫酸銅5水和物・塩素・光沢
剤等から成る電解銅めっき液に3A/dm2の電流を印
加しながら2時間浸漬することにより貫通導体6を貫通
孔の内壁に形成した。
子状に配列された方形開口部4a・5aを有する接地導
体層4・電源導体層5・実装用電極10等の金属薄膜を、
以下の方法により形成した。まず、絶縁層2の所望の個
所に、炭酸レーザを用いて貫通孔を形成した後に、絶縁
層2の表面および貫通孔の内壁を過マンガン酸塩類水溶
液等の粗化液に浸漬して粗化する。次に、絶縁層2の表
面および貫通孔の内壁を無電解めっきの触媒となる例え
ばパラジウムの水溶液中に浸漬して絶縁層2の表面と貫
通孔の内壁に触媒を被着させ、さらに、硫酸銅・ロッセ
ル塩・ホルマリン・EDTAナトリウム塩・安定剤等か
ら成る無電解めっき液に約30分間浸漬して、数μmの無
電解銅めっき膜を析出させた。そして次に、絶縁層2の
表面に感光性ドライフィルムレジストをラミネートし露
光と現像により薄膜導体となる所定の配線パターンを形
成し、しかる後に、硫酸・硫酸銅5水和物・塩素・光沢
剤等から成る電解銅めっき液に3A/dm2の電流を印
加しながら2時間浸漬することにより貫通導体6を貫通
孔の内壁に形成した。
【0044】さらに、水酸化ナトリウムを用いて感光性
ドライフィルムレジストを剥離し、しかる後、硫酸・過
酸化水素水溶液でめっき膜表面をエッチングすることに
より、絶縁層2の表面に配線導体層3や格子状に配列さ
れた方形開口部4a・5aを有する接地導体層4・電源
導体層5・実装用電極10が形成した。なお、この実施例
では、絶縁基板1の表面に電源導体層5と形成し、さら
にこの上に、絶縁層2を5層積層し各絶縁層2層の表面
に、配線導体層3・接地導体層4・配線導体層3・電源
導体層5・実装用電極3の順に配置した配線基板8を製
作した。
ドライフィルムレジストを剥離し、しかる後、硫酸・過
酸化水素水溶液でめっき膜表面をエッチングすることに
より、絶縁層2の表面に配線導体層3や格子状に配列さ
れた方形開口部4a・5aを有する接地導体層4・電源
導体層5・実装用電極10が形成した。なお、この実施例
では、絶縁基板1の表面に電源導体層5と形成し、さら
にこの上に、絶縁層2を5層積層し各絶縁層2層の表面
に、配線導体層3・接地導体層4・配線導体層3・電源
導体層5・実装用電極3の順に配置した配線基板8を製
作した。
【0045】まず、開口が上下で重なっている場合と重
なっていない場合反射ノイズの発生状況を調べた。な
お、この調査では、開口の形状を正方形とし、間隔を0.
3mmとした。その結果を表1に示す。
なっていない場合反射ノイズの発生状況を調べた。な
お、この調査では、開口の形状を正方形とし、間隔を0.
3mmとした。その結果を表1に示す。
【0046】
【表1】
【0047】試料No.1は、接地導体層4・電源導体層
5の両者の開口が上下で重なるとともに開口が配線導体
層3を構成する信号配線3aと重なるように配置した場
合、試料No.2は、接地導体層4・電源導体層5の両者
の開口が上下で重なってはいないが、信号配線3aがい
ずれかの開口と重なるように配置した場合、試料No.3
は、開口同士および信号配線3aがいずれも重ならない
よう配置した場合である。接地導体層4・電源導体層5
の両者の開口および開口が配線導体層3を構成する信号
配線3aが重なった場合、特性インピーダンスの大きな
不整合により反射ノイズが発生した。また、配線基板8
の表面にも開口による窪みが目視で観察された。それに
対し、接地導体層4・電源導体層5の両者の開口が上下
で重ならないように配置した場合、特性インピーダンス
の大きな不整合が生じず、反射ノイズが低減および防止
できた。
5の両者の開口が上下で重なるとともに開口が配線導体
層3を構成する信号配線3aと重なるように配置した場
合、試料No.2は、接地導体層4・電源導体層5の両者
の開口が上下で重なってはいないが、信号配線3aがい
ずれかの開口と重なるように配置した場合、試料No.3
は、開口同士および信号配線3aがいずれも重ならない
よう配置した場合である。接地導体層4・電源導体層5
の両者の開口および開口が配線導体層3を構成する信号
配線3aが重なった場合、特性インピーダンスの大きな
不整合により反射ノイズが発生した。また、配線基板8
の表面にも開口による窪みが目視で観察された。それに
対し、接地導体層4・電源導体層5の両者の開口が上下
で重ならないように配置した場合、特性インピーダンス
の大きな不整合が生じず、反射ノイズが低減および防止
できた。
【0048】次に、開口の一辺の長さおよび間隔の値を
変えた時の電気特性および配線基板の外観との関係調べ
た。結果を表2に示す。
変えた時の電気特性および配線基板の外観との関係調べ
た。結果を表2に示す。
【0049】
【表2】
【0050】開口の一辺の長さが0.10mmより短い場合
(試料No.4)、開口の面積が不十分となり絶縁層2の
樹脂が硬化する際に発生するガスが絶縁層2から容易に
抜けず、接地導体層4および/または電源導体層5が膨
れてしまった。開口の一辺の長さが0.15mmより長い場
合(試料No.8,9)、接地導体層4および/または電
源導体層5によるシールド効果が小さくなり、クロスト
ークノイズが発生し半導体素子9が誤作動してしまっ
た。それに対して、開口の辺の長さが0.10〜0.15mmの
範囲であると(試料No.5,6,7)、接地導体層4お
よび/または電源導体層5で信号配線3aを良好にシー
ルドすることが可能となることがわかった。また、絶縁
層2が硬化する際に接地導体層4および/または電源導
体層5が膨れたり剥れたりすることはなく、かつ高周波
領域における信号配線間のクロストークノイズを良好に
低減できることがわかった。
(試料No.4)、開口の面積が不十分となり絶縁層2の
樹脂が硬化する際に発生するガスが絶縁層2から容易に
抜けず、接地導体層4および/または電源導体層5が膨
れてしまった。開口の一辺の長さが0.15mmより長い場
合(試料No.8,9)、接地導体層4および/または電
源導体層5によるシールド効果が小さくなり、クロスト
ークノイズが発生し半導体素子9が誤作動してしまっ
た。それに対して、開口の辺の長さが0.10〜0.15mmの
範囲であると(試料No.5,6,7)、接地導体層4お
よび/または電源導体層5で信号配線3aを良好にシー
ルドすることが可能となることがわかった。また、絶縁
層2が硬化する際に接地導体層4および/または電源導
体層5が膨れたり剥れたりすることはなく、かつ高周波
領域における信号配線間のクロストークノイズを良好に
低減できることがわかった。
【0051】また、開口間の間隔が0.3mmより短い
(試料No.10)と接地導体層4および/または電源導体
層5のシールド効果が小さくなり、クロストークノイズ
が発生して半導体素子9が誤作動してしまった。開口間
の間隔が0.6mmより短い(試料No.14)と間隔が大きな
ものとなり、絶縁層2の樹脂が硬化する際に発生するガ
スを絶縁層2から均一に抜かすことが困難となり、接地
導体層4および/または電源導体層5が膨れてしまっ
た。それに対して、開口の間隔が0.3〜0.6mmの場合
(試料No11,12,13)と接地導体層4および/または電
源導体層5で信号配線3aを良好にシールドすることが
可能となり、絶縁層2が硬化する際に接地導体層4およ
び/または電源導体層5が膨れたり剥れたりすることは
なく、かつ高周波領域における信号配線3a間のクロス
トークノイズを良好に低減できることがわかった。
(試料No.10)と接地導体層4および/または電源導体
層5のシールド効果が小さくなり、クロストークノイズ
が発生して半導体素子9が誤作動してしまった。開口間
の間隔が0.6mmより短い(試料No.14)と間隔が大きな
ものとなり、絶縁層2の樹脂が硬化する際に発生するガ
スを絶縁層2から均一に抜かすことが困難となり、接地
導体層4および/または電源導体層5が膨れてしまっ
た。それに対して、開口の間隔が0.3〜0.6mmの場合
(試料No11,12,13)と接地導体層4および/または電
源導体層5で信号配線3aを良好にシールドすることが
可能となり、絶縁層2が硬化する際に接地導体層4およ
び/または電源導体層5が膨れたり剥れたりすることは
なく、かつ高周波領域における信号配線3a間のクロス
トークノイズを良好に低減できることがわかった。
【0052】
【発明の効果】本発明の配線基板によれば、配線導体層
の上下に配置された接地導体層および/または電源導体
層の開口部を上下で互いに重ならない位置に配列したこ
とから、配線導体層を構成する信号配線が全ての領域に
おいて、絶縁層を介して接地導体層および/または電源
導体層の少なくとも1つと対向配置することとなり、そ
の結果、信号配線が全ての領域において、上下に位置す
る接地導体層および/または電源導体層と電磁結合する
ことが可能となり、信号配線内で特性インピーダンスが
部分的に大きく異なることはない。従って、信号配線の
特性インピーダンスの不整合を小さくして反射ノイズの
発生を低減することが可能となり、高周波信号領域にお
いても搭載する半導体素子の誤作動を防止することが可
能となる。また、配線基板の表面に、各開口部の凹部が
重畳して大きな凹凸が形成されることもなく、その結
果、表面が平滑で半導体素子の実装が容易な配線基板と
することができる。
の上下に配置された接地導体層および/または電源導体
層の開口部を上下で互いに重ならない位置に配列したこ
とから、配線導体層を構成する信号配線が全ての領域に
おいて、絶縁層を介して接地導体層および/または電源
導体層の少なくとも1つと対向配置することとなり、そ
の結果、信号配線が全ての領域において、上下に位置す
る接地導体層および/または電源導体層と電磁結合する
ことが可能となり、信号配線内で特性インピーダンスが
部分的に大きく異なることはない。従って、信号配線の
特性インピーダンスの不整合を小さくして反射ノイズの
発生を低減することが可能となり、高周波信号領域にお
いても搭載する半導体素子の誤作動を防止することが可
能となる。また、配線基板の表面に、各開口部の凹部が
重畳して大きな凹凸が形成されることもなく、その結
果、表面が平滑で半導体素子の実装が容易な配線基板と
することができる。
【0053】また、本発明の配線基板によれば、開口部
の開口の一辺を0.10〜0.15mmとするとともに開口間の
間隔を0.3〜0.6mmとしたことから、絶縁層の樹脂が硬
化する際に発生するガスを外部に容易に抜くことができ
るとともに、接地導体層および/または電源導体層で信
号配線を良好にシールドすることが可能となり、その結
果、絶縁層が硬化する際に接地導体層および/または電
源導体層が膨れたり剥れたりすることはなく、かつ高周
波領域における信号配線間のクロストークノイズを良好
に低減できる。
の開口の一辺を0.10〜0.15mmとするとともに開口間の
間隔を0.3〜0.6mmとしたことから、絶縁層の樹脂が硬
化する際に発生するガスを外部に容易に抜くことができ
るとともに、接地導体層および/または電源導体層で信
号配線を良好にシールドすることが可能となり、その結
果、絶縁層が硬化する際に接地導体層および/または電
源導体層が膨れたり剥れたりすることはなく、かつ高周
波領域における信号配線間のクロストークノイズを良好
に低減できる。
【0054】さらに、本発明の半導体装置によれば、上
記の配線基板の表面に配線導体層と電気的に接続された
半導体素子の実装用電極を有するとともに、実装用電極
に半導体素子の電極を電気的に接続して成ることから、
特性インピーダンスの変動の少ない、高周波信号領域で
も安定的に信号伝達のできる半導体装置とすることがで
きる。
記の配線基板の表面に配線導体層と電気的に接続された
半導体素子の実装用電極を有するとともに、実装用電極
に半導体素子の電極を電気的に接続して成ることから、
特性インピーダンスの変動の少ない、高周波信号領域で
も安定的に信号伝達のできる半導体装置とすることがで
きる。
【図1】本発明の配線基板に半導体素子を搭載して成る
半導体装置の実施の形態の一例を示す断面図である。
半導体装置の実施の形態の一例を示す断面図である。
【図2】図1に示す配線基板の要部拡大透過平面図であ
る。
る。
1・・・・・・・絶縁基板
2・・・・・・・絶縁層
3・・・・・・・配線導体層
3a・・・・・・信号配線
4・・・・・・・接地導体層
4a・・・・・・接地導体層4に配列した開口部
5・・・・・・・電源導体層
5a・・・・・・電源導体層5に配列した開口部
8・・・・・・・配線基板
9・・・・・・・半導体素子
10・・・・・・・実装用電極
11・・・・・・・半導体装置
Claims (3)
- 【請求項1】 配線導体層と、該配線導体層に絶縁層を
介して上下に対向配置され、格子状に配列された開口部
を有する接地導体層および/または電源導体層とを具備
した配線基板であって、前記開口部は、上下で互いに重
ならない位置に配列されていることを特徴とする配線基
板。 - 【請求項2】 前記開口部は、開口の一辺が0.10〜
0.15mmであるとともに、前記開口間の間隔が0.
3〜0.6mmであることを特徴とする請求項1に記載
の配線基板。 - 【請求項3】 請求項1または請求項2記載の配線基板
の表面に前記配線導体層と電気的に接続された半導体素
子実装用電極を有するとともに、該半導体素子実装用電
極に前記配線基板に搭載した半導体素子の電極を電気的
に接続して成ることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002022395A JP2003224227A (ja) | 2002-01-30 | 2002-01-30 | 配線基板およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002022395A JP2003224227A (ja) | 2002-01-30 | 2002-01-30 | 配線基板およびこれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003224227A true JP2003224227A (ja) | 2003-08-08 |
Family
ID=27745402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002022395A Pending JP2003224227A (ja) | 2002-01-30 | 2002-01-30 | 配線基板およびこれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003224227A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014107515A (ja) * | 2012-11-29 | 2014-06-09 | Murata Mfg Co Ltd | モジュール部品 |
JP2014130974A (ja) * | 2012-12-29 | 2014-07-10 | Kyocer Slc Technologies Corp | 配線基板 |
JP2015041630A (ja) * | 2013-08-20 | 2015-03-02 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2016184768A (ja) * | 2016-07-25 | 2016-10-20 | 京セラ株式会社 | 配線基板の製造方法 |
JP2018032795A (ja) * | 2016-08-25 | 2018-03-01 | 京セラ株式会社 | 多層配線基板および電子装置 |
CN109152200A (zh) * | 2018-11-12 | 2019-01-04 | 北京羽扇智信息科技有限公司 | 一种线路板和电子设备 |
-
2002
- 2002-01-30 JP JP2002022395A patent/JP2003224227A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014107515A (ja) * | 2012-11-29 | 2014-06-09 | Murata Mfg Co Ltd | モジュール部品 |
JP2014130974A (ja) * | 2012-12-29 | 2014-07-10 | Kyocer Slc Technologies Corp | 配線基板 |
JP2015041630A (ja) * | 2013-08-20 | 2015-03-02 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2016184768A (ja) * | 2016-07-25 | 2016-10-20 | 京セラ株式会社 | 配線基板の製造方法 |
JP2018032795A (ja) * | 2016-08-25 | 2018-03-01 | 京セラ株式会社 | 多層配線基板および電子装置 |
CN109152200A (zh) * | 2018-11-12 | 2019-01-04 | 北京羽扇智信息科技有限公司 | 一种线路板和电子设备 |
CN109152200B (zh) * | 2018-11-12 | 2021-01-19 | 北京羽扇智信息科技有限公司 | 一种线路板和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5006035B2 (ja) | フレックスリジッド配線板とその製造方法 | |
US5233133A (en) | Coaxial conductor interconnection wiring board | |
KR20070081770A (ko) | 유전층에 도전성 엘리먼트를 내장하는 방법 | |
CN211909269U (zh) | 树脂多层基板、电子部件及其安装构造 | |
JP5311653B2 (ja) | 配線基板 | |
JP2011159879A (ja) | シールド付フレキシブルプリント配線板、その製造方法、および電子機器 | |
JP2003273525A (ja) | 配線基板 | |
JP5473074B2 (ja) | 配線基板 | |
JP4540262B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
JP2002261455A (ja) | 多層配線基板およびこれを用いた電子装置 | |
US11277910B2 (en) | Wiring substrate | |
JP2003224227A (ja) | 配線基板およびこれを用いた半導体装置 | |
JP3801880B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
JP2003198146A (ja) | 多層配線基板およびこれを用いた電子装置 | |
JP4315580B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2004063929A (ja) | 配線基板およびこれを用いた電子装置 | |
JP2006344887A (ja) | プリント配線板およびその製造方法 | |
JP2005019732A (ja) | 配線基板およびこれを用いた電子装置 | |
JP4508540B2 (ja) | 配線基板および電子装置 | |
JP2004241496A (ja) | 配線基板およびこれを用いた電子装置 | |
KR100704927B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
JP3990578B2 (ja) | 配線基板およびそれを用いた電子装置 | |
JP3840148B2 (ja) | 配線基板およびこれを用いた電子装置 | |
JPH04139783A (ja) | Ic搭載用可撓性回路基板及びその製造法 | |
US20230069980A1 (en) | Method for manufacturing wiring substrate |