JP2011216519A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2011216519A JP2011216519A JP2010080302A JP2010080302A JP2011216519A JP 2011216519 A JP2011216519 A JP 2011216519A JP 2010080302 A JP2010080302 A JP 2010080302A JP 2010080302 A JP2010080302 A JP 2010080302A JP 2011216519 A JP2011216519 A JP 2011216519A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- conductor
- copper plating
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】スルーホール7を有するコア用の絶縁板1のスルーホール7内壁のみにスルーホール7と同軸の貫通孔を有するように第1のめっき導体層13を被着させ、次に貫通孔内および絶縁板1の上下面に、貫通孔内を充填するとともにコア用の絶縁板1の上下面において配線導体4を形成する第2のめっき導体層14を被着する。
【選択図】図6
Description
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法が採用されている。フリップチップ接続とは、配線基板上に設けた半導体素子接続パッドの上面を半導体集積回路素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続パッドの露出する上面と前記半導体集積回路素子の電極端子とを対向させ、これらの間を半田や金等からなる導電バンプを介して電気的に接続する方法である。
図1は、本発明にかかる製造方法により製造される配線基板の例を示す概略断面図であり、半導体素子としてのエリアアレイ型の半導体集積回路素子をフリップチップ接続により搭載する場合を示している。
2:ビルドアップ用の絶縁層
3:絶縁基体
4:コア用の配線導体
4A:ランドパターン
5:ビルドアップ用の配線導体
7:スルーホール
8:エッチングレジスト層
9:ビアホール
11:銅箔
12:両面銅張り板
13:第1のめっき導体層
13a:第1の無電解めっき層
13b:第1の電解めっき層
14:第2のめっき導体層
14a:第2の無電解めっき層
14b:第2の電解めっき層
15:めっきレジスト層
16:第3のめっき導体層
Claims (8)
- スルーホールを有する絶縁板の前記スルーホール内壁のみに該スルーホールと同軸の貫通孔を有するように第1のめっき導体層を被着する工程と、前記貫通孔内および前記絶縁板の上下面に、前記貫通孔内を充填するとともに前記絶縁板の上下面において配線導体を形成する第2のめっき導体層を被着する工程と、を有することを特徴とする配線基板の製造方法。
- 前記第1のめっき導体層の被着は、前記絶縁板の上下面および前記スルーホール内壁の全面に該スルーホールと同軸の貫通孔を有するように第1の無電解銅めっき層およびその上に第1の電解銅めっき層を被着させた後、該第1の無電解銅めっき層および第1の電解銅めっき層における前記上下面に被着した部分を選択的に除去することにより行なわれることを特徴とする請求項1記載の配線基板の製造方法。
- 前記第1の無電解銅めっき層および前記第1の電解銅めっき層の選択的除去は、前記貫通孔内をエッチングレジスト層で選択的に被覆した後、該エッチングレジスト層から露出する前記上下面に被着された部分をエッチングすることにより行なわれることを特徴とする請求項2に記載の配線基板の製造方法。
- 前記エッチングレジスト層がポジ型のレジスト材料により形成されることを特徴とする請求項3記載の配線基板の製造方法。
- 前記第2のめっき導体層の形成は、前記貫通孔内壁および前記上下面に第2の無電解銅めっき層を被着させた後、前記上下面における前記第2の無電解銅めっき層上に前記配線導体に対応する開口を有するめっきレジスト層を被着し、次に該めっきレジスト層から露出する前記第2の無電解銅めっき層上に第2の電解銅めっき層を、前記貫通孔内を充填するとともに前記配線導体に対応するパターンに被着させ、しかる後、前記めっきレジスト層を剥離するとともに、前記第2の電解銅めっき層から露出する前記第2の無電解銅めっき層をエッチング除去することにより行なわれることを特徴とする請求項1乃至4のいずれかに記載の配線基板の製造方法。
- 前記スルーホールを有する絶縁板は、絶縁板の両面に銅箔が積層された銅張り積層板にスルーホール用の貫通孔を形成した後、前記銅箔をエッチング除去することにより形成されることを特徴とする請求項1乃至5のいずれかに記載の配線基板の製造方法。
- 前記第2のめっき導体層が被着された前記絶縁板の上下面に絶縁樹脂層を被着させるとともに該絶縁樹脂層に前記第2のめっき導体層を底面とするビアホールを形成し、しかる後、該ビアホール内および前記絶縁樹脂層の表面に前記配線導体と接続する上層の配線導体を形成する第3のめっき導体層を被着することを特徴とする請求項1乃至6のいずれかに記載の配線基板の製造方法。
- 前記第3のめっき導体層の形成は、前記ビアホール内および前記絶縁樹脂層の表面に第3の無電解銅めっき層を被着させた後、前記表面における前記第3の無電解銅めっき層上に前記上層の配線導体に対応する開口を有するめっきレジスト層を被着し、次に該めっきレジスト層から露出する前記第3の無電解銅めっき層上に第3の電解銅めっき層を前記上層の配線導体に対応するパターンに被着させ、しかる後、前記めっきレジスト層を剥離するとともに、前記第3の電解銅めっき層から露出する前記第3の無電解銅めっき層をエッチング除去することにより行なわれることを特徴とする請求項7に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010080302A JP5432800B2 (ja) | 2010-03-31 | 2010-03-31 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010080302A JP5432800B2 (ja) | 2010-03-31 | 2010-03-31 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216519A true JP2011216519A (ja) | 2011-10-27 |
JP5432800B2 JP5432800B2 (ja) | 2014-03-05 |
Family
ID=44945994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010080302A Active JP5432800B2 (ja) | 2010-03-31 | 2010-03-31 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5432800B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011215A (ja) * | 2015-06-25 | 2017-01-12 | 京セラ株式会社 | インターポーザ及びそれを用いた電子装置 |
US20220217844A1 (en) * | 2021-01-07 | 2022-07-07 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the wiring substrate |
US11632862B2 (en) | 2020-08-11 | 2023-04-18 | Shinko Electric Industries Co., Ltd. | Wiring board |
US11647589B2 (en) | 2020-07-29 | 2023-05-09 | Shinko Electric Industries Co., Ltd. | Wiring board |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH045888A (ja) * | 1990-04-23 | 1992-01-09 | Matsushita Electric Works Ltd | プリント配線基板 |
WO2000069238A1 (fr) * | 1999-05-06 | 2000-11-16 | Mitsui Mining & Smelting Co., Ltd. | Carte imprimee double face et procede de fabrication de carte imprimee multicouche a trois ou plus de trois couches |
JP2003218519A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | プリント基板とその製造方法 |
WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
JP2008306201A (ja) * | 2008-07-22 | 2008-12-18 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JP2010147145A (ja) * | 2008-12-17 | 2010-07-01 | Mitsubishi Materials Corp | プリント配線板とその製造方法 |
-
2010
- 2010-03-31 JP JP2010080302A patent/JP5432800B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH045888A (ja) * | 1990-04-23 | 1992-01-09 | Matsushita Electric Works Ltd | プリント配線基板 |
WO2000069238A1 (fr) * | 1999-05-06 | 2000-11-16 | Mitsui Mining & Smelting Co., Ltd. | Carte imprimee double face et procede de fabrication de carte imprimee multicouche a trois ou plus de trois couches |
JP2003218519A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | プリント基板とその製造方法 |
WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
JP2008306201A (ja) * | 2008-07-22 | 2008-12-18 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JP2010147145A (ja) * | 2008-12-17 | 2010-07-01 | Mitsubishi Materials Corp | プリント配線板とその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011215A (ja) * | 2015-06-25 | 2017-01-12 | 京セラ株式会社 | インターポーザ及びそれを用いた電子装置 |
US11647589B2 (en) | 2020-07-29 | 2023-05-09 | Shinko Electric Industries Co., Ltd. | Wiring board |
US11632862B2 (en) | 2020-08-11 | 2023-04-18 | Shinko Electric Industries Co., Ltd. | Wiring board |
US20220217844A1 (en) * | 2021-01-07 | 2022-07-07 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the wiring substrate |
US11683886B2 (en) * | 2021-01-07 | 2023-06-20 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the wiring substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5432800B2 (ja) | 2014-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9313904B2 (en) | Wiring board and method of manufacturing wiring board | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP5576547B2 (ja) | 配線基板の製造方法 | |
JP2015122545A (ja) | 多層配線基板及びその製造方法 | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
JP5873152B1 (ja) | 配線基板 | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
JPWO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
TWI389279B (zh) | 電路板結構及其製法 | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
JP2010129998A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
JP2014063932A (ja) | 配線基板及びその製造方法 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
TW201417637A (zh) | 電路板及其製作方法 | |
JP5289241B2 (ja) | 配線基板およびその製造方法 | |
JP6737627B2 (ja) | 配線基板 | |
JP5565951B2 (ja) | 配線基板およびその製造方法 | |
JP5860303B2 (ja) | 配線基板およびその製造方法 | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2007150111A (ja) | 配線基板 | |
KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
JP2008124124A (ja) | コア基板の製造方法及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5432800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |