JP2017011215A - インターポーザ及びそれを用いた電子装置 - Google Patents

Abstract

【課題】 配線層と貫通導体とを電気的に接続できるとともに、良好な配線層を有するインターポーザ及びそれを用いた電子装置を提供する。
【解決手段】 コア層１８ａに配置されたビルドアップ層が、コア層１８ａに配置された絶縁層１７ａ、１７ｂと、該絶縁層１７ａ、１７ｂに対向するように配置された第１接続パッド１５ａ、１５ｂ、第２接続パッド２３ａ、２３ｂと、絶縁層１７ａの表面に配置された幅が１０μｍ以下の配線層２２と、第１接続パッド１５ａ、１５ｂと第２接続パッド２３ａ、２３ｂとを接続する直径が２５μｍ以下の貫通導体１６ｂとを具備し、該貫通導体１６ｂが第１接続パッド１５ａ、１５ｂと直接接合し、絶縁層１７ａは表面粗さが２０ｎｍ以下の配線層配置面１７ａ１を有する。
【選択図】 図２

Description

本発明は、インターポーザ及びそれを用いた電子装置に関する。

従来、配線基板と、該配線基板に搭載されたＬＳＩ、ＩＣ等の電子部品と、配線基板と電子部品との間に介挿されたインターポーザと、を備えた電子装置が知られている。

インターポーザは、コア層と、このコア層の上下面に設けられた第１接続パッドと、この第１接続パッド上に設けられた樹脂層と、この樹脂層上に設けられた第２接続パッドと、第１接続パッドと第２接続パッドとを接続する貫通導体とを有している。樹脂層上には第２接続パッドに接続された配線層が引き回されている（例えば、特許文献１参照）。

近年、電子部品の高性能化に伴って、インターポーザにおける配線層の高密度化、貫通導体の小径化が求められている。

特開２０１１−２４９５１１

しかしながら、貫通導体の小径化を図るべく、例えば、ＵＶ−ＹＡＧレーザを用いて樹脂層に貫通孔を形成した場合、貫通孔の底の第１接続パッド上にスミアが残存する場合があり、貫通孔内に貫通導体を形成すると、第１接続パッドと貫通導体との間にスミアが介在し、第１接続パッドと貫通導体との接続不良が発生するおそれがあり、これにより、配線層と貫通導体との電気的接続不良が発生するおそれがあった。

この接続不良を防止するため、第１接続パッド上のスミアを除去すべく、例えば、プラズマデスミアを用いると、スミアを除去できるが、一方で、配線層が形成される樹脂層表面もエッチングされて表面が粗くなり、高密度化を図るべく、配線層を細線化、薄層化すると、高周波特性の悪化、断線する等、配線層に悪影響を与えるおそれがあった。

本発明は、配線層と貫通導体とを電気的に接続できるとともに、良好な配線層を有するインターポーザ及びそれを用いた電子装置を提供することを目的とする。

本発明のインターポーザは、コア層と、該コア層に配置されたビルドアップ層とを具備するとともに、前記ビルドアップ層が、前記コア層に配置された樹脂層を具備する絶縁層と、該絶縁層の前記コア層側に配置された第１接続パッドと、該第１接続パッドと対向するように前記絶縁層に配置された第２接続パッドと、該第２接続パッドが配置された側の前記絶縁層の前記樹脂層に配置された幅が１０μｍ以下の配線層と、前記第１接続パッドと前記第２接続パッドとの間における前記絶縁層を厚み方向に貫通する直径が２５μｍ以下の貫通導体とを具備し、該貫通導体が前記第１接続パッドと直接接合し、前記樹脂層の配線層配置面の表面粗さが２０ｎｍ以下である。

本発明の電子装置は、配線基板と、該配線基板上に実装される電子部品と、前記配線基板と前記電子部品との間に介在して、前記配線基板と前記電子部品とを電気的に接続する
上記のインターポーザと、を備えたことを特徴とする。

本発明の電子装置は、厚み方向に離間した第１及び第２電子部品と、前記第１及び第２電子部品の間に介在して、前記第１及び第２電子部品を電気的に接続する上記のインターポーザと、を備えたことを特徴とする。

本発明のインターポーザでは、配線層と貫通導体とを電気的に接続できるとともに、良好な配線層を得ることができる。このようなインターポーザを電子装置に用いることにより、長期信頼性を有する小型の電子装置を得ることができる。

電子装置の第１実施形態を示す縦断面図である。 （ａ）は、インターポーザの縦断面図であり、（ｂ）は、（ａ）の平面図である。 図１のインターポーザの製造工程を説明する縦断面図である。 インターポーザの製造工程のフローチャートである。 電子装置の第２実施形態を示す縦断面図である。 インターポーザの他の形態を示す縦断面図である。 インターポーザのさらに他の形態を示す縦断面図である。

（第１実施形態）
以下に、第１実施形態に係るインターポーザを含む電子装置を、図面に基づいて詳細に説明する。

図１に示した電子装置１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものであり、例えばマザーボード等の外部回路に電気的に接続される。この電子装置１は、電子部品２と、電子部品２が実装された配線基板３と、電子部品２と配線基板３との間に介在するインターポーザ４と、インターポーザ４と電子部品２とを電気的に接続する第１バンプ５ａと、インターポーザ４と配線基板３とを電気的に接続する第２バンプ５ｂと、配線基板３と外部回路とを電気的に接続する第３バンプ５ｃとを含んでいる。

電子部品２は、インターポーザ４を介して配線基板３に実装されており、例えばＬＳＩ又はＩＣ等の半導体素子である。この半導体素子は、ＣＰＵ若しくはＭＰＵ等のロジック系又はメモリ系の半導体素子を用いることができる。

ここで、本実施形態の電子装置１において、電子部品２は、ロジック系の半導体素子を用いることが望ましい。このロジック系の半導体素子は、メモリ系の半導体素子と比較して、端子数が多く回路が微細配線化されており、応力が印加されると回路に断線が生じやすいため、配線基板３との電気的接続信頼性が低下しやすい。したがって、この電子部品２と配線基板３との間にインターポーザ４を介在させることにより、電子部品２の回路に印加される応力を緩和し、電子部品２と配線基板３との電気的接続信頼性を高めることができる。

配線基板３は、樹脂製のビルドアップ基板であり、コア基板６とコア基板６の上下に形成された一対のビルドアップ部７とを含んでいる。この配線基板３は、例えば、厚みが０．３ｍｍ以上１．８ｍｍ以下に設定され、厚みが電子部品２の２倍以上２０倍以下に設定されている。

コア基板６は、配線基板３の剛性を高めるものであり、厚み方向に貫通孔が形成された樹脂基板８、該貫通孔の内壁に沿って円筒状に形成された貫通導体９、及び該貫通導体９の内部に柱状に形成された絶縁体１０を含んでいる。このコア基板６は、厚みが例えば０．２ｍｍ以上１．２ｍｍ以下に形成されている。

樹脂基板８は、コア基板６の剛性を高めるものであり、例えばエポキシ樹脂等の樹脂材料を含んでいる。また、無機絶縁フィラーや繊維からなる基材を含んでも構わない。この樹脂基板８を貫通する貫通孔は、例えば直径が０．１ｍｍ以上１ｍｍ以下の円柱状に形成されている。

貫通導体９は、コア基板６の上下のビルドアップ部７を電気的に接続するものであり、例えば銅等の導電材料を含んでいる。この貫通導体９は、貫通孔内壁から絶縁体１０との境界までの厚みが、例えば１５μｍ以上１００μｍ以下に設定されている。

絶縁体１０は、後述する貫通導体１３の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料を含んでいる。

一方、ビルドアップ部７は、コア基板６上に配された絶縁層１１、コア基板６上又は絶縁層１１上に配された配線層１２、貫通孔に柱状に形成され、配線層１２に電気的に接続された貫通導体（有底ビア導体ともいう）１３を含んでいる。配線層１２及び貫通導体１３は、互いに電気的に接続されており、接地用配線、電力供給用配線及び／又は信号用配線を含む配線部を構成している。なお、図１には、配線基板３において、配線層１２が接続パッドを含むものとして記載した。

絶縁層１１は、配線層１２の支持部材としての機能、配線層１２同士の短絡を抑制する絶縁部材としての機能を有し、この絶縁層１１は、例えばエポキシ樹脂等の樹脂材料を含んでいる。

配線層１２は、絶縁層１１を介して厚み方向に互いに離間しており、例えば銅等の導電材料を含んでいる。

貫通導体１３は、厚み方向に互いに離間した配線層１２（接続パッド）同士を相互に接続するものであり、平面方向への断面積がコア基板６に向って小さくなる柱状（テーパー状）に形成されており、例えば銅等の導電材料を含んでいる。この貫通導体１３は、平面方向への断面積が例えば０．００１ｍｍ^２以上０．０１ｍｍ^２以下に設定されている。

そして、インターポーザ４は、電子部品２及び配線基板３の接続部材として機能するものであり、図２（ａ）に示すように、厚み方向に沿った貫通孔を有するコア層１８ａと、コア層１８ａの一主面（上面）に形成された第１接続パッド１５ａと、コア層１８ａの他主面（下面）に形成された第１接続パッド１５ｂと、貫通孔内に配置され、第１接続パッド１５ａ及び第１接続パッド１５ｂに電気的に接続された貫通導体１６ａと、を含んでいる。

コア層１８ａは、インターポーザ４の支持部材及び絶縁部材として機能するものであり、インターポーザ４は、コア層１８ａの上下にそれぞれ第１絶縁層１７ａと第２絶縁層１７ｂを配置して構成されている。第１絶縁層１７ａ及び第２絶縁層１７ｂのコア層１８ａとは反対側の面には、それぞれ第２接続パッド２３ａ、第２接続パッド２３ｂが形成されている。これらの第２接続パッド２３ａ及び第２接続パッド２３ｂと、第１接続パッド１５ａ及び第１接続パッド１５ｂとは、第１絶縁層１７ａ、第２絶縁層１７ｂを貫通する貫
通導体（有底ビア導体ともいう）１６ｂに接続されている。

言い換えれば、第１絶縁層１７ａには、コア層１８ａ側に配置された第１接続パッド１５ａと、第１接続パッド１５ａと対向するように配置された第２接続パッド２３ａとが形成され、これらの第１接続パッド１５ａと第２接続パッド２３ａとが貫通導体１６ｂで接続され、第２絶縁層１７ｂには、コア層１８ａ側に配置された第１接続パッド１５ｂと、第１接続パッド１５ｂと対向するように配置された第２接続パッド２３ｂとが形成され、これらの第１接続パッド１５ｂと第２接続パッド２３ｂとが貫通導体１６ｂで接続され、コア層１８ａの対向する位置に形成された第１接続パッド１５ｂ同士は貫通導体１６ａで接続されている。

貫通導体１６ａと貫通導体１６ｂは直線状に形成されており、図１では、貫通導体１６として記載した。

電子部品２と対向する第１絶縁層１７ａの表面には配線層２２が形成されており、この配線層２２は、図２（ｂ）に示すように、配線層２２が形成された第１絶縁層１７ａの面の第２接続パッド２３ａと接続され、引き回されている。この配線層２２の幅Ｂは１０μｍ以下とされ、厚みは１０μｍ以下とされている。図２（ａ）は、図２（ｂ）のａ−ａ線に沿った断面図である。幅Ｂは４μｍ以上８μｍ以下が望ましい。

第１絶縁層１７ａ、第２絶縁層１７ｂと、これらの第１絶縁層１７ａ、第２絶縁層１７ｂの表面に形成された第１接続パッド１５ａ、第１接続パッド１５ｂ、第２接続パッド２３ａ、第２接続パッド２３ｂと、配線層２２とから、ビルドアップ層が構成され、コア層１８ａの上下に、それぞれ１層の絶縁層１７ａ、１７ｂを有するビルドアップ層が形成されている。

第１絶縁層１７ａ、第２絶縁層１７ｂの貫通導体１６ｂは、直径が２５μｍ以下とされている。言い換えれば、貫通孔の直径が２５μｍ以下とされている。貫通導体１６ｂの直径は、第１絶縁層１７ａ、第２絶縁層１７ｂの表面における貫通導体１６ｂの最大径をいう。貫通導体１６ｂの直径は１０μｍ以上２５μｍ以下が望ましい。

また、第１絶縁層１７ａ、第２絶縁層１７ｂは、配線層配置面１７ａ１を有する１層の樹脂層から構成されており、配線層配置面１７ａ１の表面粗さは２０ｎｍ以下とされている。貫通導体１６ｂは第１接続パッド１５ａ、１５ｂと直接接合している。ここで、直接接合しているとは、走査型電子顕微鏡（ＳＥＭ：１万倍）で見たときに、第１接続パッド１５ａ、１５ｂと貫通導体１６ｂとの接続部にスミアの存在を確認できないことをいう。

また、配線層配置面１７ａ１の表面粗さとは、配線層２２が形成される部分の配線層２２の幅方向における断面のＳＥＭ写真５枚（異なる配線層２２が形成される部分のＳＥＭ写真５枚）から、配線層の幅における第１絶縁層１７ａ表面の谷底から山頂までの最大の高さをそれぞれ求め、平均した値である。

貫通導体１６ｂは第１接続パッド１５ａ、１５ｂと直接接合しているため、これらの接続が強固であり、これにより、配線層２２と貫通導体１６ｂとを確実に電気的に接続できる。また、配線層配置面１７ａ１の表面粗さは２０ｎｍ以下であるため、その表面に形成される配線層２２の表面粗さも小さくなり、高周波特性の優れた配線層２２とすることができる。さらに、表面粗さが２０ｎｍ以下と小さいため、配線層２２を細線化、薄層化した場合でも、配線層２２の断線等を防止できる。

また、インターポーザ４は、厚みが電子部品２及び配線基板３よりも小さく設定されて
いる。その結果、インターポーザ４を薄くすることにより、電子装置１を小型化できるとともに、電子部品２及び配線基板３の間の配線長を短くして信号伝送特性を高めることができる。また、インターポーザ４を薄くすることによって、外部からの応力により変形し易くすることできるため、例えば電子部品２が熱膨張した際に、インターポーザ４が変形することにより、電子部品２との接続部に印加される応力を緩和し、ひいては電子部品２との電気的接続信頼性を高めることができる。

なお、インターポーザ４は、厚みが電子部品２の例えば０．２倍以上０．８倍以下に設定され、且つ厚みが配線基板３の例えば０．０１５倍以上０．５倍以下に設定されている。このようなインターポーザ４の厚みは、例えば０．０６ｍｍ以上０．３０ｍｍ以下に設定されている。

第１絶縁層１７ａ及び第２絶縁層１７ｂは、樹脂材料からなる樹脂層からなり、絶縁層１７ａ、１７ｂを構成する樹脂層は、耐プラズマ樹脂から構成され、例えば、ＰＰＳ樹脂、ハイグレードなポリイミド系樹脂、エポキシ系樹脂から構成されている。耐プラズマ樹脂とは、一般に耐プラズマ材料として販売されているものであり、プラズマデスミアを行った際に、表面粗さが２０ｎｍ以下の樹脂である。

絶縁層１７ａ、１７ｂ内には、配線層配置面１７ａ１の表面粗さを２０ｎｍ以下とする点からは、無機絶縁フィラーや繊維からなる基材は含有しないことが望ましい。

一方、コア層１８ａは、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、ポリイミド樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルエーテルケトン樹脂、ポリエーテルケトン樹脂又は液晶ポリマー等の樹脂材料を含んでおり、さらに、無機絶縁フィラーや繊維からなる基材を含んでも構わない。

接続パッド１５ａ、１５ｂ、２３ａ、２３ｂは、例えば銅、銀、金、アルミニウム、ニッケル、クロム、タングステン又はモリブデン等の導電材料を含んでおり、導電性や加工性の観点から銅を含むことが望ましい。

接続パッド１５ａ、１５ｂ、２３ａ、２３ｂは、平面視した時に、円形状をなしており、第１樹脂層１７ａ表面の第１接続パッド２３ａ間には、幅が１０μｍ以下の配線層２２が引き回されている。

貫通導体１６ａは、接続パッド１５ａと接続パッド１５ｂを電気的に接続する機能を有し、貫通導体１６ｂは、接続パッド２３ａと接続パッド２３ｂを電気的に接続する機能を有しており、例えば銅、銀、金、アルミニウム、ニッケル、クロム、タングステン又はモリブデンの導電材料を含んでおり、導電性や加工性の観点から銅を含むことが望ましい。

また、貫通導体１６ｂは、貫通孔に充填され円柱状とされている。その結果、貫通孔の直径をより小さくし微細化した場合においても、貫通導体１６ｂにおける断線を低減することにより、配線基板３と電子部品２との電気的接続信頼性を高めることができる。

また、貫通導体１６ｂは、直径が２５μｍ以下とされている。その結果、端子が微細化された電子部品２側において、接続パッド２３ａ、２３ｂを小径化でき、配線層２２を微細化することができる。

第１バンプ５ａは、電子部品２及びインターポーザ４の電気的接続部材として機能するものであり、電子部品２とインターポーザ４の第１接続パッド１５ａとの間に介在されて
おり、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウム又はアルミニウム等を含む半田等の導電材料により構成されている。

また、第２バンプ５ｂは、インターポーザ４及び配線基板３の電気的接続部材として機能するものであり、インターポーザ４の第２接続パッド１５ｂと配線基板３の最上層の配線層１２との間に介在されており、第１バンプ５ａと同様の導電材料により構成されている。

また、第３バンプ５ｃは、配線基板３及び外部回路の電気的接続部材として機能するものであり、配線基板３の最下層の配線層１２の主面に形成されており、第１バンプ５ａと同様の導電材料により構成されている。

インターポーザ４を小型化して信号伝送特性を高めるという点から、コア層１８ａの厚みは、例えば、４０μｍ以上１００μｍ以下とされ、インターポーザ４の厚みは、例えば、６０μｍ以上３００μｍ以下とされている。

かくして、上述した電子装置１は、配線基板３からインターポーザ４を介して供給される電源や信号に基づいて電子部品２を駆動若しくは制御することにより、所望の機能を発揮する。

次に、上述した電子装置１の製造方法を、図３に基づいて説明する。

（配線基板の作製）
コア基板６を作製する。具体的には、例えば以下のように行う。

まず、例えば未硬化樹脂と基材とを含む複数の樹脂シートを積層し、加熱加圧して未硬化樹脂を硬化させることにより、樹脂基板８を作製する。なお、未硬化は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージ又はＢ‐ステージの状態である。次に、例えばドリル加工やレーザ加工等により、樹脂基板８を厚み方向に貫通した貫通孔を形成する。次に、例えば無電解めっき法、電気めっき法、蒸着法、ＣＶＤ法又はスパッタリング法等により、貫通孔の内壁に導電材料を被着させて、円筒状の貫通導体９を形成する。また、樹脂基板８の上面及び下面に導電材料を被着させて、導電材料層を形成する。次に、円筒状の貫通導体９の内部に、樹脂材料等を充填し、絶縁体１０を形成する。次に、導電材料を絶縁体１０の露出部に被着させた後、従来周知のフォトリソグラフィー技術、エッチング等により、導電材料層をパターニングして配線層１２を形成する。

以上のようにして、図１（ａ）に示すコア基板６を作製することができる。

コア基板６の両側に一対のビルドアップ部７を形成し、配線基板３を作製する。具体的には、例えば以下のように行う。

まず、未硬化の樹脂を配線層１２上に配置し、樹脂を加熱して流動密着させつつ、更に加熱して樹脂を硬化させることにより、配線層１２上に絶縁層１１を形成する。次に、例えばＹＡＧレーザ装置又は炭酸ガスレーザ装置により、絶縁層１１に貫通孔を形成し、貫通孔内に配線層１２の少なくとも一部を露出させる。次に、例えばセミアディティブ法、サブトラクティブ法又はフルアディティブ法等を用いて、貫通孔に貫通導体１３を形成するとともに絶縁層１１の上面に配線層１２を形成することにより、ビルドアップ部７を形成する。なお、かかる工程を繰り返すことにより、絶縁層１１が多層化したビルドアップ部７を形成することができる。

以上のようにして、図１に示す配線基板３を作製することができる。

（インターポーザの作製）
コア層１８ａを作製する。具体的には、例えば以下のように行う。まず、例えば未硬化樹脂と繊維等の基材とを含む複数の樹脂シートを積層し、加熱加圧して未硬化樹脂を硬化させることにより、コア層１８ａを作製する。なお、未硬化は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージ又はＢ‐ステージの状態である。次に、例えばドリル加工やレーザ加工等により、コア層１８ａを厚み方向に貫通した貫通孔を形成する。

次に、例えば無電解めっき法、電気めっき法、蒸着法、ＣＶＤ法又はスパッタリング法等により、貫通孔内に導電材料を充填させて、円柱状の貫通導体１６ａを形成する。また、コア層１８ａの上面及び下面に導電材料を被着させて、接続パッド１５ａ、１５ｂを形成する。

以上のようにして、図３（ａ）に示すコア層１８ａと接続パッド１５ａ、１５ｂとを作製することができる。

一方、図３（ａ）に示すように、例えば支持部材としての銅箔１５ｘと、該銅箔１５ｘ上に形成された第１絶縁層１７ａ又は第２絶縁層１７ｂと、を有する２種の絶縁シート２０を作製する。具体的には、例えば以下のように行う。

まず、銅箔１５ｘと、第１絶縁層１７ａ又は第２絶縁層１７ｂを形成する樹脂を含むペーストを、銅箔１５ｘの一主面に塗布し、乾燥させ、銅箔１５ｘ上に第１絶縁層１７ａ又は第２絶縁層１７ｂを形成する。この積層体を、図３（ａ）に示すように、第１絶縁層１７ａ又は第２絶縁層１７ｂがコア層１８ａに当接するように（接続パッド１５ａ、１５ｂを埋め込むように）積層し、図３（ｂ）に示すように、銅箔１５ｘを剥離する。

そして、第１絶縁層１７ａ及び第２絶縁層１７ｂに厚み方向に貫通する貫通導体１６ｂ、接続パッド２３ａ、２３ｂ、第１接続パッド２３ａが形成される第１絶縁層１７ａの表面の配線層２２を形成することにより、インターポーザ４を作製する。具体的には、例えば以下のように行う。

まず、図３（ｂ）に示すように、第１絶縁層１７ａ及び第２絶縁層１７ｂに、例えば、ＵＶ−ＹＡＧレーザのレーザ光を照射することにより、絶縁層１７ａ、１７ｂを厚み方向に貫通する微細な貫通孔を形成し、接続パッド１５ａ、１５ｂの一部を貫通孔内に露出させる。

この後、図３（ｂ）に示した状態の基板に対して、一方側主面の全体に対して、例えば、プラズマデスミア処理を行い、ＵＶ−ＹＡＧレーザによる貫通孔形成時に発生した貫通孔底のスミアを除去する。その後、他方側主面の全体に対して、プラズマデスミア処理を行い貫通孔底のスミアを除去する。

そして、絶縁層１７ａ、１７ｂの主面、貫通孔の底及び側面に、例えばＮｉ−Ｃｒのスパッタ膜（下地導電層）を形成し、その後、貫通導体１６ｂ、接続パッド２３ａ、２３ｂ、配線層２２を形成する部分が開口するレジスト３５を絶縁層１７ａ、１７ｂ表面に形成し、例えば電気めっき法を用いて、スパッタ膜上にＣｕめっきを行い、図３（ｃ）に示すように、Ｃｕを貫通孔に充填して貫通導体１６ｂを形成し、第１絶縁層１７ａ及び第２絶縁層１７ｂの表面に、接続パッド２３ａ、２３ｂを形成し、及び第１絶縁層１７ａの表面に配線層２２を形成し、この後、図３（ｄ）に示すように、レジスト３５を剥離する。

この後に、配線層２２間、接続パッド２３ａ、２３ｂ間の絶縁を確保するため、これらの間のスパッタ膜を、エッチング液にて除去する。図４に工程のフローチャートを示す。

以上のような工程でインターポーザを作製することができる。

従来のように配線層配置面１７ａ１の表面粗さが大きい場合、下地導電層としてのスパッタ膜のエッチングを十分に行う必要があるが、これに伴い、配線層２２が細り、断線等するおそれがあったが、上記したように、配線層配置面１７ａ１の表面粗さが小さいため、エッチング時間等が短くなり、配線層２２の断線等を防止できる。

（電子装置１の作製）
第２バンプ５ｂを介して配線基板３にインターポーザ４を実装し、第１バンプ５ａを介してインターポーザ４に電子部品２を実装することにより、図１に示した電子装置１を作製することができる。

なお、上述した第１実施形態は、配線基板３として樹脂製のビルドアップ部７を用いた構成を例に説明したが、配線基板は、例えばセラミック製の基板や樹脂とセラミックスの複合基板でも構わないし、樹脂製のコアレス基板や単層のプリント板でも構わない。

また、上述した第１実施形態は、配線基板３のビルドアップ部７の絶縁層１１が１層である構成を例に説明したが、ビルドアップ部の絶縁層は何層形成されていても構わない。

また、上述した第１実施形態は、インターポーザ４の貫通導体１６が貫通孔に充填された構成を例に説明したが、貫通導体１６は貫通孔に配されていればよく、例えば貫通孔の内壁に被着されて円筒状に形成されていても構わない。

（第２実施形態）
次に、第２実施形態に係るインターポーザを含む電子装置を、図５に基づいて詳細に説明する。なお、上述した第１実施形態と同様の構成に関しては、記載を省略する。

第１インターポーザ４ａは、貫通導体１６上端に接続された第１接続パッド２３ａが、第１バンプ５ａを介して第１電子部品２ａに電気的に接続されている。ここで、本実施形態の電子装置１は、第２電子部品２ｂは、厚み方向に貫通する導電性の貫通電極３７を有している。これにより、第１インターポーザ４ａは、貫通導体３７下端に接続された第２接続パッド２３ｂが、第１バンプ５ａを介して第２電子部品２ｂの貫通電極３７上端と電気的に接続されている。そして、第２インターポーザ４ｂは、貫通導体３７上端に接続された第１接続パッド２３ａが、第１バンプ５ａを介して第２電子部品２ｂの貫通電極３７下端に電気的に接続されている。なお、符号２５は、コア層１８ａの繊維状の基体を示す。

以上のようにして、厚み方向に交互に積層された電子部品２及びインターポーザ４を、互いに電気的に接続することにより、インターポーザ４は、第２接続パッド２３ｂを電子部品２搭載領域内から電子部品２搭載領域外へ引きまわす必要が無く、インターポーザ４を小型化するとともに、配線長を短くすることにより信号伝送特性を高めることができる。

上述した貫通電極３７は、電子部品２を厚み方向に貫通する貫通孔に導電材料が充填されてなり、該導電材料としては、例えば銅、銀、金、アルミニウム、ニッケル等を使用することができる。

本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。例えば、各実施形態のインターポーザを置き換えても構わない。

例えば、図６（ａ）に示すように、第１絶縁層１７ａのみならず、第２絶縁層１７ｂにも配線層２２を形成しても良い。この場合には、コア層１８ａを介してビルドアップ層の層構成が対称となるため、インターポーザ４の反りを抑制できる。また、このようなインターポーザ４は、図５に示したような電子装置に用いることができる。

また、上記形態では、絶縁層１７ａ、１７ｂを耐プラズマ性樹脂材料から構成したが、図６（ｂ）に示すように、絶縁層１７ａを少なくとも２層から構成し、配線層配置面１７ａ１を有する樹脂層１７ａａと、該樹脂層１７ａａのコア層１８ａ側に、他の樹脂層１７ａｂとを有しても良い。他の樹脂層１７ａｂは、接続パッド１５ａを埋め込むもので、高絶縁性であることが望ましい。この場合には、良好な配線層を形成できるとともに、絶縁層１７ａの絶縁性等を向上できる。なお、絶縁層１７ｂの層構成を絶縁層１７ａと同様に形成することにより、絶縁層１７ａ、１７ｂの層構成が対称となり、インターポーザ４の反りを抑制できる。なお、この樹脂層１７ａａ及び樹脂層１７ａｂを有する絶縁層１７ａの構造を、図６（ａ）の第２絶縁層１７ｂに採用しても良い。

また、図７（ａ）は、ビルドアップ層を、表面に配線層２２を有する２層の絶縁層１７ａから構成したもので、電子部品側（コア層１８ａの上面側）のビルドアップ部の２層の絶縁層１７ａに、配線層２２を形成した形態である。このような形態では、電子部品２のさらなる小型化に対応することができる。なお、図７（ｂ）に示すように、コア層１８ａの両側に配線層２２を有する２層の絶縁層１７ａからなるビルドアップ部を形成しても良い。さらに、ビルドアップ層を表面に配線層２２を有する３層以上の絶縁層から構成しても良い。

厚さ４０μｍのコア層１８ａを準備し、その両面に接続パッド１５ａ、１５ｂを形成した。この後、銅箔１５ｘ上に、第１絶縁層１７ａ、第２絶縁層１７ｂを形成する樹脂ペースト（エポキシ系樹脂）を塗布し、乾燥させ、図３（ａ）に示すように、第１絶縁層１７ａ、第２絶縁層１７ｂがコア層１８ａに当接するように積層し、銅箔１５ｘを剥離した。

次に、図３（ｂ）に示すように、第１絶縁層１７ａ及び第２絶縁層１７ｂに、表１に示すレーザ光を照射することにより貫通孔を形成し、接続パッド１５ａ、１５ｂの一部を貫通孔内に露出させた。

この後、図３（ｂ）に示した状態の基板に対して、表１に示すようなデスミア処理を行い、貫通孔底のスミアを除去した。

この後、絶縁層１７ａ、１７ｂの主面、貫通孔の底及び側面に、Ｎｉ−Ｃｒのスパッタ膜（下地導電層）を形成し、その後、貫通導体１６ｂ、接続パッド２３ａ、２３ｂ、及び配線層２２を形成する部分が開口するレジスト３５を絶縁層１７ａ、１７ｂ表面に形成し、電気めっき法を用いて、スパッタ膜上にＣｕめっきを行い、図３（ｃ）に示すように、貫通孔に充填して貫通導体１６ｂを形成し、第１絶縁層１７ａ、第２絶縁層１７ｂの表面に、接続パッド２３ａ、２３ｂ及び表１に示す幅、厚みの配線層２２を形成し、この後、図３（ｄ）に示すように、レジスト３５を剥離した。配線層２２間の間隔は６μｍであった。

この後、配線層２２間、接続パッド２３ａ、２３ｂ間の絶縁を確保するため、これらの
間のスパッタ膜を、エッチング液にて除去した。インターポーザ４の厚みは１４０μｍであった。

配線層２２が形成された部分の断面のＳＥＭ写真（１万倍）から、表面粗さを求め、配線層配置面１７ａ１の表面粗さとし、表１に記載した。また、貫通導体１６ｂの直径を求め、表１に記載した。

得られたインターポーザ４について、配線層２２間の絶縁抵抗を測定したところ、本発明の試料では１×１０^８Ω以上と良好であり、貫通導体１６ｂと接続パッド１５ａ、１５ｂとが直接接合していた。

また、配線層２２の断線の有無についてＳＥＭ写真で確認し、その結果を表１に記載した。さらに、接続パッド１５ａ、１５ｂ、２３ａ、２３ｂと、これらの接続パッド１５ａ、１５ｂ、２３ａ、２３ｂに接続された配線層２２との間の導電性について、ビアチェーン（全部の貫通導体１６を直列接続）を作製することにより測定し、−５５〜１２５°温度サイクル試験（１０００サイクル）において、絶縁抵抗の変化率が初期値に対して５％以内のものを良好（○）とした。

表１の結果から、配線層の幅が１０μｍ以下であり、貫通導体１６ｂの直径が２５μｍ以下であり、配線層配置面の表面粗さが２０ｎｍ以下である本発明の試料では、配線層の表面粗さが小さいため高周波特性に優れ、配線層の断線がなく、貫通導体と配線層との導線性が良好であることがわかる。

一方、比較例の試料Ｎｏ．５、６から、配線層の幅を１０μｍよりも小さくした場合に、配線層配置面の表面粗さが２０ｎｍよりも大きくなり、配線層が断線することがわかる。

１ 電子装置
２、２ａ、２ｂ 電子部品
３ 配線基板
４、４ａ、４ｂ インターポーザ
１５ａ、１５ｂ 第１接続パッド
１６、１６ａ、１６ｂ 貫通導体
１７ａ 第１絶縁層
１７ａ１ 配線層配置面
１７ｂ 第２絶縁層
１８ａ コア層
２２ 配線層
２３ａ、２３ｂ 第２接続パッド

Claims (7)

1. コア層と、該コア層に配置されたビルドアップ層とを具備するとともに、
   前記ビルドアップ層が、
   前記コア層に配置された樹脂層を具備する絶縁層と、
   該絶縁層の前記コア層側に配置された第１接続パッドと、
   該第１接続パッドと対向するように前記絶縁層に配置された第２接続パッドと、
   該第２接続パッドが配置された側の前記絶縁層の前記樹脂層に配置された幅が１０μｍ以下の配線層と、
   前記第１接続パッドと前記第２接続パッドとの間における前記絶縁層を厚み方向に貫通する直径が２５μｍ以下の貫通導体とを具備し、
   該貫通導体が前記第１接続パッドと直接接合し、
   前記樹脂層の配線層配置面の表面粗さが２０ｎｍ以下であることを特徴とするインターポーザ。
2. 前記樹脂層の前記配線層配置面は、耐プラズマ樹脂材料で構成されていることを特徴とする請求項１に記載のインターポーザ。
3. 前記絶縁層は１層の前記樹脂層からなることを特徴とする請求項１又は２に記載のインターポーザ。
4. 前記絶縁層は、前記配線層配置面を有する樹脂層と、該樹脂層と前記コア層との間に配置された他の樹脂層とを有することを特徴とする請求項１又は２に記載のインターポーザ。
5. 前記ビルドアップ層は、複数の前記絶縁層を有することを特徴とする請求項１乃至４のうちいずれかに記載のインターポーザ。
6. 配線基板と、
   該配線基板上に実装される電子部品と、
   前記配線基板と前記電子部品との間に介在して、前記配線基板と前記電子部品とを電気的に接続する請求項１乃至５のうちいずれかに記載のインターポーザと、を備えたことを特徴とする電子装置。
7. 厚み方向に離間した第１及び第２電子部品と、
   前記第１及び第２電子部品の間に介在して、前記第１及び第２電子部品を電気的に接続する請求項１乃至５のうちいずれかにに記載のインターポーザと、を備えたことを特徴とする電子装置。