JP2004087856A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2004087856A JP2004087856A JP2002247846A JP2002247846A JP2004087856A JP 2004087856 A JP2004087856 A JP 2004087856A JP 2002247846 A JP2002247846 A JP 2002247846A JP 2002247846 A JP2002247846 A JP 2002247846A JP 2004087856 A JP2004087856 A JP 2004087856A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- laminated
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Abstract
【解決手段】多層配線基板Xにおいて、カーボンファイバ材11aを包含するコア絶縁層11を有するコア部10と、ガラスクロス21aを包含する少なくとも1つの第1絶縁層21および第1配線パターン22による積層構造を有し、コア部10に接合している第1積層配線部20と、少なくとも1つの第2絶縁層31および第2配線パターン32による積層構造を有し、第1積層配線部20に接合している第2積層配線部30と、による積層構造を具備する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体チップ実装基板、マザーボード、プローブカード用基板などに適用され得る多層配線基板に関する。
【0002】
【従来の技術】
近年、電子機器に対する高性能化および小型化などの要求に伴い、電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。そのような高密度実装化に対応すべく、半導体チップについては、ベアチップの状態で配線基板に面実装される即ちフリップチップ実装される場合が多い。半導体チップを搭載するための配線基板については、半導体チップの多ピン化に伴って、配線の高密度化を達成するうえで好適な多層配線基板が採用される傾向にある。このような半導体チップおよび多層配線基板による実装構造を有する半導体パッケージは、所定の電子回路の一部を構成すべく、更にマザーボードに実装される。マザーボードについても、配線の高密度化を達成するうえで好適な多層配線基板が採用される場合がある。一方、複数の半導体素子が造り込まれた半導体ウエハや単一の半導体チップを検査する際に当該ウエハやチップが搭載されるプローブカードの基板においても、素子やチップの多ピン化に応じて多層配線基板が採用されている。
【0003】
フリップチップ実装においては、一般に、配線基板とこれに搭載された半導体チップの間の隙間に対してアンダーフィル剤が充填される。アンダーフィル剤が充填されない状態では、配線基板および半導体チップの熱膨張率の差に起因して、配線基板および半導体チップの間の電気的接続の信頼性は低い場合が多い。一般的な半導体材料による半導体チップにおける面広がり方向の熱膨張率は約3.5ppm/Kであり、コア基板としてガラスエポキシ基板を採用する一般的な配線基板における面広がり方向の熱膨張率は12〜20ppm/Kであり、両者の熱膨張率の差は比較的大きい。そのため、環境温度の変化により、或は、環境温度の変化を経ることにより、配線基板と半導体チップの間における電気的接続部には応力が発生しやすい。電気的接続部にて所定以上の応力が発生すると、電気的接続部における半導体チップのバンプと配線基板の電極パッドとの界面にて、クラックや剥がれが生じやすくなる。フリップチップ実装における半導体チップと配線基板の間に充填されるアンダーフィル剤は、電気的接続部に発生するこのような応力を緩和する機能を有する。この応力緩和機能により、電気的接続部におけるクラックや剥がれが抑制され、フリップチップ実装における接続信頼性の確保が図られる。
【0004】
しかしながら、大型の半導体チップを配線基板に実装する場合には、アンダーフィル剤の応力緩和機能のみでは、充分な接続信頼性を確保できない場合が多い。半導体チップおよび配線基板の熱膨張率の差に起因する両者の熱膨張差の絶対量は、チップが大型であるほど大きくなるためである。熱膨張差が大きいほど、電気的接続部にて発生する応力も大きくなる。このような不具合は、半導体ウエハや比較的大型の半導体チップの機能を検査する際、これらをプローブカードに搭載した状態においても生じ得る。
【0005】
配線基板および半導体チップの熱膨張率の差に起因する上述の不具合を解消ないし軽減するための手法の一つとして、熱膨張率の小さな配線基板を採用することが考えられる。熱膨張率の小さな配線基板としては、従来より、低熱膨張率の金属をコア基板として採用する配線基板が知られている。金属コア基板を構成する金属材料としては、一般に、アルミニウム、銅、ケイ素鋼、ニッケル−鉄合金、CIC(銅/インバー/銅の構成のクラッド材)などが採用される。銅コア基板を有する配線基板については、例えば、特開2000−138453号公報に開示されている。しかしながら、これらの金属材料は、比重が相当程度に大きいので、得られる配線基板の重量が大きくなり、好ましくなかった。また、金属コア基板は、微細なプロセスによる加工性に乏しく、例えば、孔加工や薄板化が困難な場合が多い。
【0006】
一方、配線基板の熱膨張率を低減する手法として、炭素材料を利用する技術が知られている。そのような技術は、例えば、特開昭60−140898号公報、特開平11−40902号公報、および、特開2001−332828号公報に開示されている。
【0007】
【発明が解決しようとする課題】
特開昭60−140898号公報には、炭素繊維シートを含有する絶縁層であるグラファイト層と銅配線とが交互に積層された多層配線構造を有する配線基板が開示されている。グラファイト層を備えるため、当該配線基板の熱膨張率は小さい。しかしながら、このような配線基板の多層配線構造は、いわゆる一括積層法により形成される。一括積層法では、微細な多層配線構造ひいては微細なピッチの外部接続用電極を形成することが困難であることが知られている。そのため、特開昭60−140898号公報に開示されている配線基板は、外部接続用の電極が微細なピッチで形成された半導体チップを実装ないし搭載するのには適していない。
【0008】
特開平11−40902号公報には、炭素繊維シートを含有するコア基板の両面に、ガラス繊維を含有するプリプレグによる絶縁層と銅配線とが積層された多層配線構造を有する配線基板が開示されている。コア基板が炭素繊維シートを含有するため、当該配線基板の熱膨張率は小さい。しかしながら、特開平11−40902号公報によると、このような多層配線基板の多層配線構造は、一括積層法により形成される。そのため、特開平11−40902号公報に開示されている配線基板は、外部接続用の電極が微細なピッチで形成された半導体チップを実装ないし搭載するのには適していない。
【0009】
特開2001−332828号公報には、炭素系繊維を含有するコア基板の両面に、ガラス繊維を含有しないプリプレグによる絶縁層と銅配線の積層構造を有する配線基板が開示されている。しかしながら、炭素系繊維を含有するコア基板と、ガラス繊維を含有しないプリプレグとの熱膨張率の差は、相当程度に大きい。熱膨張率差が大きいと、コア基板と絶縁層とは剥離しやすい。コア基板と絶縁層とが剥離すると、配線に対して不当な応力が作用して断線してしまう場合があり、好ましくない。したがって、特開2001−332828号公報に開示されている技術によると、全体の熱膨張率が小さな配線基板を適切に得ることが困難な場合がある。
【0010】
本発明は、このような事情のもとで考え出されたものであって、微細な配線構造を具備することが可能であって、適切に低熱膨張率化が図られた多層配線基板を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の第1の側面により提供される多層配線基板は、カーボンファイバ材を包含するコア絶縁層を有するコア部と、ガラスクロスを包含する少なくとも1つの第1絶縁層および第1配線パターンによる積層構造を有し、コア部に接合している第1積層配線部と、少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、第1積層配線部に接合している第2積層配線部と、による積層構造を備えることを特徴とする。
【0012】
このような構成の多層配線基板においては、微細な配線を具備することが可能である。本発明の第1の側面に係る多層配線基板の第2積層配線部は、第2絶縁層と第2配線パターンとの積層構造を有する。第2絶縁層は、カーボンファイバ材やガラスクロスなどの繊維製部材を含有しない。そのため、第2積層配線部は、いわゆるビルドアップ法により形成することが可能である。ビルドアップ法による多層配線構造などの積層配線構造の形成においては、微細な配線パターンを高密度で形成できることが知られている。したがって、本発明における第2積層配線部については、ビルドアップ法により微細配線を高密度で形成することが可能なのである。
【0013】
第2積層配線部にて微細配線を具備することができるので、第2積層配線部の最上位の第2配線パターンにおいて、外部接続用の電極部を微細なピッチで設けることが可能となる。その結果、外部接続用の電極が微細なピッチで形成された半導体チップを実装ないし搭載することが可能となる。このように、本発明の第1の側面に係る多層配線基板は、微細な配線を具備することが可能であるため、半導体チップの多ピン化、すなわち高密度実装に適切に対応可能なのである。
【0014】
本発明の第1の側面に係る多層配線基板は、適切に低熱膨張率化が図られている。具体的には、コア部と第1積層配線部と第2積層配線部との間において良好な接合状態が達成されつつ、多層配線基板全体の正味の熱膨張率は低減されている。
【0015】
本発明の第1の側面において、コア部のコア絶縁層は、カーボンファイバ材を含有する。カーボンファイバ材とは、例えば、カーボンファイバを束ねたカーボンファイバ糸から構成されるカーボンファイバメッシュ、カーボンファイバ糸から織られたカーボンファイバクロス、或は、カーボンファイバ糸から構成されるカーボンファイバ不織布である。本発明の第1の側面においては、これらのようなカーボンファイバ材が、コア絶縁層の内部において、当該コア絶縁層の面広がり方向に展延している。そのため、コア絶縁層ひいてはコア部の面広がり方向における熱膨張率は小さく、半導体チップの熱膨張率に近似する値をとり得る。多層配線基板全体の正味の熱膨張率は、コア部の熱膨張率に強く依存する。
【0016】
一方、第1積層配線部の絶縁層すなわち第1絶縁層は、ガラスクロスを包含する。ガラスクロスは、カーボンファイバ材よりも大きな熱膨張率を有し、且つ、樹脂材料よりも小さな熱膨張率を有する。本発明の第1の側面においては、ガラスクロスは、第1絶縁層の内部にて当該第1絶縁層の面広がり方向に展延している。また、第2積層配線部の絶縁層すなわち第2絶縁層は、ガラスクロスやカーボンファイバ材などの基材を含んでいない。したがって、ガラスクロスを包含する第1絶縁層が有意な体積を占める第1積層配線部の面広がり方向における熱膨張率は、カーボンファイバ材を包含するコア部の面広がり方向における熱膨張率よりも大きい値であって、基材を包含しない第2絶縁層が有意な体積を占める第2積層配線部の面広がり方向における熱膨張率よりも小さい値となる。すなわち、面広がり方向の熱膨張率については、第1積層配線部は、コア部と第2積層配線部との間の値をとるのである。このような構成においては、コア部と第1積層配線部との間の熱膨張率の差は比較的小さく、且つ、第1積層配線部と第2積層配線部との間の熱膨張率の差は比較的小さい。その結果、コア部と第1積層配線部との間の剥離は防止ないし抑制され、且つ、第1積層配線部と第2積層配線部との間の剥離は防止ないし抑制される。
【0017】
本発明の第1の側面に係る多層配線基板は、上述のように、基板全体の熱膨張率を充分に低下せしめる低熱膨張率のコア部と、ビルドアップ法により微細配線形成が可能であって且つコア部との熱膨張率差が比較的大きな第2積層配線部と、熱膨張率についてコア部と第2積層配線部の中間の値を示す第1積層配線部とを備える。そのため、コア部と第1積層配線部との間における接合状態、および、第1積層配線部と第2積層配線部との間における接合状態は良好に維持されつつ、多層配線基板全体の正味の熱膨張率は小さい。
【0018】
このように、本発明の第1の側面によると、多層配線基板において、微細な配線構造を具備することが可能であって、適切に低熱膨張率化を図ることができるのである。このような多層配線基板は、外部接続用の電極部が微細なピッチで設けられ且つ本来的に低熱膨張率の半導体チップを搭載するうえで好適である。
【0019】
本発明の第2の側面によると他の多層配線基板が提供される。この多層配線基板は、カーボンファイバ材を包含するコア絶縁層を有するコア部と、ガラスクロスを包含する少なくとも1つの第1絶縁層および第1配線パターンによる積層構造を有し、コア部における相対する側に接合している2つの第1積層配線部と、少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、2つの第1積層配線部の一方に接合している第2積層配線部と、による積層構造を備えることを特徴とする。
【0020】
このような構成は、本発明の第1の側面に係る構成を含んでいる。したがって、本発明の第2の側面によっても、第1の側面に関して上述したのと同様の効果が奏される。加えて、第2の側面に係る構成は、比較的剛性の第1積層配線部がコア部の両側に対称的に配設されているため、コア部および一対の第1積層配線部を含むいわゆるベース基板の反り量を低減するうえで、ひいては、多層配線基板全体の反り量を低減するうえで好適である。
【0021】
本発明の第2の側面において、好ましくは、少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、2つの第1積層配線部の他方に接合している第2積層配線部を更に含む積層構造を備える。このような構成は、第1積層配線部に加えて第2積層配線部もコア部の両面に対称的に配設されているため、多層配線基板全体の反り量を低減するうえで好適である。
【0022】
本発明の第1および第2の側面において、好ましくは、コア部および全ての第1積層配線部による積層構造体は、当該積層構造体の積層方向に貫通するスルーホールビアを有し、当該スルーホールビアは、コア部において絶縁膜で被覆されている。第1積層配線部の第1配線パターンおよび第2積層配線部の第2配線パターンは、スルーホールビアを介して、コア部の反対側に引き回すことが可能である。また、本構成のスルーホールビアは、コア部において表面が絶縁膜で被覆されているため、コア部に含まれるカーボンファイバ材とは絶縁される。
【0023】
好ましくは、コア絶縁層の面広がり方向における150℃以下での熱膨張率は−3ppm/K以上であって8ppm/K未満であり、第1絶縁層の面広がり方向における150℃以下での熱膨張率は8ppm/K以上であって20ppm/K未満であり、第2絶縁層の面広がり方向における150℃以下での熱膨張率は20ppm/K以上であって100ppm/K未満である。熱膨張率に関するこのような構成は、コア部、第1積層配線部、および第2積層配線部よりなる積層構造において、各部間の剥離を抑制しつつ多層配線基板全体の熱膨張率を低減するうえで好適である。
【0024】
好ましくは、カーボンファイバ材は、メッシュ、クロス、または、不織布の形態を有する。また、コア絶縁層におけるカーボンファイバ材の含有率は、30〜80vol%である。カーボンファイバ材のグラファイト化率は、99%以上である。カーボンファイバ材に関するこれらの構成は、コア部ひいては多層配線基板全体の低熱膨張率化を図るうえで好適である。
【0025】
好ましくは、コア絶縁層は、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、エポキシ、シアネートエステル、および、ビスマレイミドからなる群より選択される樹脂材料を含んで構成される。
【0026】
【発明の実施の形態】
図1は、本発明に係る多層配線基板Xの部分断面図である。多層配線基板Xは、コア部10および多層配線部20による積層構造を有するベース基板100と、当該ベース基板100の両面に積層形成されたビルドアップ部30とを備える。ベース基板100には、その厚み方向に延びるスルーホールビア40が形成されている。
【0027】
コア部10は、カーボンファイバ強化樹脂(CFRP)の板材から加工されたものであり、CFRP部11と、絶縁樹脂部12とを有する。CFRP部11は、カーボンファイバ材11aおよびこれを包容して硬化している樹脂材料11bよりなる。
【0028】
カーボンファイバ材11aは、カーボンファイバを束ねたカーボンファイバ糸により織られたカーボンファイバクロスであり、コア部11の面広がり方向に展延するように配向している。本実施形態では、5枚のカーボンファイバ材11aが厚み方向に積層して樹脂材料11bに埋設されている。カーボンファイバ材11aとしては、カーボンファイバクロスに代えて、カーボンファイバメッシュまたはカーボンファイバ不織布を採用してもよい。CFRP部11におけるカーボンファイバ材11aの含有率は、30〜80vol%である。また、カーボンファイバ材11aのグラファイト化率は、99%以上である。本実施形態では、これらの構成によって、CFRP部11の面広がり方向における150℃以下での熱膨張率は−3ppm/K以上であって8ppm/K未満とされている。
【0029】
カーボンファイバ材11aを包容する樹脂材料11bとしては、例えば、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、エポキシ、シアネートエステル、ビスマレイミドなどが挙げられる。
【0030】
絶縁樹脂部12は、CFRP部11のカーボンファイバ材11aとスルーホールビア40との間の電気的絶縁を確保するためのものである。絶縁樹脂部12を構成するための材料としては、樹脂材料11bに関して上掲した樹脂を採用することができる。
【0031】
多層配線部20は、いわゆる一括積層法により配線が多層化された部位であり、絶縁層21および配線パターン22による積層構造を有する。絶縁層21は、ガラスクロス21aに樹脂材料21bを含浸させてなるプリプレグを用いて形成されたものであって、当該樹脂は硬化されている。図の簡潔化の観点より、図1において、ガラスクロス21aは、コア部10の側から4段目の絶縁層21についてのみ表し、他の絶縁層21については省略する。絶縁層21を構成するための樹脂材料21bとしては、例えば、樹脂材料11bに関して上掲した樹脂を採用することができる。本実施形態では、絶縁層21の面広がり方向における150℃以下での熱膨張率は8ppm/K以上であって20ppm/K未満とされている。配線パターン22は、例えば銅により構成されており、各々所望の形状を有している。各層の配線パターン22は、スルーホールビア40によって相互に電気的に接続している。
【0032】
ビルドアップ部30は、いわゆるビルドアップ法により配線が多層化された部位であり、絶縁層31および配線パターン32による積層構造を有する。絶縁層31は、例えば、樹脂材料11bに関して上掲した樹脂により構成することができる。本実施形態では、絶縁層31の面広がり方向における150℃以下での熱膨張率は20ppm/K以上であって100ppm/K未満とされている。配線パターン32は、例えば銅により構成されており、各々、所望の形状を有している。隣接する層に形成されている配線パターン32は、ビア33により相互に電気的に接続している。最上位の配線パターン32には、外部接続用の電極パッド32aが形成されている。ビルドアップ部30の最上表面には、電極パッド32aに対応して開口しているオーバーコート層34が設けられている。
【0033】
スルーホールビア40は、ベース基板100の両側に設けられている配線構造、即ち、多層配線部20の配線パターン22およびビルドアップ部30の配線パターン32による配線構造を、相互に電気的に接続するためのものである。スルーホールビア40は、ベース基板100を貫通するように形成されたスルーホール100aにおいて、例えば銅めっきにより形成されている。本発明では、銅めっきに代えて、或は銅めっきに加えて、銀粉末や銅粉末を含有する導電ペーストをスルーホール100aに対して充填することによってスルーホールビアを形成してもよい。
【0034】
図2〜図9は、多層配線基板Xの製造方法を表す。多層配線基板Xの製造においては、まず、図2(a)に示すようなCFRP板11’を用意する。CFRP板11’は、5枚のカーボンファイバ材11aと、これを包容して硬化している樹脂材料11bよりなる。CFRP板11’の作製においては、例えば、まず、1枚のカーボンファイバ材11aに対して液状の樹脂材料11bを含浸させる。次に、未硬化状態を維持しつつ樹脂材料11bを乾燥させることによって、カーボンファイバ強化プリプレグを作製する。次に、このようにして作製したプリプレグを5枚積層し、加熱下で積層方向に加圧することによって、5枚のプリプレグを一体化させる。このようにして、CFRP板11’を作製することができる。図の簡潔化の観点より、以降の工程図においては、カーボンファイバ材11aを省略する。
【0035】
次に、図2(b)に示すように、CFRP板11’における所定の箇所に貫通孔11cを形成する。貫通孔11cは、上述のスルーホールビア40の横断面の直径よりも大きな開口径で形成される。具体的には、貫通孔11cの開口径は、スルーホールビア40の直径よりも0.2〜1.0mmの範囲で大きい。貫通孔11cを形成する手法としては、ドリルによる切削加工、パンチング金型による打ち抜き加工、或は、レーザによるアブレーション加工を採用することができる。
【0036】
次に、このようにして加工されたCFRP板11’と、多層配線部20を構成するための積層板20aおよびプリプレグ20bとを、図3に示す順序でレイアップする。
【0037】
各積層板20aは、両面銅張板から加工されたものであって、ガラスクロス21aと、これを包容して硬化している樹脂材料21bと、所定の配線パターン22とからなる。図の簡潔化の観点より、図3〜図9においては全てのガラスクロス21aを省略する。本実施形態では、図3の最上位および最下位に配設される積層板20aの片側の銅箔は、この時点では未加工である。積層板20aの作製においては、例えば、まず、ガラスクロス21aに対して液状の樹脂材料21bを含浸させる。次に、未硬化状態を維持しつつ樹脂材料21bを乾燥させることによって、ガラスクロス強化プリプレグを作製する。次に、このようにして得られたプリプレグを高温高圧下において熱硬化させつつ、両面に銅箔を圧着させる。次に、配線形成を目的とする銅箔の上にレジストパターンを形成した後、当該レジストパターンをマスクとして銅箔に対してエッチング処理を施すことによって、配線パターン22を形成する。この後、レジストパターンを剥離する。このようにして、各々が所定の配線パターン22を有する積層板20aが作製される。
【0038】
プリプレグ20bは、ガラスクロス21aと、これを包容する未硬化の樹脂材料21bとからなる。プリプレグ20bは、例えば、ガラスクロス21aに対して液状の樹脂材料21bを含浸させた後、未硬化状態を維持しつつ樹脂材料21bを乾燥させることによって、作製することができる。
【0039】
多層配線基板Xの製造においては、次に、図3に示す順序でレイアップされた積層構造体を加熱下にて厚み方向にプレスする。これにより、図4に示すように、プリプレグ20bの樹脂材料21bが熱硬化することによってCFRP板11’と複数の積層板20aとが一体化され、絶縁層21の間に配線パターン22が埋め込まれた多層配線構造が形成される。このとき、CFRP板11’の貫通孔11cは、プリプレグ20bに由来する樹脂材料21bにより填塞される。貫通孔11cの填塞については、このような一括積層前に、プリプレグ20b由来の樹脂材料21bとは別の樹脂材料を穴埋め樹脂として用いて予め行っておいてもよい。このようにして、ベース基板100が作製される。
【0040】
次に、図5に示すように、ベース基板100に対して、スルーホール100aを形成する。スルーホール100aは、その軸心が貫通孔11cのそれと一致するように形成される。スルーホール100aの形成手法については、貫通孔11cに関して上述したのと同様の加工技術を採用することができる。
【0041】
次に、図6に示すように、スルーホール100aにてスルーホールビア40を形成する。具体的には、例えば、まず、必要に応じてスルーホール内壁のデスミア処理を行なった後、無電解めっき法により、スルーホール内壁に無電解銅めっき膜を形成する。続いて、電気めっき法により、無電解銅めっき膜をシード層として利用して、当該無電解銅めっき膜上に電気銅めっき膜を成長させる。本発明では、このような銅めっきによるスルーホールビア40に代えて、銀粉末や銅粉末を含有する導電ペーストをスルーホール100aに対して充填することによってスルーホールビアを形成してもよい。或は、スルーホールビア40の形成されたスルーホール100aに対して更に導電ペーストを充填することによって複合的なスルーホールビアを形成してもよい。
【0042】
次に、図7に示すように、ベース基板100表面の未加工の銅箔において、サブトラクティブ法により、所定の配線パターン22を形成する。具体的には、未加工銅箔の上に配線パターン22に対応する形状を有するレジストパターンを形成し、当該レジストパターンをマスクとして銅箔をエッチングすることによって、配線パターン22を形成することができる。
【0043】
次に、図8に示すように、ベース基板100の両面において、ビルドアップ部30における最下位の絶縁層31を形成する。具体的には、所定の樹脂材料をベース基板表面に成膜する。このとき、例えば、スルーホールビア40が形成されたスルーホール100a内を減圧することによって、当該樹脂材料をスルーホール100a内に引込み、当該樹脂材料によりスルーホール100aを填塞する。図7を参照して上述した工程において、導電ペーストを充填することによってスルーホール100a内にスルーホールビアを形成する場合には、本工程において、樹脂材料によってはスルーホール100a内を填塞しない。また、スルーホール100aの填塞については、ビルドアップ部30の形成の前に、ビルドアップ部30における最下位の絶縁層31を形成するための樹脂材料とは別の樹脂材料を穴埋め樹脂として用いて行ってもよい。
【0044】
次に、図9(a)に示すように、絶縁層31に対してビアホール31aを形成する。ビアホール31aは、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザ、プラズマを利用するドライエッチング法などにより形成することができる。或は、ビアホール31aは、絶縁層31が感光性樹脂により形成されている場合にはフォトリソグラフィにより形成することができる。図9(a)以降においては、片方のビルドアップ部30を表す。
【0045】
次に、図9(b)に示すように、セミアディティブ法により、絶縁層31の上に配線パターン32を形成するとともに、ビアホール31aにてビア33を形成する。具体的には、まず、必要に応じてデスミア処理を行って絶縁層31およびビアホール31aの表面を粗化した後、無電解めっき法により、絶縁層31およびビアホール31aの表面に無電解銅めっき膜を形成する。次に、無電解銅めっき膜上にフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成する。当該レジストパターンは、形成を目的とする配線パターン32に対応する非マスク領域を有する。次に、電気めっき法により、当該非マスク領域に対して、無電解銅めっき膜をシード層として利用して電気銅めっきを堆積させる。次に、レジストパターンをエッチング除去した後、それまでレジストパターンで被覆されていた無電解銅めっき膜をエッチング除去する。このようにして、配線パターン32およびビア33を形成することができる。
【0046】
多層配線基板Xの製造においては、このようなビルドアップ法による、絶縁層31の形成、並びに、配線パターン32およびビア33の形成を所定の回数繰り返すことにより、図9(c)に示すようなビルドアップ多層配線構造を形成する。本実施形態では、配線パターン32の積層数は6であり、最上位の配線パターン32には、外部接続用の電極パッド32aが形成されている。
【0047】
次に、図9(d)に示すように、ビルドアップ多層配線構造の表面にオーバーコート層34を形成する。オーバーコート層34は、電極パッド32aに対応して開口している。オーバーコート層34の形成においては、まず、印刷技術により、オーバーコート層用の樹脂材料をビルドアップ部30の上に成膜する。次に、フォトリソグラフィにより、所定の開口部を形成する。このようにして、ビルドアップ多層配線を有して表面がオーバーコート層34により被覆されたビルドアップ部が形成される。
【0048】
図9(a)〜図9(d)を参照して上述した工程を、ベース基板100の両側において並行して行う工程を経ることによって、ベース基板100の両面においてビルドアップ部30を形成する。このようにして、コア部10および多層配線部20による積層構造を有するベース基板100と、当該ベース基板100の両面に積層形成されたビルドアップ部30とを備える、図1に示す多層配線基板Xが製造される。
【0049】
多層配線基板Xは、ビルドアップ部30において微細かつ高密度な配線構造を有しており、ビルドアップ部30の最上位の配線パターン32においては、外部接続用の電極パッド32aを微細なピッチで設けることが可能である。したがって、多層配線基板Xに対しては、外部接続用の電極が微細なピッチで形成された半導体チップを実装ないし搭載することが可能である。
【0050】
多層配線基板Xのコア部10は、熱膨張率の極めて小さなカーボンファイバ材11aを含んで構成されている。このようなコア部10を有する多層配線基板Xの全体の正味の熱膨張率は、本実施形態では−1〜5ppm/Kである。このような低熱膨張率の多層配線基板Xは、半導体チップとの間で熱膨張率の差が小さいので、半導体チップを搭載した状態において、熱膨張率差に起因する接続信頼性の低下を抑制することができる。
【0051】
多層配線基板Xにおいては、コア部10と多層配線部20との間、および、多層配線部20とビルドアップ部30との間において、良好な接合状態が達成されている。多層配線基板Xは、基板全体の熱膨張率を充分に低下せしめる低熱膨張率を有するコア部10と、ビルドアップ法により微細配線が形成されて且つ熱膨張率の比較的大きなビルドアップ部30とを備える。仮に、コア部10とビルドアップ部30とを直接的に接合すると、両者の熱膨張率の差が比較的大きいため、両者の間で剥離が生じやすい。多層配線基板Xでは、熱膨張率についてコア部10とビルドアップ部30の中間の値を示す多層配線部20が、コア部10とビルドアップ部30の間に介在している。そのため、コア部10と多層配線部20との間における接合状態、および、多層配線部20とビルドアップ部30との間における接合状態は良好に維持され、多層配線基板Xの全体の構造的劣化は抑制されている。
【0052】
【実施例】
次に、本発明の実施例について比較例とともに説明する。
【0053】
【実施例1】
<多層配線基板の製造>
本実施例では、CFRP材として、カーボンファイバクロスとポリイミド樹脂とを複合化したものを使用した。本実施例のCFRP板の作製においては、まず、カーボンファイバクロス(商品名:TORAYCA、東レ製)に熱硬化型の変性ポリイミド樹脂ワニス(ポリイミドへと高分子化するモノマー等を含有するワニス)を含浸させた後にこれを乾燥し、厚さ0.2mmのプリプレグを作製した。このカーボンファイバクロスは、断面直径10μm以下のカーボンファイバを平均本数200本以上で束ねたカーボンファイバ糸を平織りしたものである。このようにして用意したプリプレグを6枚積層し、真空プレスにより、200℃で1時間、積層方向に加圧することによって、厚さ約1.2mmの未加工のCFRP板を作製した。このCFRP板の面広がり方向における150℃以下での平均熱膨張率は、0.5ppm/Kであった。
【0054】
次に、このCFRP板の所定の箇所に対して、ドリルにより、開口径0.5mmの貫通孔を形成した。次に、CFRP板の両面に対して、CFRP板側から、厚さ0.1mmのプリプレグと、厚さ0.1mmであって所定の配線パターンを片面に有する積層板とを、当該配線パターンがプリプレグに接するようにレイアップした。当該プリプレグは、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材のプリプレグ(商品名:R−1661、松下電工製)である。積層板は、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材の両面銅張板(商品名:R−1766、松下電工製)において、一方の面の銅箔からサブトラクティブ法により配線パターンを形成し、他方の面の銅箔は未加工のものである。次に、上述のようにしてレイアップしたCFRP板と、2枚のプリプレグと、2枚の積層板とを、真空プレスを使用して一括積層し、一体化させた。プレス条件については、ピーク温度を180℃とし、プレス時間を1時間とし、圧力を40kgf/cm2とした。このとき、CFRP板の両表面に接合されるプリプレグの一部により、CFRP板の貫通孔を填塞した。このようして、厚さ1.6mmのベース基板を作製した。ベース基板の面広がり方向における150℃以下での平均熱膨張率は、3ppm/Kであった。また、ベース基板におけるCFRP板以外の層のみ即ちFR−4材による層のみの面広がり方向における150℃以下での平均熱膨張率は、15ppm/Kであった。
【0055】
次に、このベース基板に対して、CFRP板の貫通孔の略中央を通るように、ドリルにより、開口径0.2mmのスルーホールを形成した。次に、デスミア処理を施した後、スルーホール壁面に対して、銅の無電解めっき及び電気めっきを施すことによって銅めっき層を形成した。このようにして、ベース基板を貫通して銅めっきよりなるスルーホールビアを形成した。
【0056】
次に、ベース基板の両表面における各々の未加工銅箔において配線パターンを形成した。具体的には、まず、銅箔上にドライフィルムレジスト(商品名:NIT−240、日合モートン製)を貼り合わせた後、露光および現像を経て、形成目的の配線パターンに対応する形状を有するレジストパターンを形成した。次に、このレジストパターンをマスクとして、塩化第二銅水溶液を用いて銅箔をエッチングした。次に、3wt%の水酸化ナトリウム水溶液を用いて、レジストパターンを剥離した。このようにして、ベース基板の両面に配線パターンを形成した。
【0057】
次に、ベース基板の両面にビルドアップ部を形成した。ビルドアップ部の形成においては、まず、ベース基板に対して、ビルドアップ絶縁層を積層形成した。具体的には、真空プレスにより、200℃および30分の条件で、厚さ0.05mmとなるように、熱可塑性ポリイミド樹脂シート(商品名:エスパネックス、新日鉄化学製)を両面にラミネートした。このとき、当該ポリイミド樹脂の一部によりスルーホールを填塞した。このポリイミド層の150℃以下での平均熱膨張率は60ppm/Kであった。スルーホールの填塞については、熱可塑性ポリイミド樹脂シートをラミネートする前に、別の樹脂材料を穴埋め樹脂として用いて行ってもよい。次に、ビルドアップ絶縁層の所定箇所に対して、UV−YAGレーザによりビアホールを形成した。次に、セミアディティブ法により、絶縁層上に銅配線パターンを形成した。このとき、ビアホール表面にも銅を堆積させることにより、銅配線パターンとともにビアも形成した。具体的には、まず、必要に応じてデスミア処理を行った後、無電解めっき法により、絶縁層およびビアホールの表面に無電解銅めっき膜を形成した。次に、無電解銅めっき膜上にフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成した。当該レジストパターンは、形成を目的とする配線パターンに対応する非マスク領域を有する。次に、電気めっき法により、当該非マスク領域に対して、無電解銅めっき膜をシード層として利用して電気銅めっきを堆積させた。次に、レジストパターンをエッチング除去した後、それまでレジストパターンで被覆されていた無電解銅めっき膜をエッチング除去した。このようなセミアディティブ法により、配線パターンおよびビアを形成した。この後、ビルドアップ絶縁層の積層形成から配線パターンおよびビアの形成までの一連の工程を、ベース基板の両面にて4回繰り返すことにより、ベース基板の両面において5層配線構造のビルドアップ部を形成した。
【0058】
次に、スクリーン印刷およびフォトリソグラフィにより、ビルドアップ部の表面にオーバーコート層を形成した。オーバーコート層の所定箇所には、ビルドアップ部における最上位の配線パターンの一部が電極パッドとして臨むように開口部を設けた。
【0059】
このようにして作製した多層配線基板の面広がり方向における150℃以下での平均熱膨張率は6ppm/Kであった。また、本実施例の多層配線基板について反り量を測定したところ、多層配線基板表面に設けたチップ搭載エリアの20mmスパンにおいて10μm以下であった。
【0060】
<温度サイクル試験>
本実施例の多層配線基板に対して、外部接続用の複数のバンプ電極を有する所定の半導体チップを搭載し、温度サイクル試験により、半導体チップ−多層配線基板間の接続信頼性を調べた。具体的には、まず、半導体チップと多層配線基板の間の各電気的接続部について初期導通抵抗を測定した。次に、−65℃〜125℃の範囲で温度サイクル試験を行った後、各電気的接続部の導通抵抗を再び測定した。温度サイクル試験は、−65℃での15分間冷却、および、125℃での15分間加熱を1サイクルとし、このサイクルを1000回繰り返した。その結果、各電気的接続部における抵抗変化率は10%未満であり、良好な接続部が形成されていることが確認された。また、半導体チップのバンプ電極と多層配線基板の電極パッドとの間には、クラックや剥がれは生じなかった。
【0061】
【実施例2】
<多層配線基板の製造>
本実施例では、CFRP材として、カーボンファイバクロスとエポキシ樹脂とを複合化したものを使用した。本実施例のCFRP板の作製においては、まず、カーボンファイバクロス(商品名:TORAYCA、東レ製)にエポキシ樹脂ワニス(エポキシ樹脂へと高分子化するモノマー等を含有するワニス)を含浸させた後これを乾燥し、厚さ0.2mmのプリプレグを作製した。このカーボンファイバクロスは、断面直径10μm以下のカーボンファイバを平均本数200本以上で束ねたカーボンファイバ糸を平織りしたものである。このようにして用意したプリプレグを10枚積層し、真空プレスにより、170℃で1時間、積層方向に加圧することによって、厚さ約2mmの未加工のCFRP板を作製した。このCFRP板の面広がり方向における150℃以下での平均熱膨張率は、0.3ppm/Kであった。
【0062】
次に、このCFRP板の所定の箇所に対して、ドリルにより、開口径0.6mmの貫通孔を形成した。次に、CFRP板の両面に対して、CFRP板側から、厚さ0.1mmのプリプレグと、厚さ0.1mmであって所定の配線パターンを両面に有する第1積層板と、厚さ0.1mmのプリプレグと、厚さ0.1mmであって所定の配線パターンを片面に有する第2積層板とを、配線パターンがプリプレグに接するようにレイアップした。当該プリプレグは、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材のプリプレグ(商品名:R−1661、松下電工製)である。第1積層板は、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材の両面銅張板(商品名:R−1766、松下電工製)において、両面の銅箔からサブトラクティブ法により配線パターンを形成したものである。第2積層板は、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材の両面銅張板(商品名:R−1766、松下電工製)において、一方の面の銅箔からサブトラクティブ法により配線パターンを形成し、他方の面の銅箔は未加工のものである。次に、上述のようにしてレイアップしたCFRP板と、4枚のプリプレグと、4枚の積層板とを、真空プレスを使用して一括積層し、一体化させた。プレス条件については、ピーク温度を180℃とし、プレス時間を1時間とし、圧力を40kgf/cm2とした。このとき、CFRP板の両表面に接合されるプリプレグの樹脂材料の一部により、CFRP板の貫通孔を填塞した。貫通孔の填塞については、一括積層前に、プリプレグ由来の樹脂材料とは別の樹脂材料を穴埋め樹脂として用いて予め行ってもよい。このようして、厚さ2.8mmのベース基板を作製した。ベース基板の面広がり方向における150℃以下での平均熱膨張率は、2.5ppm/Kであった。また、ベース基板におけるCFRP板以外の層のみ即ちFR−4材による層のみの面広がり方向における150℃以下での平均熱膨張率は、実施例1に関して上述したように15ppm/Kである。
【0063】
次に、このベース基板に対して、CFRP板の貫通孔の略中央を通るように、ドリルにより、開口径0.3mmのスルーホールを形成した。次に、デスミア処理を施した後、スルーホール壁面に対して、銅の無電解めっき及び電気めっきを施すことによって銅めっき層を形成した。次に、表面に銅めっき層が形成されたスルーホールに対して、銅ペーストを充填した。銅ペーストは、加熱時に収縮するため、スルーホールから溢れるように充填する。銅ペーストは、銅粉末と、エポキシ樹脂(無溶剤タイプ)を含む。次に、170℃で1時間加熱した後、バフ研磨によって、スルーホールから溢れる余分な部分を除去した。
【0064】
次に、ベース基板の両表面における各々の未加工銅箔において配線パターンを形成した。具体的には、実施例1におけるベース基板表面の配線パターン形成に関して上述したのと同様である。
【0065】
次に、ベース基板の両面にビルドアップ部を形成した。ビルドアップ部の形成においては、まず、ベース基板に対して、ビルドアップ絶縁層を積層形成した。具体的には、真空プレスにより、170℃および30分の条件で、厚さ0.05mmとなるように、エポキシ樹脂シート(商品名:SH−9、味の素製)を両面にラミネートした。このとき、当該エポキシ樹脂の一部によりスルーホールを填塞した。このエポキシ樹脂層の150℃以下での平均熱膨張率は70ppm/Kであった。スルーホールの填塞については、エポキシ樹脂シートをラミネートする前に、別の樹脂材料を穴埋め樹脂として用いて行ってもよい。次に、ビルドアップ絶縁層の所定箇所に対して、UV−YAGレーザによりビアホールを形成した。次に、セミアディティブ法により、実施例1と同様にして絶縁層上に銅配線パターンを形成した。このとき、ビアホール表面にも銅を堆積させることにより、銅配線パターンとともにビアも形成した。この後、ビルドアップ絶縁層の積層形成から配線パターンおよびビアの形成までの一連の工程を、ベース基板の両面において4回繰り返すことにより、ベース基板の両面において5層配線構造のビルドアップ部を形成した。
【0066】
次に、スクリーン印刷およびフォトリソグラフィにより、ビルドアップ部の表面にオーバーコート層を形成した。オーバーコート層の所定箇所には、ビルドアップ部における最上位の配線パターンの一部が電極パッドとして臨むように開口部を設けた。
【0067】
このようにして作製した多層配線基板の面広がり方向における150℃以下での平均熱膨張率は4ppm/Kであった。また、本実施例の多層配線基板について反り量を測定したところ、多層配線基板表面に設けたチップ搭載エリアの20mmスパンにおいて10μm以下であった。
【0068】
<温度サイクル試験>
本実施例の多層配線基板に対して、外部接続用の複数のバンプ電極を有する所定の半導体チップを搭載し、温度サイクル試験により、実施例1と同様にして半導体チップ−多層配線基板間の接続信頼性を調べた。その結果、各電気的接続部における抵抗変化率は10%未満であり、良好な接続部が形成されていることが確認された。また、半導体チップのバンプ電極と多層配線基板の電極パッドとの間には、クラックや剥がれは生じなかった。
【0069】
【比較例1】
実施例1のベース基板に代えて、同サイズの有機コア基板を用意し、当該有機コア基板に対して実施例1と同様にビルドアップ部を形成することによって、本比較例の多層配線基板を作製した。有機コア基板としては、コア基板がBTレジン基板であるものを用意した。本比較例の有機コア多層配線基板の反り量を測定したところ、チップ搭載エリアの20mmスパンにおいて約30μmであった。また、本比較例の有機コア多層配線基板に対して、外部接続用の複数のバンプ電極を有する所定の半導体チップを搭載し、温度サイクル試験により、実施例1と同様にして半導体チップ−多層配線基板間の接続信頼性を調べた。その結果、各電気的接続部における接続抵抗の上昇率は、300サイクルにて10%を超えた。また、300サイクルにて、半導体チップのバンプ電極と多層配線基板の電極パッドとの界面にクラックが観察される接合部が存在した。
【0070】
【評価】
温度サイクル試験によると、ガラスファイバにより低熱膨張率化されたCFRP材と、ガラスクロスを含有するFR−4材を使用して一括積層法により形成された多層配線構造と、ビルドアップ法により形成された多層配線構造とによる積層構造を有する実施例1および実施例2の多層配線基板は、比較例1に係る従来の有機コア多層配線基板よりも、半導体チップとの間における接続信頼性が高いことが確認された。実施例1および実施例2の多層配線基板において高い接続信頼性が得られたのは、これら多層配線基板の熱膨張率が、比較例1の有機コア多層配線基板の熱膨張率よりも小さいためであると考えられる。
【0071】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【0072】
(付記1)カーボンファイバ材を包含するコア絶縁層を有するコア部と、
ガラスクロスを包含する少なくとも1つの第1絶縁層および第1配線パターンによる積層構造を有し、前記コア部に接合している第1積層配線部と、
少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、前記第1積層配線部に接合している第2積層配線部と、による積層構造を備えることを特徴とする、多層配線基板。
(付記2)カーボンファイバ材を包含するコア絶縁層を有するコア部と、
ガラスクロスを包含する少なくとも1つの第1絶縁層および第1配線パターンによる積層構造を有し、前記コア部における相対する側に接合している2つの第1積層配線部と、
少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、前記2つの第1積層配線部の一方に接合している第2積層配線部と、による積層構造を備えることを特徴とする、多層配線基板。
(付記3)少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、前記2つの第1積層配線部の他方に接合している第2積層配線部を更に含む積層構造を備える、付記2に記載の多層配線基板。
(付記4)前記コア部および全ての前記第1積層配線部による積層構造体は、当該積層構造体の積層方向に貫通するスルーホールビアを有し、当該スルーホールビアは、前記コア部において絶縁膜で被覆されている、付記1から3のいずれか1つに記載の多層配線基板。
(付記5)前記コア絶縁層の面広がり方向における150℃以下での熱膨張率は−3ppm/K以上であって8ppm/K未満であり、前記第1絶縁層の面広がり方向における150℃以下での熱膨張率は8ppm/K以上であって20ppm/K未満であり、前記第2絶縁層の面広がり方向における150℃以下での熱膨張率は20ppm/K以上であって100ppm/K未満である、付記1から4のいずれか1つに記載の多層配線基板。
(付記6)前記カーボンファイバ材は、メッシュ、クロス、または、不織布の形態を有する、付記1から5のいずれか1つに記載の多層配線基板。
(付記7)前記コア絶縁層における前記カーボンファイバ材の含有率は、30〜80vol%である、付記1から6のいずれか1つに記載の多層配線基板。
(付記8)前記カーボンファイバ材のグラファイト化率は、99%以上である、付記1から7のいずれか1つに記載の多層配線基板。
(付記9)前記第コア絶縁層は、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、エポキシ、シアネートエステル、および、ビスマレイミドからなる群より選択される樹脂材料を含んで構成される、付記1から8のいずれか1つに記載の多層配線基板。
【0073】
【発明の効果】
本発明によると、多層配線基板において、微細な配線構造を具備することが可能であって、適切に低熱膨張率化を図ることができる。このような多層配線基板は、外部接続用の電極部が微細なピッチで設けられ且つ本来的に低熱膨張率の半導体チップを搭載するうえで好適であり、半導体チップ実装基板、マザーボード、プローブカード用基板などに適用することができる。
【図面の簡単な説明】
【図1】本発明に係る多層配線基板の部分断面図である。
【図2】図1に示す多層配線基板の製造方法の一部を表す。
【図3】図2に続く工程を表す。
【図4】図3に続く工程を表す。
【図5】図4に続く工程を表す。
【図6】図5に続く工程を表す。
【図7】図6に続く工程を表す。
【図8】図7に続く工程を表す。
【図9】図8に続く工程を表す。
【符号の説明】
X 多層配線基板
10 コア部
11 CFRP部
11a カーボンファイバ材
12 絶縁樹脂部
20 多層配線部
21 絶縁層
21a ガラスクロス
22 配線パターン
30 ビルドアップ部
31 絶縁層
32 配線パターン
Claims (5)
- カーボンファイバ材を包含するコア絶縁層を有するコア部と、
ガラスクロスを包含する少なくとも1つの第1絶縁層および第1配線パターンによる積層構造を有し、前記コア部に接合している第1積層配線部と、
少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、前記第1積層配線部に接合している第2積層配線部と、による積層構造を備えることを特徴とする、多層配線基板。 - カーボンファイバ材を包含するコア絶縁層を有するコア部と、
ガラスクロスを包含する少なくとも1つの第1絶縁層および第1配線パターンによる積層構造を有し、前記コア部における相対する側に接合している2つの第1積層配線部と、
少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、前記2つの第1積層配線部の一方に接合している第2積層配線部と、による積層構造を備えることを特徴とする、多層配線基板。 - 少なくとも1つの第2絶縁層および第2配線パターンによる積層構造を有し、前記2つの第1積層配線部の他方に接合している第2積層配線部を更に含む積層構造を備える、請求項2に記載の多層配線基板。
- 前記コア絶縁層の面広がり方向における150℃以下での熱膨張率は−3ppm/K以上であって8ppm/K未満であり、前記第1絶縁層の面広がり方向における150℃以下での熱膨張率は8ppm/K以上であって20ppm/K未満であり、前記第2絶縁層の面広がり方向における150℃以下での熱膨張率は20ppm/K以上であって100ppm/K未満である、請求項1から3のいずれか1つに記載の多層配線基板。
- 前記コア絶縁層における前記カーボンファイバ材の含有率は、30〜80vol%である、請求項1から4のいずれか1つに記載の多層配線基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247846A JP4119205B2 (ja) | 2002-08-27 | 2002-08-27 | 多層配線基板 |
TW092120812A TWI228387B (en) | 2002-08-27 | 2003-07-30 | Multilayer wiring board |
US10/629,770 US7002080B2 (en) | 2002-08-27 | 2003-07-30 | Multilayer wiring board |
CN03153844.4A CN1282403C (zh) | 2002-08-27 | 2003-08-25 | 多层布线板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247846A JP4119205B2 (ja) | 2002-08-27 | 2002-08-27 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087856A true JP2004087856A (ja) | 2004-03-18 |
JP4119205B2 JP4119205B2 (ja) | 2008-07-16 |
Family
ID=31972488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247846A Expired - Fee Related JP4119205B2 (ja) | 2002-08-27 | 2002-08-27 | 多層配線基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7002080B2 (ja) |
JP (1) | JP4119205B2 (ja) |
CN (1) | CN1282403C (ja) |
TW (1) | TWI228387B (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2004064467A1 (ja) * | 2003-01-16 | 2006-05-18 | 富士通株式会社 | 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 |
WO2007000799A1 (ja) * | 2005-06-27 | 2007-01-04 | Advantest Corporation | コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、試験装置、コンタクトストラクチャ製造方法、及び、コンタクトストラクチャ製造装置 |
JP2007103605A (ja) * | 2005-10-03 | 2007-04-19 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
JP2007288055A (ja) * | 2006-04-19 | 2007-11-01 | Mitsubishi Electric Corp | プリント配線板及びプリント配線板の製造方法 |
US7521799B2 (en) | 2005-04-19 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
JP2009099624A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 配線基板およびその製造方法 |
JP2010080486A (ja) * | 2008-09-24 | 2010-04-08 | Fujitsu Ltd | 多層配線基板、プローブカード、及び、多層配線基板の製造方法 |
WO2012111503A1 (ja) * | 2011-02-16 | 2012-08-23 | 三菱重工業株式会社 | 炭素繊維強化プラスチック構造体 |
KR101400305B1 (ko) * | 2013-08-27 | 2014-05-27 | 주식회사 쎄미라이팅 | 그래핀을 이용한 인쇄회로기판 |
JP5558623B1 (ja) * | 2013-04-17 | 2014-07-23 | 新光電気工業株式会社 | 配線基板 |
JP2015122385A (ja) * | 2013-12-20 | 2015-07-02 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2015162607A (ja) * | 2014-02-27 | 2015-09-07 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US9621196B2 (en) | 2015-03-05 | 2017-04-11 | Kabushiki Kaisha Toshiba | High-frequency module and microwave transceiver |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004515610A (ja) * | 2000-12-12 | 2004-05-27 | シュリ ディクシャ コーポレイション | 伝導性制約コアを含む軽量回路板 |
JP2004216385A (ja) * | 2003-01-09 | 2004-08-05 | Hitachi Via Mechanics Ltd | レーザ穴明け加工方法 |
JP2005045150A (ja) * | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法 |
US7173325B2 (en) * | 2003-08-29 | 2007-02-06 | C-Core Technologies, Inc. | Expansion constrained die stack |
TWI264973B (en) * | 2003-09-19 | 2006-10-21 | Fujitsu Ltd | Printed wiring board |
WO2005117508A2 (en) * | 2004-05-15 | 2005-12-08 | C-Core Technologies, Inc. | Printed wiring board with conductive constraining core including resin filled channels |
JP2006019636A (ja) * | 2004-07-05 | 2006-01-19 | Renesas Technology Corp | 半導体装置 |
US20060104035A1 (en) * | 2004-08-24 | 2006-05-18 | Vasoya Kalu K | Edge plated printed wiring boards |
US7301105B2 (en) * | 2004-08-27 | 2007-11-27 | Stablcor, Inc. | Printed wiring boards possessing regions with different coefficients of thermal expansion |
EP1667182A1 (en) * | 2004-12-01 | 2006-06-07 | IEE INTERNATIONAL ELECTRONICS & ENGINEERING S.A. | Foil-type switching element with enhanced carrier foil |
US20080105395A1 (en) * | 2005-01-18 | 2008-05-08 | Naoyuki Shiratori | Polyketone Fiber Paper, Polyketone Fiber Paper Core Material For Printed Wiring Board, And Printed Wiring Board |
WO2006080073A1 (ja) * | 2005-01-27 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 多層回路基板の製造方法、多層回路基板 |
KR20070112274A (ko) * | 2005-03-15 | 2007-11-22 | 씨-코어 테크놀로지즈, 인코포레이티드 | 인쇄배선기판 내에 억제 코어 재료를 구성하는 방법 |
JP4016039B2 (ja) * | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
US7650694B2 (en) * | 2005-06-30 | 2010-01-26 | Intel Corporation | Method for forming multilayer substrate |
US7730613B2 (en) * | 2005-08-29 | 2010-06-08 | Stablcor, Inc. | Processes for manufacturing printed wiring boards |
USRE45637E1 (en) | 2005-08-29 | 2015-07-28 | Stablcor Technology, Inc. | Processes for manufacturing printed wiring boards |
JP2007149870A (ja) * | 2005-11-25 | 2007-06-14 | Denso Corp | 回路基板及び回路基板の製造方法。 |
US8203080B2 (en) * | 2006-07-14 | 2012-06-19 | Stablcor Technology, Inc. | Build-up printed wiring board substrate having a core layer that is part of a circuit |
JP2008071963A (ja) * | 2006-09-14 | 2008-03-27 | Denso Corp | 多層配線基板 |
US7982309B2 (en) * | 2007-02-13 | 2011-07-19 | Infineon Technologies Ag | Integrated circuit including gas phase deposited packaging material |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
JP5114130B2 (ja) * | 2007-08-24 | 2013-01-09 | 新光電気工業株式会社 | 配線基板及びその製造方法、及び半導体装置 |
JP2009099621A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 基板の製造方法 |
US8030752B2 (en) * | 2007-12-18 | 2011-10-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing semiconductor package and semiconductor plastic package using the same |
JP5262188B2 (ja) * | 2008-02-29 | 2013-08-14 | 富士通株式会社 | 基板 |
KR100968278B1 (ko) | 2008-03-28 | 2010-07-06 | 삼성전기주식회사 | 절연시트 및 그 제조방법과 이를 이용한 인쇄회로기판 및그 제조방법 |
JP2010034199A (ja) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | プリント配線板 |
TWI402173B (zh) * | 2008-11-17 | 2013-07-21 | Fujitsu Ltd | 電路板及其製造方法(一) |
WO2010058443A1 (ja) * | 2008-11-20 | 2010-05-27 | 富士通株式会社 | 配線基板及び配線基板の製造方法 |
EP2405727A1 (en) * | 2009-04-02 | 2012-01-11 | Panasonic Corporation | Manufacturing method for circuit board, and circuit board |
JP5476906B2 (ja) * | 2009-10-05 | 2014-04-23 | 富士通株式会社 | 配線基板の製造方法及び配線基板の設計方法 |
US9532444B2 (en) | 2010-02-26 | 2016-12-27 | Mitsubishi Electric Corporation | Method of manufacturing printed wiring board, and printed wiring board |
JP5773679B2 (ja) * | 2011-02-16 | 2015-09-02 | 三菱重工業株式会社 | 炭素繊維強化プラスチック構造体及びその製造方法 |
JP2012191155A (ja) * | 2011-02-22 | 2012-10-04 | Yazaki Corp | 配線板、および、その製造方法 |
JP5874309B2 (ja) * | 2011-10-21 | 2016-03-02 | 富士通株式会社 | 配線基板及びその製造方法 |
US20150230342A1 (en) * | 2014-02-07 | 2015-08-13 | Apple Inc. | Novel structure achieving fine through hole pitch for integrated circuit substrates |
US9332632B2 (en) | 2014-08-20 | 2016-05-03 | Stablcor Technology, Inc. | Graphene-based thermal management cores and systems and methods for constructing printed wiring boards |
CN105163524A (zh) * | 2015-08-10 | 2015-12-16 | 苏州市博奥塑胶电子有限公司 | Pcb多层板压合用层间树脂片 |
KR102412612B1 (ko) * | 2015-08-28 | 2022-06-23 | 삼성전자주식회사 | 패키지 기판 및 프리프레그 |
CN105357864A (zh) * | 2015-11-30 | 2016-02-24 | 珠海方正科技多层电路板有限公司 | 多层线路板及其制作方法 |
JP2017157792A (ja) * | 2016-03-04 | 2017-09-07 | イビデン株式会社 | 電子部品内蔵基板及びその製造方法 |
JP6711229B2 (ja) * | 2016-09-30 | 2020-06-17 | 日亜化学工業株式会社 | プリント基板の製造方法及び発光装置の製造方法 |
TWI629737B (zh) * | 2016-11-24 | 2018-07-11 | 原通科技股份有限公司 | 訊號量測介質軟板的製造方法 |
US11018024B2 (en) * | 2018-08-02 | 2021-05-25 | Nxp Usa, Inc. | Method of fabricating embedded traces |
TWI781049B (zh) * | 2022-01-24 | 2022-10-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04349694A (ja) * | 1991-05-28 | 1992-12-04 | Fujitsu Ltd | 多層プリント基板 |
JPH05243742A (ja) * | 1992-02-28 | 1993-09-21 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JP2000138453A (ja) * | 1998-10-29 | 2000-05-16 | Shinko Electric Ind Co Ltd | 配線基板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4689110A (en) * | 1983-12-22 | 1987-08-25 | Trw Inc. | Method of fabricating multilayer printed circuit board structure |
US4591659A (en) * | 1983-12-22 | 1986-05-27 | Trw Inc. | Multilayer printed circuit board structure |
US4812792A (en) * | 1983-12-22 | 1989-03-14 | Trw Inc. | High-frequency multilayer printed circuit board |
US5350621A (en) * | 1992-11-30 | 1994-09-27 | Allied-Signal Inc. | System of electronic laminates with improved registration properties |
US5492266A (en) * | 1994-08-31 | 1996-02-20 | International Business Machines Corporation | Fine pitch solder deposits on printed circuit board process and product |
JPH10107391A (ja) * | 1996-09-30 | 1998-04-24 | O K Print:Kk | 配線基板および配線基板用基材 |
DE19756818A1 (de) * | 1997-12-19 | 1999-06-24 | Bosch Gmbh Robert | Mehrlagen-Leiterplatte |
US6274821B1 (en) * | 1998-09-16 | 2001-08-14 | Denso Corporation | Shock-resistive printed circuit board and electronic device including the same |
US6613413B1 (en) * | 1999-04-26 | 2003-09-02 | International Business Machines Corporation | Porous power and ground planes for reduced PCB delamination and better reliability |
JP2004515610A (ja) * | 2000-12-12 | 2004-05-27 | シュリ ディクシャ コーポレイション | 伝導性制約コアを含む軽量回路板 |
US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
JP3822549B2 (ja) * | 2002-09-26 | 2006-09-20 | 富士通株式会社 | 配線基板 |
-
2002
- 2002-08-27 JP JP2002247846A patent/JP4119205B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-30 US US10/629,770 patent/US7002080B2/en not_active Expired - Lifetime
- 2003-07-30 TW TW092120812A patent/TWI228387B/zh not_active IP Right Cessation
- 2003-08-25 CN CN03153844.4A patent/CN1282403C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04349694A (ja) * | 1991-05-28 | 1992-12-04 | Fujitsu Ltd | 多層プリント基板 |
JPH05243742A (ja) * | 1992-02-28 | 1993-09-21 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JP2000138453A (ja) * | 1998-10-29 | 2000-05-16 | Shinko Electric Ind Co Ltd | 配線基板 |
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2004064467A1 (ja) * | 2003-01-16 | 2006-05-18 | 富士通株式会社 | 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 |
US8314495B2 (en) | 2005-04-19 | 2012-11-20 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9299681B2 (en) | 2005-04-19 | 2016-03-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing |
US10714415B2 (en) | 2005-04-19 | 2020-07-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8575757B2 (en) | 2005-04-19 | 2013-11-05 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US10283444B2 (en) | 2005-04-19 | 2019-05-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9831166B2 (en) | 2005-04-19 | 2017-11-28 | Renesas Electronics Corporation | Semiconductor device |
US9576890B2 (en) | 2005-04-19 | 2017-02-21 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8581410B2 (en) | 2005-04-19 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8018066B2 (en) | 2005-04-19 | 2011-09-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9496153B2 (en) | 2005-04-19 | 2016-11-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8928147B2 (en) | 2005-04-19 | 2015-01-06 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8822269B2 (en) | 2005-04-19 | 2014-09-02 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US7791204B2 (en) | 2005-04-19 | 2010-09-07 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
US7521799B2 (en) | 2005-04-19 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
US8241929B2 (en) | 2005-06-27 | 2012-08-14 | Advantest Corporation | Contactor, contact structure, probe card, and test apparatus |
WO2007000799A1 (ja) * | 2005-06-27 | 2007-01-04 | Advantest Corporation | コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、試験装置、コンタクトストラクチャ製造方法、及び、コンタクトストラクチャ製造装置 |
US7764152B2 (en) | 2005-06-27 | 2010-07-27 | Advantest Corporation | Contactor, contact structure provided with contactors, probe card, test apparatus, method of production of contact structure, and production apparatus of contact structure |
US8097475B2 (en) | 2005-06-27 | 2012-01-17 | Advantest Corporation | Method of production of a contact structure |
US8257542B2 (en) | 2005-10-03 | 2012-09-04 | Fujitsu Limited | Multilevel interconnection board and method of fabricating the same |
JP2007103605A (ja) * | 2005-10-03 | 2007-04-19 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
JP2007288055A (ja) * | 2006-04-19 | 2007-11-01 | Mitsubishi Electric Corp | プリント配線板及びプリント配線板の製造方法 |
JP2009099624A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 配線基板およびその製造方法 |
US8153908B2 (en) | 2007-10-12 | 2012-04-10 | Fujitsu Limited | Circuit board and method of producing the same |
JP2010080486A (ja) * | 2008-09-24 | 2010-04-08 | Fujitsu Ltd | 多層配線基板、プローブカード、及び、多層配線基板の製造方法 |
JP2012169533A (ja) * | 2011-02-16 | 2012-09-06 | Mitsubishi Heavy Ind Ltd | 炭素繊維強化プラスチック構造体 |
WO2012111503A1 (ja) * | 2011-02-16 | 2012-08-23 | 三菱重工業株式会社 | 炭素繊維強化プラスチック構造体 |
US10357938B2 (en) | 2011-02-16 | 2019-07-23 | Mitsubishi Heavy Industries, Ltd. | Carbon-fiber-reinforced plastic structure |
JP5558623B1 (ja) * | 2013-04-17 | 2014-07-23 | 新光電気工業株式会社 | 配線基板 |
JP2014225670A (ja) * | 2013-04-17 | 2014-12-04 | 新光電気工業株式会社 | 配線基板 |
KR101400305B1 (ko) * | 2013-08-27 | 2014-05-27 | 주식회사 쎄미라이팅 | 그래핀을 이용한 인쇄회로기판 |
JP2015122385A (ja) * | 2013-12-20 | 2015-07-02 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2015162607A (ja) * | 2014-02-27 | 2015-09-07 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US9621196B2 (en) | 2015-03-05 | 2017-04-11 | Kabushiki Kaisha Toshiba | High-frequency module and microwave transceiver |
Also Published As
Publication number | Publication date |
---|---|
TW200405777A (en) | 2004-04-01 |
JP4119205B2 (ja) | 2008-07-16 |
TWI228387B (en) | 2005-02-21 |
US7002080B2 (en) | 2006-02-21 |
US20040040738A1 (en) | 2004-03-04 |
CN1491072A (zh) | 2004-04-21 |
CN1282403C (zh) | 2006-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4119205B2 (ja) | 多層配線基板 | |
JP4199198B2 (ja) | 多層配線基板およびその製造方法 | |
JP3822549B2 (ja) | 配線基板 | |
US6722031B2 (en) | Method for making printed circuit board having low coefficient of thermal expansion power/ground plane | |
US6281448B1 (en) | Printed circuit board and electronic components | |
TWI407850B (zh) | 具有一作為部份電路之核心層的積層式印刷佈線板基材 | |
JP2587596B2 (ja) | 回路基板接続材とそれを用いた多層回路基板の製造方法 | |
JP2015122545A (ja) | 多層配線基板及びその製造方法 | |
JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
US20120012553A1 (en) | Method of forming fibrous laminate chip carrier structures | |
JP4521223B2 (ja) | プリント配線板 | |
JP2007115809A (ja) | 配線基板 | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
KR100703023B1 (ko) | 다층 배선 기판, 그 제조 방법, 및 파이버 강화 수지기판의 제조 방법 | |
JP3695844B2 (ja) | 多層プリント配線基板の製造方法 | |
JP3588888B2 (ja) | 多層プリント配線基板の製造方法 | |
JP2004179171A (ja) | 配線基板 | |
JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 | |
JP3934499B2 (ja) | 実装構造体 | |
JP2010050154A (ja) | 多層配線基板及びそれを用いた電子装置 | |
JPH0992974A (ja) | 多層板の製造法 | |
JP2003078247A (ja) | 配線基板およびその製造方法 | |
JP2005093513A (ja) | 配線基板とその製造方法およびそれを用いた電子部品の実装体 | |
JP2004296573A (ja) | 絶縁フィルムおよびこれを用いた多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4119205 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |