TWI407850B - 具有一作為部份電路之核心層的積層式印刷佈線板基材 - Google Patents

具有一作為部份電路之核心層的積層式印刷佈線板基材 Download PDF

Info

Publication number
TWI407850B
TWI407850B TW096133463A TW96133463A TWI407850B TW I407850 B TWI407850 B TW I407850B TW 096133463 A TW096133463 A TW 096133463A TW 96133463 A TW96133463 A TW 96133463A TW I407850 B TWI407850 B TW I407850B
Authority
TW
Taiwan
Prior art keywords
layer
core layer
core
wiring board
printed wiring
Prior art date
Application number
TW096133463A
Other languages
English (en)
Other versions
TW200913810A (en
Inventor
Kalu K Vasoya
Original Assignee
Stablcor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stablcor Inc filed Critical Stablcor Inc
Publication of TW200913810A publication Critical patent/TW200913810A/zh
Application granted granted Critical
Publication of TWI407850B publication Critical patent/TWI407850B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0281—Conductive fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

具有一作為部份電路之核心層的積層式印刷佈線板基材 發明領域
本發明大體有關於多層印刷佈線板，而且更特別的是有關於數種包含至少一輕量約束核心(light weight constraining core)的積層式多層基材，該至少一輕量約束核心為印刷佈線板之電路的一部份。
 發明背景
製造半導體元件通常包含使用化學過程來產生半導體晶粒接著封裝該晶粒。在封裝時黏上晶粒係包含使晶粒焊墊接腳(die pad pin)與封裝上的接腳相連接。在許多應用中，晶粒焊墊接腳與封裝上的接腳之間的互連是藉由使半導體晶粒直接黏著於印刷佈線板(PWB)基材來達成。然後，把半導體晶粒及基材囊封於封裝，而且由基材提供晶粒焊墊接腳與封裝接腳的連接。
已知有各種直接黏著技術，包括覆晶法(FC)、晶片直接黏著技術(DCA)、晶粒直接黏著技術(DDA)、以及板上覆晶技術(FCOB)。這些技術常涉及固定半導體晶粒於積層式PWB基材上。積層式PWB基材通常包含黏著於較薄介電層的中央約束層或“核心”。該等薄介電層包含纖細的電路特徵和狹窄直徑的電鍍導通孔(plated via)。用來構成核心的以玻璃纖維為基礎之介電材料的加工物理特性可與用來構成積體電路(亦即，已加以封裝的半導體元件)會表面黏貼於其上之PWB類型的以玻璃纖維為基礎之介電材料相似。為了區分裝上IC的PWB與PWB基材兩者，前者被稱作習知PWB。積層式PWB基材中的薄介電層是用通常不用來製成習知PWB的材料類來製成。黏貼核心及薄介電層以及形成纖細電路跡線和狹窄直徑電鍍導通孔是用專用的加工技術。
當以PWB基材來直接黏貼晶粒時會遭遇的問題是熱循環會導致元件失敗。在半導體晶粒材料與PWB基材兩者的的熱膨脹係數(CTE)會有明顯差異，結果，熱循環會使晶粒與PWB基材的連接斷掉。半導體晶粒材料的CTE通常是在2.5 ppm/℃至4.0 ppm/℃之間。包含以玻璃纖維環氧樹脂為基礎之約束層的基材通常在表面平面平行方向有14 ppm/℃至20 ppm/℃的CTE。半導體晶粒及基材材料的CTE不相匹配會使半導體晶粒與PWB基材的連接點在熱循環期間有應力。連接點的應力可歸因於連接點、中立點(DNP)兩者的距離。中立點為在熱循環期間位移為零的位置。半導體愈大，則最大DNP愈大。因此，增加半導體晶粒的尺寸會導致半導體晶粒與基材之連接點的應力增加，最終會降低電氣連接的可靠性。
底部填充膠(adhesive underfill)可用來抵消或減少由於半導體晶粒與PWB基材CTE不相匹配所誘導的一些應力。不過，當在基材上裝上較大的半導體晶片時，填充膠所減少的應力仍不足以確保晶粒接腳與PWB基材之間有可靠的接觸。
在許多應用中，是用含有可減少PWB基材CTE之核心的積層式PWB基材來構造IC。頒給Lu等人的美國專利第6,711,812號與頒給Lu等人的美國專利公開第2004/0163248號描述在PWB基材中使用厚銅核心來減少PWB基材的CTE。其他用來減少PWB基材之CTE的金屬合金包含鎳鐵合金、銅－恆範鋼－銅(CIC)、以及銅－鉬－銅(CMC)。與用以玻璃纖維為基礎之核心材料製成的相比，用金屬製成的PWB基材核心會增加PWB基材的重量。此外，要加工厚金屬核心層很困難。
頒給Tani等人的美國專利第6,869,665號、頒給Tani等人的美國專利第7,002,080號、以及頒給Tani等人的日本專利公開案第60－140898號(以下稱作Tani等人之引用文獻)係揭示數種用微佈線結構形成的PWB基材，其係以積層法(build－up method)在用包圍數片碳纖維布之樹脂合成物構成的核心上製成。Tani等人之引用文獻也揭示延伸穿過核心的鍍通孔(plated through hole)用形成於通孔壁面上的柱形絕緣樹脂部份而與碳纖維布電性隔離。
用與Tani等人之引用文獻所揭示相似的方法，使用包含用碳纖維材料構成之PWB基材的CTE會比其中核心是用基於玻璃纖維之材料製成的等價PWB基材低，而且重量明顯低於其中核心是用金屬或金屬合金材料構成的等價PWB基材。不過，如果延伸穿過核心的鍍通孔有高密度時，以Tani等人之引用文獻提及的方式用碳纖維材料構成核心的PWB基材可能會失敗。照Tani等人之引用文獻來產生柱形絕緣樹脂部份涉及由核心移除一定數量的碳纖維材料。隨著延伸穿過通孔的密度增加，要移除碳纖維材料的數量也會跟著增加。當超過某一點時，移除材料的數量會危及核心的物理性質。
頒給Tani等人的美國專利第6,869,665號、Tani等人的美國專利第7,002,080號，頒給Tani等人的日本專利公開案第60－140898號、以及頒給Lu等人的美國專利第6,711,812號及美國專利公開第2004/0163248號的全部內容都併入本文作為參考資料。
 發明概要
本文根據本發明的具體實施例揭示數種PWB基材及製造印刷佈線板(PWB)基材的方法。在許多具體實施例中，該等PWB基材包含一作為PWB基材之部份電路的核心層。本文根據本發明的具體實施例揭示數種積體電路(IC)以及製造該等積體電路的方法，該等積體電路包含黏貼於PWB基材上的半導體晶粒，該PWB基材係使用一作為該PWB基材之部份電路的核心層。
在許多具體實施例中，使用積層式微佈線結構來形成PWB基材以在包含該核心層的PWB基材內產生電路。在數個具體實施例中，該核心層係形成電源平面(power plane)、接地平面(ground plane)、或電源接地剖分平面(split power and ground plane)。在許多具體實施例中，鍍通孔用來建立該核心層與位於PWB基材之其他層上之電路的電氣連接。在許多具體實施例中，與包含核心(不是PWB基材的部份電路)的等價PWB基材相比，使用核心作為電路之一部份可減少構造PWB基材所需要的層數。排除一層可減少PWB基材的厚度。在許多具體實施例中，與包含核心層(不作為PWB基材的部份電路)的類似PWB基材設計相比，使用核心作為接地、電源或剖分平面可減少樹脂填充隔離孔(clearance hole)的必要個數。
在數個具體實施例中，該核心層包含碳材料。在許多具體實施例中，該碳材料為至少一層其中至少有一面被覆一金屬層的樹脂浸漬碳纖維。在許多具體實施例中，該金屬層係與該等碳纖維直接接觸。在許多具體實施例中，由於該金屬層包含有突出(樹突)向外延伸並接觸該等碳纖維的表面而可實現直接接觸。在其他具體實施例中，各種碳材料中之至少一種是用來構造該核心。
本發明之一具體實施例包含：一包含導電材料的核心層；以及，至少一積層佈線部份(build－up wiring portion)，其係形成於該核心層的外表面上。此外，該積層部份(build－up portion)包含至少一微佈線層(micro wiring layer)，該至少一微佈線層包含一經由一鍍通孔而電氣連接至該核心層中之導電材料的電路。
在本發明另一具體實施例中，該核心層的熱膨脹係數小於該至少一積層部份的熱膨脹係數。
在本發明另一具體實施例中，該核心層係經組態成可作為一接地平面。
在本發明另一具體實施例中，該核心層係經組態成可作為一電源平面。
在本發明另一具體實施例中，該核心層係經組態成可作為一電源接地剖分平面。
在本發明另一具體實施例中，該核心層包含碳材料。
在本發明另一具體實施例中，該碳材料為碳纖維。
在另一具體實施例中，該核心層包含至少一層編織碳纖維。
在另一具體實施例中，該核心層至少一面被覆一藉由樹脂而黏結於該碳纖維的金屬層。
在另一具體實施例中，該金屬層包含一伸出突出(樹突)的內表面，該等突出有多個與碳纖維接觸，以及該金屬層包含一平坦的外表面。
在另一具體實施例中，該核心層包含藉由一使它與第二導電層電性隔離之介電層而黏結於該第二導電層的第一導電層。
在另一具體實施例中，第一積層佈線部份係形成於該核心層之上表面上，第二積層佈線部份係形成於該核心層之下表面上，一鍍通孔使一在該第一積層佈線部份中之一微佈線層上的電路與一在該第二積層佈線部份中之一微佈線層上的電路相連接，以及該鍍通孔係藉由一樹脂填充隔離孔而與該核心層的導電材料電性隔離。
在另一具體實施例中，該核心層在表面擴散方向的熱膨脹係數是在0 ppm/℃至12 ppm/℃之間。
在另一具體實施例中，該核心層在表面擴散方向的熱膨脹係數是在0 ppm/℃至9 ppm/℃之間。
在另一具體實施例中，該核心層在表面擴散方向的導熱性是在2 W/m.K至500 W/m.K之間。
在另一具體實施例中，該核心層在表面擴散方向的導熱性是在50 W/m.K至1000 W/m.K之間。
在另一具體實施例中，該核心層在表面擴散方向的抗拉強度是在5 msi至35 msi之間。
在另一具體實施例中，該核心層在表面擴散方向的抗拉強度是在10 msi至40 msi之間。
在另一具體實施例中，該核心層在1MHz有大於6.0的電介質常數。
在許多具體實施例中，該核心層的厚度至少有該印刷佈線板基材之厚度的30%。在數個具體實施例中，該核心層的厚度是在該完成印刷佈線板基材之厚度的30%至80%之間。在許多具體實施例中，該核心層的厚度是在該完成印刷佈線板基材之厚度的40%至60%之間。在許多具體實施例中，該核心層的厚度是在0.002”至0.100”之間。在數個具體實施例中，該核心層的厚度是在0.010”至0.050”之間。
另一具體實施例包含：一黏貼於一印刷佈線板基材的半導體晶粒，在此該印刷佈線板基材包含一核心層，該核心層係形成一使該核心層與該半導體晶粒電氣連接之電路的一部份。
本發明方法之一具體實施例包含：在一層核心材料中鑽出數個隔離孔，用樹脂填充該等隔離孔，固化該樹脂，平坦化該層核心材料之表面，實施黏貼促進劑表面處理於一黏貼於該層核心材料的金屬層，在該層核心材料之兩面上塗佈介電材料層，固化該等介電材料層及該核心材料層，在該等固化層中鑽出數個通孔，形成一佈線圖樣且電鍍該等通孔，額外增加數個介電材料層及微佈線層，以及塗佈一塗覆層(overcoat layer)。
圖式簡單說明
第1圖的示意橫截面圖係根據本發明之一具體實施例圖示具有一作為部份PWB基材電路之核心層的積層式多層PWB基材。
第2A圖的示意橫截面圖係根據本發明之一具體實施例圖示一包含單層樹脂浸漬碳纖維布、兩面被覆著金屬層、可用作PWB基材內之核心層的材料具體實施例。
第2B圖的示意橫截面圖係根據本發明另一具體實施例圖示包含多層樹脂浸漬碳纖維布、兩面被覆著金屬層、可用作PWB基材內之核心層的材料。
第2C圖的示意橫截面圖係根據本發明另一具體實施例圖示包含多層樹脂浸漬碳纖維布、無被覆層、可用作PWB基材內之核心層的材料。
第2D圖的示意橫截面圖係係根據本發明另一具體實施例圖示包含第一部份及第二部份、可用作PWB基材內之核心層的材料，其中該第一部份係藉由介電層而與該第二部份電性隔離。
第2E圖為電子顯微鏡的相片，其係顯示在兩面被覆著金屬層之編織碳纖維布的樹脂浸漬層中，該等金屬層有突出(樹突)會從金屬層內表面伸出而且與許多碳纖維直接接觸。
第3圖的流程圖係根據本發明之一具體實施例圖示用於製造具有一作為部份PWB基材電路之核心層的積層式多層PWB基材的方法。
第4A圖至第4M圖的示意橫截面圖係根據本發明具體實施例圖示各種作為第3圖製造方法中之一部份的積層式PWB基材次組合件。
第5圖的示意橫截面係圖示根據本發明另一具體實施例製成的積層式PWB基材，其係包含用與第2D圖材料類似之材料製成的核心層。
第6圖的流程圖係圖示用於製造與第5圖PWB基材類似之PWB基材的方法。
第7A圖係圖示用於接地平面的格伯資料底片(artwork in Gerber data)。
第7B圖圖示要鑽出鍍通孔以實現第7A圖之接地平面的位置。
第8A圖為稠密鍍通孔圖樣的示意上視圖，該等鍍通孔是要鑽通想要用作PWB基材之核心層的材料層。
第8B圖為習知隔離孔圖樣的示意上視圖，該等隔離孔是要鑽通想要用作PWB基材之核心層且在其中鑽出第8A圖之鍍通孔的導電材料層。
第8C圖為隔離孔圖樣的示意上視圖，該等隔離孔是要鑽通想要用作PWB基材之核心層的導電材料層，其中該核心層會形成本發明PWB基材之一具體實施例的部份電路且在其中鑽出第8A圖之鍍通孔。
第8D圖為隔離孔及鍍通孔圖樣的示意上視圖，該等隔離孔及鍍通孔是要鑽通想要用作本發明PWB基材具體實施例之核心層的導電材料層。
第8E圖為改良版隔離孔圖樣的示意上視圖，該等隔離孔是要鑽通想要用作PWB基材之核心層的導電材料層，其中該核心層會形成本發明PWB基材具體實施例的部份電路而且要在其中鑽出改良版的第8A圖鍍通孔圖樣。
第8F圖為改良隔離孔及改良鍍通孔圖樣的示意上視圖，該等改良隔離孔及改良鍍通孔是要鑽通想要用作本發明PWB基材具體實施例之核心層的導電材料層。
第9圖為積體電路的示意橫截面，該積體電路包含黏貼於PWB基材上的半導體晶粒，該PWB基材包含成為該PWB之部份電路的核心層。
 較佳實施例之詳細說明
此時請參考圖示本發明數個具體實施例的附圖，其係圖示包含至少一作為電性層(electrical layer)之核心層的積層式印刷佈線板(PWB)基材。此外，也根據數個本發明具體實施例，圖示包含黏著於PWB基材之半導體晶粒的積體電路(IC)，其中該等PWB基材都包含至少一用作電性層的核心層。在許多具體實施例中，該核心層是由含碳的材料構成。在許多具體實施例中，該碳材料包含被覆金屬層的樹脂浸漬碳纖維。在數個具體實施例中，該等金屬層包含平滑外表面和具有與若干碳纖維接觸之突出的粗糙內表面。與未經修改的PWB基材設計相比，在許多具體實施例中，PWB基材的設計係經修改成可改善核心層的結構性質。
PWB基材第1圖係根據本發明之一具體實施例圖示一積層式PWB基材。積層式PWB基材200包含上、下表面都形成積層佈線部份的核心層10。該等積層佈線部份包含多個用介電層24隔開的微佈線層36。介電層24及微佈線層36在基材的厚度方向中交替堆疊。在圖示具體實施例中，核心層10會形成PWB基材200的部份電路。
有許多技術可用來在基材PWB 200上建立各種功能層(亦即，核心層10與微佈線層36)之間的電氣連接。導通孔55於各在上、下積層佈線部份中之各種微佈線層36上的電路之間形成電氣連接。鍍通孔35、45用來產生在上積層佈線部份中之微佈線層36與下積層佈線部份中之微佈線層36之間的連接。通孔45的鍍層也用來產生在微佈線層36與核心層10之間的連接。鍍通孔35、45是否與核心層10有電氣連接係取決於鍍通孔是否與核心層10的導電材料電性隔離。在圖示具體實施例中，由核心層10上表面延伸至核心層10下表面、樹脂填充隔離孔25均用來電性隔離鍍通孔35與核心層10。在鍍通孔35鍍層34四周的樹脂32在正常操作期間可有效防止鍍通孔35與核心層10的導電。在沒有樹脂填充隔離孔的情形下，核心層10和鍍通孔45的鍍層34會導電而在核心層10、鍍通孔45之間產生電氣連接42。在上積層佈線部份中之微佈線層36上的電路與核心層10之間產生電氣連接的鍍通孔45通常也會與在下積層佈線部份中之微佈線層36的電路產生連接。然而，鍍通孔不必建立核心層10與兩積層佈線部份中之微佈線層36的連接。
根據本發明的具體實施例，當核心層用作功能層時，與使用不以核心層作為PWB基材之部份電路的等價PWB基材時所需要的樹脂填充隔離孔數相比，可減少鑽透核心層的樹脂填充隔離孔數。能減少的原因是，在核心層為功能層時有一定比例(可高達20%)的鍍通孔會與核心層交叉而不需要與核心層電性隔離，而在核心層不是功能層時所有的鍍通孔都需要與核心層電性隔離。根據本發明之一具體實施例，在產生樹脂填充隔離孔期間，由核心層10移除的材料量會直接影響PWB基材的平面內CTE。增加核心層10的厚度可用來補償在產生樹脂填充隔離孔期間由核心層10移除材料時所增加的CTE。用核心層作為功能層可減少要由核心層移除的材料量，這使得依照本發明具體實施例所構成的PWB基材會比不用核心層作為功能層的等價PWB基材薄些。
第1圖PWB基材200之上表面的最外層電路圖樣可包含形成可直接黏上半導體晶粒(未圖示)之第一階層互連的凸塊焊墊(bump pad)40。PWB基材200下表面上的最外層電路圖樣可包含形成可用來使PWB基材200之電路與第二階層封裝(例如，習知PWB)互連之第二階層互連的錫球焊墊(ball pad)41。可用露出凸塊焊墊40及錫球焊墊41的塗覆層64來覆蓋PWB基材的最外層電路圖樣。
PWB基材200的核心層10係根據本發明具體實施例可在PWB基材內完成許多電氣功能。在數個具體實施例中，核心層10用作接地平面。在許多具體實施例中，核心層10用作電源平面。在許多具體實施例中，核心層10用作剖分的接地及電源平面。頒給Vasoya等人的美國專利第6,869,664號、頒給Vasoya的美國專利申請案第11/131,130號、以及頒給Vasoya的美國專利申請案第11/376,806號都描述在印刷佈線板中用作電源、接地及/或剖分式電源/接地平面的約束核心。頒給Vasoya等人的美國專利第6,869,664號、頒給Vasoya的美國專利申請案第11/131,130號、以及頒給Vasoya的美國專利申請案第11/376,806號的揭示內容都併入本文作為參考資料。
儘管第1圖的具體實施例包含單一核心層，然而本發明的具體實施例包含多重核心層，如第5圖所示的核心層可包含多重PWB基材的功能層。在另一具體實施例中，核心層實際上為多層有積層佈線部份形成於其上的PWB。適用於本發明具體實施例的PWB結構實施例在頒給Vasoya等人的專利及專利申請案中有說明。
用於構造PWB基材的材料在許多具體實施例中，核心層10內含導電材料以使得核心層可用作部份電路。在數個具體實施例中，核心層10包含用樹脂14加強的碳纖維絲束(carbon fiber tow)16而且該核心層至少有一面會被覆著金屬層12。該金屬層也可作為在低CTE核心層與用於積層部份、有極高CTE、未加強介電材料之間的緩衝層。如下文所述，該金屬層可包含伸入核心層之樹脂纖維基體的突出或樹突。該等突出(樹突)可產生三維鍵結而能忍受比平面鍵結(planar bond)還多的平面內剪應力(in plane shear stress)。在許多具體實施例中，金屬層12會增加核心層可承載的電性負荷。在其他具體實施例中，可用各種材料來形成核心層10。下文以第2A圖至第2E圖來進一步描述可用來構成本發明具體實施例之核心層10的材料。
用於構造積層式PWB基材之積層佈線部份的材料及製程通常是特殊化成可構造積層式PWB基材。微佈線層通常由金屬或金屬合金(例如，銅)構成，而介電層一般為未加強的樹脂層，例如ABF膜。用於構造習知積層式PWB基材中之積層佈線部份的材料及製程同樣可用來構造PWB基材中之積層佈線部份的微佈線層36及介電層24而與本發明含有第1圖PWB基材200的具體實施例一致。
核心層如上述，可用各種方法來構成作為本發明PWB基材具體實施例之部份電路的核心層。許多可用來在本發明PWB具體實施例中構成核心層的材料圖示於第2A圖至第2E圖。此外，下述材料及/或可用來構成導電層或層壓於PWB內之材料的任何組合可用來構成下文所教導用來構成本發明核心層具體實施例的約束核心(包含引用專利及專利申請案所描述的材料以及下文所列的材料)。
第2A圖的橫截面圖係圖示可用來構成本發明PWB基材具體實施例之核心層的材料層。材料層10a包含數層碳纖維絲束16，彼等係浸漬於夾在兩層金屬或其他導電材料12之間的樹脂材料14。樹脂基體14可由樹脂化學物和分散於樹脂化學物之中的無機填充劑構成。下文會進一步說明可用於本發明具體實施例之樹脂及無機材料的類型。圖示於第2B圖的材料層10b與第2A圖的材料層10a類似，除了第2B圖的材料層10b包含多層浸漬於樹脂材料14的碳纖維絲束16以增加約束核心結構的厚度以外。在其他具體實施例中，使用兩層以上的碳纖維絲束16。圖示於第2C圖的材料層10c與第2B圖的材料層10b類似，除了圖示於第2C圖的材料層10c沒有被覆金屬層以外。
圖示於第2D圖的材料層10d包含藉由介電層22而與第二導電層20電性隔離的第一導電層19。第一及第二導電層均由與第2A圖材料層10a類似的材料層構成。介電層22用來電性隔離第一及第二導電層並且使這兩層黏結在一起。介電層22可由機械性質合乎特定應用對於材料層10d所要求的任何介電材料構成。在數個具體實施例中，在PWB基材的核心層內，第一導電層19用作第一功能層，而第二導電層20在PWB基材內用作第二功能層。在其他具體實施例中，第一及第二導電層係經由鍍通孔而相互電性連接。
在數個具體實施例中，在開始製造PWB基材之前，第一導電層19及第二導電層20與一層介電材料22層壓在一起。在其他具體實施例中，第一導電層19及第二導電層20係個別加工(包括進行隔離孔鑽洞)然後在製造PWB基材期間與介電材料層壓在一起。
用來構造核心層的材料各種材料也可用來構成本發明PWB基材具體實施例的核心層。在許多具體實施例中，浸漬樹脂和一或更多面被覆著金屬的編織碳纖維(通常帶有平衡組織)。在其他具體實施例中，一或更多被覆或未被覆導電層壓板的材料層可用來構成核心層。該層壓板可由浸漬樹脂的基材製成。
該基材常為纖維材料，例如碳纖維、石墨纖維(由日本Nippon Graphite Fiber製造的CN－80、CN－60、CN－50、YS－90、由日本Mitsubishi Chemical公司製造的K13B12、K13C1U、K63D2U、由南卡羅萊納州格林威爾之Cytec Carbon Fibers LLC製造的T300－3k、T300－1k。在浸漬樹脂之前，纖維材料常塗上金屬。塗上金屬之纖維的例子包含碳、石墨、低鹼性玻璃(E－glass)、S－玻璃、芳綸(Aramid)、凱芙拉(Kevlar)、石英、或該等纖維的任何組合。該纖維材料常常可為連續碳纖維。替換地，該纖維材料可為不連續碳纖維。不連續纖維的例子有由Toho Carbon Fibers公司(在美國田納西州Rockwood)製造的旋斷纖維(X0219)、由Hexcel公司(美國猶他州)製造的拉斷碳纖維(SBCF)。纖維材料可為編織物或非織品。非織材料的形式可為Uni－tape膠帶或氈(mat)。碳氈的級數(grade number)可為由Advanced Fiber Non Wovens(麻薩諸塞州East Walpole)製造的8000040與8000047(分別為2盎司與3盎司)。此外，該等碳纖維可為基於PAN的碳纖維，基於Pitch的碳纖維或兩種纖維的組合。
非纖維材料層也可用來構成本發明PWB基材具體實施例的核心層。例如，核心層可由實心的碳板來構成。實心碳板可用壓縮碳或石墨粉末來製成。另一方法是以熱塑料或熱固黏結劑(thermo setting binder)使用碳磷片(carbon flake)或短切碳纖維(chopped carbon fiber)來製作實心碳板。
本發明核心層具體實施例也可用浸漬聚合物的碳奈米管來構成。碳奈米管為單壁碳奈米管，例如由加拿大Raymor Industries公司製成的碳單壁奈米管(C－SWNT)、或由產業技術總合研究所(簡稱(AIST)，在日本筑波)研發的碳奈米管。單壁碳奈米管的形式可為重量只有鋼的六分之一而比鋼強100倍的純碳。C－SWNT的導電性也比銅快1,000倍。碳奈米管的電流密度可為109安培/平方公分(亦即，比銅大1000倍)。C－SWNT的傳熱速度也比銅快10倍。用電漿法、化學氣相沉積(CVD)化學法、氣相CVD法、電弧放電法、或雷射剝蝕法可製成碳奈米管。碳奈米管的直徑為可小於1至100奈米，長度小於2000奈米。所有這些獨特的物理、電性及熱性質使得核心層極適合內含於本發明PWB基材的具體實施例。
另一利於用來構成本發明核心層具體實施例的材料為由Starfire Systems公司(紐約州Malta)製造的C－SiC(碳－碳化矽)。
有各種樹脂可用來用來構成本發明核心層具體實施例，包含環氧樹脂、雙馬來醯亞胺三嗪樹脂(Bismaleimide Triazine，BT)、雙馬來醯亞胺(Bismaleimide，BMI)、氰酸酯(Cyanate ester)、聚亞醯胺、酚類化合物(Phenolic)、聚醯胺醯亞胺(polyamide imide)、聚丙烯酸鹽(polyacrylate)、聚苯硫醚(polyphenylene sulfide)、四氟乙烯(tetrafluroethylene)、聚碸(polysulfone)、聚苯碸(polyphenylsulfone)、聚醚碸(polyethersulfone)、聚酞酸酯(polyphthalamide)、聚縮醛(polyacetal)、聚酮(polyketone)、聚碳酸酯(polycarbonate)、聚氧化二甲苯(polyphenylene oxide)、聚醚醚酮(polyether ether ketone)、或上述中之一些的組合。在許多例子中，該樹脂可包含無機填充劑，例如熱解碳粉(pyrolytic carbon powder)，碳奈米粒子、碳奈米管(直徑在小於1至100奈米之間)、碳單壁奈米管(C-SWNT)、碳粉、碳粒子、鑽石粉、氮化硼、礬土、氧化鋁、氮化鋁、氫氧化鋁、氫氧化鎂、矽土粉、以及陶瓷粒子，以改善物理、機械、電性及熱性質。該樹脂合成物可包含2至80重量%的無機填充劑。該填充劑燈徑通常小於25微米。
在另一具體實施例中，約束核心材料層不限於碳合成物。在1MHz可導致約束核心之大於6.0之電介質常數的任何材料都可用來構成本發明核心層的具體實施例。
核心層的導電係數
核心層的導電係數會隨著它的結構而改變。碳材料(例如，上述的碳纖維及碳板)有導電性但是導電程度一般不足以支援核心層用作PWB基材之功能層所需要的電性負荷。因此，金屬及/或導電填充劑可用來增加可支撐核心層的電性負荷。例如，核心層可由有增韌環氧樹脂、塗上金屬的石墨纖維及/或有碳奈米管或熱解碳粉作為填充材料、浸漬增韌環氧樹脂的石墨纖維構成。在許多具體實施例中，核心層兩面被覆金屬層(例如，銅層)以增加約束核心的導電係數。
在金屬被覆層(metal cladding)用樹脂黏結至導電纖維材料(例如，碳纖維或塗上金屬的纖維)的具體實施例中，可在金屬被覆層與導電纖維材料之間建立電氣連接。在許多具體實施例中，該電氣連接會得益於包含金屬層表面上有最接近導電纖維之突出(樹突)的金屬層。第2E圖係根據本發明的具體實施例圖示用電子顯微鏡取得的相片顯示包含浸漬於樹脂之編織碳纖維而且兩面被覆金屬層的材料層，其中金屬層之一粗化表面有突出(樹突)會向編織碳纖維延伸。材料層10a'包含編織碳纖維150。該編織碳纖維浸漬於使編織碳纖維150黏結於金屬層152的樹脂(相片中看不到)。該金屬層包含有金屬突出或樹突154的粗化表面與平滑表面156。該粗化表面係經配置成是向內使得金屬突出154會向編織碳纖維150延伸。許多編織碳纖維會與金屬突出接觸而在編織碳纖維與導電金屬層之間產生電氣連接。編織碳纖維與導電金屬層之間的電氣連接可增加由材料10a'構成之核心層可支援的電性負荷。金屬層的第二或外表面為平滑表面，因為這些表面為積層佈線部份的基礎。用於構成積層佈線部份的介電層通常很薄以致於金屬外表面的不均勻在積層製程(build－up process)期間會妨礙構成可靠的微佈線層。
核心層的機械性質選擇用於本發明核心層具體實施例的材料通常也取決於PWB基材在最終成品層次的想要機械性質。該等性質可包含傳熱速率、熱膨脹係數、及勁度(stiffness)。在許多具體實施例中，用於構成核心層的材料層在表面擴散方向有0 ppm/℃至12 ppm/℃的CTE。在數個具體實施例中，用於構成核心層的材料層在表面擴散方向有0 ppm/℃至9 ppm/℃的CTE。在許多具體實施例中，用於構成核心層的材料層在與擴散方向垂直的表面中有30 ppm/℃至100 ppm/℃的CTE。在許多具體實施例中，用於構成核心層的材料層在與擴散方向垂直的表面中有35 ppm/℃至75 ppm/℃的CTE。
在數個具體實施例中，用於構成核心層的材料層在表面擴散方向有2 W/m.K至500 W/m.K的導熱性。在許多具體實施例中，用於構成核心層的材料層在表面擴散方向有50 W/m.K至1000 W/m.K的導熱性。
在許多具體實施例中，用於構成核心層的材料層在表面擴散方向有5 msi(百萬英磅/平方英吋)至35 msi的拉伸模數(tensile modulus)。在許多具體實施例中，用於構成核心層的材料層在表面擴散方向有10 msi至40 msi的拉伸模數。
廣意言之，上述材料的任何組合都可用來構成約束核心而產生電介質常數在1MHz會大於6.0的層壓層以及有想要物理性質的PWB基材。
製造PWB基材第3圖係根據本發明之一具體實施例圖示用於構成積層式PWB基材的方法。方法100包含製備一層會形成PWB基材之核心的核心材料(102)。然後根據PWB基材設計，把該層核心材料鑽出任何需要的隔離孔(104)。然後，隔離孔填入樹脂。在許多具體實施例中，隔離孔用網版印刷法(106)把介電材料填入核心材料的鑽孔層。在許多具體實施例中，是用粉狀介電材料來填充(106a)隔離孔。固化及平坦化介電材料(108)，並且施加黏結促進表面處理於與核心材料層黏結的金屬層(109)。該黏結促進表面處理(例如，微蝕刻製程)會粗化金屬層的表面以產生可忍受比平面鍵結(較平滑表面所產生的)大之剪應力(此係由核心層與積層佈線部份之間的CTE差異造成)的三維鍵結。平坦化係指去除核心層表面因固化樹脂突出隔離孔而造成之不均勻性的方法。核心層表面上的凸塊會導致整個積層佈線部份有不規則性，這可能危害微佈線層在積層佈線部份中的佈局。因此，平坦化核心材料層可增加製造良率。然後，配置核心材料的鑽孔層與一對第一介電層(110)。通常在核心材料鑽孔層的兩面上配置第一介電層。然後，在第一介電層製造商所指定的壓力、溫度及時間下，固化及/或層壓該層疊物以形成層壓次組合件(laminate sub－assembly)。然後，鑽出穿過層壓次組合件的通孔(111)以及使用鍍銅法在第一介電層的上、下表面上形成微佈線圖樣(112)。該鍍銅法也電鍍通孔。然後，相對於帶有圖樣之層壓次組合件的上、下表面，配置第二對介電層(114)以及進行第二次的固化及/或層壓循環。一旦第二次層壓及/或固化循環完成後，鑽出穿過第二對介電層的微導通孔(116)。可用使用二氧化碳雷射、紫外光雷射、準分子雷射及/或電漿的乾蝕刻法來形成該等導通孔。然後，用鍍銅法在第二對介電層的上、下表面上形成微佈線圖樣(118)。該鍍銅法也電鍍導通孔的襯裡。可重覆進行層壓及/或固化循環(114)、鑽孔(116)及電鍍(118)數對介電層(120)以建立需要的微佈線層數。然後塗上塗覆層(122)並完成積層式PWB基材。
製造積層式PWB基材期.間產生的次組合件第4A圖至第4M圖係根據本發明之一具體實施例圖示用於第3圖製造方法的材料及基材次組合件。首先，如第4A圖所示，製備一層核心材料。在圖示具體實施例中，製備一層核心材料10b，其係包含用夾在兩層金屬層12之間的樹脂加強的碳纖維。用多層碳纖維布來構成該層核心材料10b。在許多具體實施例中，該金屬層可為厚度在5微米至140微米之間的薄銅箔。
第4B圖圖示已鑽出隔離孔及/或槽孔(slot)的核心材料層。隔離孔25及/或槽孔均形成於規定位置。根據本發明的具體實施例，隔離孔25可用機械鑽孔法、雷射鑽孔法、雷射切割法、衝孔法、或高壓水射流切割法或等價方法來完成。
隔離孔25各有第一直徑，而各個穿經隔離孔的鍍通孔有第二較小直徑。當通過樹脂填充隔離孔的中心鑽出直徑小於樹脂填充隔離孔直徑的電鍍導通孔時，包圍電鍍導通孔的樹脂會使導通孔的襯裡與導電約束核心電性隔離。在製造期間，可容忍樹脂填充隔離孔與鍍通孔兩者中心不對準的程度大體取決於樹脂填充隔離孔之直徑與鍍通孔之直徑的差。在不對準導致部份電鍍導通孔與導電約束核心接觸的情形下，則導通孔的襯裡與導電約束核心會有非預定的電氣連接。在許多具體實施例中，第一直徑大於第二直徑的尺寸是在0.004”至0.020”之間。在許多具體實施例中，通過數個形成於核心材料層的槽孔來鑽出多個通孔。製造時同樣要注意，以確保位於槽孔內之鍍通孔、核心材料層中之導電材料兩者之間有充分的隔離。
當約束核心層用作功能層(例如，電路的接地、電源及/或剖分平面層)時，所有的通孔位置不需要鑽隔離孔。有些鍍通孔需要故意與約束核心電性接觸。在核心材料層作為PWB基材的核心層時，減少核心材料層的隔離孔數對於核心材料層的機械性質會有正面影響。
第4C'圖、第4C”圖及第4D圖係根據本發明之一具體實施例圖示層壓次組合件的形成，其係包含黏著於核心材料層之上、下表面的一對介電層。第4C’圖係根據本發明之一具體實施例圖示一層核心材料，其中電介質已網印(screen)於隔離孔。使用真空網印法(vacuum screening process)或非真空網印法，樹脂26可網印於隔離孔25及/或槽孔。在許多具體實施例中，網印於隔離孔及/或槽孔的樹脂為高黏性液體，例如由日本San－EI Kagaku公司製造的零件編號為PHP－900－IR－10F或PHP－900－IR－10FE的樹脂。在其他具體實施例中，符合介電性質的任何合適高黏性液體或軟膏，或可用來填充尺寸適當之空穴的任何介電樹脂粉末都可用來填充隔離孔及/或槽孔。第4C圖”係根據本發明之一具體實施例圖示一層已予平坦化的核心材料。如上述，平坦化涉及去除由隔離孔突出的樹脂以產生平坦的表面。在許多具體實施例中，是切掉該樹脂。核心材料10b已加工之層的上、下表面都塗上B階段(B－stage)熱固性樹脂材料24或玻璃加強預浸料(glass reinforced prepreg)，並且在溫度、壓力及時間下固化及/或層壓以提供包含C階段上、下介電層24的層壓次組合件(請參考第4D圖)。在層壓製程期間，由B階段介電層24填入回流的樹脂於隔離孔25及/或槽孔。塗上的樹脂材料可為以上在描述約束核心10時提及的樹脂之一。
第4E圖係根據本發明之一具體實施例圖示已鑽出鍍通孔的層壓次組合件。通孔35、45均形成於規定位置。穿過形成於核心材料層之樹脂填充隔離孔25的位置中形成第一鍍通孔35。第一鍍通孔35係經鑽成通孔35的圓柱軸會與樹脂填充隔離孔的圓柱軸同中心。通孔35的直徑會小於樹脂填充隔離孔25的直徑。由於通孔35的直徑小於樹脂填充隔離孔25的直徑，在通孔35壁面四周形成柱形絕緣套32以防止通孔35的鍍層襯裡34與核心材料層的導電材料之間的電氣連接。也在隔離孔不交叉樹脂填充隔離孔或樹脂填充槽孔的位置處形成通孔。因此，在第二鍍通孔45之內部襯裡上的鍍層會與核心材料層的導電材料直接電性接觸。如上述，形成通孔35、45可用機械鑽孔法、雷射鑽孔法、雷射切割法、衝孔法、高壓水射流切割法或等價方法，以及包含使用二氧化碳雷射、紫外光雷射、準分子雷射或電漿之方法的乾蝕刻法。
第4F圖係根據本發明之一具體實施例圖示形成於鑽成次組合件之外表面上的微佈線層。用半加成法(semi－additive process)，可在介電層24的上、下表面上形成微佈線層36。該半加成法也可電鍍鑽穿層壓次組合件之通孔35、45的內表面。在許多實施例中，該鍍層會產生鍍通孔45與核心材料層10b中之導電材料的電氣連接。在圖示具體實施例中，是在核心材料層10b中之導電材料與通孔45的鍍層34之間建立電氣連接。在圖示具體實施例中，鍍通孔45的鍍層會與碳纖維及核心層的被覆層電性連接。
在許多具體實施例中，圖示於第4F圖的次組合件會經受許多加工步驟。特別是，以下列方式加工第一對介電層24的表面和通孔35、45。實施去鑽污製程(desmear process)以去除任何樹脂殘渣，而且使用無電鍍法(electroless process)使介電層鍍上極薄的銅底層。然後，在銅底層上形成抗蝕圖(resist pattern)。該抗蝕圖有遮罩與無遮罩部份。通孔35、45是暴露於無遮罩部份。進行電鍍製程(electroplating process)以使形成微佈線層及通孔壁34之鍍層的電路有想要的銅厚度。用化學顯影製程(chemical developing process)可去除該抗蝕圖以進一步暴露該銅底層，然後用化學蝕刻法來去除它。在該等製程完成時，在第一對介電層24的外表面上形成微佈線層36，而且通孔35、45的內表面鍍上導電材料。在其他具體實施例中，可使用能形成微佈線層及鍍通孔的其他製程。此外，通孔35、45可填充導電或不導電材料且加以平坦化供進一步加工用。
此時請參考第4G圖，第二對介電層24係經安置成覆蓋著在次組合件兩面上的微佈線圖樣36。第4G圖配置的固化及/或層壓以及根據本發明具體實施例對於已固化及/或層壓之配置的後續加工與在習知PWB基材上完成積層層(build－up layer)的製程類似。
第4H圖圖示在溫度、壓力、時間及真空下完成固化及/或層壓循環之後的第4G圖配置。微佈線層36上之電路的間隙用從介電層24在層壓循環期間回流的樹脂填充。
第4I圖圖示形成於第4H圖層壓次組合件的導通孔。在第二對介電層24中形成導通孔55。可在第二對介電層24中之每一層中鑽出不同的導通孔圖樣。使用包含二氧化碳雷射、紫外光雷射、準分子雷射或電漿的乾蝕刻法可形成導通孔55。也可使用其他的方法，例如使用光敏感的第二介電層接著用微影製程。
第4J圖係根據本發明之一具體實施例圖示包含電鍍導通孔及第二對微佈線層的次組合件。實施與用來得到第4F圖次組合件之製程的製程可產生第4H圖導通孔55的鍍層以及在第二對介電層24的外表面上形成一對微佈線層36。
製造本發明多層積層式PWB具體實施例可能涉及以預定次數重覆進行在描述第4G圖至第4J圖時提及的製程。第4K圖圖示以此方式構成的次組合件實施例。次組合件的最外層有多個電氣連接墊40、41可用來建立PWB基材與半導體晶粒之間的連接以及PWB基材與第二階層封裝(例如，習知PWB)之間的連接。凸塊焊墊40形成於PWB基材黏著半導體晶粒的外表面上。錫球焊墊41形成於PWB基材要連接至第二階層封裝(例如，習知PWB)的外表面上。在許多具體實施例中，凸塊焊墊40與錫球焊墊41均塗上附加金屬鍍層(例如，鎳、金、銀及/或錫)以改善用半導體晶粒的接腳焊墊(pin pad)或習知PWB的接觸點達成的電氣特性。
第4L圖係根據本發明之一具體實施例圖示PWB基材之上、下表面塗上塗覆層64的完成PWB基材。該等塗覆層64係經形成為有暴露電氣連接墊40、41的開口66。形成塗覆層的步驟如下。用印刷法或網印法，在基材兩面塗上有高度絕緣及耐熱性的適當材料。然後，微影製程可用來圖樣化開口66。在其他具體實施例中，用於塗佈塗覆層於習知PWB基材的任一方法可用來形成塗覆層64。
通過上述方法，可製成多層積層式PWB基材，其係包含作為PWB基材之部份電路的核心層、多層微佈線圖樣、鍍通孔、導通孔、以及保護塗覆層。在許多具體實施例中，核心層的厚度是在0.002”至0.100”之間。在數個具體實施例中，核心層的厚度是在0.010”至0.050”之間。
在許多具體實施例中，核心層的厚度是在完成PWB基材之厚度的30%至90%之間。在數個具體實施例中，核心層的厚度是在完成PWB基材之厚度的40%至60%之間。
在許多具體實施例中，核心層與用於構造包含該核心層之PWB基材的其他材料的比例為60/40。在許多具體實施例中，該比例為70/30。
包含有多層纖維材料之核心層的PWB基材有多種材料層可用來構造本發明PWB基材具體實施例的核心。與第4M圖PWB基材類似的PWB基材可經構造成含有一層與第2c圖材料層10c類似的核心材料。如上述，核心層10c包含多層纖維材料而不包含金屬層。在所描述的具體實施例中，核心層10c的導電係數足以讓核心層10c可基於應用對於PWB基材的電性負荷要求來作為功能層。
包含有多重功能層之核心層的PWB基材第5圖圖示與第4M圖PWB基材類似的PWB基材，其係包含一層與第2D圖材料層10d類似的核心材料。如上述，核心層10d包含一層薄薄的介電材料用來隔開兩個各可用作PWB基材之功能層的導電層。因此，除了提供機械優點(例如減少PWB基材的CTE)以外，核心層10d還可用作兩個功能層。鍍通孔65、75及85係穿透核心層10d。用由樹脂填充隔離孔形成的柱形絕緣套32，使鍍通孔65與核心層10d的導電層60及70隔離。用由樹脂填充隔離孔形成的柱形絕緣套32，使鍍通孔75與核心層10d的第一導電層60隔離。不過，在通孔75的電鍍壁34與核心層10d中的第二導電層70之間有電氣連接42。鍍通孔85電氣連接至第一導電層60但與第二導電層70電性隔離。如上述，這兩個導電層都用作基材內的功能層。在圖示具體實施例中，第一導電材料層可用作電源平面而第二導電材料層可用作接地平面，或反之亦然。替換地，這兩層可用作電源平面、接地平面、或剖分平面。
在許多具體實施例中，內含於核心層10d之介電層22的厚度是在0.001”至0.030”之間。除了介電層22以外，介電材料也可用來電性隔離導電層60、70的邊緣以防止該等層在PWB邊緣短路。在許多具體實施例中，可藉由路由或鑽出沿著邊緣的樹脂填充溝槽來電性隔離該等邊緣以在至少一導電層的電氣材料與核心層10d邊緣之間產生樹脂屏障。
第6圖係根據本發明之一具體實施例圖示一種用於製造PWB基材的方法，該PWB基材包含與第2D圖材料層10d類似的核心層(包含第一及第二導電層)。方法600包含使用鑽孔法(例如，控制深度鑽孔法)來鑽出(602)穿過第一導電層的隔離孔圖樣，這可包含二氧化碳雷射鑽孔法、紫外光雷射鑽孔法、紫外光及二氧化碳雷射鑽孔法的組合、準分子雷射鑽孔法、或電漿鑽孔法。然後，使用類似的鑽孔法，鑽出(604)穿過第二導電層的隔離孔圖樣。如上述，隔離孔鑽孔圖樣可包含路由或沿著直線(最終會形成PWB基材的核心層邊緣)鑽孔的溝槽。該等樹脂填充溝槽可防止在導電層邊緣出現短路。在許多具體實施例中，在導電各層中形成一對平行溝槽。在許多具體實施例中，在導電各層中形成一對相垂直的溝槽。在鑽孔時，小孔與溝槽通常不會延伸進入黏結第一及第二導電層的介電材料。在許多具體實施例中，網印(606)高黏性樹脂材料於隔離孔及溝槽以及該層為己予平坦化的核心材料。黏性樹脂材料和與上述類似的網印製程可用來填充隔離孔。在其他具體實施例中，依靠樹脂回流來填充隔離孔。在核心材料層10d兩面上配置第一對介電層24(608)且進行層壓。然後，使用與在說明第3圖時提及之製程類似的製程來完成該積層製程(610)。
在其他具體實施例中，在與介電層22組合之前加工各個導電層60、70以形成一層核心材料10d。該加工通常包含在各個導電層60、70中鑽出隔離孔圖樣以及在表面擴散方向的垂直方向中配置包含第一下介電層24、第二導電層70、介電層22、第一導電層60以及第一上介電層24的堆疊。然後，在溫度、壓力、時間及真空下進行固化及/或層壓循環。介電樹脂在固化/層壓期間由上介電層24、介電層22及下介電層24回流進入隔離孔(在固化/層壓之前，該等隔離孔也可填入樹脂)。然後，使用與在說明第3圖時提及之製程類似的製程來完成PWB基材。
減少CTE的設計本發明PWB基材具體實施例的核心層10通常在表面擴散方向中有小CTE。在許多具體實施例中，核心層10中使用在表面擴散方向中平行延伸的碳纖維絲束有助於核心層10的小CTE。
本發明PWB基材具體實施例的CTE顯著取決於約束核心層10的CTE。因此，藉由調整用於核心層10的碳纖維材料量、碳纖維類型、及碳纖維絲束尺寸有可能增加或減少PWB基材在表面擴散方向的熱膨脹係數。例如，藉由修改PWB基材之核心層的特徵，PWB基材可得到在3 ppm/℃至12 ppm/℃之間的CTE。表面擴散方向中之CTE是在此一範圍內的PWB基材可與黏結於PWB基材之半導體晶片在表面擴散方向的CTE匹配或大體匹配。核心層在鑽隔離孔期間去除的材料會影響核心層的CTE。去除的材料愈多，核心層的CTE會愈高。當隔離孔的間隔很近時，去除材料會顯著影響核心層的機械性質。增加核心層的厚度可補償材料的去除。在許多具體實施例中，可修改PWB基材設計以減少隔離孔在核心層中的密度。下文會進一步描述如何修改PWB基材設計以減少鑽隔離孔對於核心層之機械性質的影響。
此外，本發明的積層式基材200在由積層法產生的積層部份上有精細、高密度的佈線結構。因此，在最外層佈線圖樣上可以微小間距來配置供進一步連接用的電氣連接墊40。這有利於直接連接或黏貼有許多以微小間距排列之連接接腳焊墊的半導體晶片。
由底片資料(artwork data)製備隔離孔資料習知PWB基材設計通常假定核心層為電介質而且是用玻璃纖維增強基材構成。可處理習知PWB基材設計的格伯資料(Gerber data)以使製造本發明PWB基材具體實施例成為有可能。第7A圖圖示習知PWB基材設計之接地平面的格伯資料底片，該習知PWB基材設計係假定接地平面為一在PWB基材內的銅層而且核心層為電介質。在習知PWB中，接地平面層在鍍通孔交叉接地平面區110處和鍍通孔、接地平面不想要有電氣連接的地方蝕刻出反焊墊(anti－pad)114。反焊墊的尺寸恆大於穿經反焊墊區之鍍通孔的尺寸。也在接地平面區110上圖樣化稱作導熱墊(thermal pad)的焊墊112。導熱墊112使得鍍通孔可與平面區110電氣接觸。使用標準的化學印刷及蝕刻技術，圖示於第7A圖的格伯資料可用來製作習知PWB基材上的接地平面。
如上述，本發明PWB基材具體實施例的核心層可具體實作圖示於第7A圖的接地平面。為了使用第7A圖的格伯資料來具體實作接地平面，必須修改該格伯資料以適應核心層的物理特性。本發明PWB基材具體實施例的核心層需要鑽隔離孔，而不是標準的化學印刷及蝕刻技術。
第7B圖係根據本發明之一具體實施例圖示修改過的格伯資料。修改過的格伯資料顯示要鑽鍍通孔的位置以具體實作圖示於第7A圖的接地平面。隔離孔位置104都是鍍通孔延伸穿過核心層而且不與核心層電氣連接的位置，而隔離孔位置102都是鍍通孔延伸穿過核心層而且與核心層接地平面電氣連接的位置。直線100為基材的製造輪廓。
修改PWB基材設計以改良機械性質如上述，在鑽隔離孔期間由PWB基材核心層去除材料對於核心層的機械性質會有負面影響。以下會參照第8A圖至第8F圖來說明用以減少鑽隔離孔之機械影響的技術。
第8A圖圖示包含鍍通孔鑽孔圖樣用以鑽介電核心層的格伯資料。繪出的格伯資料800顯示鍍通孔802陣列的位置。鍍通孔陣列中之每一橫列係交替連接至接地平面或者是電源平面。第8B圖的修改格伯資料圖示用以鑽PWB基材之導電核心層(不用作PWB基材的功能層)的隔離孔鑽孔圖樣。繪出的格伯資料810包含隔離孔812陣列。隔離孔的密度使得相鄰隔離孔之間有極少量的核心層材料。在許多例子中，鑽隔離孔會因隔離孔的密度而危害在鑽孔區之核心層的機械性質。
一種在需要極稠密隔離孔鑽孔圖樣時可確保核心層之整體性的方法是增加核心層的厚度。另一個方法用核心層作為本發明PWB基材具體實施例的功能層。第8C圖的修改格伯資料係圖示用於鑽PWB基材之導電核心層(作為PWB基材的接地平面)的鑽孔圖樣。繪出的格伯資料820包含隔離孔822陣列。核心層為接地平面這件事實意謂著隔離孔不再需要使連接至接地平面的鍍通孔與導電核心層電性隔離。當與第8B圖的隔離孔鑽孔圖樣812相比時，圖示於第8C圖的隔離孔鑽孔圖樣822大約需要去除一半的核心層材料。
第8D圖的修改格伯資料係圖示第8C圖的隔離孔鑽孔圖樣與第8A圖的鍍通孔鑽孔圖樣。繪出的格伯資料830包含鍍通孔與隔離孔822交叉的位置和鍍通孔與核心層832材料交叉的位置。
請再參考第8C圖的格伯資料，去除一半隔離孔已增加相鄰兩行隔離孔的間隔，不過，每一行內的隔離孔仍有高密度。隔離孔在每一行內的接近度仍足以危害核心層的機械整體性。如上述，藉由增加核心層的厚度可支持機械整體性。另一選項是根據本發明的具體實施例來修改PWB基材的設計以增加隔離孔之間的間隔。
第8E圖的格伯資料係圖示用於PWB基材之核心層(用作基材的接地平面)的隔離孔圖樣。繪出的格伯資料840包含隔離孔842陣列。在圖示具體實施例中，藉由修改第8A圖鍍通孔802陣列中每隔一個鍍通孔的用途來形成隔離孔陣列。藉由互換每隔一個連接至鍍通孔的層，可改成所需要的隔離孔圖樣。第8E圖隔離孔圖樣842會交錯使得相鄰隔離孔之間的距離會增加，而不是第8C圖隔離孔圖樣822中每一行有間隔緊密的隔離孔。
第8F圖的格伯資料係圖示第8E圖隔離孔圖樣的第8A圖鍍通孔鑽孔圖樣的疊加。繪出的格伯資料850顯示修改鍍通孔的用途不必改變鍍通孔的位置。不過，修改鍍通孔的用途可能需要修改在PWB基材中之微佈線層上的電路。
儘管第8A圖以鍍通孔的常規陣列來圖示，對於包含間隔較不規則之鍍通孔的設計，類似的設計原理仍可用來增加隔離孔之間的間隔。在許多具體實施例中，可組合：用核心層作為PWB基材的功能層以減少隔離孔數、修改PWB基材的設計以增加隔離孔的分隔以及增加核心層的厚度用來確保核心層的機械整體性。儘管圖示於第8D圖與第8F圖的實施例包含使用核心層作為接地平面，在核心層作為電源平面或剖分平面的情形仍可應用類似的技術。其實，可設想出第8A圖鍍通孔設計用於剖分平面的修改，其中所有需要連接至接地平面的鍍通孔都穿過剖分平面的接地平面區而所有需要連接至電源平面的鍍通孔都穿過剖分平面的電源平面區。以此方式使用剖分平面可排除與第8A圖所有鍍通孔有關的隔離孔。在其他具體實施例中，可用其他的修改來結合用作接地、電源或接地電源剖分平面的核心層以減少樹脂填充隔離孔在核心層高密度區的密度。
完成的積體電路根據本發明之一具體實施例，藉由黏貼半導體晶粒於有作為PWB基材之部份電路之核心層的PWB基材上可形成完成的積體電路。在許多具體實施例中，積體電路的完成也需要把半導體晶粒裝入保護材料。
第9圖係根據本發明之一具體實施例圖示一積體電路。該積體電路900包含黏貼於PWB基材904上的半導體晶粒902。在圖示具體實施例中，半導體晶粒902係直接黏貼於PWB基材904上。該PWB基材包含作為PWB基材之部份電路的核心層10。鍍通孔905使核心層10與PWB基材內之微佈線層上的電路相連接。銲錫凸塊906提供半導體晶粒之接腳焊墊與在PWB基材904黏貼半導體晶粒表面上之凸塊焊墊908的電氣連接。一系列錫球912產生位於PWB基材904另一表面上之錫球焊墊910與第二階層封裝(例如，習知PWB)之間的電氣接觸。在其他具體實施例中，使用用於連接半導體晶粒、PWB基材以及用於連接PWB基材、第二階層封裝的其他標準技術可形成電氣連接。在許多具體實施例中，介電樹脂材料用來保護半導體晶粒902及/或半導體晶粒902、PWB基材904之間的底部填充間隙(underfill gap)。
儘管以上揭示了典型的具體實施例，應瞭解所揭示的系統可做出其他的變體、替代及修改而不會脫離本發明的範疇。因此，本發明的範疇不是取決於所圖示的具體實施例，而是取決於隨附的申請專利範圍及其等價陳述。
10．．．核心層
22．．．介電層
10a,10a’,10b,10c,10d．．．材料層
24．．．樹脂材料
12．．．金屬層
25．．．隔離孔
14．．．樹脂材料
26．．．樹脂
16．．．碳纖維絲束
32．．．柱形絕緣套
19,20．．．導電層
34．．．鍍層
35．．．通孔
114．．．反焊墊
36．．．微佈線層
150．．．編織碳纖維
40．．．電氣連接墊
152．．．金屬層
41．．．錫球焊墊
154．．．突出或樹突
42．．．電氣連接
156．．．平滑表面
45．．．通孔
200．．．積層式基材
55．．．導通孔
800．．．格伯資料
60．．．導電層
802．．．鍍通孔
64．．．塗覆層
810．．．格伯資料
65．．．鍍通孔
812．．．隔離孔
66．．．開口
820．．．格伯資料
70．．．導電層
822．．．隔離孔
75．．．鍍通孔
830．．．格伯資料
85．．．鍍通孔
832．．．核心層
100．．．直線
840．．．格伯資料
102．．．隔離孔位置
842．．．隔離孔
104．．．隔離孔位置
850．．．格伯資料
110．．．接地平面區
900．．．積體電路
112．．．焊墊
902．．．半導體晶粒
904．．．PWB基材
912．．．錫球
905．．．鍍通孔
100,102,104,106,106a,108,109,110,111,112,114,116,118,120,122,600,602,604,606,608,610．．．步驟
906．．．銲錫凸塊
908．．．凸塊焊墊
910．．．錫球焊墊
第1圖的示意橫截面圖係根據本發明之一具體實施例圖示具有一作為部份PWB基材電路之核心層的積層式多層PWB基材。
第2A圖的示意橫截面圖係根據本發明之一具體實施例圖示一包含單層樹脂浸漬碳纖維布、兩面被覆著金屬層、可用作PWB基材內之核心層的材料具體實施例。
第2B圖的示意橫截面圖係根據本發明另一具體實施例圖示包含多層樹脂浸漬碳纖維布、兩面被覆著金屬層、可用作PWB基材內之核心層的材料。
第2C圖的示意橫截面圖係根據本發明另一具體實施例圖示包含多層樹脂浸漬碳纖維布、無被覆層、可用作PWB基材內之核心層的材料。
第2D圖的示意橫截面圖係係根據本發明另一具體實施例圖示包含第一部份及第二部份、可用作PWB基材內之核心層的材料，其中該第一部份係藉由介電層而與該第二部份電性隔離。
第2E圖為電子顯微鏡的相片，其係顯示在兩面被覆著金屬層之編織碳纖維布的樹脂浸漬層中，該等金屬層有突出(樹突)會從金屬層內表面伸出而且與許多碳纖維直接接觸。
第3圖的流程圖係根據本發明之一具體實施例圖示用於製造具有一作為部份PWB基材電路之核心層的積層式多層PWB基材的方法。
第4A圖至第4M圖的示意橫截面圖係根據本發明具體實施例圖示各種作為第3圖製造方法中之一部份的積層式PWB基材次組合件。
第5圖的示意橫截面係圖示根據本發明另一具體實施例製成的積層式PWB基材，其係包含用與第2D圖材料類似之材料製成的核心層。
第6圖的流程圖係圖示用於製造與第5圖PWB基材類似之PWB基材的方法。
第7A圖係圖示用於接地平面的格伯資料底片(artwork in Gerber data)。
第7B圖圖示要鑽出鍍通孔以實現第7A圖之接地平面的位置。
第8A圖為稠密鍍通孔圖樣的示意上視圖，該等鍍通孔是要鑽通想要用作PWB基材之核心層的材料層。
第8B圖為習知隔離孔圖樣的示意上視圖，該等隔離孔是要鑽通想要用作PWB基材之核心層且在其中鑽出第8A圖之鍍通孔的導電材料層。
第8C圖為隔離孔圖樣的示意上視圖，該等隔離孔是要鑽通想要用作PWB基材之核心層的導電材料層，其中該核心層會形成本發明PWB基材之一具體實施例的部份電路且在其中鑽出第8A圖之鍍通孔。
第8D圖為隔離孔及鍍通孔圖樣的示意上視圖，該等隔離孔及鍍通孔是要鑽通想要用作本發明PWB基材具體實施例之核心層的導電材料層。
第8E圖為改良版隔離孔圖樣的示意上視圖，該等隔離孔是要鑽通想要用作PWB基材之核心層的導電材料層，其中該核心層會形成本發明PWB基材具體實施例的部份電路而且要在其中鑽出改良版的第8A圖鍍通孔圖樣。
第8F圖為改良隔離孔及改良鍍通孔圖樣的示意上視圖，該等改良隔離孔及改良鍍通孔是要鑽通想要用作本發明PWB基材具體實施例之核心層的導電材料層。
第9圖為積體電路的示意橫截面，該積體電路包含黏貼於PWB基材上的半導體晶粒，該PWB基材包含成為該PWB之部份電路的核心層。
10．．．核心層
14．．．樹脂材料
16．．．碳纖維絲束
24．．．樹脂材料
25．．．隔離孔
32．．．柱形絕緣套
34．．．鍍層
35．．．通孔
36．．．微佈線層
40．．．電氣連接墊
41．．．錫球焊墊
42．．．電氣連接
45．．．通孔
55．．．導通孔
64．．．塗覆層

Claims (18)

  1. 一種印刷佈線板基材，其包含：一核心層，該核心層包括一非金屬化碳材料層；一金屬層，該金屬層包括有從其延伸的突出的一內表面；以及至少一積層佈線部份，其係形成於該金屬層上；其中該金屬層係藉由樹脂被覆於該非金屬化碳材料的一面且數個突出接觸該非金屬化碳材料層；其中該積層部份包括一介電層，該介電層包含形成於該金屬層上的未加強電介質；其中該積層部份更包含至少一微佈線層，該至少一微佈線層包括一經由一鍍通孔而電氣連接至該核心層的電路；其中該積層部份更包含一電氣互連，其可直接黏著一半導體晶粒。
  2. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層的熱膨脹係數小於該至少一積層部份的熱膨脹係數。
  3. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層係經組態成可作為一接地平面。
  4. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層係經組態成可作為一電源平面。
  5. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層係經組態成可作為一電源接地剖分平面。
  6. 如申請專利範圍第1項的印刷佈線板基材，其中該核心 層包括至少一層編織碳纖維。
  7. 如申請專利範圍第1項的印刷佈線板基材，其中該金屬層包括一平坦的外表面。
  8. 如申請專利範圍第1項的印刷佈線板基材，其中：該非金屬化碳材料層係被覆於一金屬層的兩面上；一第二積層佈線部份係形成於該另一金屬層上；一鍍通孔使一在該第一積層佈線部份中之一微佈線層上的電路與一在該第二積層佈線部份中之一微佈線層上的電路相連接；以及該鍍通孔係藉由一樹脂填充隔離孔而與該核心層電性隔離。
  9. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層在表面擴散方向的熱膨脹係數是在0ppm/℃至12ppm/℃之間。
  10. 如申請專利範圍第9項的印刷佈線板基材，其中該核心層在表面擴散方向的熱膨脹係數是在0ppm/℃至9ppm/℃之間。
  11. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層在表面擴散方向的導熱性是在2W/m.K至500W/m.K之間。
  12. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層在表面擴散方向的導熱性是在50W/m.K至1000W/m.K之間。
  13. 如申請專利範圍第1項的印刷佈線板基材，其中該核心 層具有在5msi至35msi之間的抗拉強度。
  14. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層具有在10msi至40msi之間的抗拉強度。
  15. 如申請專利範圍第1項的印刷佈線板基材，其中該核心層在1MHz有大於6.0的電介質常數。
  16. 如申請專利範圍第1項的印刷佈線板，其中該核心層的厚度至少有該印刷佈線板基材之厚度的30%。
  17. 一種印刷佈線板基材，其包含：一核心層，該核心層包括：一非金屬化碳材料層；一金屬層，該金屬層包括有從其延伸的突出的一內表面；其中該金屬層係藉由樹脂黏著於該非金屬化碳材料層且數個突出接觸該非金屬化碳材料層；以及形成於該金屬層上之至少一積層佈線部份；其中該積層部份更包含至少一微佈線層，該至少一微佈線層包括一經由一鍍通孔而電氣連接至該核心層中的電路；其中該積層部份更包含一電氣互連，其可直接黏著一半導體晶粒。
  18. 如申請專利範圍第17項的印刷佈線板基材，其中該金屬層包括一平坦的外表面。
TW096133463A 2006-07-14 2007-09-07 具有一作為部份電路之核心層的積層式印刷佈線板基材 TWI407850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US83110806P 2006-07-14 2006-07-14
PCT/US2007/016210 WO2008008552A2 (en) 2006-07-14 2007-07-16 Build-up printed wiring board substrate having a core layer that is part of a circuit

Publications (2)

Publication Number Publication Date
TW200913810A TW200913810A (en) 2009-03-16
TWI407850B true TWI407850B (zh) 2013-09-01

Family

ID=38923969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096133463A TWI407850B (zh) 2006-07-14 2007-09-07 具有一作為部份電路之核心層的積層式印刷佈線板基材

Country Status (5)

Country Link
US (2) US8203080B2 (zh)
JP (1) JP2009544153A (zh)
CN (2) CN103298243B (zh)
TW (1) TWI407850B (zh)
WO (1) WO2008008552A2 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
WO2008008552A2 (en) 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
KR101004942B1 (ko) * 2008-08-29 2010-12-28 삼성전기주식회사 다층 세라믹 기판 제조방법
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
WO2010074121A1 (ja) * 2008-12-25 2010-07-01 三菱電機株式会社 プリント配線板の製造方法
KR20120050835A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 금속박 적층판 및 그 제조방법, 방열기판
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
JP2012191155A (ja) * 2011-02-22 2012-10-04 Yazaki Corp 配線板、および、その製造方法
JP6235344B2 (ja) * 2011-03-03 2017-11-22 フィリップス ライティング ホールディング ビー ヴィ 回路基板アセンブリ
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
JP5874309B2 (ja) 2011-10-21 2016-03-02 富士通株式会社 配線基板及びその製造方法
US9863616B2 (en) * 2012-01-30 2018-01-09 Bridgelux Inc. Circuit board for LED applications
US9331012B2 (en) 2012-03-08 2016-05-03 International Business Machines Corporation Method for fabricating a physical unclonable interconnect function array
JP5895635B2 (ja) 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
JP2013197245A (ja) * 2012-03-19 2013-09-30 Ibiden Co Ltd プリント配線板
WO2013146931A1 (ja) * 2012-03-30 2013-10-03 日立化成株式会社 多層配線板
JP6295206B2 (ja) * 2012-12-11 2018-03-14 三井金属鉱業株式会社 多層プリント配線板及びその製造方法
JP6478309B2 (ja) 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
KR20140121181A (ko) 2013-04-05 2014-10-15 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 메모리 모듈
CN104284550A (zh) * 2013-07-09 2015-01-14 三星电机株式会社 高频模块及其制造方法
KR102251170B1 (ko) * 2013-07-22 2021-05-13 헨켈 아이피 앤드 홀딩 게엠베하 웨이퍼의 압축 성형시의 웨이퍼 휨을 제어하는 방법 및 그에 유용한 물품
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
JP2015126181A (ja) * 2013-12-27 2015-07-06 エルナー株式会社 プリント配線板
JP2015126182A (ja) * 2013-12-27 2015-07-06 エルナー株式会社 プリント配線板
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
EP2914071A1 (en) * 2014-02-28 2015-09-02 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat spreader in multilayer build ups
CN103853892A (zh) * 2014-03-21 2014-06-11 清华大学 非球形燃料颗粒碳化硅包覆层的建模和应力分析方法
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
WO2016117320A1 (ja) * 2015-01-21 2016-07-28 日本電気株式会社 配線基板およびその設計方法
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
KR102538908B1 (ko) * 2015-09-25 2023-06-01 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JPWO2018043682A1 (ja) * 2016-09-01 2019-06-24 Ａｇｃ株式会社 配線基板およびその製造方法
JP6711229B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
US20190230788A1 (en) * 2016-09-30 2019-07-25 Intel Corporation Substrate with stress relieving features
US10645825B1 (en) 2017-11-27 2020-05-05 The Crestridge Group Tamper-resistant electronics system and improved method of manufacturing therefor
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN110602871B (zh) * 2019-09-16 2021-10-01 沪士电子股份有限公司 一种石墨烯导热pcb及其制备方法
CN111200902B (zh) * 2020-01-07 2021-06-29 深圳市江霖电子科技有限公司 三维陶瓷电路基板
CN111239156B (zh) * 2020-01-15 2023-01-06 广州兴森快捷电路科技有限公司 花焊盘堵塞区域识别方法、装置、设备及存储介质
US11587881B2 (en) * 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
CN111295052B (zh) * 2020-03-25 2021-06-01 深圳捷飞高电路有限公司 高密度互连印制电路板盲孔填孔工艺及研磨装置
TWI729863B (zh) * 2020-06-22 2021-06-01 牧德科技股份有限公司 電路板的電性測試方法
CN112770541B (zh) * 2020-12-07 2022-02-22 深圳市隆利科技股份有限公司 一种改善柔性电路板表面粗糙度的加工方法及柔性电路板
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
CN115116855A (zh) * 2021-03-18 2022-09-27 澜起科技股份有限公司 封装基板结构及其制作方法
JP2022170185A (ja) * 2021-04-28 2022-11-10 新光電気工業株式会社 配線基板及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269538A (zh) * 1999-04-07 2000-10-11 国际商业机器公司 低cte的电源和地层
US20030136577A1 (en) * 2002-01-24 2003-07-24 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133597A (en) 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
DE3000247A1 (de) 1980-01-05 1981-07-09 Heinz 2419 Salem Simon Bettpfanne mit zwei henkeln, sitzrand und vertiefung
US4318954A (en) 1981-02-09 1982-03-09 Boeing Aerospace Company Printed wiring board substrates for ceramic chip carriers
US4812792A (en) * 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
US4591659A (en) 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
US4689110A (en) 1983-12-22 1987-08-25 Trw Inc. Method of fabricating multilayer printed circuit board structure
US4604319B1 (en) 1984-06-01 1995-07-04 American Cyanamid Co Thermoplastic interleafed resin matrix composites with improved impact strength and toughness
US4747897A (en) 1985-02-26 1988-05-31 W. L. Gore & Associates, Inc. Dielectric materials
US4664768A (en) 1985-03-28 1987-05-12 Westinghouse Electric Corp. Reinforced composites made by electro-phoretically coating graphite or carbon
JPS61229389A (ja) 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JPS62251136A (ja) 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US4888247A (en) 1986-08-27 1989-12-19 General Electric Company Low-thermal-expansion, heat conducting laminates having layers of metal and reinforced polymer matrix composite
FR2616997B1 (fr) 1987-06-16 1989-08-25 Thomson Csf Support pour circuit imprime, formant drain thermique a dilatation controlee, et procede de fabrication
US4886699A (en) 1987-10-26 1989-12-12 Rogers Corporation Glass fiber reinforced fluoropolymeric circuit laminate
US5250363A (en) * 1989-10-13 1993-10-05 Olin Corporation Chromium-zinc anti-tarnish coating for copper foil having a dark color
US5180523A (en) 1989-11-14 1993-01-19 Poly-Flex Circuits, Inc. Electrically conductive cement containing agglomerate, flake and powder metal fillers
US5004639A (en) 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
JP2708623B2 (ja) 1990-10-12 1998-02-04 北川工業株式会社 配線材
EP0508946B1 (de) 1991-04-10 1996-07-24 Dyconex AG Metallfolie mit einer strukturierten Oberfläche
CA2114954A1 (en) 1992-06-15 1993-12-23 Walter Schmidt Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
US5548034A (en) 1992-07-31 1996-08-20 International Business Machines Corporation Modified dicyanate ester resins having enhanced fracture toughness
WO1994007348A1 (en) 1992-09-24 1994-03-31 Hughes Aircraft Company Dielectric vias within multilayer 3-dimensional structures/substrates
KR960703723A (ko) 1993-07-14 1996-08-31 죠지 에이. 리 열 전도성 상사 계면 물질(Conformal Thermally Conductive Interface Material)
EP0658416B1 (de) 1993-11-23 2001-02-07 Dyconex Patente Ag Verfahren zur Strukturierung von Polymerfolien
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5646373A (en) 1994-09-02 1997-07-08 Caterpillar Inc. Apparatus for improving the power dissipation of a semiconductor device
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US6016598A (en) 1995-02-13 2000-01-25 Akzo Nobel N.V. Method of manufacturing a multilayer printed wire board
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
DE19541096A1 (de) 1995-11-05 1997-05-07 Moderne Maschinen Apparate Wer Laminatmaterial für Leiterplatten sowie Verfahren zu seiner Herstellung
DE59702929D1 (de) 1996-07-31 2001-02-22 Dyconex Patente Zug Verfahren zur herstellung von verbindungsleitern
JPH10107391A (ja) 1996-09-30 1998-04-24 O K Print:Kk 配線基板および配線基板用基材
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6613313B2 (en) 1997-11-28 2003-09-02 Fuji Photo Film Co., Ltd. Aniline compound-containing hair dye composition and method of dyeing hair
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6400576B1 (en) 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6711812B1 (en) 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US6340796B1 (en) * 1999-06-02 2002-01-22 Northrop Grumman Corporation Printed wiring board structure with integral metal matrix composite core
US6207904B1 (en) 1999-06-02 2001-03-27 Northrop Grumman Corporation Printed wiring board structure having continuous graphite fibers
US6342454B1 (en) 1999-11-16 2002-01-29 International Business Machines Corporation Electronic devices with dielectric compositions and method for their manufacture
JP2001237512A (ja) 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6920624B2 (en) 2002-01-17 2005-07-19 Seagate Technology, Llc Methodology of creating an object database from a Gerber file
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
EP1543453A4 (en) 2002-08-08 2006-11-15 Frys Metals Inc Dba Alpha Metals Inc SYSTEM AND METHOD FOR MODIFYING ELECTRONIC DRAWING DATA
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
KR100455890B1 (ko) 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US6794748B1 (en) 2003-04-22 2004-09-21 Intel Corporation Substrate-less microelectronic package
JP2004355203A (ja) 2003-05-28 2004-12-16 Nec Corp データの更新・履歴・集計管理方式
WO2005029934A1 (ja) * 2003-09-19 2005-03-31 Fujitsu Limited プリント基板およびその製造方法
WO2005032227A1 (ja) 2003-09-29 2005-04-07 Ibiden Co., Ltd. プリント配線板用層間絶縁層、プリント配線板およびその製造方法
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
JP4316483B2 (ja) 2004-12-08 2009-08-19 ユーアイ電子株式会社 プリント基板の製造方法及びプリント基板
WO2008008552A2 (en) 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
US20100085713A1 (en) 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
US20100128439A1 (en) 2008-11-24 2010-05-27 General Electric Company Thermal management system with graphene-based thermal interface material
KR101193311B1 (ko) 2010-09-29 2012-10-19 삼성전기주식회사 고분자 수지 조성물 및 이를 이용하여 제조된 절연 필름, 그리고 상기 절연 필름의 제조 방법
US20120193785A1 (en) 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
KR101292643B1 (ko) 2011-10-26 2013-08-02 성균관대학교산학협력단 그래핀을 포함하는 전자파 감쇄 및 방열용 필름 및 이를 포함하는 전자기 소자
KR20140013492A (ko) 2012-07-24 2014-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20150045043A (ko) 2013-10-17 2015-04-28 한국전자통신연구원 그래핀 전극의 형성방법 및 이를 포함하는 커패시터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269538A (zh) * 1999-04-07 2000-10-11 国际商业机器公司 低cte的电源和地层
US20030136577A1 (en) * 2002-01-24 2003-07-24 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device

Also Published As

Publication number Publication date
WO2008008552A2 (en) 2008-01-17
US8203080B2 (en) 2012-06-19
CN101507058A (zh) 2009-08-12
US20120241202A1 (en) 2012-09-27
CN103298243A (zh) 2013-09-11
US20080011507A1 (en) 2008-01-17
CN103298243B (zh) 2016-05-11
CN101507058B (zh) 2013-05-01
TW200913810A (en) 2009-03-16
JP2009544153A (ja) 2009-12-10
WO2008008552A3 (en) 2009-01-08
US9408314B2 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
TWI407850B (zh) 具有一作為部份電路之核心層的積層式印刷佈線板基材
US7002080B2 (en) Multilayer wiring board
US6869665B2 (en) Wiring board with core layer containing inorganic filler
US7301105B2 (en) Printed wiring boards possessing regions with different coefficients of thermal expansion
US7682972B2 (en) Advanced multilayer coreless support structures and method for their fabrication
US7730613B2 (en) Processes for manufacturing printed wiring boards
JP3905325B2 (ja) 多層プリント配線板
US7602062B1 (en) Package substrate with dual material build-up layers
KR101505743B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP2020017639A (ja) 配線基板
JP4521223B2 (ja) プリント配線板
JP5584986B2 (ja) インターポーザ
JP2020057767A (ja) プリント配線基板
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
TWI423752B (zh) 多層無芯支撐結構的製作方法
JP5445007B2 (ja) 回路基板及びその製造方法
TW201414373A (zh) 具有一作爲部份電路之核心層的積層式印刷佈線板基材
JP2003218287A (ja) 半導体素子搭載用基板及び半導体装置
JP2017011215A (ja) インターポーザ及びそれを用いた電子装置
JP4276227B2 (ja) 多層プリント配線板
JP2009224731A (ja) 多層樹脂配線基板