KR102538908B1 - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR102538908B1 KR102538908B1 KR1020150136825A KR20150136825A KR102538908B1 KR 102538908 B1 KR102538908 B1 KR 102538908B1 KR 1020150136825 A KR1020150136825 A KR 1020150136825A KR 20150136825 A KR20150136825 A KR 20150136825A KR 102538908 B1 KR102538908 B1 KR 102538908B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- core layer
- printed circuit
- circuit board
- heat dissipation
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명의 일 실시예에 따른 인쇄회로기판은, 코어층, 상기 코어층 상에 적층되는 금속층 및 상기 코어층에 두께 방향으로 관통하여 형성되는 방열부재를 포함한다.
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
기술의 발전에 따라 전자 기기는 소형화 및 경량화를 추구하고 있으며, 이에 따라 정해진 인쇄회로기판 면적에 탑재되는 전자 부품들의 수는 증가하고 있으며 배선의 폭, 배선간 거리 또한 줄어들고 있다.
전자 부품들의 수가 증가함에 따라 발열 문제가 발생하므로, 방열 특성이 향상된 인쇄회로기판의 개발이 계속되고 있다.
본 발명의 목적은 방열특성이 향상된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 인쇄회로기판은, 코어층, 상기 코어층 상에 적층되는 금속층 및 상기 코어층에 두께 방향으로 관통하여 형성되는 방열부재를 포함한다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법은, 코어층에 상기 코어층을 관통하는 개구부를 형성하는 단계, 상기 개구부 내에 방열부재를 형성하는 단계 및 상기 코어층 상에 금속층을 형성하는 단계를 포함한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 열 흐름을 나타낸 도면.
도 3 내지 도 13은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 열 흐름을 나타낸 도면.
도 3 내지 도 13은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 열 흐름을 나타낸 도면이다.
도 1 내지 도 2를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 코어층(110), 금속층(120), 방열부재(130)를 포함하고, 금속층(120)은 코어층(110) 상에 적층되고, 방열부재(130)는 상기 코어층(110)을 두께 방향으로 관통하도록 형성된다.
코어층(110)은 수지재일 수 있다. 코어층(110)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있다. 특히 폴리이미드는 연성이 높은 물질로서 핸들링이 용이하며, 유닛 기판 별로 절단(sawing) 시 코어층(110)에서의 크랙 발생 확률이 낮아진다.
또한 코어층(110)은 상기 수지에 보강재를 더 포함할 수 있다. 상기 보강재는 예를 들어, 패브릭(fabric) 보강재, 무기 필러 등 일 수 있다. 상기 패브릭(fabric) 보강재는 유리 섬유일 수 있으며, 유리 섬유가 수지에 함침되어 프리프레그(PPG)로 형성될 수 있다.
금속층(120)은 코어층(110) 상에 적층되어 방열 특성을 향상시키고, 강성을 증대시킬 수 있다. 금속층(120)은 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 하프늄(Hf), 아연(Zn), 텅스텐(W), 몰리브덴(Mo) 등을 포함할 수 있다. 또한, 금속층(120)은 인바(Invar), 코바(Kovar)와 같은 합금일 수 있다.
금속층(120)은 코어층(110)의 상하면에 모두 적층될 수 있다. 금속층(120)은 시트(sheet) 형태로 제작되어 코어층(110) 상에 라미네이트될 수 있다.
또한, 금속층(120)은 두 개의 층으로 이루어질 수 있다. 예를 들어, 금속층(120)은 구리층과 인바층으로 이루어질 수 있으며, 코어층(110) 상에 인바층이 적층되고, 인바층 상에 구리층이 적층될 수 있다. 이 경우, 구리층은 방열 특성을 향상시키고, 인바층은 강성을 향상시켜 휨(워피지) 문제를 해결할 수 있다.
또한 인바층은 200℃이하의 온도에서는 물리적 특성의 변화가 미미하기 때문에 고온의 조건에서 인쇄회로기판의 휨 문제를 개선하는데 효과적이다.
금속층(120)은 방열 효과 및 휨 개선 효과를 개선함과 동시에 전체 인쇄회로기판을 필요 이상으로 두껍게 하지 않을 정도의 두께로 구비해야 하고, 구체적으로는 20㎛~100㎛ 두께로 구비하는 것이 바람직하다.
코어층(110)과 금속층(120) 사이에는 접착층(111, 112)이 개재될 수 있다.
접착층(111, 112)은 테이프 형태일 수 있고, 접착제가 도포된 후 경화된 것일 수 있다. 접착층(111, 112)의 재질로는 BT 수지 조성물 또는 에폭시계 수지 조성물을 채용할 수 있다. 구체적으로, BT 수지 조성물은 BT(Bismaleimide-Triazine), BMI(Bismaleimide)-에폭시, CSR(Core Shell Rubber), 아미노기 함유 에폭시 및 에폭시를 배합하여 형성된다. 한편, 에폭시계 수지 조성물은 아미노기 함유 에폭시, 카르복실기 함유 에폭시, CSR(Core Shell Rubber) 및 에폭시를 배합하여 형성된다.
한편, 접착층(111, 112)은 코어층(110)과의 접착력 강화를 위하여 코어층(110)의 재질과 동일한 재질로 형성될 수 있다. 접착층(111, 112)은 코어층(110)과 계면을 형성할 수 있고, 접착층(111, 112)과 코어층(110)이 동일한 재질로 형성되는 경우, 서로 융합되어 그 사이에 계면이 형성되지 않을 수도 있다.
또한, 접착층(111, 112)은 접착 신뢰성 최대화를 위해, 2㎛~20㎛의 두께를 가질 수 있다.
방열부재(130)는 코어층(110)에 삽입되어 인쇄회로기판의 두께 방향으로의 방열 특성을 향상시킨다. 방열부재(130)는 코어층(110)을 코어층(110)의 일면에서 타면까지 관통할 수 있다. 이 경우, 방열부재(130)의 단부는 금속층(120)과 접촉된다. 방열부재(130)와 금속층(120)이 접촉됨으로써 금속층(120)-방열부재(130)-금속층(120) 순의 열 전달이 가능해진다.
방열부재(130)는 복수로 이루어져, 코어층(110) 전면에 형성되되, 서로 이격되게 배치될 수 있다. 한편, 방열부재(130)는 기둥 형상일 수 있다. 예를 들어, 방열부재(130)는 사각 기둥 형상일 수 있다. 방열부재(130)는 코어층(110)과 수직을 이룰 수 있다.
방열부재(130)는 방열 특성이 우수한 물질로서, 금속 또는 비금속일 수 있고, 비금속으로서는 알루미나 또는 카본이 사용될 수 있다.
도 2에 도시된 바와 같이, 전자부품(C)은 솔더볼(SB)을 매개로 하여 인쇄회로기판의 일면에 실장되고, 몰딩재(M)로 몰딩된다. 방열부재(130)는 인쇄회로기판의 일면에 실장된 전자부품(C)으로부터 발생하는 열을 인쇄회로기판의 타면 측으로 전달할 수 있다. 즉, 방열부재(130)는 인쇄회로기판에 대해 수직 방향으로 열을 전달하는 기능을 한다. 한편, 금속층(120)은 인쇄회로기판에 대해 수평 방향으로 열을 전달한다.
만약, 방열부재(130)가 없다면, 코어층(110)에 의하여 열 전달이 이루어지지 않게 되므로, 방열 특성이 미약해진다. 그러나, 방열부재(130)가 코어층(110)에 존재함으로써, 코어층(110)의 일면에서 타면으로의 열 전달이 가능해지고, 방열 특성이 향상된다.
본 발명의 일 실시예에 따른 인쇄회로기판은 관통비아(140)를 더 포함할 수 있다.
관통비아(140)는 코어층(110) 및 금속층(120)을 모두 인쇄회로기판의 두께 방향으로 관통하는 비아이다. 관통비아(140)는 코어층(110) 및 금속층(120)을 모두 관통하는 비아홀(VH)이 먼저 형성된 후에, 비아홀(VH)이 전도성 물질로 충진되어 형성될 수 있다.
비아홀(VH)은 제1 홀(141)과 제2 홀(142)로 이루어질 수 있다. 즉, 금속층(120)에 먼저 제1 홀(141)이 형성되고, 코어층(110)에 제2 홀(142)이 형성되며, 제2 홀(142)은 제1 홀(141)에 대응됨으로써 비아홀(VH)이 형성될 수 있다.
금속층(120)의 제1 홀(141)은 에칭 공정으로 형성될 수 있고, 코어층(110)의 제2 홀(142)은 레이저 드릴 등으로 형성될 수 있다. 특히, 제1 홀(141)의 에칭은 염화철을 에칭액으로 하는 공정일 수 있다.
관통비아(140)는 서로 다른 층에 형성된 회로를 전기적으로 연결시켜주며, 전자부품(C)과 메인보드 사이의 신호를 전달한다.
관통비아(140)는 전도성이기 때문에 금속층(120)과 절연될 필요가 있다. 따라서, 관통비아(140)와 금속층(120) 사이에 절연재(150)가 형성된다. 또한, 절연재(150)는 금속층(120) 상에도 형성될 수 있다. 금속층(120) 상에 형성되는 절연재(150)는 금속층(120)과 그 위에 형성되는 회로(160)를 서로 절연시킨다.
절연재(150)는 코어층(110)과 관통비아(140) 사이에는 형성되지 않고, 관통비아(140)와 금속층(120) 사이 그리고 금속층(120) 상면에 형성될 수 있다.
한편, 도 1에 도시된 바와 같이, 절연재(150)는 코어층(110) 부분까지 형성될 수 있으며, 이 경우, 비아홀(VH) 내벽 전체에 절연재(150)가 형성될 수 있다. 즉, 절연재(150)는 금속층(120) 상과 비아홀(VH) 내벽 전체에 일체로 형성될 수 있다.
절연재(150)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있다. 절연재(150)의 두께는 코어층(110)의 두께보다 작을 수 있다.
관통비아(140) 상에는 패드가 형성되고, 금속층(120) 상에는 회로(160)가 형성될 수 있다. 상술한 바와 같이, 금속층(120)과 회로(160) 사이에는 절연재(150)가 개재될 수 있다.
금속층(120) 상에는 빌드업층(170)이 형성될 수 있다. 빌드업층(170)은 절연층과 회로패턴을 포함한다. 절연층은 금속층(120) 상에 형성된 회로(160)를 커버하도록 금속층(120) 상에 적층되고, 회로패턴은 절연층에 형성되는 회로(171), 서로 다른 층에 형성된 회로(160, 171)를 연결하는 비아(172)를 포함한다.
한편, 빌드업층(170)에는 방열비아가 형성될 수 있다. 방열비아는 금속층(120)과 직접 접촉된다. 즉, 방열비아는 절연층(150)을 관통하여 금속층(120)에 접촉되도록 형성된다. 방열비아는 회로(171)와 전기적으로 연결될 수 있고, 전자부품(C)에서 발생하는 열은 방열비아를 통하여 금속층(120)으로 전달될 수 있다.
또한, 빌드업층(170)의 최외곽에 위치하는 절연층은 솔더레지스트(173)일 수 있다. 솔더레지스트(173)는 최외곽층에 형성된 회로(171)를 보호하는 한편, 회로(171) 일부를 노출시켜 전자부품 등과 같은 외부장치와 접속될 수 있도록 한다.
인쇄회로기판 제조방법
도 3 내지 도 13는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 공정도이다.
도 3 내지 도 13를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 코어층(110)을 준비하는 단계, 코어층(110)에 개구부(113)를 형성하는 단계, 개구부(113) 내에 방열부재(130)를 형성하는 단계, 코어층(110) 상에 금속층(120)을 형성하는 단계를 포함할 수 있다.
개구부(113)는 코어층(110)을 관통할 수 있고, 코어층(110)의 일면에서 타면까지 관통할 수 있다. 개구부(113)는 복수로 형성될 수 있으며, 코어층(110) 전면(全面)에 대해 형성되되, 복수의 개구부(113)는 서로 이격되게 배치될 수 있다.
개구부(113)를 형성하는 단계는, 코어층(110)의 일면에 제1 접착층(111)을 형성하는 단계 및 코어층(110)의 개구부(113)를 패터닝하는 단계를 포함할 수 있다.
코어층(110)의 일면에 제1 접착층(111)을 형성하는 단계에서, 제1 접착층(111)은 상술한 접착층과 동일하다. 제1 접착층(111)은 코어층(110)을 지지하며, 개구부(113)가 코어층(110)의 일면부터 타면까지 관통하는 경우, 방열부재(130)가 제1 접착층(111) 상에 안착될 수 있도록 한다.
도 4를 참조하면, 개구부(113)를 패터닝하는 단계는 코어층(110) 상에 포토 레지스트(R)를 형성하고, 포토 레지스트(R)를 패터닝하고, 패터닝된 포토 레지스트(R)에 대응하여 개구부(113)를 형성하는 단계이다. 포토 레지스트(R) 패터닝은 포토 리소 공정으로 이루어질 수 있다.
개구부(113) 패터닝 후에는 포토 레지스트(R)가 제거될 수 있다. 다만, 코어층(110)이 감광성 절연물질(PID)로 이루어지는 경우에는 포토 레지스트(R)가 없이도 코어층(110)이 포토 리소 공정으로 직접 패터닝될 수 있다.
도 5를 참조하면, 방열부재(130)를 형성하는 단계는, 코어층(110)의 개구부(113) 내에 방열부재(130)를 삽입 또는 충진하는 단계로, 방열부재(130)가 고체인 경우에는 개구부(113) 내에 삽입될 수 있고, 방열부재(130)가 유동성을 가지는 물질인 경우에는 개구부(113) 내에 충진될 수 있다.
예를 들어, 방열부재(130)가 고체 금속인 경우 개구부(113) 크기에 맞추어 성형된 후에 개구부(113) 내에 삽입될 수 있다. 또한, 방열부재(130)가 전도성 페이스트인 경우에는 스크린 인쇄 방법을 이용하여 개구부(113) 내를 충진할 수 있다. 즉, 개구부(113)에 대응하는 구멍이 있는 마스크를 이용하여 개구부(113) 내에 선택적으로 방열부재(130)를 충진할 수 있다.
방열부재(130)는 개구부(113)의 깊이보다 더 높은 높이로 충진된 후에, 개구부(113)의 깊이와 동일해지도록 상부 일부가 제거될 수 있다.
도 6을 참조하면, 방열부재(130)가 개구부(113) 내에 형성된 후에, 제2 접착층(112)이 코어층(110) 타면에 적층될 수 있다. 제1 접착층(111)과 제2 접착층(112)에 의하여 방열부재(130)는 개구부(113) 내에 안정적으로 형성될 수 있다.
도 7을 참조하면, 금속층(120)은 코어층(110) 상에 형성되고, 금속층(120)은 두 개의 층으로 이루어질 수 있다. 이에 대한 설명은 상술한 바와 같다.
도 8 및 도 9을 참조하면, 비아홀(VH)은 금속층(120)과 코어층(110)을 모두 관통하여 형성된다. 도 8에 도시된 바와 같이, 제1 홀(141)은 금속층(120)이 제거되어 형성된다. 도 9에 도시된 바와 같이 제2 홀(142)은 코어층(110)이 제거되어 형성된다. 제1 홀(141)과 제2 홀(142)은 서로 대응되며 하나의 비아홀(VH)을 이룬다. 제1 홀(141)은 염화철 에칭, 제2 홀(142)은 레이저 드릴로 형성될 수 있다.
비아홀(VH)이 형성될 때, 유닛 기판 간 경계부 상의 금속층도 함께 제거될 수 있다. 최종 공정에서는 유닛 기판 간 경계부 상의 코어층이 제거됨으로써 유닛 기판 별로 분리될 수 있는데, 유닛 기판 간 분리가 용이하도록, 경계부 상의 금속층을 미리 제거할 수 있다.
또한, 비아홀(VH)과 금속층(120) 사이에는 절연재(150)가 형성된다. 한편, 절연재(150)는 금속층(120) 상에도 형성될 수 있다.
상술한 것과 달리, 절연재(150)는 제1 홀(141)이 형성된 후에, 제2 홀(142)이 형성되기 전에 형성될 수 있다. 이 경우, 도 8에 도시된 바와 같이, 제1 홀(141)이 형성된 상태에서, 도 9로 진행되지 않고, 제2 홀(142) 형성 전에 절연재(150)가 형성된다. 절연재(150)는 제1 홀(141) 내부와 금속층(120) 상에 형성될 수 있다.
절연재(150)가 형성된 후에 제2 홀(142)이 형성되므로, 최종제품에서 절연재(150)는 코어층(110)의 측면에 형성되지 않는다.
도 10 및 도 11에 도시된 바와 같이, 회로(160)는 금속층(120) 상에 형성되며, 관통비아(140)와 동일한 공정에서 형성될 수 있다.
회로(160)는 Additive, Subtractive, Semi-Additive 등의 방법으로 형성될 수 있으나, 이러한 방법으로 제한되는 것은 아니다. 회로(160)는 구리 등의 금속으로 형성될 수 있다.
회로(160)가 도금될 때, 비아홀(VH)도 필 도금되어 관통비아(140)가 형성된다.
도 12를 참조하면, 금속층(120) 상에 빌드업층(170)이 형성될 수 있고, 금속층(120)과 빌드업층(170) 사이에는 절연재(150)가 개재될 수 있음은 상술한 바와 같다.
도 13을 참조하면, 빌드업층(170)의 최외곽층은 솔더레지스트(173)로서 최외곽 회로(171)를 보호하는 한편, 회로(171) 일부를 노출시킨다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 코어층
111: 제1 접착층
112: 제2 접착층
113: 개구부
120: 금속층
130: 방열부재
140: 관통비아
141: 제1 홀
142: 제2 홀
150: 절연재
160: 회로
170: 빌드업층
171: 회로
172: 비아
173: 솔더레지스트
174: 방열비아
C: 전자부품
M: 몰딩재
VH: 비아홀
R: 포토 레지스트
111: 제1 접착층
112: 제2 접착층
113: 개구부
120: 금속층
130: 방열부재
140: 관통비아
141: 제1 홀
142: 제2 홀
150: 절연재
160: 회로
170: 빌드업층
171: 회로
172: 비아
173: 솔더레지스트
174: 방열비아
C: 전자부품
M: 몰딩재
VH: 비아홀
R: 포토 레지스트
Claims (16)
- 수지재를 포함하는 코어층;
상기 코어층의 일면 및 타면 상에 각각 적층되는 제1 및 제2금속층;
상기 코어층을 두께 방향으로 관통하되 상기 제1 및 제2 금속층은 관통하지 않도록 형성되는 방열부재; 및
상기 코어층과 상기 제1 및 제2금속층을 두께 방향으로 관통하는 관통비아; 를 포함하며,
상기 제1 및 제2금속층은 각각 상기 코어층 상에 적층되는 인바층 및 상기 인바층 상에 적층되는 구리층을 포함하며,
상기 관통비아는 단면 상에서 상기 방열부재 보다 두께 및 폭이 더 큰 인쇄회로기판.
- 삭제
- 삭제
- 제1항에 있어서,
상기 관통비아와 상기 제1 및 제2금속층 사이에 절연재가 형성되는 인쇄회로기판.
- 제1항에 있어서,
상기 제1 및 제2금속층 상에 적층되는 절연재를 더 포함하는 인쇄회로기판.
- 제5항에 있어서,
상기 절연재 상에 형성되는 빌드업층을 더 포함하는 인쇄회로기판.
- 제1항에 있어서,
상기 방열부재는 금속 재질로 형성되는 인쇄회로기판.
- 제1항에 있어서,
상기 방열부재는 알루미나 또는 카본 중 적어도 하나를 포함하는 재질로 형성되는 인쇄회로기판.
- 제1항에 있어서,
상기 방열부재는 상기 제1 및 제2금속층과 접촉되는 인쇄회로기판.
- 제1항에 있어서,
상기 코어층과 상기 제1 및 제2금속층 사이에 개재되는 접착층을 더 포함하는 인쇄회로기판.
- 수지재를 포함하는 코어층에 상기 코어층을 관통하는 개구부를 형성하는 단계;
상기 개구부 내에 방열부재를 형성하는 단계;
상기 코어층의 일면 및 타면 상에 각각 제1 및 제2금속층을 형성하는 단계; 및
상기 코어층 및 상기 제1 및 제2금속층을 관통하는 관통비아를 형성하는 단계; 를 포함하며,
상기 제1 및 제2금속층을 형성하는 단계는 각각 상기 코어층 상에 인바층을 적층하는 단계 및 상기 인바층 상에 구리층을 적층하는 단계를 포함하며,
상기 관통비아는 단면 상에서 상기 방열부재 보다 두께 및 폭이 더 크게 형성되는 인쇄회로기판 제조방법.
- 제11항에 있어서,
상기 개구부를 형성하는 단계는
상기 코어층의 일면에 제1 접착층을 형성하는 단계; 및
상기 코어층의 개구부를 패터닝하는 단계를 포함하는 인쇄회로기판 제조방법.
- 제12항에 있어서,
상기 방열부재를 형성하는 단계 이후에,
상기 코어층의 타면에 제2 접착층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
- 삭제
- 제11항에 있어서,
상기 관통비아를 형성하는 단계는,
관통홀을 형성하는 단계;
상기 관통홀의 내측벽에 절연재를 형성하는 단계; 및
상기 관통홀을 충진하는 단계를 포함하는 인쇄회로기판 제조방법.
- 제11항에 있어서,
상기 제1 및 제2금속층 상에 절연재를 적층하는 단계를 더 포함하는 인쇄회로기판 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150136825A KR102538908B1 (ko) | 2015-09-25 | 2015-09-25 | 인쇄회로기판 및 그 제조방법 |
US15/215,849 US20170094773A1 (en) | 2015-09-25 | 2016-07-21 | Printed circuit board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150136825A KR102538908B1 (ko) | 2015-09-25 | 2015-09-25 | 인쇄회로기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170037348A KR20170037348A (ko) | 2017-04-04 |
KR102538908B1 true KR102538908B1 (ko) | 2023-06-01 |
Family
ID=58407704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150136825A KR102538908B1 (ko) | 2015-09-25 | 2015-09-25 | 인쇄회로기판 및 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170094773A1 (ko) |
KR (1) | KR102538908B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10736222B2 (en) * | 2016-06-29 | 2020-08-04 | AT&S Austria Technologies & Systemtechnik Aktiengesellschaft | Cooling component carrier material by carbon structure within dielectric shell |
KR102055139B1 (ko) * | 2017-10-17 | 2019-12-12 | 주식회사 심텍 | 메탈 코어 인쇄회로기판 및 그 제조 방법 |
KR20200056833A (ko) * | 2018-11-15 | 2020-05-25 | 삼성전기주식회사 | 인쇄회로기판 |
CN114521070B (zh) * | 2020-11-18 | 2024-04-05 | 深南电路股份有限公司 | 一种印制线路板及其制备方法 |
US11439018B2 (en) | 2020-12-29 | 2022-09-06 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
US11412618B2 (en) | 2020-12-29 | 2022-08-09 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010005545A1 (en) * | 1998-05-14 | 2001-06-28 | Daizou Andou | Circuit board and method of manufacturing the same |
US20020038908A1 (en) * | 2000-10-04 | 2002-04-04 | Yi-Chuan Ding | Thermal enhanced ball grid array package |
US20080011507A1 (en) * | 2006-07-14 | 2008-01-17 | Vasoya Kalu K | Build-up printed wiring board substrate having a core layer that is part of a circuit |
US20090244864A1 (en) * | 2008-03-25 | 2009-10-01 | Samsung Electro-Mechanics Co., Ltd. | Substrate for capacitor-embedded printed circuit board, capacitor-embedded printed circuit board and manufacturing method thereof |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4835598A (en) * | 1985-06-13 | 1989-05-30 | Matsushita Electric Works, Ltd. | Wiring board |
TW410446B (en) * | 1999-01-21 | 2000-11-01 | Siliconware Precision Industries Co Ltd | BGA semiconductor package |
KR19990037873A (ko) | 1999-02-08 | 1999-05-25 | 구자홍 | 방열부재를구비한인쇄회로기판및그제조방법 |
US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
US6787895B1 (en) * | 2001-12-07 | 2004-09-07 | Skyworks Solutions, Inc. | Leadless chip carrier for reduced thermal resistance |
US20050285253A1 (en) * | 2004-06-24 | 2005-12-29 | Kumamoto Takashi | Forming buried via hole substrates |
US7405474B1 (en) * | 2004-10-12 | 2008-07-29 | Cypress Semiconductor Corporation | Low cost thermally enhanced semiconductor package |
JP4316483B2 (ja) * | 2004-12-08 | 2009-08-19 | ユーアイ電子株式会社 | プリント基板の製造方法及びプリント基板 |
JP5142119B2 (ja) * | 2006-09-20 | 2013-02-13 | 住友電装株式会社 | 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造 |
KR101062326B1 (ko) * | 2009-11-27 | 2011-09-05 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8304657B2 (en) * | 2010-03-25 | 2012-11-06 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
US8530755B2 (en) * | 2010-03-31 | 2013-09-10 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8772646B2 (en) * | 2011-03-29 | 2014-07-08 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
KR101353184B1 (ko) * | 2011-11-22 | 2014-01-17 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
-
2015
- 2015-09-25 KR KR1020150136825A patent/KR102538908B1/ko active IP Right Grant
-
2016
- 2016-07-21 US US15/215,849 patent/US20170094773A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010005545A1 (en) * | 1998-05-14 | 2001-06-28 | Daizou Andou | Circuit board and method of manufacturing the same |
US20020038908A1 (en) * | 2000-10-04 | 2002-04-04 | Yi-Chuan Ding | Thermal enhanced ball grid array package |
US20080011507A1 (en) * | 2006-07-14 | 2008-01-17 | Vasoya Kalu K | Build-up printed wiring board substrate having a core layer that is part of a circuit |
US20090244864A1 (en) * | 2008-03-25 | 2009-10-01 | Samsung Electro-Mechanics Co., Ltd. | Substrate for capacitor-embedded printed circuit board, capacitor-embedded printed circuit board and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20170037348A (ko) | 2017-04-04 |
US20170094773A1 (en) | 2017-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102538908B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5826532B2 (ja) | 半導体装置及びその製造方法 | |
KR102425753B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지 | |
KR102472945B1 (ko) | 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
KR101601815B1 (ko) | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 | |
KR20100065691A (ko) | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 | |
TWI543676B (zh) | 印刷電路板及其製造方法 | |
KR20080076241A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
KR101055586B1 (ko) | 금속범프를 갖는 인쇄회로기판의 제조방법 | |
US20150144384A1 (en) | Packaging substrate and fabrication method thereof | |
US20160021744A1 (en) | Printed circuit board and method of manufacturing the same | |
US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
JP6714897B2 (ja) | プリント回路基板及びその製造方法 | |
US20150195902A1 (en) | Printed circuit board and method of manufacturing the same | |
US20150083480A1 (en) | Interposer board and method of manufacturing the same | |
TWI691243B (zh) | 印刷電路板的製造方法 | |
JP6725099B2 (ja) | プリント回路基板及びその製造方法 | |
KR20100125082A (ko) | 메탈코어 인쇄회로기판 | |
KR102597172B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
KR102494340B1 (ko) | 인쇄회로기판 | |
KR20170048869A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
KR20070007406A (ko) | 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법 | |
JP6523039B2 (ja) | プリント配線板及びその製造方法 | |
JP2015070169A (ja) | 配線基板および配線基板製造方法 | |
KR101108816B1 (ko) | 다층 인쇄회로기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) |