JP2009224731A

JP2009224731A - 多層樹脂配線基板

Info

Publication number: JP2009224731A
Application number: JP2008070489A
Authority: JP
Inventors: Kazuhiro Suzuki; 一広鈴木
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2008-03-18
Filing date: 2008-03-18
Publication date: 2009-10-01
Anticipated expiration: 2028-03-18
Also published as: JP5060998B2

Abstract

【課題】ダイエリア直下の位置にあるスタックドビア構造体におけるクラック発生を確実に回避できるため、接続信頼性に優れた多層樹脂配線基板を提供すること。
【解決手段】この多層樹脂配線基板１１はビルドアップ層１５内にスタックドビア構造体８２，８３を有する。電子部品搭載領域５の直下に位置するスタックドビア構造体８２，８３における内層側フィルドビア導体２３，３３，４３は、電子部品搭載領域５の中心方向にシフトしている。電子部品搭載領域５の外周部５ｂの直下に位置するスタックドビア構造体８３のシフト量Ｓ２は、電子部品搭載領域５の中央部５ａの直下に位置するスタックドビア構造体８２のシフト量Ｓ１よりも大きい。
【選択図】図３

Description

本発明は、多層樹脂配線基板に係り、特には複数あるビア導体の構造に特徴を有する多層樹脂配線基板に関するものである。

コア基材上にて積層された複数の樹脂絶縁層内にビア導体を設けた構造の多層樹脂配線基板が従来よく知られている。この種の配線基板は、例えば、ＩＣチップ（ダイ）を搭載するための半導体パッケージとして利用されている。近年、ＩＣチップは高機能化、高集積化の方向にあり、それに伴って半導体パッケージに要求される信号配線数も増加する傾向にある。例えば、ＩＣチップを半導体パッケージに対してフリップチップ接続する構造を採用したような場合、ＩＣチップの直下でパッケージ内の配線高密度化を回避することは困難である。そこで、複数の樹脂絶縁層内に各々設けたフィルドビア導体をパッケージ厚さ方向に沿って同軸上に積み重ねた構造（いわゆるスタックドビア構造体）を、信号配線に割り当てることが有利であると考えられている。なお、このような構造を有する多層樹脂配線基板は従来すでに提案されている（例えば、特許文献１参照）。
特開２００５−５６７３号公報（図３等）

ところが、半導体パッケージとして利用されるこの種の多層樹脂配線基板と、シリコン等の無機材料からなるＩＣチップとは、基本的に構成材料が異なっている。このため、両者間の熱膨張係数のミスマッチに起因して、両者間に作用する熱応力が特にＩＣチップ搭載領域（ダイエリア）の直下において大きくなる。また、多層樹脂配線基板の構成部材について考えてみても、絶縁層やコア基材等を形成している樹脂材料と、配線パターンやビア導体を形成している金属材料とでは熱膨張係数が異なっている。そのため、同様に熱膨張係数のミスマッチに起因して、異種材料間に作用する熱応力が大きくなる。

以上のことから、この種の多層樹脂配線基板では、とりわけダイエリア直下のスタックドビア構造体に大きな熱応力が集中し、フィルドビア導体同士の接続部分等にクラックが発生しやすくなる。よって、この場合には接続信頼性が低下するという問題があった。

なお、スタックドビア構造体に対する応力緩和を意図した構造例として、スタックドビア構造体における複数のフィルドビア導体のうちの少なくとも１つをパッケージの面方向に沿ってシフトさせたものが、従来提案されている。シフトの方向としては、配線パターンをファンアウトさせる都合上、ダイエリア中心から離間する方向とされることが多い。しかしながら、このような構造を採用した場合、かえってスタックドビア構造体に大きな熱応力が集中してしまうことがあり、クラック発生を確実に回避するには至っていなかった。

また、ダイエリア直下の位置には比較的大きな熱応力が作用するとは言うものの、エリア内の各所にて必ずしも熱応力が均一に作用するわけではなく、このことを十分に考慮してクラック発生回避対策を講じる必要があった。

本発明は上記の課題に鑑みてなされたものであり、その目的は、ダイエリア直下の位置にあるスタックドビア構造体におけるクラック発生を確実に回避できるため、接続信頼性に優れた多層樹脂配線基板を提供することにある。

上記課題を解決するための手段（手段１）としては、主面を有するコア基材と、前記主面上に積層配置された複数の樹脂絶縁層と、前記複数の樹脂絶縁層に設けられ、複数段積み重ねて配置された複数のフィルドビア導体とを備え、前記複数の樹脂絶縁層及び前記複数のフィルドビア導体によりビルドアップ層が構成され、前記ビルドアップ層の表層部に電子部品搭載領域が設定され、前記複数のフィルドビア導体によって前記ビルドアップ層内にスタックドビア構造体が構成されている多層樹脂配線基板であって、前記電子部品搭載領域の直下に位置する前記スタックドビア構造体を構成している前記複数のフィルドビア導体のうち、前記コア基材側に位置する２以上の内層側フィルドビア導体が、前記電子部品搭載領域の中心方向にシフトし、前記電子部品搭載領域の外周部の直下に位置する前記スタックドビア構造体のシフト量が、前記電子部品搭載領域の中央部の直下に位置する前記スタックドビア構造体のシフト量よりも大きいことを特徴とする多層樹脂配線基板がある。

従って、手段１に記載の発明においては、電子部品搭載領域の直下の位置における熱応力の作用状況に鑑みて、２以上の内層側フィルドビア導体を従来とは逆方向に、即ち電子部品搭載領域の中心方向にシフトして配置している。また、２以上の内層側フィルドビア導体を上記方向にシフトして配置するにあたり、位置による熱応力の大きさの違いを十分に考慮している。即ち、当該領域直下の位置には比較的大きな熱応力が作用するとは言うものの、当該領域の外周部にいくほど増大する傾向にあるため、シフト量を当該領域の中心部直下で相対的に小さく、外周部直下で相対的に大きくしている。よって、当該領域の全域にわたり確実に応力集中が回避され、スタックドビア構造体におけるクラック発生が確実に回避され、接続信頼性に優れた多層樹脂配線基板を実現することができる。

多層樹脂配線基板を構成するコア基材は主面を有する板状部材であって、より具体的にいうと、主面及び裏面を有する略矩形状の板状部材である。コア基材としては、例えば、樹脂基材、セラミック基材、金属基材などが挙げられる。これらのコア基材は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。

樹脂基材としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる基材が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基材を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基材等を使用してもよい。セラミック基材としては、例えば、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる基材等がある。前記金属基材としては、例えば、銅板や銅合金板、銅以外の金属単体や合金からなる基材などが挙げられる。なお、前記コア基材には主面及び裏面を貫通する複数のめっきスルーホールなどが形成されていてもよく、それら複数のめっきスルーホール内には充填材が充填されていてもよい。

多層樹脂配線基板を構成するコア基材は、４層以上積層して配置された複数の樹脂絶縁層を主面上に、または主面上及び裏面上に備えている。樹脂絶縁層は例えば熱硬化性を有する樹脂を用いて形成される。熱硬化性樹脂の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等が挙げられる。これらの中でも、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）を選択することが好ましい。例えば、エポキシ樹脂としては、いわゆるＢＰ（ビスフェノール）型、ＰＮ（フェノールノボラック）型、ＣＮ（クレゾールノボラック）型のものを用いることがよい。特には、ＢＰ（ビスフェノール）型を主体とするものがよく、ＢＰＡ（ビスフェノールＡ）型やＢＰＦ（ビスフェノールＦ）型が最もよい。

各樹脂絶縁層の厚さは特に限定されないが、手段１の構造を採用する場合には例えば２０μｍ以上、さらには４０μｍ以上に設定されることがよい。その理由は、樹脂絶縁層が厚くなるほど大きな曲げ応力が加わり、フィルドビア導体同士の接続部分におけるクラックの発生という本願発明の解決課題が発生しやすくなるからである。

多層樹脂配線基板における複数の樹脂絶縁層には、１つまたは２つ以上のフィルドビア導体がそれぞれ設けられている。フィルドビア導体とは、ビア孔が銅めっき等の導電性材料によって完全に埋められた形態のビア導体のことを指し、ビア孔が導電性材料によって完全に埋められていないビア導体（いわゆるコンフォーマルビア導体）とは区別される。これらのフィルドビア導体は、複数段積み重ねて配置され、これによりビルドアップ層内にスタックドビア構造体が構成されている。この場合、フィルドビア導体の積み重ね段数は４以上、好ましくは５以上、特に好ましくは６以上である。なお、スタックドビア構造体の内端はコア基材の主面に接するように配置されていてもよいが、コア基材を貫通して設けられためっきスルーホール導体のランドや蓋めっきに接続されていてもよい。

また、多層樹脂配線基板におけるビルドアップ層には信号線用導体層、グランド用導体層、電源用導体層などが形成されており、スタックドビア構造体はこれら導体層から選ばれるものの一部を構成する。この場合、スタックドビア構造体は特に信号用導体層（信号線）の一部を構成していることが好ましい。即ち、グランド用導体層や電源用導体層は複数の経路を並列に接続することで接続信頼性の向上を図っていることが多いからである。これに対し、個々の信号線は基本的に単独の経路として存在しているため、構造的に接続信頼性の向上が図りにくく、それゆえスタックドビア構造体をその一部に設ける意義が大きいからである。

スタックドビア構造体を構成している複数のフィルドビア導体のうち、コア基材側に位置する２以上の内層側フィルドビア導体は、電子部品搭載領域の中心方向にシフトして配置される。この場合、内層側フィルドビア導体の数及び外層側フィルドビア導体の数はそれぞれ複数であればよく特に限定されないが、強いて言えば等しい数であることが好ましい。即ち、内層側フィルドビア導体の数及び外層側フィルドビア導体の数を２つずつ、３つずつ、４つずつ…、とすることがよい。内層側フィルドビア導体及び外層側フィルドビア導体を同数とすることは、異数とする場合に比べて応力緩和を図るうえで、構造上好ましいからである。言い換えると、スタックドビア構造体を構成している複数のフィルドビア導体のうち、内層側にある半数のものを同じ方向にシフトさせることがよい。なお、この場合において同じスタックドビア構造体に属する各々の内層側フィルドビア導体のシフト量は、等しいことが好ましい。

手段１においては、電子部品搭載領域の外周部の直下に位置するスタックドビア構造体のシフト量は、電子部品搭載領域の中央部の直下に位置する前記スタックドビア構造体のシフト量よりも大きく設定される。その理由は、上述したように電子部品搭載領域の外周部にいくほど熱応力が増大することから、それに伴いシフト量を大きく設定する必要があるからである。

電子部品搭載領域の外周部の直下に位置するスタックドビア構造体のシフト量は限定されず任意に設定可能であるが、例えば複数のフィルドビア導体の最大径よりも大きく設定される。従って、当該領域外周部の直下に位置するスタックドビア構造体を構成している複数のフィルドビア導体の最大径が例えば６５μｍであれば、フィルドビア導体のシフト量は６５μｍよりも大きい値に設定されることになる。当該シフト量の上限値は特にないが、上記フィルドビア導体の最大径の２倍未満であることがよい。即ち、シフト量を大きく設定しすぎても応力集中回避効果の向上は認められず、かえってビルドアップ層内のスペースの利用効率が悪化するおそれがあるからである。

電子部品搭載領域の中央部の直下に位置するスタックドビア構造体のシフト量は、特に限定されず任意に設定可能であるが、例えば当該領域外周部の直下に位置するスタックドビア構造体を構成している複数のフィルドビア導体の最大径が例えば６５μｍであれば、シフト量は６５μｍ以下の値（好ましくは５０μｍ以下）に設定される。

ビルドアップ層における複数の樹脂絶縁層の界面には、複数のビア接続ランドが配置されていてもよい。ビア接続ランドとは、複数のフィルドビア導体同士を互いに接続している導体層のことを指している。ビア接続ランドの平面視での形状は任意であるが、例えば、円形状、楕円形状、長円形状、矩形状などが好適である。

ビア接続ランドの形成用材料や形成手法は、導電性や樹脂絶縁層との密着性などを考慮して適宜選択される。ビア接続ランドの形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。また、ビア接続ランドは、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成されることができる。具体的にいうと、例えば、無電解銅めっきあるいは電解銅めっき、無電解ニッケルめっきあるいは電解ニッケルめっきなどの手法を用いることができる。なお、スパッタやＣＶＤ等の手法により金属層を形成した後にエッチングを行ったり、導電性ペースト等の印刷を行ったりすることにより、ビア接続ランドを形成することも可能である。

ここで、同じスタックドビア構造体を構成する内層側フィルドビア導体及び外層側フィルドビア導体がビア接続ランドを介して接続されている場合、内層側フィルドビア導体のシフト量は、当該ビア接続ランドの最小幅以下に設定されることがよい。即ち、上記シフト量をビア接続ランドの最小幅よりも大きく設定した場合には、パターニング時の製造誤差によりビア接続ランドからフィルドビア導体の一部が外れてしまうことも考えられ、かえって接続信頼性の低下を来たすおそれがあるからである。

手段１の多層樹脂配線基板の電子部品搭載領域には、半導体集積回路素子等に代表される電子部品がフリップチップ方式で搭載可能である。かかる電子部品を搭載した状態において、ビルドアップ層と電子部品との隙間には、フィレットを有するアンダーフィルが配設されてもよい。この場合、フィレットが存在するフィレット形成領域の直下にも、２以上の内層側フィルドビア導体が電子部品搭載領域の中心方向にシフトしたスタックドビア構造体を配置することが好ましい。その理由は、電子部品搭載領域のみならずその周囲にあるフィレット形成領域の直下にも大きな熱応力が作用し、そこでも応力集中回避対策を講じておくことが、さらなる接続信頼性の向上につながるからである。

これに対して、フィレット形成領域よりも外側の領域（便宜上、外側領域とする）の直下においては、電子部品搭載領域及びフィレット形成領域の直下に比べて、それほど大きな熱応力が発生しないことから、スタックドビア構造体の配設は必須事項ではなく任意事項となる。スタックドビア構造体を配設する場合、２以上の内層側フィルドビア導体のシフト方向は限定されないが、配線層のファンアウトを考慮して、電子部品搭載領域の中心から離間する方向にすることがよい。

以下、本発明を具体化した一実施形態のビルドアップ多層樹脂配線基板１１を図１〜図３に基づき詳細に説明する。

図１，図２等に示されるように、本実施形態の多層樹脂配線基板１１は、ＢＴ樹脂からなる厚さ６００μｍ〜８００μｍ程度かつ略矩形状のコア基材１２を備えている。図１，図２においてコア基材１２の上面（即ち主面）１３には上面側ビルドアップ層１５が形成され、コア基材１２の下面（即ち裏面）１４には下面側ビルドアップ層１６が形成されている。コア基材１２の所定箇所には、上面１３及び下面１４を連通させる直径２５０μｍのめっきスルーホール導体１７が多数形成されている。めっきスルーホール導体１７内にある空洞部には、銅フィラー入りのエポキシ樹脂からなる充填材１８が充填されている。めっきスルーホール導体１７の上下両端面には、充填材１８を塞ぐ蓋めっき層１９が銅めっきによって形成されている。蓋めっき層１９はめっきスルーホール導体１７のランドと一体になっている。本実施形態における蓋めっき層１９は、直径３００μｍ〜４００μｍ程度であって比較的広い面積を有するプレーン導体層となっている。

図２，図３に示されるように、上面側ビルドアップ層１５は、６層からなる樹脂絶縁層２１，３１，４１，５１，６１，７１と、導体層とを交互に積層した構造を有している。図面作成の便宜上、下面側のビルドアップ層１６の詳細は省略するが、基本的に上面側ビルドアップ層１５と同様の層構造を有している。以下、上面側ビルドアップ層１５のみについて詳細に説明する。

コア基材１２の上面１３には、第１層目の導体層が形成されている。第１層目の導体層の厚さは約３５μｍであって、コア基材１２に貼着された銅箔に由来する。プレーン導体層である蓋めっき層１９も、この第１層目の導体層である。

第１層目の樹脂絶縁層２１は、その厚さが２０μｍまたは３０μｍに設定されていて、無機フィラー入りのエポキシ樹脂からなる。コア基材１２の上面１３側に位置する第１層目の樹脂絶縁層２１は、第１層目の導体層を覆うようにして形成されている。

第１層目の樹脂絶縁層２１上には厚さ約１５μｍの銅からなる第２層目の導体層（第１ビア接続ランド２５）がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ３０μｍの第２層目の樹脂絶縁層３１が形成されている。

第２層目の樹脂絶縁層３１上には厚さ約１５μｍの銅からなる第３層目の導体層（第２ビア接続ランド３５）がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ３０μｍの第３層目の樹脂絶縁層４１が形成されている。

第３層目の樹脂絶縁層４１上には厚さ約１５μｍの銅からなる第４層目の導体層（第３ビア接続ランド４５）がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ３０μｍの第４層目の樹脂絶縁層５１が形成されている。

第４層目の樹脂絶縁層５１上には厚さ約１５μｍの銅からなる第５層目の導体層（第４ビア接続ランド５５）がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ３０μｍの第５層目の樹脂絶縁層６１が形成されている。

第５層目の樹脂絶縁層６１上には厚さ約１５μｍの銅からなる第６層目の導体層（第５ビア接続ランド６５）がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ３０μｍの第６層目の樹脂絶縁層７１が形成されている。

第６層目の樹脂絶縁層７１上には、厚さ約１５μｍの銅からなる複数のパッド９５（第７層目の導体層）がそれぞれ形成され、さらに第６層目の樹脂絶縁層７１上にはソルダーレジスト９１が形成されている。ソルダーレジスト９１における複数の箇所には開口部９２が設けられ、それらの開口部から複数のパッド９５がそれぞれ露出している。

パッド９５はＩＣチップ６（半導体集積回路素子）をフリップチップ方式で接続するためのパッドであって、コア基材１２の上面１３側かつ基板略中央部にて多数格子状に配置されている（図１〜図３参照）。かかるパッド９５上には、はんだバンプ４が設けられている。一方、パッド９６は、端子ピン９７を取り付けるためのパッドであって、コア基材１２の下面１４側のほぼ全域に配置されている（図１参照）。

図２，図３に示されるように、第１層目の樹脂絶縁層２１には、主として電解銅めっきによって形成された内層側フィルドビア導体２３が存在している。内層側フィルドビア導体２３は、底面が第１層目の導体層（例えば蓋めっき層１９）上に直接接続され、上面が第１ビア接続ランド２５に直接接続されている。

第２層目の樹脂絶縁層３１には、主として電解銅めっきによって形成された内層側フィルドビア導体３３が存在している。内層側フィルドビア導体３３は、底面が第１ビア接続ランド２５上に直接接続され、上面が第２ビア接続ランド３５に直接接続されている。内層側フィルドビア導体３３は、その下方にある内層側フィルドビア導体２３と同軸上に配置されている。

第３層目の樹脂絶縁層４１には、主として電解銅めっきによって形成された内層側フィルドビア導体４３が存在している。内層側フィルドビア導体４３は、底面が第２ビア接続ランド３５上に直接接続され、上面が第３ビア接続ランド４５に直接接続されている。内層側フィルドビア導体４３は、その下方にある内層側フィルドビア導体２３，３３と同軸上に配置されている。

第４層目の樹脂絶縁層５１には、主として電解銅めっきによって形成された外層側フィルドビア導体５３が存在している。外層側フィルドビア導体５３は、底面が第４ビア接続ランド４５上に直接接続され、上面が第５ビア接続ランド５５に直接接続されている。

第５層目の樹脂絶縁層６１には、主として電解銅めっきによって形成された外層側フィルドビア導体６３が存在している。外層側フィルドビア導体６３は、底面が第５ビア接続ランド５５上に直接接続され、上面が第６ビア接続ランド６５に直接接続されている。外層側フィルドビア導体６３は、その下方にある外層側フィルドビア導体５３と同軸上に配置されている。

第６層目の樹脂絶縁層７１には、主として電解銅めっきによって形成された外層側フィルドビア導体７３が存在している。外層側フィルドビア導体７３は、底面が第６ビア接続ランド６５上に直接接続され、上面がパッド９５に直接接続されている。外層側フィルドビア導体７３は、その下方にある外層側フィルドビア導体５３，６３と同軸上に配置されている。

図２，図３に示されるように、上面側ビルドアップ層１５内における各所には、スタックドビア構造体８１，８２，８３，８４，８５が存在している。本実施形態においては、いずれのスタックドビア構造体８１，８２，８３，８４，８５も、フィルドビア導体を複数段積み重ねて配置した構造を有している。

電子部品搭載領域５を中央部５ａと外周部５ｂとに区分した場合、中央部５ａの直下には、２種類のスタックドビア構造体８１，８２が存在している。スタックドビア構造体８１は、グランド用導体層または電源用導体層の一部を構成している。よって、このスタックドビア構造体８１の場合、内層側フィルドビア導体２３，３３，４３のシフト量が０μｍに設定され、内層側フィルドビア導体２３，３３，４３と外層側フィルドビア導体５３，６３，７３とが全て同一軸線上に配置されている。

それに対し、スタックドビア構造体８２，８３は、信号線（信号用導体層）の一部を構成している。よって、これらスタックドビア構造体８２，８３については、３段ある内層側フィルドビア導体２３，３３，４３が、電子部品搭載領域５の中心方向（即ち図３の左側方向）にシフトして配置されている。また、外周部５ｂの直下に位置するスタックドビア構造体８３のシフト量Ｓ２は、中央部５ａの直下に位置するスタックドビア構造体８２のシフト量Ｓ１よりも大きく設定されている。そして、本実施形態ではシフト量Ｓ２を８０μｍ〜９０μｍ程度に設定している。このＳ２の値は、フィルドビア導体２３，３３，４３の最大径Ｄ１（即ち６５μｍ）以上、かつ、ビア接続ランド４５の最小幅（９０μｍ）以下となっている。それに対し、シフト量Ｓ１については５０μｍ〜７０μｍ程度に設定している。つまり、電子部品搭載領域５の中心からの離間距離に応じてシフト量Ｓ１，Ｓ２に違いを持たせている。なお、スタックドビア構造体８２，８３は、全体としてみると２箇所で直角に屈曲したクランク状を呈している。

フィレット形成領域８の直下に位置するスタックドビア構造体８４も、信号線（信号用導体層）の一部を構成している。よって、このスタックドビア構造体８４についても、３段ある内層側フィルドビア導体２３，３３，４３が、電子部品搭載領域５の中心方向（即ち図３の左側方向）にシフトして配置されている。そのシフト量は、スタックドビア構造体８３のシフト量Ｓ２と等しくなっている。

また、本実施形態ではフィレット形成領域８よりも外側の領域の直下にもスタックドビア構造体８５が配設されているが、内層側フィルドビア導体２３，３３，４３は電子部品搭載領域５の中心から離間する方向にシフトして配置されている。

ちなみに、本実施形態の多層樹脂配線基板１１において使用した各構成部材の熱膨張係数（×１０^−６／℃）及びヤング率（ＧＰａ）は、次のとおりである。コア基材１２：熱膨張係数＝ｘｙ方向にて１３（×１０^−６／℃）かつｚ方向にて２６（×１０^−６／℃），ヤング率＝２０．２（ＧＰａ）、樹脂絶縁層２１〜６１の形成材料であるビルドアップ材：熱膨張係数＝３９（×１０^−６／℃），ヤング率＝３．５（ＧＰａ）、充填材１８：熱膨張係数＝３２（×１０^−６／℃），ヤング率＝４．７（ＧＰａ）、導体部分の形成材料である銅めっき：熱膨張係数＝１７．７（×１０^−６／℃），ヤング率＝１２．５（ＧＰａ）。

次に、上記構成の多層樹脂配線基板１１の製造手順について説明する。

まず、コア基材１２両面に銅箔を貼着した両面銅張積層板を用意する。そして、ＹＡＧレーザまたは炭酸ガスレーザを用いてレーザ孔あけ加工を行い、両面銅張積層板を貫通する貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでめっきスルーホール導体１７を形成した後、そのめっきスルーホール１７導体内に充填材１８を充填し熱硬化させる。さらに、銅めっきを行って蓋めっき層１９を形成し、さらに基材両面の銅箔のエッチングを行って第１層目の導体層をパターニングする。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。

次に、コア基材１２の上面１３及び下面１４に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、１段目の内層側フィルドビア導体２３が形成されるべき位置に盲孔を有する第１層目の樹脂絶縁層２１を形成する。次に、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、前記盲孔の内部に１段目の内層側フィルドビア導体２３を形成するとともに、第１層目の樹脂絶縁層２１上に第２層目の導体層（第１ビア接続ランド２５）を形成する。

次に、第１層目の樹脂絶縁層２１上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、２段目の内層側フィルドビア導体３３が形成されるべき位置に盲孔を有する第２層目の樹脂絶縁層３１を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部に２段目の内層側フィルドビア導体３３を形成するとともに、第２層目の樹脂絶縁層３１上に第３層目の導体層（第２ビア接続ランド３５）を形成する。

次に、第２層目の樹脂絶縁層３１上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、３段目の内層側フィルドビア導体４３が形成されるべき位置に盲孔を有する第３層目の樹脂絶縁層４１を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部に３段目の内層側フィルドビア導体４３を形成するとともに、第３層目の樹脂絶縁層４１上に第４層目の導体層（第３ビア接続ランド４５）を形成する。

次に、第３層目の樹脂絶縁層４１上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、１段目の外層側フィルドビア導体５３が形成されるべき位置に孔を有する第４層目の樹脂絶縁層５１を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記孔の内部に１段目の外層側フィルドビア導体５３を形成するとともに、第４層目の樹脂絶縁層５１上に第５層目の導体層（第５ビア接続ランド５５）を形成する。

次に、第４層目の樹脂絶縁層５１上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、２段目の外層側フィルドビア導体６３が形成されるべき位置に孔を有する第５層目の樹脂絶縁層６１を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記孔の内部に２段目の外層側フィルドビア導体６３を形成するとともに、第５層目の樹脂絶縁層６１上に第６層目の導体層（第６ビア接続ランド６５）を形成する。

次に、第５層目の樹脂絶縁層６１上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、３段目の外層側フィルドビア導体７３が形成されるべき位置に孔を有する第６層目の樹脂絶縁層７１を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記孔の内部に必要に応じて３段目の外層側フィルドビア導体６３を形成するとともに、第６層目の樹脂絶縁層７１上にパッド９５を形成する。なお、電子部品搭載領域５の直下に位置する３種類のスタックドビア構造体８１，８２，８３は、この段階で完成する。

この後、従来周知の手法によりソルダーレジスト９１を形成した後、パッド９５の表面上に無電解ニッケルめっき及び無電解金めっきを順次施し、はんだバンプ４を接合する。さらに、ピン取付用のパッド９６上にはんだ付けによって端子ピン９７を取り付ける。以上の結果、両面にビルドアップ層１５，１６を備える所望の多層樹脂配線基板１１が完成する。さらに、この多層樹脂配線基板１１にＩＣチップ６やチップコンデンサ等の電子部品を搭載すれば、オーガニックパッケージが完成する。

従って、本実施の形態によれば以下の効果を得ることができる。

（１）この多層樹脂配線基板１１においては、電子部品搭載領域５の直下の位置における熱応力の作用状況に鑑みて、スタックドビア構造体８２，８３を構成する内層側フィルドビア導体２３，３３，４３を従来とは逆方向に、即ち電子部品搭載領域５の中心方向にシフトして配置している。仮に従来と同じ配置態様にしたとすると、クランク状を呈するスタックドビア構造体において、ビア接続ランドに接続するフィルドビア導体がそのビア接続ランドから引き剥がされる方向に熱応力を受けてしまう。よって、この場合にはスタックドビア構造体を設けているにもかかわらず、かえって接合部分にクラックが生じやすくなり、接続信頼性の低下を来たしてしまう。その点、本実施形態によれば、クランク状を呈するスタックドビア構造体８２，８３において、ビア接続ランド４５に接続するフィルドビア導体４３，５３がそのビア接続ランド４５に押し付けられる方向に熱応力を受ける。よって、クラックの発生が回避されることになる。

さらにこの多層樹脂配線基板１１においては、内層側フィルドビア導体２３，３３，４３を上記方向にシフトして配置するにあたり、位置による熱応力の大きさの違いを十分に考慮している。即ち、電子部品搭載領域５直下の位置には比較的大きな熱応力が作用するとは言うものの、中央部５ａから外周部５ｂにいくほど増大する傾向にある。そのため、上記シフト量をＳ１＜Ｓ２というように設定している。よって、電子部品搭載領域５の全域にわたり確実に応力集中が回避され、スタックドビア構造体８２，８３におけるクラック発生が確実に回避され、接続信頼性に優れた多層樹脂配線基板１１を実現することができる。

なお、本発明は上記の実施形態のみに限定されることはなく、発明の趣旨を逸脱しない範囲内において任意に変更することができる。例えば、上記の実施形態では６つのフィルドビア導体からなるスタックドビア構造体８１，８２，８３について、内層側にある３つのフィルドビア導体をシフトして配置した。即ち、シフトさせるフィルドビア導体と、シフトさせないフィルドビア導体とを同数とした。勿論、本発明はこれに限定されることはなく、例えば、内層側にある２つのフィルドビア導体をシフトして配置し、外層側にある４つのフィルドビア導体をシフトさせないで配置してもよい。あるいは、内層側にある４つのフィルドビア導体をシフトして配置し、外層側にある２つのフィルドビア導体をシフトさせないで配置してもよい。

次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。

（１）主面を有するコア基材と、前記主面上に積層配置された複数の樹脂絶縁層と、前記複数の樹脂絶縁層に設けられ、複数段積み重ねて配置された複数のフィルドビア導体とを備え、前記複数の樹脂絶縁層及び前記複数のフィルドビア導体によりビルドアップ層が構成され、前記ビルドアップ層の表層部に電子部品搭載領域が設定され、前記複数のフィルドビア導体によって前記ビルドアップ層内にスタックドビア構造体が構成されている多層樹脂配線基板であって、前記電子部品搭載領域の直下に位置する前記スタックドビア構造体を構成している前記複数のフィルドビア導体のうち、前記コア基材側に位置する２以上の内層側フィルドビア導体が、前記電子部品搭載領域の中心方向にシフトし、前記電子部品搭載領域の外周部の直下に位置する前記スタックドビア構造体のシフト量が、前記電子部品搭載領域の中央部の直下に位置する前記スタックドビア構造体のシフト量よりも大きく、前記ビルドアップ層と前記電子部品搭載領域に搭載される電子部品との隙間には、フィレットを有するアンダーフィルが配設され、前記フィレットが存在するフィレット形成領域の直下には、２以上の内層側フィルドビア導体が前記電子部品搭載領域の中心方向にシフトした別のスタックドビア構造体が位置しており、前記フィレット形成領域よりも外側の領域の直下には、２以上の内層側フィルドビア導体が前記電子部品搭載領域の中心から離間する方向にシフトした、さらに別のスタックドビア構造体が位置していることを特徴とする多層樹脂配線基板。

本発明を具体化した一実施形態の多層樹脂配線基板を示す全体概略図。実施形態の多層樹脂配線基板を示す要部拡大概略断面図。多層樹脂配線基板におけるスタックドビア構造体を示す拡大概略断面図。

符号の説明

５…電子部品搭載領域
５ａ…中央部
５ｂ…外周部
６…電子部品
７…アンダーフィル
７ａ…フィレット
８…フィレット形成領域
１１…多層樹脂配線基板
１２…コア基材
１３…主面としての上面
１５，１６…ビルドアップ層
２１，３１，４１，５１，６１，７１…樹脂絶縁層
２３，３３，４３…（内層側）フィルドビア導体
４５…ビア接続ランド
５３，６３，７３…（外層側）フィルドビア導体
８１，８２，８３…スタックドビア構造体
Ｄ１…最大径
Ｓ１，Ｓ２…シフト量

Claims

主面を有するコア基材と、
前記主面上に積層配置された複数の樹脂絶縁層と、
前記複数の樹脂絶縁層に設けられ、複数段積み重ねて配置された複数のフィルドビア導体と
を備え、前記複数の樹脂絶縁層及び前記複数のフィルドビア導体によりビルドアップ層が構成され、前記ビルドアップ層の表層部に電子部品搭載領域が設定され、前記複数のフィルドビア導体によって前記ビルドアップ層内にスタックドビア構造体が構成されている多層樹脂配線基板であって、
前記電子部品搭載領域の直下に位置する前記スタックドビア構造体を構成している前記複数のフィルドビア導体のうち、前記コア基材側に位置する２以上の内層側フィルドビア導体が、前記電子部品搭載領域の中心方向にシフトし、
前記電子部品搭載領域の外周部の直下に位置する前記スタックドビア構造体のシフト量が、前記電子部品搭載領域の中央部の直下に位置する前記スタックドビア構造体のシフト量よりも大きい
ことを特徴とする多層樹脂配線基板。
前記ビルドアップ層と前記電子部品搭載領域に搭載される電子部品との隙間には、フィレットを有するアンダーフィルが配設され、前記フィレットが存在するフィレット形成領域の直下にも、前記２以上の内層側フィルドビア導体が前記電子部品搭載領域の中心方向にシフトした前記スタックドビア構造体が位置していることを特徴とする請求項１に記載の多層樹脂配線基板。
前記電子部品搭載領域の外周部の直下に位置する前記スタックドビア構造体のシフト量は、前記複数のフィルドビア導体の最大径よりも大きいことを特徴とする請求項１または２に記載の多層樹脂配線基板。
前記内層側フィルドビア導体は、前記複数の樹脂絶縁層の界面に配置されたビア接続ランドを介して、同じスタックドビア構造体を構成する外層側フィルドビア導体に接続されるとともに、前記シフト量は、前記ビア接続ランドの最小幅以下に設定されていることを特徴とする請求項１乃至３のいずれか１項に記載の多層樹脂配線基板。
前記内層側フィルドビア導体の数及び前記外層側フィルドビア導体の数は等しいことを特徴とする請求項４に記載の多層樹脂配線基板。
前記スタックドビア構造体は前記ビルドアップ層における信号線の一部を構成していることを特徴とする請求項１乃至５のいずれか１項に記載の多層樹脂配線基板。