JP4906462B2 - 電子部品内蔵基板および電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板および電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP4906462B2
JP4906462B2 JP2006277896A JP2006277896A JP4906462B2 JP 4906462 B2 JP4906462 B2 JP 4906462B2 JP 2006277896 A JP2006277896 A JP 2006277896A JP 2006277896 A JP2006277896 A JP 2006277896A JP 4906462 B2 JP4906462 B2 JP 4906462B2
Authority
JP
Japan
Prior art keywords
resin layer
electronic component
conductive pattern
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006277896A
Other languages
English (en)
Other versions
JP2008098366A (ja
Inventor
孝治 山野
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006277896A priority Critical patent/JP4906462B2/ja
Priority to KR1020070100209A priority patent/KR20080033069A/ko
Priority to US11/907,179 priority patent/US7994431B2/en
Priority to TW096137963A priority patent/TW200818440A/zh
Priority to CNA2007101525666A priority patent/CN101162716A/zh
Publication of JP2008098366A publication Critical patent/JP2008098366A/ja
Application granted granted Critical
Publication of JP4906462B2 publication Critical patent/JP4906462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Description

本発明は、半導体チップや、キャパシタ、抵抗、インダクタなどの受動素子が内蔵された電子部品内蔵基板、および当該電子部品内蔵基板の製造方法に関する。
例えば半導体チップなどの電子部品が内蔵された、いわゆる電子部品内蔵基板には様々の構造のものが提案されているが、電子部品（半導体チップ）を埋設する絶縁層の材料としては、例えばエポキシ系、もしくはポリイミド系などの樹脂材料が用いられることが一般的である。
例えば、電子部品内蔵基板の概略は、導電パターンが形成された基板に実装された電子部品が、樹脂材料よりなる絶縁層で埋設され、さらに当該絶縁層上に電極パッドや配線などの導電パターンが形成されてなる構造を有している。
また、電子部品の下層となる基板に形成された導電パターンと、電子部品の上層となる絶縁層上に形成された導電パターンは、当該絶縁層に形成された所定の導電材料により、接続された構造とされる。
特開２００６―１９５９１８号公報
しかし、上記の電子部品内蔵基板においては、電子部品を埋設するために絶縁層を厚く形成する必要があり、このために電子部品内蔵基板の信頼性が低下してしまう問題が生じる場合があった。
例えば、電子部品が実装される基板の片面にのみ、電子部品を埋設するための厚い絶縁層が形成されると、基板に係る応力が基板の表と裏で不均衡になり、基板に反りが発生してしまう場合がある。このため、基板に形成された導電パターンや絶縁層上に形成された導電パターンに不具合が発生し、電子部品内蔵基板の信頼性が低下してしまう場合があった。
また、電子部品の中には、半導体チップのようにその動作によって発熱が生じるものがあるため、電子部品を埋設する絶縁層には熱サイクルが発生することになる。このような熱サイクルによって絶縁層が大きな膨張と収縮を繰り返すと、基板に形成された導電パターンや絶縁層上に形成された導電パターンに不具合が発生し、電子部品内蔵基板の信頼性が低下してしまう場合があった。
そこで、本発明では、上記の問題を解決した、新規で有用な電子部品内蔵基板と、当該電子部品内蔵基板を製造する製造方法を提供することを統括的課題としている。
本発明の具体的な課題は、信頼性が良好である、電子部品が絶縁層で埋設されて構成される電子部品内蔵基板と、当該電子部品内蔵基板の製造方法を提供することである。
本発明の第１の観点では、上記の課題を、第１の導電パターンが形成された基板と、前記基板に実装された電子部品と、硬度調整のための添加材料の添加率が異なる複数の樹脂層が積層されて構成される、前記電子部品を埋設する絶縁層と、前記絶縁層上に形成された第２の導電パターンと、前記第１の導電パターンと前記第２の導電パターンを接続する導電性のポストと、を有し、前記絶縁層は、前記第１の導電パターン側に形成される第１の樹脂層と、前記第２の導電パターン側に形成される第３の樹脂層との間に第２の樹脂層が形成されて構成され、前記第２の樹脂層の前記添加材料の添加率は、前記第１の樹脂層と前記第３の樹脂層の添加率より大きいことを特徴とする電子部品内蔵基板により、解決する。
本発明によれば、電子部品が絶縁層で埋設されて構成される電子部品内蔵基板の信頼性を良好とすることができる。
また、本発明の第２の観点では、上記の課題を、第１の導電パターンが形成された基板に電子部品を実装する第１の工程と、硬度調整のための添加材料の添加率が異なる複数の樹脂層よりなる、前記電子部品を埋設する絶縁層と、前記第１の導電パターンに接続される導電性のポストとを形成する第２の工程と、前記絶縁層上に、前記ポストに接続される第２の導電パターンを形成する第３の工程と、を有し、前記絶縁層は、前記第１の導電パターン側に形成される第１の樹脂層と、前記第２の導電パターン側に形成される第３の樹脂層との間に第２の樹脂層が形成されて構成され、前記第２の樹脂層の前記添加材料の添加率は、前記第１の樹脂層と前記第３の樹脂層の添加率より大きいことを特徴とする電子部品内蔵基板の製造方法により、解決する。
本発明によれば、信頼性が良好である、電子部品が絶縁層で埋設されて構成される電子部品内蔵基板を製造することが可能となる。
本発明によれば、信頼性が良好である、電子部品が絶縁層で埋設されて構成される電子部品内蔵基板と、当該電子部品内蔵基板の製造方法を提供することが可能となる。
本発明による電子部品内蔵基板は、第１の導電パターンが形成された基板と、前記基板に実装された電子部品と、硬度調整のための添加材料の添加率が異なる複数の樹脂層が積層されて構成される、前記電子部品を埋設する絶縁層と、前記絶縁層上に形成された第２の導電パターンと、前記第１の導電パターンと前記第２の導電パターンを接続する導電性のポストと、を有することを特徴としている。
すなわち、上記の電子部品内蔵基板では、電子部品を埋設する絶縁層を、硬度調整のための添加材料の添加率が異なる複数の樹脂層を積層して構成していることが特徴である。このように、樹脂層の添加材料を単に増大させただけでなく、添加材料の添加率が異なる複数の樹脂層を積層したことで、絶縁層の反りや膨張・収縮などを抑制して電子部品内蔵基板の信頼性を良好とするとともに、以下に説明するように導電パターンや導電性のポストの形成が容易となる効果を奏する。
例えば、樹脂層の硬度を調整するための添加材料の代表的なものとして、フィラーと呼ばれるものがある。フィラーは、一般的にはシリカとよばれるＳｉＯ２を主成分とする粒子よりなり、樹脂に含まれるフィラーの割合によって樹脂の硬度、例えば縦弾性係数（以下文中弾性係数）や熱膨張係数が調整される。
樹脂層の反りや変形を抑制するためには、上記のフィラーなどの添加材料の添加率を大きくして、樹脂層を硬くする方法がある。このように、フィラーの添加率を大きくすると、樹脂層の弾性係数は大きく、熱膨張係数は小さくなる。
しかし、樹脂層の添加材料の添加率が大きくなりすぎると、反りや変形が抑制される一方で、導電パターンや導電性のポストを形成する場合に問題になる場合がある。例えば、樹脂層の添加材料の添加率が大きくなりすぎると、当該樹脂層に無電解メッキを施すことが困難となってしまう。このため、無電解メッキを用いたセミアディティブ法によって、導電パターンやポストを形成することが困難となってしまう問題が発生してしまう。
セミアディティブ法とは、例えば無電解メッキ法によってシード層を形成した後、当該シード層を給電層として、当該シード層上に電解メッキ法によって導電パターンやポストを形成する方法である。また、導電パターンのパターニングのためには、シード層上にレジストパターンを形成して電解メッキを行えばよい。
例えば、上記のシード層を形成する場合にスパッタリング法などを用いることも可能であるが、スパッタリング法は、内部を減圧状態とする処理容器や、さらにプラズマ発生手段などを備えた高価な装置を必要とするため、電子部品内蔵基板の製造コストが増大してしまい、現実的な方法ではない。
そこで、本発明では、電子部品を埋設する絶縁層を、硬度調整のための添加材料の添加率が異なる複数の樹脂層を積層して構成している。このため、例えば当該絶縁層を、添加材料の添加率の大きい硬い樹脂層と、無電解メッキが可能な添加材料の添加率の小さい樹脂層との積層構造とすることが可能となっている。
例えば、上記の第１の導電パターン側には、まず、添加材料の添加率が小さい第１の樹脂層を薄く形成することで、当該第１の樹脂層上にセミアディティブ法によって導電性のポストを起立するように形成することが可能となる。当該ポストは、電子部品の下層の導電パターン（第１の導電パターン）と、電子部品の上層の導電パターン（第２の導電パターン）を接続するためのものである。
また、上記の第１の樹脂層上には、ポストを埋設する、添加材料の添加率が大きい第２の樹脂層を厚く形成することで、絶縁層の反りや変形を抑制することが可能となる。
さらに、上記の第２の樹脂層上に（第２の導電パターン側に）、添加材料の添加率が小さい第３の樹脂層を薄く形成することで、当該第３の樹脂層上にセミアディティブ法によって、上記のポストに接続される第２の導電パターンを形成することが可能となる。
また、上記の添加材料は、フィラーに限定されず、例えばガラスクロス繊維（主成分がＳｉＯ２）を用いてもよい。
次に、上記の電子部品内蔵基板の構成と、その製造方法の例について、図面を用いて以下に説明する。
図１は、本発明の実施例１による電子部品内蔵基板を模式的に示した断面図である。図１を参照するに、本実施例による電子部品内蔵基板４００の概略は、配線基板１００上に、複数の電子部品（例えば半導体チップ）３０１が実装され、電子部品３０１が絶縁層２００によって埋設された構造となっている。
また、絶縁層２００の下に形成される、配線基板１００に形成された導電パターン１０６（第１の導電パターン）と、絶縁層２００の上に形成される導電パターン２０２（第２の導電パターン）とは、絶縁層２００に形成された導電材料よりなるポスト２０１により電気的に接続される構造になっている。さらに、導電パターン２０２上（絶縁層２００の上層）には、複数の電子部品３０５が実装されている。
上記の構成において、まず配線基板１００についてみると、配線基板１００は、コア基板１０１の両面に多層配線が形成されてなる構造を有している。コア基板１０１の裏側（電子部品が実装される側の反対側）には、コア基板１０１を貫通するビアプラグ１０２に接続される導電パターン１０９が形成されている。
さらに、導電パターン１０９を覆うように絶縁層１０８Ａが形成されており、導電パターン１０９に接続される導電パターン１１０が、その一部（ビアプラグ）が絶縁層１０８Ａで覆われるように、他方の一部（パターン配線）が絶縁層１０８Ａから露出するように形成されている。
同様に、絶縁層１０８Ａから露出した導電パターン１１０を覆うように絶縁層１０８Ｂが形成されており、導電パターン１１０に接続される導電パターン１１１が、その一部（ビアプラグ）が絶縁層１０８Ｂで覆われるように、他方の一部（パターン配線）が絶縁層１０８Ｂから露出するように形成されている。
また、絶縁層１０８には、開口部を有するソルダーレジスト層１１２、絶縁層１１３、ソルダーレジスト層１１４が順に積層され、当該開口部から露出する導電パターン１１１には半田バンプ１１５が形成されている。上記の半田バンプ１１５が形成されることによって、電子部品内蔵基板４００を、マザーボードなどの接続対象へ接続することが容易となる。
また、コア基板１０１の表側（電子部品が実装される側）には、ビアプラグ１０２に接続される導電パターン１０４が形成されている。
さらに、導電パターン１０４を覆うように絶縁層１０３Ａが形成されており、導電パターン１０４に接続される導電パターン１０５が、その一部（ビアプラグ）が絶縁層１０３Ａで覆われるように、他方の一部（パターン配線）が絶縁層１０３Ａから露出するように形成されている。
同様に、絶縁層１０３Ａから露出した導電パターン１０５を覆うように絶縁層１０３Ｂが形成されており、導電パターン１０５に接続される導電パターン１０６が、その一部（ビアプラグ）が絶縁層１０３Ｂで覆われるように、他方の一部（パターン配線）が絶縁層１０３Ｂから露出するように形成されている。
さらに、絶縁層１０３には、複数の開口部を有するソルダーレジスト層１０７が積層され、当該開口部から露出する導電パターン１０６には、電子部品３０１と、導電材料よりなるポスト２０１とが接続されている。この場合、電子部品３０１は、バンプ３０２とはんだ層３０３によって導電パターン１０６にフリップチップ接続され、電子部品３０１とソルダーレジスト層１０７の間には、アンダーフィル３０４が浸透されている。
上記の電子部品３０１とポスト２０１は、絶縁層２００に埋設されている。さらに、ポスト２０１に接続される導電パターン２０２が、その一部を絶縁層２００に埋設され、別の一部を絶縁層２００上に露出させるようにして形成されている。すなわち、導電パターン２０２は、絶縁層２００に埋設して形成されるビアプラグ２０２Ａと、ビアプラグ２０２Ａに接続される、導電層２００上に形成されるパターン配線２０２Ｂとを有するように構成されている。
さらに、導電パターン２０２を覆うように、絶縁層２０４とソルダーレジスト層２０５が積層されている。また、導電パターン２０２に接続される導電パターン２０３が、その一部を絶縁層２０４に埋設され、別の一部を絶縁層２０４上に露出させるようにして形成されている。すなわち、導電パターン２０３は、絶縁層２０４に埋設して形成されるビアプラグ２０３Ａと、ビアプラグ２０３Ａに接続される、導電層２０４上に形成されるパターン配線２０３Ｂとを有するように構成されている。
また、ソルダーレジスト層２０５は複数の開口部を有するように形成され、当該複数の開口部から露出する導電パターン２０３には、バンプ３０６を介して複数の電子部品（例えば半導体チップや、または、キャパシタ、抵抗、インダクタなどの受動素子）３０５が実装されている。
本実施例による電子部品内蔵基板４００においては、電子部品３０１とポスト２０１とを埋設している絶縁層２００が、硬度調整のための添加材料の添加率（以下単に添加率と表記する）が異なる複数の樹脂層が積層されて構成されていることが特徴である。
例えば、上記の絶縁層２００は、樹脂層２００Ａ，２００Ｂ，２００Ｃが順に積層されてなる構造を有している。すなわち、絶縁層２００は、導電パターン１０６（第１の導電パターン）側に形成される樹脂層２００Ａと、導電パターン２０２（第２の導電パターン）側に形成される樹脂層２００Ｃとの間に樹脂層２００Ｂが形成されて構成されている。上記の構成において、樹脂層２００Ｂの添加率は、樹脂層２００Ａと樹脂層２００Ｃの添加率より大きくなるようにされている。
換言すれば、上記の絶縁層２００は、添加率の大きい硬い樹脂層２００Ｂが、無電解メッキが可能な添加率の小さい樹脂層２００Ａ，２００Ｃによって挟まれた積層構造となっていることになる。
上記の構造においては、絶縁層２００の積層構造の中心となる樹脂層２００Ｂは、樹脂層２００Ａ、２００Ｃよりも添加率が大きくなっている。このため、樹脂層２００Ｂは、樹脂層２００Ａ、２００Ｃよりも弾性係数が大きく、熱膨張係数が小さくなる。従って、樹脂層２００Ｂが形成されていることで、絶縁層２００の反りや、熱による膨張・収縮などの変形が抑制され、電子部品内蔵基板の信頼性が良好となっている。
また、樹脂層２００Ｂの上層と下層に形成される樹脂層２００Ａ，２００Ｃは、樹脂層２００Ｂよりも添加率が小さくなっている。このため、樹脂層２００Ａ，２００Ｃは、樹脂層２００Ｂよりも弾性係数が小さく、熱膨張係数が大きくなっている。一方で樹脂層２００Ａ，２００Ｃは、無電解メッキを行うことが可能であり、無電解メッキと電解メッキを組み合わせたセミアディティブ法によって導電性のポストや導電パターンを形成することが容易となっている。
例えば、電子部品３０１を埋設する絶縁層２００を形成するにあたって、まず、添加率が小さい樹脂層２００Ａを薄く形成することで、樹脂層２００Ａ上にセミアディティブ法によって導電性のポスト２０１を起立するように形成することが可能となる。
次に、樹脂層２００Ａ上に、ポスト２０１を埋設する添加率が大きい樹脂層２００Ｂを厚く形成する。樹脂層２００Ｂは、絶縁層２００全体の反りや変形を抑制する機能を有する。したがって、ポスト２０１の断線を抑制し、ポスト２０１の電気的な接続の信頼性を高めることができる。
さらに、上記の樹脂層２００Ｂ上に、添加率が小さい樹脂層２００Ｃを薄く形成することで、樹脂層２００Ｃ上にセミアディティブ法によって、上記のポスト２０１に接続される導電パターン２０２を形成することが可能となる。
また、上記の添加材料としては、例えば、シリカ（ＳｉＯ２を主成分とするもの）系のフィラーと呼ばれるものが用いられるが、添加材料は、これに限定されず、様々なものを用いてもよい。例えば、上記の添加材料として、アルミナ（Ａｌ２Ｏ３）を主成分とするフィラーや、絶縁層を構成する樹脂とは弾性率などの特性が異なる樹脂を主成分とするフィラーを用いることが可能である。また、上記の添加材料として、ガラスクロス繊維（ＳｉＯ２を主成分とするもの）を用いてもよい。
また、樹脂層２００Ａは、電子部品３０１（例えばシリコンを用いて形成される半導体チップ）を覆うように形成されるため、シリコンとの密着力が良好であることが好ましい。このため、樹脂層２００Ａの添加率は、無電解メッキを形成することが可能でありながら、かつ、上記の密着力が良好となる程度に、樹脂層２００Ｃの添加率よりも大きくされることが好ましい。
また、樹脂層２００Ａの添加材料として、ガラスクロス繊維を用いて熱膨張係数を下げることで、シリコンと絶縁層２００Ａの密着力が良好となる。このため、樹脂層２００Ａの添加材料としては、ガラスクロス繊維を含むようにすることが好ましい。
また、上記の絶縁層２００においては、樹脂層２００Ｂが、樹脂層２００Ａ，２００Ｃよりも厚く形成されることが好ましく、この場合に絶縁層２００の反りや変形を効果的に抑制することが可能となる。
例えば上記の絶縁層２００の構成の一例としては、下記のようにすればよい。但し、以下の数値は一例であり、本発明はこれに限定されるものではない。樹脂層２００Ａは、エポキシ樹脂を用いて構成され、添加率が５０％程度（ガラスクロス繊維）、弾性係数１０〜１５ＧＰａ程度、熱膨張係数２０ｐｐｍ程度になるように構成される。
樹脂層２００Ｂは、エポキシ樹脂を用いて構成され、厚さが１００〜１５０μｍ、添加率が８０％程度（シリカ系のフィラー）、弾性係数２０ＧＰａ程度、熱膨張係数７〜１２ｐｐｍ程度になるように、構成される。
樹脂層２００Ｃは、エポキシ樹脂を用いて構成され、厚さが３０〜４０μｍ、添加率が３０％程度（シリカ系のフィラー）、弾性係数２〜５ＧＰａ程度、熱膨張係数３０〜５０ｐｐｍ程度になるように構成される。
次に、上記の電子部品内蔵基板４００の製造方法の一例について、図２Ａ〜図２Ｏに基づき、説明する。ただし、以下の図中においては先に説明した部分には同一の符号を付し、説明を省略する場合がある。
まず、図２Ａに示す工程において、図１で先に説明した、コア基板１０１、ビアプラグ１０２、導電パターン１０４、１０５、１０６、１０９、１１０、１１１、絶縁層１０３、１０８、ソルダーレジスト層１０７、１１２が形成された配線基板１００を用意する。なお、ソルダーレジスト層１０７には、複数の開口部１０７Ａを形成しておき、導電パターン１０６の一部を露出させておく。
上記の配線基板１００は、公知のビルドアップ法により製造することができる。また、上記の基板はビルドアップ基板に限定されず、他のプリント配線基板などを用いてもよい。
次に、図２Ｂに示す工程において、開口部１０７Ａから露出した導電パターン１０６上に、予備はんだ層（半田バンプ）３０３を形成する。
次に、図２Ｃに示す工程において、例えばＡｕよりなるバンプ３０２が形成された電子部品３０１を、導電パターン１０６にフリップチップ接続する。この場合、例えば加熱や超音波などの方法を用いて、バンプ３０２がはんだ層３０３を介して導電パターン１０６に電気的に接続されるようにする。さらに、液状の樹脂材料よりなるアンダーフィル３０４を電子部品３０１とソルダーレジスト層１０７の間に浸透させる。この場合、導電パターン１０６に接続されるように、例えば、キャパシタや抵抗、または、インダクタなどの電子部品を実装してもよい。
次に、図２Ｄに示す工程において、例えばＣＯ２レーザ、もしくはＵＶ−ＹＡＧレーザなどを用いて、ソルダーレジスト層１０７に開口部１０７Ｂを形成し、導電パターン１０６の一部を露出させる。なお、開口部１０７Ｂは、図２Ａの工程において、開口部１０７Ａと同時に形成してもよい。
次に、図２Ｅに示す工程において、ソルダーレジスト層１０７と電子部品３０１を覆うように、先に説明した樹脂層２００Ａを、例えば樹脂フィルムのラミネートにより、または液状の樹脂の塗布により形成する。樹脂層２００Ａの添加率は、後の工程においてセミアディティブ法（無電解メッキ）が可能となる程度であって、かつ、電子部品３０１との密着性が良好となるように選択されることが好ましい。また、添加材料は、フィラーを用いることも可能であるが、ガラスクロス繊維を用いると、電子部品３０１との密着性が良好となり、好ましい。
本工程で形成される樹脂層２００Ａの添加率は、後の工程で形成される樹脂層２００Ｂより小さく、樹脂層２００Ｃより大きくなる。これに伴い、樹脂層２００Ａの弾性係数は、樹脂層２００Ｂより小さく、樹脂層２００Ｃより大きくなる。また、樹脂層２００Ａの熱膨張係数は、樹脂層２００Ｂより大きく、樹脂層２００Ｃより小さくなる。
次に、図２Ｆに示す工程において、例えばＣＯ２レーザ、もしくはＵＶ−ＹＡＧレーザなどを用いて、樹脂層２００Ａに開口部１０７Ｃを形成し、導電パターン１０６の一部を露出させる。なお、先に説明した図２Ｄの工程において開口部１０７Ｂを形成せず、上記の図２Ｆの工程でソルダーレジスト層１０７と樹脂層２００Ａを貫通する開口部１０７Ｃを形成してもよい。
次に、図２Ｇに示す工程において、必要に応じて、無電解メッキを形成しやすくするために樹脂層２００Ａの表面を荒らすための薬液処理（デスミア処理）を行う。このウェット処理を行うにあたって、電子部品３０１は樹脂層２００Ａで保護されているため、電子部品３０１が、例えば過マンガン酸系の薬液によりダメージを受ける影響が抑制される。すなわち、樹脂層２００Ａは、電子部品３０１を保護する機能をも有している。
次に、デスミア処理によって荒らされた樹脂層２００Ａの表面に、無電解メッキによって、Ｃｕよりなるシード層２０１ａを形成する。本工程においては、樹脂層２００Ａの添加率が無電解メッキが形成可能な程度に選択され、さらにデスミア処理が行われることによって容易にシード層２０１ａを形成することができる。また、本工程においては、電子部品３０１が樹脂層２００Ａで覆われているため、電子部品３０１がメッキ液に曝されることが防止される。
次に、図２Ｈに示す工程において、樹脂フィルムのラミネートにより、または、液状の樹脂の塗布によりレジスト層を形成し、フォトリソグラフィ法によるパターニングを行って、開口部１０７Ｃに対応する開口部２０１ｃを有するレジストパターン２０１ｂを形成する。
次に、図２Ｉに示す工程において、先に形成したシード層２０１ａを給電層とする電解メッキにより（セミアディティブ法）、開口部２０１ｃを埋設するようにしてＣｕよりなるポスト２０１を形成する。本工程において形成されるポスト２０１は、従来のビアホール内壁面からのコンフォーマルなメッキ成長によって形成されるビアプラグに比べて、強固であり、高い接続信頼性を有していることが特徴である。
また、上記のポスト２０１形成後に、レジストパターン２０１ｂを剥離し、さらに露出したシード層２０１ａをエッチングにより除去する。
次に、図２Ｊに示す工程において、樹脂層２００Ａ上に、先に説明した樹脂層２００Ｂを、例えば樹脂フィルムのラミネートにより、または液状の樹脂の塗布により形成する。樹脂層２００Ｂの添加率は、絶縁層２００の反りや変形が抑制されるように、大きくされることが好ましい。また、添加材料は、シリカ系のフィラーを用いることが可能である。
本工程で形成される樹脂層２００Ｂの添加率は、樹脂層２００Ａと、後の工程で形成される樹脂層２００Ｃより大きくされる。これに伴い、樹脂層２００Ｂの弾性係数は、樹脂層２００Ａ，２００Ｃより大きく、また、樹脂層２００Ｂの熱膨張係数は、樹脂層２００Ａ，２００Ｃより小さくなる。また、樹脂層２００Ｂの厚さは、樹脂層２００Ａ，２００Ｃよりも厚いことが好ましい。また、必要に応じて、樹脂層２００Ｂ表面を研削により平坦化し、ポスト２０１の先端を露出させるようにしてもよい。
次に、図２Ｋに示す工程において、樹脂層２００Ｂ上に、先に説明した樹脂層２００Ｃを、例えば樹脂フィルムのラミネートにより、または液状の樹脂の塗布により形成する。樹脂層２００Ｃの添加率は、後の工程においてセミアディティブ法（無電解メッキ）が可能となる程度に選択されることが好ましい。また、添加材料は、シリカ系のフィラーを用いることが可能である。
本工程で形成される樹脂層２００Ｃの添加率は、樹脂層２００Ａ、樹脂層２００Ｃより小さくされる。また、樹脂層２００Ｃの弾性係数は、樹脂層２００Ａ，２００Ｂより小さく、また、樹脂層２００Ｃの熱膨張係数は、樹脂層２００Ａ，２００Ｂより大きくなる。
すなわち、本工程で形成される樹脂層２００Ｃは、おもにセミアディティブ法のための無電解メッキが形成しやすいように形成される。
次に、例えばＣＯ２レーザ、もしくはＵＶ−ＹＡＧレーザなどを用いて、樹脂層２００Ｃに開口部２００ｄを形成し、ポスト２０１の先端の一部を露出させる。
次に、図２Ｌに示す工程において、必要に応じて、樹脂層２００Ｃの表面を荒らすためのデスミア処理を行い、荒らされた樹脂層２００Ｃの表面に、無電解メッキによってＣｕよりなるシード層２０２ｃを形成する。本工程においては、樹脂層２００Ｃの添加率が無電解メッキが形成可能な程度に選択され、さらにデスミア処理が行われることによって容易にシード層２０２ｃを形成することができる。
次に、図２Ｍに示す工程において、先に形成したシード層２０２ｃを給電層とする電解メッキよって（セミアディティブ法）、ビアプラグ２０２Ａとパターン配線２０２Ｂとよりなる導電パターン２０２を形成する。
上記の導電パターン２０２の形成にあたっては、まず、シード層２０２ｃ上にフォトリソグラフィ法によってレジストパターンを形成する。次に、当該レジストパターンをマスクにした電解メッキによって、ポスト２０１に接続されるビアプラグ２０２Ａと、ビアプラグ２０２Ａに接続されるパターン配線２０２Ｂを形成する。上記の電解メッキの後で当該レジストパターンを剥離し、さらに露出したシード層２０２ｃをエッチングにより除去し、図２Ｍに示す構造を形成することができる。
次に、図２Ｎに示す工程において、先に図２Ｌ〜図２Ｍの工程と同様の工程を繰り返すことによって、導電パターン２０２を覆う絶縁層２０４と、導電パターン２０２に接続される、ビアプラグ２０３Ａとパターン配線２０３Ｂよりなる導電パターン２０３を形成する。本工程においても、図２Ｌ〜図２Ｍに示した工程と同様に、無電解メッキによるシード層の形成と、当該シード層を給電層とする電解メッキを組み合わせたセミアディティブ法を用いることができる。
また、絶縁層２０４を形成するとともに、ソルダーレジスト層１１２に積層される、ソルダーレジスト１１２の開口部に応じた開口部を有する絶縁層１１３を形成してもよい。
次に、図２Ｏに示す工程において、絶縁層２０４上に、開口部２０５Ａを有するソルダーレジスト層２０５を形成する。また、開口部２０５Ａは、導電パターン２０３の一部が露出するように形成される。
また、ソルダーレジスト層２０５を形成するとともに、絶縁層１１３に積層される、絶縁層１１３の開口部に応じた開口部を有するソルダーレジスト層１１４を形成してもよい。
さらに、図１に示したように、半田よりなるバンプ３０６を用いて電子部品３０５を導電パターン２０３にフリップチップ接続し、必要に応じて露出した導電パターン１１１にはんだバンプ１１５を形成することで、図１に示した電子部品内蔵基板４００を製造することができる。
なお、実際の電子部品内蔵基板の製造においては、１枚の基板を用いて複数の電子部品内蔵基板（図１に図示される構造）を形成し、後の工程において基板を切断して個片化することが行われる。上記の実施例（図２Ａ〜図２Ｏ）では、複数の電子部品内蔵基板が形成される基板において、１個の電子部品内蔵基板が形成されている領域を例にとり、図示して説明している。
上記の製造方法では、電子部品３０１が埋設される絶縁層２００を、硬度調整のための添加材料の添加率が異なる複数の樹脂層２００Ａ，２００Ｂ，２００Ｃを順次積層して構成していることが特徴である。このため、反りや熱サイクルによる変形の影響が抑制された信頼性の良好な電子部品内蔵基板を、セミアディティブ法（無電解メッキを含む方法）を用いて製造することが可能となっている。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
例えば、電子部品３０１が実装される配線基板は、ビルドアップ配線基板に限定されず、他のプリント配線基板を用いることも可能である。また、電子部品３０１の上層に形成される配線の層数は、様々に変更することが可能である。
本発明によれば、信頼性が良好である、電子部品が絶縁層で埋設されて構成される電子部品内蔵基板と、当該電子部品内蔵基板の製造方法を提供することが可能となる。
実施例１による電子部品内蔵基板を示す図である。 実施例１による電子部品内蔵基板の製造方法を示す図（その１）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その２）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その３）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その４）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その５）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その６）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その７）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その８）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その９）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その１０）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その１１）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その１２）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その１３）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その１４）である。 実施例１による電子部品内蔵基板の製造方法を示す図（その１５）である。
符号の説明
１００ 配線基板
１０１ コア基板
１０２ ビアプラグ
１０３Ａ，１０４Ｂ，１０８，１１３ 絶縁層
１０４，１０５，１０６，１０９，１１０，１１１，１１２ 導電パターン
１０７，１１２，１１４ ソルダーレジスト層
１１５ はんだバンプ
２００ 絶縁層
２００Ａ，２００Ｂ，２００Ｃ 樹脂層
２０１ ポスト
２０１ａ，２０２ｃ シード層
２０２，２０３ 導電パターン
２０２Ａ，２０３Ａ ビアプラグ
２０２Ｂ，２０３Ｂ パターン配線
３０１ 電子部品
３０２ バンプ
３０３ はんだ層
３０４ アンダーフィル
３０５ 電子部品
３０６ バンプ
４００ 電子部品内蔵基板

Claims (10)

  1. 第１の導電パターンが形成された基板と、
    前記基板に実装された電子部品と、
    硬度調整のための添加材料の添加率が異なる複数の樹脂層が積層されて構成される、前記電子部品を埋設する絶縁層と、
    前記絶縁層上に形成された第２の導電パターンと、
    前記第１の導電パターンと前記第２の導電パターンを接続する導電性のポストと、を有し、
    前記絶縁層は、前記第１の導電パターン側に形成される第１の樹脂層と、前記第２の導電パターン側に形成される第３の樹脂層との間に第２の樹脂層が形成されて構成され、前記第２の樹脂層の前記添加材料の添加率は、前記第１の樹脂層と前記第３の樹脂層の添加率より大きいことを特徴とする電子部品内蔵基板。
  2. 前記添加材料は、ＳｉＯ２を主成分とすることを特徴とする請求項１記載の電子部品内蔵基板。
  3. 前記第１の樹脂層の前記添加材料の添加率は、前記第３の樹脂層の添加率よりも大きいことを特徴とする請求項１または２記載の電子部品内蔵基板。
  4. 前記第１の樹脂層に添加される前記添加材料は、ガラスクロス繊維を含むことを特徴とする請求項１乃至３いずれか一項に記載の電子部品内蔵基板。
  5. 前記第２の樹脂層の厚さが、前記第１の樹脂層及び前記第３の樹脂層の厚さよりも厚いことを特徴とする請求項１乃至４いずれか一項に記載の電子部品内蔵基板。
  6. 第１の導電パターンが形成された基板に電子部品を実装する第１の工程と、
    硬度調整のための添加材料の添加率が異なる複数の樹脂層よりなる、前記電子部品を埋設する絶縁層と、前記第１の導電パターンに接続される導電性のポストとを形成する第２の工程と、
    前記絶縁層上に、前記ポストに接続される第２の導電パターンを形成する第３の工程と、を有し、
    前記絶縁層は、前記第１の導電パターン側に形成される第１の樹脂層と、前記第２の導電パターン側に形成される第３の樹脂層との間に第２の樹脂層が形成されて構成され、前記第２の樹脂層の前記添加材料の添加率は、前記第１の樹脂層と前記第３の樹脂層の添加率より大きいことを特徴とする電子部品内蔵基板の製造方法。
  7. 前記添加材料は、ＳｉＯ２を主成分とすることを特徴とする請求項６記載の電子部品内蔵基板の製造方法。
  8. 前記第２の工程は、
    前記第１の樹脂層を形成し、該第１の樹脂層上にセミアディティブ法により前記ポストを形成する工程と、
    前記ポストを埋設する前記第２の樹脂層を形成する工程と、
    前記第３の樹脂層を形成する工程と、を有し、
    前記第３の工程は、
    前記第３の樹脂層上にセミアディティブ法により前記第２の導電パターンを形成する工程を有することを特徴とする請求項６または７記載の電子部品内蔵基板の製造方法。
  9. 前記第１の樹脂層に添加される前記添加材料は、ガラスクロス繊維を含むことを特徴とする請求項６乃至８いずれか一項に記載の電子部品内蔵基板の製造方法。
  10. 前記第２の樹脂層の厚さが、前記第１の樹脂層及び前記第３の樹脂層の厚さよりも厚いことを特徴とする請求項６乃至９いずれか一項に記載の電子部品内蔵基板の製造方法。
JP2006277896A 2006-10-11 2006-10-11 電子部品内蔵基板および電子部品内蔵基板の製造方法 Active JP4906462B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006277896A JP4906462B2 (ja) 2006-10-11 2006-10-11 電子部品内蔵基板および電子部品内蔵基板の製造方法
KR1020070100209A KR20080033069A (ko) 2006-10-11 2007-10-05 전자 부품 내장 기판 및 그 제조 방법
US11/907,179 US7994431B2 (en) 2006-10-11 2007-10-10 Substrate with built-in electronic component and method for manufacturing the same
TW096137963A TW200818440A (en) 2006-10-11 2007-10-11 Substrate with built-in electronic component and method for manufacturing the same
CNA2007101525666A CN101162716A (zh) 2006-10-11 2007-10-11 具有内置式电子元件的基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006277896A JP4906462B2 (ja) 2006-10-11 2006-10-11 電子部品内蔵基板および電子部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008098366A JP2008098366A (ja) 2008-04-24
JP4906462B2 true JP4906462B2 (ja) 2012-03-28

Family

ID=39297600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006277896A Active JP4906462B2 (ja) 2006-10-11 2006-10-11 電子部品内蔵基板および電子部品内蔵基板の製造方法

Country Status (5)

Country Link
US (1) US7994431B2 (ja)
JP (1) JP4906462B2 (ja)
KR (1) KR20080033069A (ja)
CN (1) CN101162716A (ja)
TW (1) TW200818440A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
KR101009158B1 (ko) * 2008-07-03 2011-01-18 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US8298914B2 (en) * 2008-08-19 2012-10-30 International Business Machines Corporation 3D integrated circuit device fabrication using interface wafer as permanent carrier
JP5477372B2 (ja) * 2009-03-11 2014-04-23 日本電気株式会社 機能素子内蔵基板、及びその製造方法、並びに電子機器
JP5483921B2 (ja) * 2009-04-22 2014-05-07 株式会社メイコー プリント基板の製造方法
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US8648473B2 (en) 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US9385052B2 (en) 2012-09-14 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
KR20140078291A (ko) * 2012-12-17 2014-06-25 삼성전기주식회사 인쇄회로기판
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
JP6652443B2 (ja) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11211341B2 (en) * 2019-12-19 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabrcating the same
KR20220020018A (ko) 2020-08-11 2022-02-18 삼성전기주식회사 부품 패키지 및 이에 이용되는 인쇄회로기판

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133696A (ja) * 1984-12-03 1986-06-20 日立化成工業株式会社 配線板の製造法
JPH01225196A (ja) * 1988-03-03 1989-09-08 Marcon Electron Co Ltd 積層混成集積回路の製造方法
JPH0486833A (ja) * 1990-07-31 1992-03-19 Toshiba Corp 画像形成装置
JP2000301534A (ja) * 1999-02-19 2000-10-31 Hitachi Chem Co Ltd プリプレグ、金属張積層板及びこれらを用いた印刷配線板
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP2004221417A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法
JPWO2004086833A1 (ja) * 2003-03-27 2006-06-29 日本ゼオン株式会社 プリント配線板、その製造方法及び支持体付き硬化性樹脂成形体
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
JP4792749B2 (ja) * 2005-01-14 2011-10-12 大日本印刷株式会社 電子部品内蔵プリント配線板の製造方法
JP4718192B2 (ja) 2005-01-17 2011-07-06 新光電気工業株式会社 リーダ／ライタ
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
US20080089048A1 (en) 2008-04-17
TW200818440A (en) 2008-04-16
CN101162716A (zh) 2008-04-16
KR20080033069A (ko) 2008-04-16
US7994431B2 (en) 2011-08-09
JP2008098366A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
JP4906462B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
KR101906883B1 (ko) 배선 기판 및 그 제조 방법
CN103369811B (zh) 电路板及其制造方法
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
JP2013214578A (ja) 配線板及びその製造方法
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JPWO2009141927A1 (ja) プリント配線板及びその製造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2004335704A (ja) プリント配線基板の製造方法およびプリント配線基板
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2019080032A (ja) 多層プリント回路基板
JP2015207580A (ja) 配線基板およびその製造方法
JP5221887B2 (ja) 配線基盤の製造方法
US20080290507A1 (en) Chip embedded printed circuit board and fabricating method thereof
KR102449368B1 (ko) 다층 인쇄회로기판
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2014131034A (ja) パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
JP2007311492A (ja) 半導体装置の製造方法
JP2004095854A (ja) 多層配線基板
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2015018988A (ja) キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4906462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150