JP2004221417A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004221417A
JP2004221417A JP2003008551A JP2003008551A JP2004221417A JP 2004221417 A JP2004221417 A JP 2004221417A JP 2003008551 A JP2003008551 A JP 2003008551A JP 2003008551 A JP2003008551 A JP 2003008551A JP 2004221417 A JP2004221417 A JP 2004221417A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating sheet
insulating
semiconductor
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003008551A
Other languages
English (en)
Inventor
Ichiro Mihara
一郎 三原
Takeshi Wakabayashi
猛 若林
Toshihiro Kido
利浩 城戸
Hiroyasu Sadabetto
裕康 定別当
Yutaka Yoshino
裕 吉野
Nobuyuki Kageyama
信之 影山
Hirota Kono
大太 河野
Jun Yoshizawa
潤 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Nippon CMK Corp
CMK Corp
Original Assignee
Casio Computer Co Ltd
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Nippon CMK Corp, CMK Corp filed Critical Casio Computer Co Ltd
Priority to JP2003008551A priority Critical patent/JP2004221417A/ja
Priority to CNB2004800000580A priority patent/CN100397629C/zh
Priority to TW093101113A priority patent/TWI239581B/zh
Priority to PCT/JP2004/000338 priority patent/WO2004064153A1/en
Publication of JP2004221417A publication Critical patent/JP2004221417A/ja
Priority to US10/916,917 priority patent/US7183639B2/en
Priority to HK06105090A priority patent/HK1085052A1/xx
Priority to US11/610,327 priority patent/US7445964B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

【課題】例えばＢＧＡと呼ばれる半導体装置の製造に際し、ある製造工程において、研磨を行なうことなく、その上面を平坦面とする。
【解決手段】複数の半導体装置に対応するサイズの銅箔１ａ上の所定の複数箇所にＣＳＰと呼ばれる半導体構成体３を配置する。次に、半導体構成体３間に、例えばプリプレグ材と呼ばれる格子状でシート状の第１の絶縁材材料１４ａ、１４ｂを配置し、その上に、例えばビルドアップ材と呼ばれるシート状の第２の絶縁材材料１５ａを配置する。次に、一対の加熱加圧板を用いて加熱加圧することにより、導体構成体３の周囲における銅箔１ａの上面に第１の絶縁材１４を形成するとともに、それらの上面に上面が平坦な第２の絶縁材１５を形成する。そして、その上に、上層再配線、上層絶縁膜、半田ボール等を形成し、次いで、互いに隣接する半導体構成体３間において切断すると、半田ボールを備えた半導体装置が複数個得られる。
【選択図】 図１０

Description

【０００１】
【発明の属する技術分野】
この発明は半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される再配線を形成し、各再配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、再配線、外部接続用電極、および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１６８１２８号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
【０００５】
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、該半導体構成体の側方に設けられた絶縁シートと、前記半導体構成体の外部接続用電極に接続されて設けられ且つ接続パッド部を有する少なくとも１層の上層再配線とを備え、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記絶縁シート上に対応して配置されていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記半導体構成体を複数個備えていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記絶縁シートは繊維に熱硬化性樹脂が含浸された材料からなることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記絶縁シートと前記上層再配線との間に絶縁材が形成されていることを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記絶縁材はシートであることを特徴とするものである。
請求項７に記載の発明は、請求項５に記載の発明において、前記絶縁材の上面は平坦であることを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を有することを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項１０に記載の発明は、請求項１に記載の発明において、前記半導体構成体および前記絶縁シートの下面に金属層が設けられていることを特徴とするものである。
請求項１１に記載の発明は、請求項１０に記載の発明において、前記金属層の下面に絶縁層が設けられていることを特徴とするものである。
請求項１２に記載の発明は、請求項１０に記載の発明において、前記金属層は少なくとも金属箔を有することを特徴とするものである。
請求項１３に記載の発明は、請求項１２に記載の発明において、前記金属箔は銅箔であることを特徴とするものである。
請求項１４に記載の発明は、請求項１に記載の発明において、少なくとも前記絶縁シートの下面に下層再配線が設けられ、前記上層再配線のうちの最下層の上層再配線と前記下層再配線とは前記絶縁シート内に設けられた上下導通部を介して接続されていることを特徴とするものである。
請求項１５に記載の発明は、ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置し、且つ、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁シートを配置する工程と、前記絶縁シート上から前記絶縁シートを加熱加圧して、前記半導体構成体間に前記絶縁シートを溶融し、固化する工程と、接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記外部接続用電極に接続される少なくとも１層の上層再配線を、該上層再配線のうち、最上層の上層再配線の接続パッド部が前記絶縁シート上に対応して配置されるように形成する工程と、前記半導体構成体間における前記絶縁シートを切断して前記最上層の上層再配線の接続パッド部が前記絶縁シート上に配置された半導体装置を複数個得る工程とを有することを特徴とするものである。
請求項１６に記載の発明は、請求項１５に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とするものである。
請求項１７に記載の発明は、請求項１５に記載の発明において、前記絶縁シートの切断は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項１８に記載の発明は、請求項１５に記載の発明において、前記絶縁シートを切断する前に、前記ベース板を除去することを特徴とするものである。
請求項１９に記載の発明は、請求項１５に記載の発明において、前記絶縁シートを切断した後、前記ベース板を除去することを特徴とするものである。
請求項２０に記載の発明は、請求項１５に記載の発明において、前記加熱加圧処理は、加圧制限面を設けて行なうことを特徴とするものである。
請求項２１に記載の発明は、請求項１５に記載の発明において、前記絶縁シートの開口部のサイズは前記半導体構成体のサイズよりもやや大きくなっていることを特徴とするものである。
請求項２２に記載の発明は、請求項２１に記載の発明において、前記ベース板上に配置する前記絶縁シートの厚さは前記半導体構成体の厚さよりも厚いものであることを特徴とするものである。
請求項２３に記載の発明は、請求項１５に記載の発明において、前記絶縁シートは繊維に熱硬化性樹脂を含浸された材料からなることを特徴とするものである。
請求項２４に記載の発明は、請求項１５に記載の発明において、前記絶縁シートと前記上層再配線との間に絶縁材を形成する工程を有することを特徴とするものである。
請求項２５に記載の発明は、請求項２４に記載の発明において、前記絶縁材はシートであることを特徴とするものである。
請求項２６に記載の発明は、請求項１５に記載の発明において、前記配置工程で前記複数の半導体構成体および前記絶縁シートを前記ベース板上に設けられた金属箔上に配置し、前記絶縁シート切断工程で前記絶縁シートを切断するとともに前記金属箔を切断し、前記半導体装置として前記金属箔を備えたものを得ることを特徴とするものである。
請求項２７に記載の発明は、請求項２６に記載の発明において、前記金属箔上に前記半導体構成体および前記絶縁シートを配置した後に、前記絶縁シートを仮硬化させることを特徴とするものである。
請求項２８に記載の発明は、請求項２７に記載の発明において、前記仮硬化後に、前記ベース板を除去することを特徴とするものである。
請求項２９に記載の発明は、請求項２８に記載の発明において、前記ベース板を除去した後に、前記金属箔を覆う絶縁層を形成し、前記絶縁シート切断工程で前記絶縁シートおよび前記金属箔を切断するとともに前記絶縁層を切断し、前記半導体装置として前記絶縁層を備えたものを得ることを特徴とするものである。
請求項３０に記載の発明は、請求項２６に記載の発明において、前記金属箔は銅箔であることを特徴とするものである。
請求項３１に記載の発明は、請求項１５に記載の発明において、前記絶縁シート切断工程で前記絶縁シートを切断するとともに前記ベース板を切断し、前記半導体装置として前記ベース板を備えたものを得ることを特徴とするものである。
請求項３２に記載の発明は、請求項１５に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を形成する工程を有することを特徴とするものである。
請求項３３に記載の発明は、請求項３２に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とするものである。
請求項３４に記載の発明は、請求項１５に記載の発明において、前記上層再配線形成工程前に、前記ベース板を除去し、前記絶縁シートに貫通孔を形成し、少なくとも前記絶縁シートの下面に下層再配線を形成し、さらに前記貫通孔内に前記上層再配線と前記下層再配線とを接続する上下導通部を形成する工程を有することを特徴とするものである。
請求項３５に記載の発明は、請求項１５に記載の発明において、前記配置工程で前記半導体構成体および前記絶縁シートを前記ベース板上に設けられた金属箔上に配置し、前記上層再配線形成工程前に、前記ベース板を除去し、前記絶縁シートに貫通孔を形成し、該貫通孔内に上下導通部を前記金属箔に接続させて形成し、前記上層再配線形成工程で前記上層再配線を形成するとともに少なくとも前記絶縁シートの下面に下層再配線を前記上下導通部を介して前記上層再配線に接続させて形成する工程を有することを特徴とするものである。
請求項３６に記載の発明は、請求項３４または３５に記載の発明において、前記下層再配線を覆う絶縁層を形成する工程を有することを特徴とするものである。
そして、この発明によれば、半導体構成体の側方に設けられた絶縁シート上に最上層の上層再配線の少なくとも一部の接続パッド部を配置しているので、最上層の上層再配線の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。
【０００７】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、銅等からなる平面矩形形状の金属層１の下面にソルダーレジスト等からなる絶縁層２が設けられたものを備えている。この場合、金属層１は、帯電を防止したり、後述するシリコン基板５の集積回路への光の照射を防止したりするためのものである。絶縁層２は、金属層１を保護するためのものである。
【０００８】
金属層１の上面中央部には、金属層１のサイズよりもやや小さいサイズの平面矩形形状の半導体構成体３の下面がダイボンド材からなる接着層４を介して接着されている。この場合、半導体構成体３は、後述する再配線、柱状電極、封止膜を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体３を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体３の構成を説明する。
【０００９】
半導体構成体３はシリコン基板（半導体基板）５を備えており、接着層４により金属層１に接着されている。シリコン基板５の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド（外部接続用電極）６が集積回路に接続されて設けられている。接続パッド６の中央部を除くシリコン基板５の上面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。
【００１０】
シリコン基板５上に設けられた絶縁膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）９が設けられている。この場合、絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。両開口部８、１０を介して露出された接続パッド６の上面から保護膜９の上面の所定の箇所にかけて銅等からなる再配線１１が設けられている。
【００１１】
再配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。再配線１１を含む保護膜９の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）１３がその上面が柱状電極１２の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体３は、シリコン基板５、接続パッド６、絶縁膜７を含み、さらに、保護膜９、再配線１１、柱状電極１２、封止膜１３を含んで構成されている。
【００１２】
半導体構成体３の周囲における金属層１の上面には矩形枠状の第１の絶縁材（絶縁シート）１４がその上面が半導体構成体３の上面とほぼ面一となるように設けられている。半導体構成体３および第１の絶縁材１４の上面には第２の絶縁材１５がその上面を平坦とされて設けられている。
【００１３】
第１の絶縁材１４は、通常、プリプレグ材と言われるもので、例えば、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものである。また、第２の絶縁材１５は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
【００１４】
柱状電極１２の上面中央部に対応する部分における第２の絶縁材１５には開口部１６が設けられている。開口部１６を介して露出された柱状電極１２の上面から第２の絶縁材１５の上面の所定の箇所にかけて銅等からなる上層再配線１７が設けられている。
【００１５】
上層再配線１７を含む第２の絶縁材１５の上面にはソルダーレジスト等からなる上層絶縁膜１８が設けられている。上層再配線１７の接続パッド部に対応する部分における上層絶縁膜１８には開口部１９が設けられている。開口部１９内およびその上方には半田ボールからなる突起電極２０が上層再配線１７の接続パッド部に接続されて設けられている。複数の突起電極２０は、上層絶縁膜１８上にマトリクス状に配置されている。
【００１６】
ところで、金属層１のサイズを半導体構成体３のサイズよりもやや大きくしているのは、シリコン基板５上の接続パッド６の数の増加に応じて、突起電極２０の配置領域を半導体構成体３のサイズよりもやや大きくし、これにより、上層再配線１７の接続パッド部（上層絶縁膜１８の開口部１９内の部分）のサイズおよびピッチを柱状電極１２のサイズおよびピッチよりも大きくするためである。
【００１７】
このため、マトリクス状に配置された上層再配線１７の接続パッド部は、半導体構成体３に対応する領域のみでなく、半導体構成体３の周側面の外側に設けられた第１の絶縁材１４に対応する領域上にも配置されている。つまり、マトリクス状に配置された突起電極２０のうち、少なくとも最外周の突起電極２０は半導体構成体３よりも外側に位置する周囲に配置されている。
【００１８】
このように、この半導体装置では、シリコン基板５上に、接続パッド６、絶縁膜７を有するのみでなく、保護膜９、再配線１１、柱状電極１２、封止膜１３等をも形成した半導体構成体３の周囲およびそれらの上面に第１および第２の絶縁材１４、１５を設け、第２の絶縁材１５の上面に、該第２の絶縁材１５に形成された開口部１６を介して柱状電極１２に接続される上層再配線１７を設ける構成を特徴としている。
【００１９】
この場合、第２の絶縁材１５の上面が平坦であることにより、後述する如く、以降の工程で形成する上層再配線１７や突起電極２０の上面の高さ位置を均一にし、ボンディング時の信頼性を向上することができる。
【００２０】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体３の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）５上にアルミニウム系金属等からなる接続パッド６、酸化シリコン等からなる絶縁膜７およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられ、接続パッド６の中央部が絶縁膜７および保護膜９に形成された開口部８、１０を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板５には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド６は、それぞれ、対応する領域に形成された集積回路に電気的に接続されているものである。
【００２１】
次に、図３に示すように、両開口部８、１０を介して露出された接続パッド６の上面を含む保護膜９の上面全体に下地金属層１１ａを形成する。この場合、下地金属層１１ａは、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層再配線１７の下地金属層の場合も同様である。
【００２２】
次に、下地金属層１１ａの上面にメッキレジスト膜２１をパターン形成する。
この場合、再配線１１形成領域に対応する部分におけるメッキレジスト膜２１には開口部２２が形成されている。次に、下地金属層１１ａをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２１の開口部２２内の下地金属層１１ａの上面に上層金属層１１ｂを形成する。次に、メッキレジスト膜２１を剥離する。
【００２３】
次に、図４に示すように、上層金属層１１ｂを含む下地金属層１１ａの上面にメッキレジスト膜２３をパターン形成する。この場合、柱状電極１２形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。
次に、下地金属層１１ａをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の上層金属層１１ｂの接続パッド部上面に柱状電極１２を形成する。
【００２４】
次に、メッキレジスト膜２３を剥離し、次いで、柱状電極１２および上層金属層１１ｂをマスクとして下地金属層１１ａの不要な部分をエッチングして除去すると、図５に示すように、上層金属層１１ｂ下にのみ下地金属層１１ａが残存され、この残存された下地金属層１１ａおよびその上面全体に形成された上層金属層１１ｂにより再配線１１が形成される。
【００２５】
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１２および再配線１１を含む保護膜９の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。次に、封止膜１３および柱状電極１２の上面側を適宜に研磨し、図７に示すように、柱状電極１２の上面を露出させ、且つ、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。
【００２６】
ここで、柱状電極１２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１２の高さにばらつきがあるため、このばらつきを解消して、柱状電極１２の高さを均一にするためである。また、この場合、軟質の銅からなる柱状電極１２とエポキシ系樹脂等からなる封止膜１３とを同時に研磨するため、適宜な粗さの砥石を備えたグラインダーを用いている。
【００２７】
次に、図８に示すように、シリコン基板５の下面全体に接着層４を接着する。
接着層４は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、仮硬化した状態でシリコン基板５に固着する。次に、シリコン基板５に固着された接着層４をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板５の下面に接着層４を有する半導体構成体３が複数個得られる。
【００２８】
このようにして得られた半導体構成体３では、シリコン基板５の下面に接着層４を有するため、ダイシング工程後に各半導体構成体３のシリコン基板４の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体３のシリコン基板４の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
【００２９】
次に、このようにして得られた半導体構成体３を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示す金属層１の上面側を後述の如く構成する銅箔を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が長方形、好ましくは、ほぼ正方形のベース板３１の上面に接着層３２を介して銅箔１ａが接着されたものを用意する。
【００３０】
なお、ベース板３１は、ガラス、セラミックス、樹脂等の絶縁材であってもよいが、ここでは、一例として、アルミニウムからなるものを用いる。また、寸法の一例として、アルミニウムからなるベース板３１の厚さは０．４ｍｍ程度であり、銅箔１ａの厚さは０．０１２ｍｍ程度である。ここで、ベース板３１を用いるのは、厚さが薄すぎる銅箔１ａのみではベース板としての役目を果たさないためである。なお、銅箔１ａは、製造工程中の帯電防止としての役目も有する。
【００３１】
次に、銅箔１ａの上面の所定の複数箇所にそれぞれ半導体構成体３のシリコン基板５の下面に接着された接着層４を接着する。ここでの接着は、加熱加圧により、接着層４を本硬化させる。次に、半導体構成体３間および最外周に配置された半導体構成体３の外側における銅箔１ａの上面に格子状でシート状の２枚の第１の絶縁材材料１４ａ、１４ｂを位置決めしながら積層して配置し、さらにその上面にシート状の第２の絶縁材材料１５ａを載置する。なお、２枚の第１の絶縁材材料１４ａ、１４ｂを積層して配置した後に、半導体構成体３を配置するようにしてもよい。
【００３２】
格子状の第１の絶縁材材料１４ａ、１４ｂは、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材に、型抜き加工やエッチング等により複数の矩形形状の開口部３３を形成することにより得られる。この場合、第１の絶縁材材料１４ａ、１４ｂは、平坦性を得るためにシート状であることが必要であるが、材料は、必ずしもプリプレグ材に限られるものではなく、熱硬化性樹脂や、熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材を分散させたものでもよい。
【００３３】
シート状の第２の絶縁材材料１５ａは、限定する意味ではないが、ビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。しかしながら、第２の絶縁材材料１５ａとして、上述のプリプレグ材、またはフィラーが混入されない、熱硬化性樹脂のみからなる材料を用いることもできる。
【００３４】
ここで、第１の絶縁材材料１４ａ、１４ｂの開口部３３のサイズは半導体構成体３のサイズよりもやや大きくなっている。このため、第１の絶縁材材料１４ａ、１４ｂと半導体構成体３との間には隙間３４が形成されている。この隙間３４の間隔は、一例として、０．２ｍｍ程度である。また、第１の絶縁材材料１４ａ、１４ｂの合計厚さは、半導体構成体３の厚さよりも厚く、後述の如く、加熱加圧されたときに、隙間３４を十分に埋めることができる程度の厚さとなっている。
【００３５】
この場合、第１の絶縁材材料１４ａ、１４ｂとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、第１の絶縁材材料は、上記の如く、２層であってもよいが、１層または３層以上であってもよい。なお、第２の絶縁材材料１５ａの厚さは、図１において、半導体構成体３上に形成すべき第２の絶縁材１５の厚さに対応する厚さまたはそれよりもやや厚い厚さとなっている。
【００３６】
次に、図１１に示す一対の加熱加圧板３５、３６を用いて第１の絶縁材材料１４ａ、１４ｂおよび第２の絶縁材材料１５ａを加熱加圧する。すると、第１の絶縁材材料１４ａ、１４ｂ中の溶融された熱硬化性樹脂が押し出されて、図１０に示す、第１の絶縁材材料１４ａ、１４ｂと半導体構成体３との間の隙間３４に充填され、その後の冷却により各半導体構成体３および各半導体構成体３間の銅箔１ａに固着した状態で固化する。かくして、図１１に示すように、半導体構成体３間および最外周に配置された半導体構成体３の外側における銅箔２ａの上面に補強材を含む熱硬化性樹脂からなる第１の絶縁材１４がベース板３１に固着して形成されるとともに、半導体構成体３および第１の絶縁材１４の上面に補強材を含む熱硬化性樹脂からなる第２の絶縁材１５が形成される。
【００３７】
この場合、図７に示すように、ウエハ状態において、半導体構成体３の柱状電極１２の高さは均一とされ、且つ、柱状電極１２の上面を含む封止膜１３の上面は平坦化されているため、図１１に示す状態において、複数の半導体構成体３の各厚さは同じである。
【００３８】
そこで、図１１に示す状態において、半導体構成体３の上面よりも補強材（例えば、シリカフィラー）の直径だけ高い仮想面を加圧制限面として加熱加圧を行なうと、半導体構成体３上における第２の絶縁材１５の厚さはその中の補強材（例えば、シリカフィラー）の直径と同じとなる。また、一対の加熱加圧板３５、３６を備えたプレス装置として、オープンエンド型（開放型）の平面プレス装置を用いると、絶縁材材料１４ａ、１４ｂ、１５ａ中の余分の熱硬化性樹脂は一対の加熱加圧板３５、３６の外側に押し出される。
【００３９】
また、第２の絶縁材１５の上面は、上側の加熱加圧板３６の下面によって押さえ付けられるため、平坦面となる。したがって、第２の絶縁材１５の上面を平坦化するための研磨工程は不要である。このため、銅箔１ａのサイズが例えば５００×５００ｍｍ程度と比較的大きくても、その上に配置された複数の半導体構成体３に対して第２の絶縁材１５の平坦化を一括して簡単に行なうことができる。
【００４０】
さらに、第１および第２の絶縁材１４、１５は、熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものからなっているので、熱硬化性樹脂のみからなる場合と比較して、熱硬化性樹脂の硬化時の収縮による応力を小さくすることができ、ひいては銅箔１ａ等が反りにくいようにすることができる。
【００４１】
なお、図１１に示す製造工程において、上面側からは加圧のみとし、加熱は半導体構成体３の下面側をヒーター等で行なうというように、加熱と加圧は別々の手段で行ってもよいし、加圧と加熱とを別の工程で行なうようにすることもできる。
【００４２】
さて、図１１に示す製造工程が終了すると、第１、第２の絶縁材１４、１５、半導体構成体３および銅箔１ａは一体化されるため、これらのみで必要な強度を維持することができる。そこで、次に、ベース板３１および接着層３２を剥がし、あるいは、研磨やエッチング等により除去する。これは、後述するダイシングでの負荷を軽減するためと、製品としての半導体装置の厚さを薄くするためである。なお、図１０に示す製造工程において、仮圧着により絶縁材材料１４ａ、１４ｂ、１５ａを仮硬化させて銅箔１ａの上面に仮接合した場合には、その後に、ベース板３１および接着層３２を剥がし、あるいは、研磨やエッチング等により除去するようにしてもよい。
【００４３】
次に、図１２に示すように、レーザビームを照射するレーザ加工により、柱状電極１２の上面中央部に対応する部分における第２の絶縁材１５に開口部１６を形成する。次に、必要に応じて、開口部１６内等に発生したエポキシスミア等をデスミア処理により除去する。
【００４４】
次に、図１３に示すように、開口部１６を介して露出された柱状電極１２の上面を含む第２の絶縁材１５の上面全体に上層再配線形成用層１７ａを形成するとともに、銅箔１ａの下面に金属膜１ｂを形成する。この場合、上層再配線形成用層１７ａおよび金属膜１ｂは、例えば無電解メッキによる銅からなる下地金属層と、該下地金属層をメッキ電流路として銅の電解メッキを行なうことにより、該下地金属層の表面に形成された上層金属層とからなっている。
【００４５】
次に、上層再配線形成用層１７ａをフォトリソグラフィ法によりパターニングすると、図１４に示すように、第２の絶縁材１５の上面の所定の箇所に上層再配線１７が形成される。この状態では、上層再配線１７は第２の絶縁材１５の開口部１６を介して柱状電極１２の上面に接続されている。また、銅箔１ａとその下面に形成された金属層１ｂとにより、金属層１が形成されている。
【００４６】
次に、図１５に示すように、スクリーン印刷法やスピンコーティング法等により、上層再配線１７を含む第２の絶縁材１５の上面全体にソルダーレジストからなる上層絶縁膜１８を形成する。この場合、上層再配線１７の接続パッド部に対応する部分における上層絶縁膜１８には開口部１９が形成されている。また、金属層１の下面にスピンコーティング法等によりソルダーレジストからなる絶縁層２を形成する。次に、開口部１９内およびその上方に突起電極２０を上層再配線１７の接続パッド部に接続させて形成する。
【００４７】
次に、図１６に示すように、互いに隣接する半導体構成体３間において、上層絶縁膜１８、第１、第２の絶縁材１４、１５、金属層１および絶縁層２を切断すると、図１に示す半導体装置が複数個得られる。
【００４８】
このようにして得られた半導体装置では、半導体構成体３の柱状電極１２に接続される上層再配線１７を無電解メッキ（またはスパッタ）および電解メッキにより形成しているので、半導体構成体３の柱状電極１２と上層再配線１７との間の導電接続を確実とすることができる。
【００４９】
また、上記製造方法では、銅箔１ａ上に複数の半導体構成体３を接着層４を介して配置し、複数の半導体構成体３に対して第１、第２の絶縁材１４、１５、上層再配線１７、上層絶縁膜１８および突起電極２０の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１２に示す製造工程以降では、銅箔１ａと共に複数の半導体構成体３を搬送することができるので、これによっても製造工程を簡略化することができる。
【００５０】
さらに、上記製造方法では、図１０に示すように、再配線１１および柱状電極１２を備えたＣＳＰタイプの半導体構成体３を銅箔１ａ上に接着層４を介して接着しているので、例えば、シリコン基板５上に接続パッド６および絶縁膜７を設けてなる通常の半導体チップを銅箔１ａ上に接着して、半導体チップの周囲に設けられた封止膜上等に再配線および柱状電極を形成する場合と比較して、コストを低減することができる。
【００５１】
例えば、切断前の銅箔１ａがシリコンウエハのように一定のサイズのほぼ円形状である場合、銅箔１ａ上に接着された半導体チップの周囲に設けられた封止膜上等に再配線および柱状電極を形成すると、処理面積が増大する。換言すれば、低密度処理になるため、一回当たりの処理枚数が低減し、スループットが低下するので、コストアップとなる。
【００５２】
これに対し、上記製造方法では、再配線１１および柱状電極１２を備えたＣＳＰタイプの半導体構成体３を銅箔１ａ上に接着層４を介して接着した後に、ビルドアップしているので、プロセス数は増大するが、柱状電極１２を形成するまでは高密度処理のため、効率が良く、プロセス数の増大を考慮しても、全体の価格を低減することができる。
【００５３】
なお、上記実施形態においては、突起電極２０を、半導体構成体３上およびその周囲の第１の絶縁材１４上の全面に対応してマトリクス状に配列されるよう設けているが、突起電極２０を半導体構成体３の周囲の第１の絶縁材１４上に対応する領域上にのみ設けるようにしてもよい。その場合、突起電極２０を半導体構成体３の全周囲ではなく、半導体構成体３の４辺の中、１〜３辺の側方のみに設けてもよい。また、このような場合には、第１の絶縁材１４を矩形枠状のものとする必要はなく、突起電極２０を設ける辺の側方のみに配置されるようにしてもよい。
【００５４】
（第２実施形態）
図１７はこの発明の第２実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、絶縁層２を備えていないことである。
【００５５】
この第２実施形態の半導体装置を製造する場合には、図１５に示す製造工程において、金属層１の下面に絶縁層２を形成せず、突起電極２０を形成した後に、互いに隣接する半導体構成体３間において、上層絶縁膜１８、第１、第２の絶縁材１４、１５および金属層１を切断すると、図１７に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、絶縁層２を備えていないので、その分だけ、薄型化することができる。
【００５６】
（第３実施形態）
図１８はこの発明の第３実施形態としての半導体装置の断面図を示したもである。この半導体装置は、図１３に示す製造工程において、銅箔１ａの下面に金属層１ｂを形成せず、且つ、図１５に示す製造工程において、絶縁層２を形成することにより得られるものである。
【００５７】
（第４実施形態）
図１９はこの発明の第４実施形態としての半導体装置の断面図を示したものである。この半導体装置は、図１３に示す製造工程において、銅箔１ａの下面に金属層１ｂを形成せず、且つ、図１５に示す製造工程において、絶縁層２を形成しない場合に得られるものである。
【００５８】
（第５実施形態）
図２０はこの発明の第５実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、金属層１および絶縁層２を備えていないことである。
【００５９】
この第５実施形態の半導体装置を製造する場合には、例えば、図１５に示す製造工程において、金属層１の下面に絶縁層２を形成せず、突起電極２０を形成した後に、金属層１を研磨やエッチング等により除去し、次いで互いに隣接する半導体構成体３間において、上層絶縁膜１８および第１、第２の絶縁材１４、１５を切断すると、図２０に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、金属層１および絶縁層２を備えていないので、さらに薄型化することができる。
【００６０】
（第６実施形態）
図２１はこの発明の第６実施形態としての半導体装置の断面図を示したものである。この半導体装置は、例えば、図１９に示された状態において、金属層１を研磨やエッチング等により除去した後に、接着層４を含むシリコン基板５の下面側および第１の絶縁材１４の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体３間において、上層絶縁膜１８および第１、第２の絶縁材１４、１５を切断すると、得られるものであり、このようにして得られた半導体装置では、さらに薄型化することができる。
【００６１】
なお、突起電極２０を形成する前に、金属層１を研磨やエッチング等により除去し（必要に応じてさらに接着層４を含むシリコン基板５の下面側および第１の絶縁材１４の下面側を適宜に研磨し）、次いで突起電極２０を形成し、次いで互いに隣接する半導体構成体３間において、上層絶縁膜１８および第１、第２の絶縁材１４、１５を切断するようにしてもよい。
【００６２】
（第７実施形態）
図２２はこの発明の第７実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、金属層１および絶縁層２を備えておらず、その代わりに、ベース板３１を備えていることである。
【００６３】
この第７実施形態の半導体装置を製造する場合には、図１０に示す製造工程において、ベース板３１の上面に接着層３２および銅箔１ａを形成せず、ベース板３１の上面に半導体構成体３をその下面に設けられた接着層４を介して接着し、ベース板３１の下面に何も形成せず、突起電極２０を形成した後に、互いに隣接する半導体構成体３間において、上層絶縁膜１８、第１、第２の絶縁材１４、１５およびベース板３１を切断すると、図２２に示す半導体装置が複数個得られる。
【００６４】
（第８実施形態）
図２３はこの発明の第８実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と大きく異なる点は、接着層４および第１の絶縁材１４の下面に下層再配線４１が形成され、この下層再配線４１と上層再配線１７とが半導体構成体３の周囲に設けられた第１、第２のの絶縁材１４、１５の所定の箇所に形成された貫通孔４２の内壁面に形成された上下導通部４３を介して接続されていることである。
【００６５】
この第８実施形態の半導体装置を製造する場合には、例えば、図１１に示すような製造工程後に、まず、ベース板３１、接着層３２および銅箔１ａを研磨やエッチング等により除去する。次に、図２４に示すように、レーザ加工により、柱状電極１２の上面中央部に対応する部分における第２の絶縁材１５に開口部１６を形成するとともに、半導体構成体３の周囲に設けられた第１、第２の絶縁材１４、１５の所定の箇所に貫通孔４２を形成する。
【００６６】
次に、図２５に示すように、銅の無電解メッキおよび銅の電解メッキを連続して行なうことにより、開口部１６を介して露出された柱状電極１２の上面を含む第２の絶縁材１５の上面全体に上層再配線形成用層１７ａを形成し、また接着層および第１の絶縁材１４の下面全体に下層再配線形成用層４１ａを形成し、さらに貫通孔４２の内壁面に上下導通部４３を形成する。
【００６７】
次に、上層再配線形成用層１７ａおよび下層再配線形成用層４１ａをフォトリソグラフィ法によりパターニングすると、例えば、図２３に示すように、第２の絶縁材１５の上面に上層再配線１７が形成され、また接着層４および第１の絶縁材１４の下面に下層再配線４１が形成され、さらに貫通孔４２の内壁面に上下導通部４３が残存される。
【００６８】
次に、図２３を参照して説明すると、上層再配線１７を含む第２の絶縁材１５の上面に開口部１９を有するソルダーレジストからなる上層絶縁膜１８を形成するとともに、下層再配線４１を含む第１の絶縁材１４の下面全体にソルダーレジストからなる下層絶縁膜４４を形成する。この場合、上下導通部４３の内部にはソルダーレジストが充填される。次に、突起電極２０を形成し、次いで互いに隣接する半導体構成体３間において、上層絶縁膜１８、第１、第２の絶縁材１４、１５および下層絶縁膜４４を切断すると、図２３に示す半導体装置が複数個得られる。
【００６９】
（第９実施形態）
図２６はこの発明の第９実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図２３に示す半導体装置と大きく異なる点は、下層再配線４１が銅箔１ａとその下面に設けられた銅層４１ａとによって形成され、また貫通孔４２内に上下導通部４３が隙間無く形成されていることである。
【００７０】
この第９実施形態の半導体装置を製造する場合には、例えば、図１２に示すような製造工程において、図２７に示すように、レーザ加工により、柱状電極１２の上面中央部に対応する部分における第２の絶縁材１５に開口部１６を形成するとともに、半導体構成体３の周囲に設けられた第１、第２の絶縁材１４、１５の所定の箇所に貫通孔４２を形成する。ただし、この場合、接着層４および第１の絶縁材１４の下面全体には銅箔１ａが設けられているため、貫通孔４２の下面側は銅箔１ａによって覆われている。
【００７１】
次に、図２８に示すように、銅箔１ａをメッキ電流路として銅の電解メッキを行なうことにより、貫通孔４２内の銅箔１ａの上面に上下導通部４３を形成する。この場合、上下導通部４３の上面は貫通孔４２の上面とほぼ同じかそれよりもやや低い位置となるようにするのが好ましい。
【００７２】
次に、図２９に示すように、銅の無電解メッキおよび銅の電解メッキを連続して行なうことにより、開口部１６を介して露出された柱状電極１２の上面および貫通孔４２内の上下導通部４３の上面を含む第２の絶縁材１５の上面全体に上層再配線形成用層１７ａを形成し、また銅箔１ａの下面全体に下層再配線形成用層４１ａを形成する。以下、上記第８実施形態の場合と同様の製造工程を経ると、図２６に示す半導体装置が複数個得られる。
【００７３】
（第１０実施形態）
図３０はこの発明の第１０実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、第２の絶縁材１５を備えていないことである。
【００７４】
この第１０実施形態の半導体装置を製造する場合には、図１１に示す製造工程後に、ベース板３１および接着層３２を除去し、また第２の絶縁材１５を研磨して除去する。この場合、第２の絶縁材１５を研磨して除去するとき、半導体構成体３の柱状電極１２を含む封止膜１３上面側および第１の絶縁材１４の上面側がやや研磨されても、何ら支障はない。
【００７５】
以下の製造工程は上記第１実施形態の場合と同じであるが、この実施形態の場合には、図３０に示すように、半導体構成体３および第１の絶縁材１４の上面に上層再配線１７が柱状電極１２の上面に接続されて形成され、その上に開口部１９を有する上層絶縁膜１８が形成され、開口部１９内およびその上方に突起電極２０が上層再配線１７の接続パッド部に接続されて形成される。この場合、平面図は記載されていないが、柱状電極１２がマトリクス状に配列されている場兄は、当然のことではあるが、上層再配線１７は、各柱状電極１２の間を引き回して配線される。
【００７６】
（第１１実施形態）
図３１はこの発明の第１１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、図２３に示す場合において、上記第１０実施形態の場合と同様に、第２の絶縁材１５を研磨して除去した場合に得られるものである。
【００７７】
（第１２実施形態）
図３２はこの発明の第１２実施形態としての半導体装置の断面図を示したものである。この半導体装置は、図２６に示す場合において、上記第１０実施形態の場合と同様に、第２の絶縁材１５を研磨して除去した場合に得られるものである。
【００７８】
（第１３実施形態）
上記実施形態では、例えば、図１に示すように、第２の絶縁材１５上に上層再配線１７および上層絶縁膜１８をそれぞれ１層ずつ形成した場合について説明したが、これに限らず、それぞれ２層ずつ以上としてもよく、例えば、図３３に示すこの発明の第１３実施形態のように、それぞれ２層ずつとしてもよい。
【００７９】
すなわち、この半導体装置では、第２の絶縁材１５の上面に第１の上層再配線５１が第２の絶縁材１５に形成された開口部１６を介して柱状電極１２の上面に接続されて形成されている。第１の上層再配線５１を含む第２の絶縁材１５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる第１の上層絶縁膜５２が設けられている。第１の上層絶縁膜５２の上面には第２の上層再配線５４が第１の上層絶縁膜５２に形成された開口部５３を介して第１の上層再配線５１の接続パッド部上面に接続されて形成されている。
【００８０】
第２の上層再配線５４を含む第１の上層絶縁膜５２の上面にはソルダーレジスト等からなる第２の上層絶縁膜５５が設けられている。第２の上層再配線５４の接続パッド部に対応する部分における第２の上層絶縁膜５５には開口部５６が設けられている。開口部５６内およびその上方には突起電極２０が第２の上層再配線５４の接続パッド部に接続されて設けられている。なお、この場合、接着層４および第１の絶縁材１４の下面には銅箔１ａのみが設けられている。
【００８１】
（第１４実施形態）
例えば、図１６に示す場合には、互いに隣接する半導体構成体３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体３を１組として切断し、例えば、図３４に示すこの発明の第１４実施形態のように、３個の半導体構成体３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、３個で１組の半導体構成体３は同種、異種のいずれであってもよい。
【００８２】
なお、上記各実施形態において、半導体構成体３は、外部接続用電極として、接続パッド６の他に、再配線１１、柱状電極１２を有するものとしたが、本発明は、半導体構成体３の外部接続用電極として接続パッド６のみを有するもの、或いは接続パッド６、および接続パッド部を有する再配線１１を有するものに適用することが可能である。
【００８３】
【発明の効果】
以上説明したように、この発明によれば、半導体構成体の側方に設けられた第１の絶縁材上に最上層の上層再配線の少なくとも一部の接続パッド部を配置しているので、最上層の上層再配線の接続パッド部の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】図１５に続く製造工程の断面図。
【図１７】この発明の第２実施形態としての半導体装置の断面図。
【図１８】この発明の第３実施形態としての半導体装置の断面図。
【図１９】この発明の第４実施形態としての半導体装置の断面図。
【図２０】この発明の第５実施形態としての半導体装置の断面図。
【図２１】この発明の第６実施形態としての半導体装置の断面図。
【図２２】この発明の第７実施形態としての半導体装置の断面図。
【図２３】この発明の第８実施形態としての半導体装置の断面図。
【図２４】図２３に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２５】図２４に続く製造工程の断面図。
【図２６】この発明の第９実施形態としての半導体装置の断面図。
【図２７】図２６に示す半導体装置の製造方法の一例において、所定の製造工程の断面図。
【図２８】図２７に続く製造工程の断面図。
【図２９】図２８に続く製造工程の断面図。
【図３０】この発明の第１０実施形態としての半導体装置の断面図。
【図３１】この発明の第１１実施形態としての半導体装置の断面図。
【図３２】この発明の第１２実施形態としての半導体装置の断面図。
【図３３】この発明の第１３実施形態としての半導体装置の断面図。
【図３４】この発明の第１４実施形態としての半導体装置の断面図。
【符号の説明】
１ 金属層
２ 絶縁層
３ 半導体構成体
４ 接着層
５ シリコン基板
６ 接続パッド
１１ 再配線
１２ 柱状電極
１３ 封止膜
１４ 第１の絶縁材（絶縁シート）
１５ 第２の絶縁材
１７ 上層再配線
１８ 上層絶縁膜
２０ 突起電極

Claims (36)

  1. 半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、該半導体構成体の側方に設けられた絶縁シートと、前記半導体構成体の外部接続用電極に接続されて設けられ且つ接続パッド部を有する少なくとも１層の上層再配線とを備え、前記上層再配線のうち、最上層の上層再配線の少なくとも一部の接続パッド部は前記絶縁シート上に対応して配置されていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記半導体構成体を複数個備えていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記絶縁シートは繊維に熱硬化性樹脂が含浸された材料からなることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記絶縁シートと前記上層再配線との間に絶縁材が形成されていることを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記絶縁材はシートであることを特徴とする半導体装置。
  7. 請求項５に記載の発明において、前記絶縁材の上面は平坦であることを特徴とする半導体装置。
  8. 請求項１に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を有することを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  10. 請求項１に記載の発明において、前記半導体構成体および前記絶縁シートの下面に金属層が設けられていることを特徴とする半導体装置。
  11. 請求項１０に記載の発明において、前記金属層の下面に絶縁層が設けられていることを特徴とする半導体装置。
  12. 請求項１０に記載の発明において、前記金属層は少なくとも金属箔を有することを特徴とする半導体装置。
  13. 請求項１２に記載の発明において、前記金属箔は銅箔であることを特徴とする半導体装置。
  14. 請求項１に記載の発明において、少なくとも前記絶縁シートの下面に下層再配線が設けられ、前記上層再配線のうちの最下層の上層再配線と前記下層再配線とは前記絶縁シート内に設けられた上下導通部を介して接続されていることを特徴とする半導体装置。
  15. ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置し、且つ、前記各半導体構成体に対応する部分に開口部を有する少なくとも１枚の絶縁シートを配置する工程と、
    前記絶縁シート上から前記絶縁シートを加熱加圧して、前記半導体構成体間に前記絶縁シートを溶融し、固化する工程と、
    接続パッド部を有し且ついずれかの前記半導体構成体の対応する前記外部接続用電極に接続される少なくとも１層の上層再配線を、該上層再配線のうち、最上層の上層再配線の接続パッド部が前記絶縁シート上に対応して配置されるように形成する工程と、
    前記半導体構成体間における前記絶縁シートを切断して前記最上層の上層再配線の接続パッド部が前記絶縁シート上に配置された半導体装置を複数個得る工程と、を有することを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とする半導体装置の製造方法。
  17. 請求項１５に記載の発明において、前記絶縁シートの切断は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
  18. 請求項１５に記載の発明において、前記絶縁シートを切断する前に、前記ベース板を除去することを特徴とする半導体装置の製造方法。
  19. 請求項１５に記載の発明において、前記絶縁シートを切断した後、前記ベース板を除去することを特徴とする半導体装置の製造方法。
  20. 請求項１５に記載の発明において、前記加熱加圧処理は、加圧制限面を設けて行なうことを特徴とする半導体装置の製造方法。
  21. 請求項１５に記載の発明において、前記絶縁シートの開口部のサイズは前記半導体構成体のサイズよりもやや大きくなっていることを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の発明において、前記ベース板上に配置する前記絶縁シートの厚さは前記半導体構成体の厚さよりも厚いものであることを特徴とする半導体装置の製造方法。
  23. 請求項１５に記載の発明において、前記絶縁シートは繊維に熱硬化性樹脂を含浸された材料からなることを特徴とする半導体装置の製造方法。
  24. 請求項１５に記載の発明において、前記絶縁シートと前記上層再配線との間に絶縁材を形成する工程を有することを特徴とする半導体装置の製造方法。
  25. 請求項２４に記載の発明において、前記絶縁材はシートであることを特徴とする半導体装置の製造方法。
  26. 請求項１５に記載の発明において、前記配置工程で前記複数の半導体構成体および前記絶縁シートを前記ベース板上に設けられた金属箔上に配置し、前記絶縁シート切断工程で前記絶縁シートを切断するとともに前記金属箔を切断し、前記半導体装置として前記金属箔を備えたものを得ることを特徴とする半導体装置の製造方法。
  27. 請求項２６に記載の発明において、前記金属箔上に前記半導体構成体および前記絶縁シートを配置した後に、前記絶縁シートを仮硬化させることを特徴とする半導体装置の製造方法。
  28. 請求項２７に記載の発明において、前記仮硬化後に、前記ベース板を除去することを特徴とする半導体装置の製造方法。
  29. 請求項２８に記載の発明において、前記ベース板を除去した後に、前記金属箔を覆う絶縁層を形成し、前記絶縁シート切断工程で前記絶縁シートおよび前記金属箔を切断するとともに前記絶縁層を切断し、前記半導体装置として前記絶縁層を備えたものを得ることを特徴とする半導体装置の製造方法。
  30. 請求項２６に記載の発明において、前記金属箔は銅箔であることを特徴とする半導体装置の製造方法。
  31. 請求項１５に記載の発明において、前記絶縁シート切断工程で前記絶縁シートを切断するとともに前記ベース板を切断し、前記半導体装置として前記ベース板を備えたものを得ることを特徴とする半導体装置の製造方法。
  32. 請求項１５に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う上層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  33. 請求項３２に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  34. 請求項１５に記載の発明において、前記上層再配線形成工程前に、前記ベース板を除去し、前記絶縁シートに貫通孔を形成し、少なくとも前記絶縁シートの下面に下層再配線を形成し、さらに前記貫通孔内に前記上層再配線と前記下層再配線とを接続する上下導通部を形成する工程を有することを特徴とする半導体装置の製造方法。
  35. 請求項１５に記載の発明において、前記配置工程で前記半導体構成体および前記絶縁シートを前記ベース板上に設けられた金属箔上に配置し、前記上層再配線形成工程前に、前記ベース板を除去し、前記絶縁シートに貫通孔を形成し、該貫通孔内に上下導通部を前記金属箔に接続させて形成し、前記上層再配線形成工程で前記上層再配線を形成するとともに少なくとも前記絶縁シートの下面に下層再配線を前記上下導通部を介して前記上層再配線に接続させて形成する工程を有することを特徴とする半導体装置の製造方法。
  36. 請求項３４または３５に記載の発明において、前記下層再配線を覆う絶縁層を形成する工程を有することを特徴とする半導体装置の製造方法。
JP2003008551A 2003-01-16 2003-01-16 半導体装置およびその製造方法 Pending JP2004221417A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003008551A JP2004221417A (ja) 2003-01-16 2003-01-16 半導体装置およびその製造方法
CNB2004800000580A CN100397629C (zh) 2003-01-16 2004-01-16 半导体器件及其制造方法
TW093101113A TWI239581B (en) 2003-01-16 2004-01-16 Semiconductor device and method of manufacturing the same
PCT/JP2004/000338 WO2004064153A1 (en) 2003-01-16 2004-01-16 Semiconductor device and method of manufacturing the same
US10/916,917 US7183639B2 (en) 2003-01-16 2004-08-12 Semiconductor device and method of manufacturing the same
HK06105090A HK1085052A1 (en) 2003-01-16 2006-04-28 Semiconductor device and method of manufacturing the same
US11/610,327 US7445964B2 (en) 2003-01-16 2006-12-13 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003008551A JP2004221417A (ja) 2003-01-16 2003-01-16 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007011027A Division JP4316622B2 (ja) 2007-01-22 2007-01-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004221417A true JP2004221417A (ja) 2004-08-05

Family

ID=32898313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003008551A Pending JP2004221417A (ja) 2003-01-16 2003-01-16 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2004221417A (ja)
CN (1) CN100397629C (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114867A (ja) * 2004-09-17 2006-04-27 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
US7352054B2 (en) * 2004-01-27 2008-04-01 Casio Computer Co., Ltd. Semiconductor device having conducting portion of upper and lower conductive layers
JP2008098366A (ja) * 2006-10-11 2008-04-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
US7459340B2 (en) 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009026945A (ja) * 2007-07-19 2009-02-05 Sony Corp 半導体装置及びその製造方法
JP2009064879A (ja) * 2007-09-05 2009-03-26 Casio Comput Co Ltd 半導体装置およびその製造方法
WO2010058646A1 (ja) * 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP2010206215A (ja) * 2010-05-20 2010-09-16 Casio Computer Co Ltd 半導体装置
KR20170070779A (ko) * 2015-12-11 2017-06-22 에스케이하이닉스 주식회사 웨이퍼 레벨 패키지 및 제조 방법
US9852995B1 (en) 2016-09-21 2017-12-26 Kabushiki Kaisha Toshiba Semiconductor device
JP2019033124A (ja) * 2017-08-04 2019-02-28 リンテック株式会社 半導体装置の製造方法、及び接着積層体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525335B2 (en) * 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
CN104269391B (zh) * 2014-09-23 2017-08-04 武汉新芯集成电路制造有限公司 一种焊盘结构及其制备方法
CN105977233A (zh) * 2016-04-28 2016-09-28 合肥祖安投资合伙企业(有限合伙) 芯片封装结构及其制造方法
CN106960829B (zh) * 2017-05-11 2019-07-12 北京工业大学 一种缓解芯片封装应力的结构及其制作方法
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
CN107611097A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582512B2 (en) 2004-01-27 2009-09-01 Casio Computer Co., Ltd. Method of fabricating semiconductor device having conducting portion of upper and lower conductive layers on a peripheral surface of the semiconductor device
US7352054B2 (en) * 2004-01-27 2008-04-01 Casio Computer Co., Ltd. Semiconductor device having conducting portion of upper and lower conductive layers
JP2006114867A (ja) * 2004-09-17 2006-04-27 Casio Comput Co Ltd 半導体装置及びその製造方法
US7459340B2 (en) 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2008098366A (ja) * 2006-10-11 2008-04-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2009026945A (ja) * 2007-07-19 2009-02-05 Sony Corp 半導体装置及びその製造方法
JP2009064879A (ja) * 2007-09-05 2009-03-26 Casio Comput Co Ltd 半導体装置およびその製造方法
WO2010058646A1 (ja) * 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP2010206215A (ja) * 2010-05-20 2010-09-16 Casio Computer Co Ltd 半導体装置
KR20170070779A (ko) * 2015-12-11 2017-06-22 에스케이하이닉스 주식회사 웨이퍼 레벨 패키지 및 제조 방법
KR102508551B1 (ko) 2015-12-11 2023-03-13 에스케이하이닉스 주식회사 웨이퍼 레벨 패키지 및 제조 방법
US9852995B1 (en) 2016-09-21 2017-12-26 Kabushiki Kaisha Toshiba Semiconductor device
US10424542B2 (en) 2016-09-21 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor device
JP2019033124A (ja) * 2017-08-04 2019-02-28 リンテック株式会社 半導体装置の製造方法、及び接着積層体

Also Published As

Publication number Publication date
CN100397629C (zh) 2008-06-25
CN1698198A (zh) 2005-11-16

Similar Documents

Publication Publication Date Title
JP4012496B2 (ja) 半導体装置
TWI239581B (en) Semiconductor device and method of manufacturing the same
JP3888302B2 (ja) 半導体装置
EP1629533B1 (en) Semiconductor device and method of fabricating the same
US7550833B2 (en) Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
JP2004221417A (ja) 半導体装置およびその製造方法
JP4285707B2 (ja) 半導体装置
JP2005142466A (ja) 半導体装置およびその製造方法
JP4316622B2 (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP4438389B2 (ja) 半導体装置の製造方法
JP4316623B2 (ja) 半導体装置の製造方法
JP4513302B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP2004221418A (ja) 半導体装置およびその製造方法
JP4241284B2 (ja) 半導体装置
JP2009246404A (ja) 半導体装置の製造方法
JP4990492B2 (ja) 半導体装置
JP4341663B2 (ja) 半導体装置の製造方法
JP3955059B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP2005116714A (ja) 半導体装置およびその製造方法
TWI248148B (en) Semiconductor device having heat dissipation layer cross-reference to related applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050405

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080122

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080602

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080606