CN107611097A - 晶圆级芯片封装结构及其制备方法 - Google Patents

晶圆级芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN107611097A
CN107611097A CN201710954765.2A CN201710954765A CN107611097A CN 107611097 A CN107611097 A CN 107611097A CN 201710954765 A CN201710954765 A CN 201710954765A CN 107611097 A CN107611097 A CN 107611097A
Authority
CN
China
Prior art keywords
layer
semiconductor chip
wafer stage
encapsulating structure
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710954765.2A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710954765.2A priority Critical patent/CN107611097A/zh
Publication of CN107611097A publication Critical patent/CN107611097A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种晶圆级芯片封装结构及其制备方法，包括：半导体芯片；重新布线层，位于半导体芯片的正面；焊料凸块，位于重新布线层远离半导体芯片的表面；粘片膜，位于半导体芯片的背面；保护材料层，塑封于半导体芯片、重新布线层、焊料凸块及粘片膜的外围，保护材料层的上表面不高于焊料凸块的上表面，且保护材料层的下表面与粘片膜的下表面相平齐。本发明通过在半导体芯片的背面设置粘片膜，可以确保在后续的塑封等制备过程中半导体芯片不会发生晃动；可以防止半导体芯片的背面发生破裂；保护材料层将半导体芯片及介质层的侧壁塑封，即可以有效避免外部的水汽渗入到介质层内，使得介质层不容易破裂，又可以防止外力对所述介质层破坏的作用。

Description

晶圆级芯片封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种晶圆级芯片封装结构及其制备方法。
背景技术
在现有的晶圆级芯片封装结构(WLCSP)中，为了满足小尺寸发展的需求，会在晶圆级芯片封装结构中使用低k介质层(譬如，重新布线层)，以及在后续要进行激光切割(lasersaw)或刀片切割(blade saw)；但由于低k介质层比较脆，尤其是在低k介质层暴露于大气环境中，大气中的水汽进入到低k介质层内之后，使得所述低k介质层在后续的切割过程中会容易产生裂痕(crack)，而低k介质层中裂痕的存在会严重影响封装芯片的性能。同时，在切割的过程中，由于半导体芯片的背面直接裸露在外，很容易造成半导体芯片从背面发生破裂(chipping)等问题；此外，现有封装结构制备时一般都是将半导体芯片通过剥离层之间贴置于半导体衬底上，然后再进行塑封封装；由于半导体芯片与剥离层之间的粘合力较差，容易造成半导体芯片在封装过程中及封装后发生晃动，从而造成半导体芯片与重新布线层的接触不良，进而影响封装结构的性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆级芯片封装结构及其制备方法，用于解决现有技术中存在的在切割过程中会导致低k介质层产生裂痕，进而影响封装芯片的性能的问题，容易造成半导体芯片背面发生破裂的问题及由于半导体芯片与剥离层之间的粘合力较差，容易造成半导体芯片在封装过程中及封装后发生晃动，从而造成半导体芯片与重新布线层的接触不良，进而影响封装结构的性能的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆级芯片封装结构，所述晶圆级芯片封装结构包括：
半导体芯片；
重新布线层，位于所述半导体芯片的正面，且与所述半导体芯片电连接；
焊料凸块，位于所述重新布线层远离所述半导体芯片的表面，且与所述重新布线层电连接；
粘片膜，位于所述半导体芯片的背面；
保护材料层，塑封于所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜的外围，所述保护材料层的上表面不高于所述焊料凸块的上表面，且所述保护材料层的下表面与所述粘片膜的下表面相平齐。
优选地，所述重新布线层包括：
介质层，位于所述半导体芯片的正面；
金属线层，位于所述介质层内及所述介质层表面，且与半导体芯片及所述焊料凸块电连接。
优选地，所述重新布线层包括：
第一介质层，位于所述半导体芯片的正面；
至少一层金属线层，位于所述第一介质层内，且与所述半导体芯片电连接；
第二介质层，覆盖于所述第一介质层及所述金属线层的上表面；
凸块下金属层，位于所述第二介质层内及所述第二介质层表面，且与所述金属线层及所述焊料凸块电连接。
优选地，所述保护材料层为高分子防水材料层。
优选地，所述保护材料层为环氧树脂层层。
优选地，所述粘片膜为DAF膜或BSL膜。
优选地，所述焊料凸块包括：
金属柱，位于所述重新布线层的第二表面，且与所述重新布线层电连接；
焊球，位于所述金属柱的远离所述半导体芯片的表面。
优选地，所述焊料凸块为焊球。
优选地，所述晶圆级芯片封装结构内所述半导体芯片的数量为一个。
优选地，所述晶圆级芯片封装结构内所述半导体芯片的数量为至少两个，相邻所述半导体芯片之间具有间距。
本发明还提供一种晶圆级芯片封装结构的制备方法，所述晶圆级芯片封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有若干个半导体芯片；
2)于所述晶圆的上表面形成重新布线层，所述重新布线层与所述半导体芯片电连接；所述重新布线层包括介质层及位于所述介质层内及所述介质层上表面的金属连线层；
3)于所述重新布线层的上表面形成焊料凸块，所述焊料凸块与所述金属连线层电连接；
4)于所述介质层内形成上下贯穿所述介质层第一沟槽，所述第一沟槽位于各所述半导体芯片之间，且环绕所述半导体芯片；
5)使用粘片膜将上表面形成有所述重新布线层及所述焊料凸块的所述晶圆贴置于一切割蓝膜上，所述晶圆的下表面与所述粘片膜相接触；
6)于所述第一沟槽正下方形成第二沟槽，所述第二沟槽上下贯穿所述晶圆及所述粘片膜，并延伸至所述切割蓝膜内，以得到相互分离的、正面形成有重新布线层及焊料凸块且背面形成有粘片膜的半导体芯片；
7)提供一载体，将步骤6)得到的各所述半导体芯片自所述切割蓝膜上取下并贴置于所述载体的表面，所述粘片膜与所述载体的表面相接触，且相邻所述半导体芯片之间具有间距；
8)于所述载体的上表面形成保护材料层，所述保护材料层填满所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜之间的间隙，并将所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜塑封；
9)去除所述载体；
10)将步骤9)得到的结构进行切割，以得到所述晶圆级芯片封装结构。
优选地，步骤7)中，将步骤6)得到的各所述半导体芯片贴置于所述载体的表面之前，还包括于所述载体的表面形成剥离层的步骤。
如上所述，本发明的晶圆级芯片封装结构及其制备方法，具有以下有益效果：本发明的晶圆级芯片封装结构通过在半导体芯片的背面设置粘片膜，使得半导体芯片与载体的粘合力大大增加，可以使得半导体芯片牢固地贴合于切割蓝膜或载体的上表面，可以确保在后续的塑封等制备过程中半导体芯片不会发生晃动，从而确保晶圆级芯片封装结构的性能；粘片膜作为半导体芯片的背面保护层，可以防止半导体芯片的背面发生破裂；粘片膜与保护材料层可以实现对半导体芯片的六面塑封，整个塑封过程工艺简单，成本较低；保护材料层将半导体芯片及介质层的侧壁塑封，即可以有效避免外部的水汽渗入到介质层内，使得介质层不容易破裂，又可以起到稳固所述介质层，防止外力对所述介质层破坏的作用，从而使得本发明中的介质层在切割过程中不会出现裂痕，进而确保了封装芯片的性能。
附图说明
图1显示为本发明实施例一中提供的晶圆级芯片封装结构的制备方法的流程图。
图2～图14显示为本发明实施例一中提供的晶圆级芯片封装结构的制备方法各步骤所呈现的结构示意图，其中，图14显示为本发明的晶圆级芯片封装结构的结构示意图。
元件标号说明
10 晶圆
11 半导体芯片
111 连接焊垫
12 重新布线层
121 介质层
1211 第一介质层
1212 第二介质层
122 金属连线层
1221 金属线层
1222 凸块下金属层
13 焊料凸块
14 第一沟槽
141 激光器
15 切割蓝膜
16 铁圈
17 粘片膜
18 第二沟槽
19 载体
20 保护材料层
21 剥离层
22 钻石合成刀
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实施例提供一种晶圆级芯片封装结构的制备方法，所述晶圆级芯片封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有若干个半导体芯片；
2)于所述晶圆的上表面形成重新布线层，所述重新布线层与所述半导体芯片电连接；所述重新布线层包括介质层及位于所述介质层内及所述介质层上表面的金属连线层；
3)于所述重新布线层的上表面形成焊料凸块，所述焊料凸块与所述金属连线层电连接；
4)于所述介质层内形成上下贯穿所述介质层第一沟槽，所述第一沟槽位于各所述半导体芯片之间，且环绕所述半导体芯片；
5)使用粘片膜将上表面形成有所述重新布线层及所述焊料凸块的所述晶圆贴置于一切割蓝膜上，所述晶圆的下表面与所述粘片膜相接触；
6)于所述第一沟槽正下方形成第二沟槽，所述第二沟槽上下贯穿所述晶圆及所述粘片膜，并延伸至所述切割蓝膜内，以得到相互分离的、正面形成有重新布线层及焊料凸块且背面形成有粘片膜的半导体芯片；
7)提供一载体，将步骤6)得到的各所述半导体芯片自所述切割蓝膜上取下并贴置于所述载体的表面，所述粘片膜与所述载体的表面相接触，且相邻所述半导体芯片之间具有间距；
8)于所述载体的上表面形成保护材料层，所述保护材料层填满所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜之间的间隙，并将所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜塑封；
9)去除所述载体；
10)将步骤9)得到的结构进行切割，以得到所述晶圆级芯片封装结构。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一晶圆10，所述晶圆10内形成有若干个半导体芯片11。
作为示例，所述晶圆10可以为硅晶圆、蓝宝石晶圆或氮化镓晶圆等；优选地，本实施例中，所述晶圆10为硅晶圆。
作为示例，所述半导体芯片11可以为任意一种半导体功能芯片，所述半导体芯片11的正面形成有将其内部功能器件电引出的连接焊垫111，所述连接焊垫111的上表面裸露于所述半导体芯片11的上表面，即所述连接焊垫111的上表面与所述半导体芯片11的上表面相平齐。
在步骤2)中，请参阅图1中的S2步骤及图3，于所述晶圆10的上表面形成重新布线层12，所述重新布线层12与所述半导体芯片11电连接；所述重新布线层12包括介质层121及位于所述介质层121内及所述介质层121上表面的金属连线层122。
在一示例中，如图3所示，于所述晶圆10的上表面形成所述重新布线层12包括如下步骤：
2-1)于所述晶圆10的上表面形成第一介质层1211；
2-2)于所述第一介质层1211内形成第一开口(未示出)，所述第一开口暴露出所述连接焊垫111；
2-3)于所述第一开口内及所述第一开口外围的所述第一介质层1211的上表面形成金属线层1221，所述金属线层1221与所述连接焊垫111接触连接；
2-4)于所述金属线层1221及所述第一介质层1211的上表面形成第二介质层1212；
2-5)于所述第二介质层1212内形成第二开口(未示出)，所述第二开口暴露出所述金属线层1221；
2-6)于所述第二开口内及所述第二开口外围的所述第二介质层1212的上表面形成凸块下金属层1222，所述凸块下金属层1222与所述金属线层1221接触连接。
当然，在其他示例中，还可以采用现有的任意一种重新布线层制备工艺制备包括所述介质层121、所述金属线层1221及所述凸块下金属层1222的重新布线层12。
需要说明的是，所述第一介质层1211及所述第二介质层1212可以为相同材料的介质层。
需要进一步说明的是，在上一示例中，所述第一介质层1211与所述第二介质层1212共同构成所述重新布线层12的介质层121，所述金属线层1221与所述凸块下金属层1222共同构成所述重新布线层12的金属连线层122。
在另一示例中，所述重新布线层12包括一层介质层121及一层金属线层1221，于所述晶圆10的上表面形成所述重新布线层12包括如下步骤：
2-1)于所述晶圆10的上表面形成所述介质层121；
2-2)于所述介质层121内形成开口(未示出)，所述开口暴露出所述连接焊垫111；
2-3)于所述开口内及所述开口外围的所述介质层121的上表面形成金属线层1221，所述金属线层1221与所述连接焊垫111接触连接。
在步骤3)中，请参阅图1中的S3步骤及图4，于所述重新布线层12的上表面形成焊料凸块13，所述焊料凸块13与所述金属连线层122电连接。
在一示例中，于所述重新布线层12的上表面形成焊料凸块13包括如下步骤：
3-1)于所述重新布线层12的上表面形成金属柱；
3-2)于所述金属柱的上表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图4所示，所述焊料凸块13即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块13。
具体的，当所述重新布线层12内的所述金属连接层122包括金属线层1221及所述凸块下金属层1222时，所述焊料凸块13形成于所述凸块下金属层1222的上表面；当所述重新布线层12内的所述金属连接层122仅包括所述金属线层1221时，所述焊料凸块13形成于所述金属线层1221的上表面。
在步骤4)中，请参阅图1中的S4步骤及图5，于所述介质,121内形成上下贯穿所述介质层121第一沟槽14，所述第一沟槽14位于各所述半导体芯片11之间，且环绕所述半导体芯片11。
作为示例，可以采用激光器141发射的激光于所述介质层121内形成所述第一沟槽14，当然，在其他示例中，也可以采用刻蚀工艺或机械切割工艺于所述介质层121内形成所述第一沟槽14。
在步骤5)中，请参阅图1中的S5步骤及图6，使用粘片膜17将上表面形成有所述重新布线层12及所述焊料凸块13的所述晶圆10贴置于一切割蓝膜15上，所述晶圆10的下表面(即所述晶圆10的背面)与所述粘片膜17相接触。
作为示例，所述切割蓝膜15的上方形成有用于固定所述切割蓝膜15的铁圈16。
作为示例，所述粘片膜17可以为所述粘片膜17可以为DAF(die-attach film)或BSL膜(Backside lamination film，背面干膜)，优选地，所述粘片膜17为包括第一胶层、高导热树脂层及第二胶层的叠层结构，所述第一胶层、所述高导热树脂层及所述第二胶层依次叠置。由于所述晶圆10与所述切割蓝膜15之间设置有粘片膜17，可以增强所述晶圆10与所述切割蓝膜15的粘附力，切割的过程中，所述晶圆10不会发生晃动，从而可以确保切割的精确性。
在步骤6)中，请参阅图1中的S6及图6，于所述第一沟槽14正下方形成第二沟槽18，所述第二沟槽18上下贯穿所述晶圆10及所述粘片膜17，并延伸至所述切割蓝膜15内，以得到相互分离的、正面形成有所述重新布线层12及焊料凸块13且背面形成有所述粘片膜17的半导体芯片11。
作为示例，可以采用激光器141发射的激光于所述第一沟槽14正下方形成所述第二沟槽18，当然，在其他示例中，也可以采用刻蚀工艺或机械切割工艺于所述第一沟槽14正下方形成所述第二沟槽18。
在步骤7)中，请参阅图1中的S7)步骤及图7至图9，提供一载体19，将步骤6)得到的各所述半导体芯片11自所述切割蓝膜15上取下并贴置于所述载体19的表面，所述粘片膜17与所述载体19的表面相接触，且相邻所述半导体芯片11之间具有间距。
作为示例，所述载体19可以为玻璃载体、陶瓷载体或晶圆等等，此处不做限定。
作为示例，如图8所示，将步骤6)得到的各所述半导体芯片11贴置于所述载体19的表面之前，还包括于所述载体19的表面形成剥离层21的步骤。
需要说明的是，当所述载体19的表面形成有所述剥离层21时，步骤6)得到的各所述半导体芯片11贴置于所述剥离层21的表面，且所述粘片膜17与所述剥离层21的表面相连接处；即所述剥离层21位于所述粘片膜17与所述载体19之间。
作为示例，可以采用键合追踪法(bond-on-trace)使用粘片膜14将所述半导体芯片11正面朝上贴置于所述载体19的上表面。所述键合追踪法为本领域人员所熟知，此处不再累述。当然，本实施例中也可以采用其他任意一种键合方法将所述半导体芯片11贴置于所述载体19的上表面，如图9所示。
在步骤8)中，请参阅图1中的S8步骤及图10，于所述载体19的上表面形成保护材料层20，所述保护材料层20填满所述半导体芯片11、所述重新布线层12、所述焊料凸块13及所述粘片膜17之间的间隙，并将所述半导体芯片11、所述重新布线层12、所述焊料凸块13及所述粘片膜17塑封。
作为示例，作为示例，可以采用压缩成型工艺、传递模塑工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述载体19的上表面形成保护材料层20。优选地，本实施例中，采用传递模塑工艺于所述载体19的上表面形成保护材料层20。
作为示例，所述保护材料层20为高分子防水材料层；优选地，本实施例中，所述保护材料层20为环氧树脂层层。
作为示例，所述保护材料层20的上表面不高于所述焊料凸块13的上表面，即所述保护材料层20的上表面低于所述焊料凸块13的上表面或所述保护材料层20的上表面与所述焊料凸块13的上表面相平齐。由于所述半导体芯片11的背面设有所述粘片膜17，在塑封的过程中，所述半导体芯片11不会发生晃动，从而可以确保较好的塑封效果。
需要说明的是，当所述载体19的上表面形成有所述剥离层21时，所述保护材料层20形成于所述剥离层21的上表面。
在步骤9)中，请参阅图1中的S9步骤及图11，去除所述载体19。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述载体19及所述剥离层21。优选地，本实施例中，所述剥离层21为UV胶带，可以采用撕掉所述剥离层21的方式以去除所述载体19。
在步骤10)中，请参阅图1中的S10步骤及图12至图14，将步骤9)得到的结构进行切割，以得到所述晶圆级芯片封装结构。
作为示例，将步骤9)得到的结构进行切割，以得到所述晶圆级芯片封装结构包括如下步骤：
10-1)将步骤9)得到的结构贴置于一切割蓝膜15上，如图12所示；
10-2)自所述半导体芯片11之间的区域进行切割，如图13所示，切割完毕后，将切割的结构自所述切割蓝膜15上取下及得到所述晶圆级芯片封装结构。
作为示例，可以采用激光切割工艺或使用钻石合成刀自各所述半导体芯片11之间进行切割分离，以得到包括一个所述半导体芯片11的所述晶圆级芯片封装结构，如图14所示。
在另一示例中，也可以采用激光切割工艺或使用钻石合成刀自两个或多个所述半导体芯片11之间进行切割分离，以得到两个或多个所述半导体芯片11的所述晶圆级芯片封装结构。
实施例二
请继续参阅图14，本实施例还提供一种晶圆级芯片封装结构，所述晶圆级芯片封装结构可以采用但不仅限于实施例一中所述的晶圆级芯片封装结构的制备方法制备而得到，所述晶圆级芯片封装结构包括：半导体芯片11；重新布线层12，所述重新布线层12位于所述半导体芯片11的正面，且与所述半导体芯片11电连接；焊料凸块13，所述焊料凸块13位于所述重新布线层12远离所述半导体芯片11的表面，且与所述重新布线层12电连接；粘片膜17，所述粘片膜17位于所述半导体芯片11的背面；保护材料层20，所述保护材料层20塑封于所述半导体芯片11、所述重新布线层12、所述焊料凸块13及所述粘片膜17的外围，所述保护材料层20的上表面不高于所述焊料凸块13的上表面，且所述保护材料层20的下表面与所述粘片膜17的下表面相平齐。
在一示例中，所述重新布线层12包括：介质层121，所述介质层121位于所述半导体芯片11的正面；金属线层1221，所述金属线层1221位于所述介质层121内及所述介质层121表面，且与半导体芯片11及所述焊料凸块13电连接。
在另一示例中，所述重新布线层12包括：第一介质层1211，所述第一介质层1211位于所述半导体芯片11的正面；至少一层金属线层1221，所述金属线层1221位于所述第一介质层1211内，且与所述半导体芯片11电连接；第二介质层1212，所述第二介质层1212覆盖于所述第一介质层1211及所述金属线层121的上表面；凸块下金属层1222，所述凸块下金属层1222位于所述第二介质层1211内及所述第二介质层1212表面，且与所述金属线层1221及所述焊料凸块13电连接。所述第一介质层1211与所述第二介质层1212共同构成所述重新布线层12的介质层121，所述金属线层1221与所述凸块下金属层1222共同构成所述重新布线层12的金属连线层122。
作为示例，所述保护材料层20为高分子防水材料层；优选地，本实施例中，所述保护材料层20为环氧树脂层层。
作为示例，所述粘片膜17为DAF膜或BSL膜。优选地，本实施例中，所述粘片膜17为包括第一胶层、高导热树脂层及第二胶层的叠层结构，所述第一胶层、所述高导热树脂层及所述第二胶层依次叠置。
在一示例中，所述焊料凸块13包括：金属柱，所述金属柱位于所述重新布线层12远离所述半导体芯片11的表面，且与所述重新布线层12电连接；焊球，所述焊球位于所述金属柱的远离所述半导体芯片11的表面。
在另一示例中，如图14所示，所述焊料凸块13为焊球。
在一示例中，如图14所示，所述晶圆级芯片封装结构内所述半导体芯片11的数量为一个。
在另一示例中，所述晶圆级芯片封装结构内所述半导体芯片11的数量为至少两个，相邻所述半导体芯片11之间具有间距。
综上所述，本发明的晶圆级芯片封装结构及其制备方法，所述晶圆级芯片封装结构包括：半导体芯片；重新布线层，位于所述半导体芯片的正面，且与所述半导体芯片电连接；焊料凸块，位于所述重新布线层远离所述半导体芯片的表面，且与所述重新布线层电连接；粘片膜，位于所述半导体芯片的背面；保护材料层，塑封于所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜的外围，所述保护材料层的上表面不高于所述焊料凸块的上表面，且所述保护材料层的下表面与所述粘片膜的下表面相平齐。本发明的晶圆级芯片封装结构通过在半导体芯片的背面设置粘片膜，使得半导体芯片与载体的粘合力大大增加，可以使得半导体芯片牢固地贴合于切割蓝膜或载体的上表面，可以确保在后续的塑封等制备过程中半导体芯片不会发生晃动，从而确保晶圆级芯片封装结构的性能；粘片膜作为半导体芯片的背面保护层，可以防止半导体芯片的背面发生破裂；粘片膜与保护材料层可以实现对半导体芯片的六面塑封，整个塑封过程工艺简单，成本较低；保护材料层将半导体芯片及介质层的侧壁塑封，即可以有效避免外部的水汽渗入到介质层内，使得介质层不容易破裂，又可以起到稳固所述介质层，防止外力对所述介质层破坏的作用，从而使得本发明中的介质层在切割过程中不会出现裂痕，进而确保了封装芯片的性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种晶圆级芯片封装结构，其特征在于，所述晶圆级芯片封装结构包括：
半导体芯片；
重新布线层，位于所述半导体芯片的正面，且与所述半导体芯片电连接；
焊料凸块，位于所述重新布线层远离所述半导体芯片的表面，且与所述重新布线层电连接；
粘片膜，位于所述半导体芯片的背面；
保护材料层，塑封于所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜的外围，所述保护材料层的上表面不高于所述焊料凸块的上表面，且所述保护材料层的下表面与所述粘片膜的下表面相平齐。
2.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述重新布线层包括：
介质层，位于所述半导体芯片的正面；
金属线层，位于所述介质层内及所述介质层表面，且与半导体芯片及所述焊料凸块电连接，所述金属线层作为所述重新布线层的金属连线层。
3.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述重新布线层包括：
第一介质层，位于所述半导体芯片的正面；
至少一层金属线层，位于所述第一介质层内，且与所述半导体芯片电连接；
第二介质层，覆盖于所述第一介质层及所述金属线层的上表面；
凸块下金属层，位于所述第二介质层内及所述第二介质层表面，且与所述金属线层及所述焊料凸块电连接；其中，
所述第一介质层与所述第二介质层共同构成所述重新布线层的介质层，所述金属线层与所述凸块下金属层共同构成所述重新布线层的金属连线层。
4.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述保护材料层为高分子防水材料层。
5.根据权利要求4所述的晶圆级芯片封装结构，其特征在于，所述保护材料层为环氧树脂层层。
6.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述粘片膜为DAF膜或BSL膜。
7.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述焊料凸块包括：
金属柱，位于所述重新布线层远离所述半导体芯片的表面，且与所述重新布线层电连接；
焊球，位于所述金属柱的远离所述半导体芯片的表面。
8.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述焊料凸块为焊球。
9.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述晶圆级芯片封装结构内所述半导体芯片的数量为一个。
10.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述晶圆级芯片封装结构内所述半导体芯片的数量为至少两个，相邻所述半导体芯片之间具有间距。
11.一种晶圆级芯片封装结构的制备方法，其特征在于，所述晶圆级芯片封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有若干个半导体芯片；
2)于所述晶圆的上表面形成重新布线层，所述重新布线层与所述半导体芯片电连接；所述重新布线层包括介质层及位于所述介质层内及所述介质层上表面的金属连线层；
3)于所述重新布线层的上表面形成焊料凸块，所述焊料凸块与所述金属连线层电连接；
4)于所述介质层内形成上下贯穿所述介质层第一沟槽，所述第一沟槽位于各所述半导体芯片之间，且环绕所述半导体芯片；
5)使用粘片膜将上表面形成有所述重新布线层及所述焊料凸块的所述晶圆贴置于一切割蓝膜上，所述晶圆的下表面与所述粘片膜相接触；
6)于所述第一沟槽正下方形成第二沟槽，所述第二沟槽上下贯穿所述晶圆及所述粘片膜，并延伸至所述切割蓝膜内，以得到相互分离的、正面形成有重新布线层及焊料凸块且背面形成有粘片膜的半导体芯片；
7)提供一载体，将步骤6)得到的各所述半导体芯片自所述切割蓝膜上取下并贴置于所述载体的表面，所述粘片膜与所述载体的表面相接触，且相邻所述半导体芯片之间具有间距；
8)于所述载体的上表面形成保护材料层，所述保护材料层填满所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜之间的间隙，并将所述半导体芯片、所述重新布线层、所述焊料凸块及所述粘片膜塑封；
9)去除所述载体；
10)将步骤9)得到的结构进行切割，以得到所述晶圆级芯片封装结构。
12.根据权利要求11所述的晶圆级芯片封装结构的制备方法，其特征在于，步骤7)中，将步骤6)得到的各所述半导体芯片贴置于所述载体的表面之前，还包括于所述载体的表面形成剥离层的步骤。
CN201710954765.2A 2017-10-13 2017-10-13 晶圆级芯片封装结构及其制备方法 Pending CN107611097A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710954765.2A CN107611097A (zh) 2017-10-13 2017-10-13 晶圆级芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954765.2A CN107611097A (zh) 2017-10-13 2017-10-13 晶圆级芯片封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107611097A true CN107611097A (zh) 2018-01-19

Family

ID=61078248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954765.2A Pending CN107611097A (zh) 2017-10-13 2017-10-13 晶圆级芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107611097A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335826A (zh) * 2019-05-29 2019-10-15 宁波芯健半导体有限公司 一种具有键合结构的晶圆级芯片的封装方法
CN112310060A (zh) * 2019-08-01 2021-02-02 联发科技股份有限公司 半导体封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
CN1698198A (zh) * 2003-01-16 2005-11-16 卡西欧计算机株式会社 半导体器件及其制造方法
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法
CN207250484U (zh) * 2017-10-13 2018-04-17 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
CN1698198A (zh) * 2003-01-16 2005-11-16 卡西欧计算机株式会社 半导体器件及其制造方法
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法
CN207250484U (zh) * 2017-10-13 2018-04-17 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335826A (zh) * 2019-05-29 2019-10-15 宁波芯健半导体有限公司 一种具有键合结构的晶圆级芯片的封装方法
CN112310060A (zh) * 2019-08-01 2021-02-02 联发科技股份有限公司 半导体封装结构

Similar Documents

Publication Publication Date Title
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
CN103515260B (zh) 封装内封装及其形成方法
CN105514071B (zh) 一种扇出型芯片的封装方法及封装结构
CN107533985A (zh) 包括第一级裸片、背对背堆叠的第二级裸片和第三级裸片以及对应的第一再分配层、第二再分配层和第三再分配层的竖直堆叠系统级封装及其制造方法
CN106415817B (zh) 用于晶片级封装的切割方法和具有适于晶片级封装的切割结构的半导体芯片
CN107706521A (zh) 扇出型天线封装结构及其制备方法
JP3660918B2 (ja) 半導体装置及びその製造方法
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
CN105489516A (zh) 一种扇出型芯片的封装方法及封装结构
CN107785339A (zh) 3d芯片封装结构及其制备方法
CN109285828A (zh) 具有空气腔的扇出型天线封装结构及其制备方法
WO2019127337A1 (zh) 一种半导体芯片的封装结构及其封装方法
CN110676240A (zh) 一种2.5d封装结构及其制造方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN104465581A (zh) 一种低成本高可靠性芯片尺寸cis封装
CN105810593B (zh) 一种扇出型封装结构及其封装方法
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107611097A (zh) 晶圆级芯片封装结构及其制备方法
CN207250484U (zh) 晶圆级芯片封装结构
TWI224840B (en) Method for fabricating flip chip ball grid array package
CN207250483U (zh) 晶圆级芯片封装结构
CN110379721A (zh) 扇出型封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180119