CN110379721A - 扇出型封装方法及封装结构 - Google Patents

扇出型封装方法及封装结构 Download PDF

Info

Publication number
CN110379721A
CN110379721A CN201910696333.5A CN201910696333A CN110379721A CN 110379721 A CN110379721 A CN 110379721A CN 201910696333 A CN201910696333 A CN 201910696333A CN 110379721 A CN110379721 A CN 110379721A
Authority
CN
China
Prior art keywords
chip
layer
bonded layer
permanent
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910696333.5A
Other languages
English (en)
Inventor
狄云翔
刘孟彬
许嗣拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Integrated Circuit (ningbo) Co Ltd
Original Assignee
Central Integrated Circuit (ningbo) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Integrated Circuit (ningbo) Co Ltd filed Critical Central Integrated Circuit (ningbo) Co Ltd
Priority to CN201910696333.5A priority Critical patent/CN110379721A/zh
Publication of CN110379721A publication Critical patent/CN110379721A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H01L2224/0312—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)

Abstract

一种扇出型封装方法及封装结构，封装方法包括：提供承载基板；在承载基板上形成临时键合层；提供芯片，包括露出焊垫的芯片正面；在芯片正面形成永久键合层；使永久键合层和临时键合层相对设置，将芯片临时键合于承载基板上；在承载基板上形成封装层，至少填充满芯片之间的空间且包覆永久键合层侧壁和芯片侧壁；进行解键合处理；在解键合处理后，刻蚀永久键合层形成露出焊垫的开口；在开口中形成电连接焊垫的再布线结构。本发明在芯片的芯片正面形成永久键合层，由于永久键合层的粘结力更强，能够降低在形成封装层的过程中发生芯片偏移问题的概率，而且，能够避免因解键合处理后的残胶问题而对再布线结构和焊垫的电连接性能产生影响。

Description

扇出型封装方法及封装结构
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种扇出型封装方法及封装结构。
背景技术
随着超大规模集成电路的发展趋势，市场也日益需求体积小、密度高、封装薄的微电子产品。目前，先进的封装方法包括晶圆级芯片封装(wafer level chip Scalepackaging，WLCSP)、扇出型晶圆级封装(fan-out wafer level package，FOWLP)、倒装芯片(flip chip)和叠层封装(package on package，POP)等。
扇出型封装技术的封装高度和封装尺寸大幅度降低，同时其散热性能和信号完整性能良好，且可以在裸芯片周围直接实施电磁屏蔽。因此，扇出型封装技术作为一种小型化高密度的先进封装技术，会成为下一代紧凑型、高性能的电子设备的基础。
发明内容
本发明实施例解决的问题是提供一种扇出型封装方法及封装结构，提高封装可靠性。
为解决上述问题，本发明实施例提供一种扇出型封装方法，包括：提供承载基板；在所述承载基板上形成临时键合层；提供芯片，所述芯片包括露出焊垫的芯片正面；在所述芯片正面形成永久键合层；使所述永久键合层和临时键合层相对设置，将所述芯片临时键合于所述承载基板上；在所述承载基板上形成封装层，所述封装层至少填充满所述芯片之间的空间且包覆所述永久键合层的侧壁以及所述芯片的侧壁；形成所述封装层后，进行解键合处理，去除所述临时键合层和所述承载基板；在所述解键合处理后，刻蚀所述永久键合层，形成露出所述焊垫的开口；在所述开口中形成电连接所述焊垫的再布线结构。
可选的，所述提供芯片的步骤包括：提供集成有多个所述芯片的器件晶圆，所述器件晶圆包括露出所述焊垫的晶圆正面；在所述芯片正面形成所述永久键合层的步骤包括：在所述晶圆正面形成永久键合膜；切割所述器件晶圆和永久键合膜，获得多个分立的所述芯片以及形成于所述芯片正面的所述永久键合层。
可选的，形成所述再布线结构的步骤包括：形成覆盖所述封装层和永久键合层的介质层，所述介质层还形成于所述开口中；图形化所述介质层，在所述介质层内形成与所述开口相连通的互连槽；向所述互连槽和开口内填充导电材料，所述导电材料还覆盖所述介质层顶部；图形化所述导电材料，形成位于所述互连槽和开口内的互连柱、以及覆盖所述互连柱顶部和部分所述介质层顶部的互连线，所述互连线和互连柱构成所述再布线结构。
可选的，采用贴膜工艺，在所述芯片正面形成所述永久键合层。
可选的，形成所述封装层的步骤中，所述封装层覆盖所述芯片。
可选的，所述永久键合层为芯片键合膜或干膜。
可选的，所述永久键合层的厚度小于或等于20微米。
可选的，所述永久键合层的厚度为10微米至20微米。
可选的，采用干法刻蚀工艺，刻蚀所述永久键合层。
可选的，采用热压成型工艺，形成所述封装层。
可选的，所述封装方法还包括：在所述再布线结构顶部形成凸块结构。
可选的，所述临时键合层为热解膜、UV胶或激光解离层。
相应的，本发明实施例提供一种扇出型封装结构，包括：封装层，包括相对的第一面和第二面；芯片，从所述封装层的第一面嵌于所述封装层中，所述芯片包括露出焊垫的芯片正面，所述芯片正面低于所述封装层的第一面，且所述封装层露出所述芯片正面；永久键合层，从所述封装层的第一面嵌于所述封装层中且覆盖所述芯片正面，所述永久键合层中形成有开口，所述开口露出所述焊垫；再布线结构，位于所述开口中且电连接所述焊垫。
可选的，所述封装结构还包括：介质层，覆盖所述封装层的第一面和所述永久键合层的顶面，所述介质层内形成有与所述开口相连通的互连槽；所述再布线结构包括：互连柱，位于所述互连槽和开口中；互连线，覆盖所述互连柱顶部和部分所述介质层顶部。
可选的，所述芯片还包括与所述芯片正面相对的芯片背面；所述封装层覆盖所述芯片背面。
可选的，所述永久键合层为芯片键合膜或干膜。
可选的，所述永久键合层的厚度小于或等于20微米。
可选的，所述永久键合层的厚度为10微米至20微米。
可选的，所述封装结构还包括：凸块结构，位于所述再布线结构顶部。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在芯片的芯片正面形成永久键合层，在承载基板上形成临时键合层，然后通过永久键合层键合在临时键合层上，而且，后续通过刻蚀所述永久键合层的方式，露出所述芯片的焊垫；与直接采用临时键合层将芯片临时键合至承载基板上的方案相比，永久键合层的粘结强度大于临时键合层的粘结强度，且所述永久键合层具有双面粘性，因此，所述永久键合层与芯片之间的粘结强度较高，所述永久键合层与临时键合层之间的粘结强度较高，相应的，所述永久键合层能够降低在形成封装层的过程中发生芯片偏移(die shift)问题的概率，而且，通过刻蚀所述永久键合层以露出焊垫的方式，能够避免因解键合处理后的残胶问题而对再布线结构和焊垫的电连接性能产生影响；综上，本发明实施例通过在芯片正面形成永久键合层，有利于提高扇出型封装工艺的良率，相应提高封装可靠性。
附图说明
图1至图3是一种扇出型封装方法各步骤对应的结构示意图；
图4至图14是本发明扇出型封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前，主流的扇出型封装方法的封装可靠性有待提高。现结合一种封装方法分析封装可靠性有待提高的原因。
参考图1至图3，示出了一种扇出型封装方法各步骤对应的结构示意图。
参考图1，提供承载基板10，在所述承载基板10上形成临时键合层11。
继续参考图1，提供芯片20，所述芯片20包括露出焊垫的芯片正面(未标示)；将所述芯片20以芯片正面朝下(face down)的方式键合于形成有所述临时键合层11的承载基板10上。
参考图2，在所述临时键合层11上形成封装层30，所述封装层覆盖所述芯片20。
参考图3，进行解键合处理，去除所述临时键合层11和所述承载基板10，露出所述芯片20的焊垫。
后续制程还包括在所述芯片20的焊垫上形成再布线(RDL)结构。
但是，在形成封装层30的工艺过程中，沿平行于所述承载基板10表面的方向，流动的封装材料会对芯片20产生横向挤压，而目前临时键合层11的粘合强度往往不足以防止芯片20在形成封装层30的过程中发生芯片偏移问题。
此外，为了提高临时键合的效果，临时键合层11的粘结强度不会太差，这又容易导致在解键合处理后，所述芯片20的焊垫上留下难以清理的残胶，从而影响芯片20与后续再布线结构的电性连接。
综上，直接采用临时键合层11将芯片20临时键合至承载基板10上的方案，容易降低扇出型封装工艺的良率，相应降低封装可靠性。
为了解决所述技术问题，本发明实施例在芯片的芯片正面形成永久键合层，在承载基板上形成临时键合层，然后通过永久键合层键合在临时键合层上，而且，后续通过刻蚀所述永久键合层的方式，露出所述芯片的焊垫；与直接采用临时键合层将芯片临时键合至承载基板上的方案相比，由于永久键合层的粘结力更强，因此能够降低在形成封装层的过程中发生芯片偏移问题的概率，而且，通过刻蚀所述永久键合层以露出焊垫的方式，能够避免因解键合处理后的残胶问题而对再布线结构和焊垫的电连接性能产生影响；综上，本发明实施例通过在芯片正面形成永久键合层，有利于提高扇出型封装工艺的良率，相应提高封装可靠性。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图14是本发明扇出型封装方法一实施例中各步骤对应的结构示意图。
结合参考图4至图6，提供芯片100(如图6所示)，所述芯片100包括露出焊垫110(如图6所示)的芯片正面101(如图6所示)；在所述芯片正面101形成永久键合层200(如图6所示)。
所述芯片100用于作为扇出型封装工艺中的待封装芯片。
所述芯片100的数量为多个，所述多个芯片100的功能类型为多种。通过将多个不同功能的芯片100整合至一个封装结构中，从而实现扇出型晶圆级封装。在其他实施例中，所述多个芯片的功能类型也可以相同。
所述芯片100采用集成电路制作技术所制成，所述芯片100包括形成于半导体衬底上的N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件中的一种或两种，还可以包括介质层和金属互连结构等结构。
具体地，所述芯片100可以为存储芯片、通讯芯片、处理器或逻辑芯片。在其他实施例中，所述芯片还可以是其他功能芯片。
本实施例中，所述芯片100中形成有焊垫110，且所述芯片100包括芯片正面101以及与芯片正面101相对的芯片背面(未标示)。其中，所述芯片正面101指的是所述芯片100中露出焊垫110的一面，所述芯片背面指的是远离器件一侧的半导体衬底的底部表面。
所述芯片100的焊垫110用于作为所述芯片100的外接电极，从而实现所述芯片100与其他芯片或部件的电性连接。
结合参考图4和图5，图4是俯视图，图5是图4沿X1X2割线的剖面图。其中，为了便于图示，图4仅示意出了芯片。
本实施例中，所述芯片100通过对器件晶圆105进行切割所获得，因此，所述提供芯片100的步骤包括：提供集成有多个所述芯片100的器件晶圆105，所述器件晶圆105包括露出所述焊垫110(如图6所示)的晶圆正面106(如图5所示)。
需要说明的是，当所述多个芯片100的功能类型为多种时，所述多个芯片100通过对不同功能类型的器件晶圆105进行切割所获得。
所述永久键合层200用于实现所述芯片100与承载基板的临时键合，也就是说，后续将永久键合层200键合在临时键合层上。而且，所述永久键合层200与所述芯片100实现永久键合，即后续无需去除所述永久键合层200。
与直接采用临时键合层将芯片临时键合至承载基板上的方案相比，所述永久键合层200的粘结强度大于临时键合层的粘结强度，且所述永久键合层200具有双面粘性，因此，所述永久键合层200与芯片100之间的粘结强度较高，所述永久键合层200与临时键合层之间的粘结强度较高，相应的，所述永久键合层200能够降低在后续形成封装层的过程中，所述芯片100发生芯片偏移问题的概率，从而有利于提高扇出型封装工艺的良率，相应提高封装可靠性。
而且，形成永久键合层200的制程通常包括固化的步骤，固化后的材料更加稳定。因此，所述永久键合层200是一种稳定的膜层，在受热条件下，所述永久键合层200受到影响的概率较低，从而提高了工艺稳定性，进而提高扇出型封装工艺的良率。
本实施例中，所述永久键合层200形成于所述芯片100的芯片正面101(如图6所示)上，与在芯片背面上形成永久键合层的方案相比，在后续封装工艺过程中，所述永久键合层200对芯片正面101起到保护作用，从而对芯片100内的器件起到保护作用。
结合参考图5和图6，在所述芯片正面101(如图6所示)形成所述永久键合层200的步骤包括：在所述晶圆正面106形成永久键合膜205；切割所述器件晶圆105和永久键合膜205，获得多个分立的所述芯片100以及形成于所述芯片正面101的所述永久键合层200。
本实施例中，先在晶圆正面106形成永久键合膜205再进行切割，有利于降低形成所述永久键合膜205的工艺难度，相应有利于提高永久键合膜205和晶圆正面106的贴合度和粘结强度，从而提高永久键合层200和芯片正面101的贴合度和粘结强度。
本实施例中，采用贴膜(lamination)工艺，在所述芯片正面101形成所述永久键合层200。lamination工艺是在真空环境下进行的，通过选用lamination工艺，显著提高了永久键合层200和芯片正面101的贴合度和粘结强度。相应的，采用贴膜工艺，在晶圆正面106形成所述永久键合膜205。
本实施例中，所述永久键合膜205的粘结强度较高，因此，可以直接切割所述器件晶圆105和永久键合膜205，在完成切割后，相邻芯片100上的永久键合层200之间未完全分离，后续通过提起所述芯片100的方式，即可实现永久键合层200之间的完全分离，切割工艺简单。
在其他实施例中，在切割所述器件晶圆和永久键合膜之前，也可以在所述永久键合膜表面贴附在UV(ultraviolet rays，紫外线)膜，用于对所述器件晶圆进行定位，以提高切割精度，且还能在完成切割工艺后，对所述多个芯片进行固定和定位。在该实施例中，所述UV膜还贴附于直径大于所述器件晶圆的框架底部，所述框架用于起到绷膜的作用，以便于后续切割工艺的进行。对所述UV膜和框架的具体描述，在此不再赘述。
本实施例中，所述永久键合层200为芯片键合膜(Die Attach Film，DAF膜)。
DAF膜材料是热固性材料，通常不具有导电性，在常温状态下为双面带有粘附性的高分子胶质体材料，在温度达到玻璃转换温度时会发生不可逆固化，固化后能够保证DAF膜两面均具有稳定的粘合性且粘结强度增大。
而且，DAF膜的耐热性较佳、在受热条件下发生形变的概率较低，从而使得所述永久键合层200与芯片100之间的粘结强度得到保障，后续将所述芯片100临时键合于承载基板上后，所述永久键合层200和临时键合层的粘结强度也较强，从而显著改善在形成封装层的过程中的芯片偏移问题。
此外，DAF膜是半导体封装领域中常用的超薄型薄膜黏合剂，工艺兼容性较高、形成工艺简单，降低了工艺复杂度，且有利于实现半导体封装的积层化和薄型化。
在其他实施例中，所述永久键合层还可以为干膜(dry film)。
需要说明的是，后续制程还包括刻蚀所述永久键合层200的步骤，从而露出所述芯片100的焊垫110(如图6所示)。因此，所述永久键合层200的厚度不宜过大。如果所述永久键合层200的厚度过大，相应会增加后续刻蚀工艺的难度，且相应还会增加工艺时间，从而容易对封装可靠性和封装效率产生不良影响。本实施例中，所述永久键合层200的厚度小于或等于20微米。
还需要说明的是，如果所述永久键合层200的厚度过小，容易导致所述永久键合层200的粘结强度不足以满足工艺需求，在后续形成封装层的过程中，所述芯片100仍有可能性发生芯片偏移的问题。为此，本实施例中，所述永久键合层200的厚度为10微米至20微米。
参考图7，提供承载基板400，在所述承载基板400上形成临时键合层410。
所述承载基板400用于为后续将芯片100(如图6所示)封装至封装层中的工艺提供工艺平台。
本实施例中，所述承载基板400为载体晶圆(carrier wafer)，例如：半导体衬底。
在其他实施例中，所述承载基板还可以为玻璃基板、金属基板、聚合物基板或陶瓷基板等其他类型的基板。
所述临时键合层410用于实现后续芯片100与所述承载基板400的临时键合。而且，所述临时键合层410作为剥离层，后续在所述临时键合层410上形成封装层后，通过所述临时键合层410，便于实现封装层和承载基板400的分离，从而使所述承载基板400在后续封装工艺中被重复利用。
本实施例中，采用贴膜工艺形成所述临时键合层410，从而提高所述临时键合层410和承载基板400的贴合度和粘结强度，进而降低所述芯片100在形成封装层的过程中发生芯片偏移问题的概率。而且，通过选用lamination工艺，后续易于分离所述临时键合层410与所述承载基板400，工艺简单，且便于承载基板400的重复利用。
在其他实施例中，也可以通过喷涂工艺或旋涂工艺形成所述临时键合层。在该实施例中，形成所述临时键合层的制程相应还包括固化的步骤。
本实施例中，所述临时键合层410可以为热解膜。热解膜具有粘性，且热解膜受热后会失去粘性，因此后续能够通过对所述临时键合层410进行加热的方式去除所述热解膜，降低了解键合处理的工艺难度，各类型的承载基板400均可适用所述临时键合层410。
具体地，所述热解膜为发泡膜。发泡膜包括相对的粘合面(图未示)和发泡面(图未示)，发泡膜在常温下具有粘性，后续通过对发泡膜进行加热，即可使发泡面失去粘性。
本实施例中，在所述承载基板400上形成临时键合层410时，所述临时键合层410的粘合面朝向所述承载基板400；相应的，后续在所述临时键合层410上形成封装层后，所述发泡面朝向所述封装层，因此，后续进行解键合处理后，即可分离所述封装层和临时键合层410，以便进入下一封装流程，有利于提高封装效率。
在其他实施例中，所述临时键合层还可以为UV胶(紫外胶)或激光解离层，以便于和后续进行解键合。其中，激光解离层能够被波长从红外到紫外中的一段波长或几段波长的激光光源分解，所述激光解离层可以为任意能够被激光分解的材料层，所述激光解离层的材料可以为光分解型感光高分子聚合物，该种材料在其敏感的激光照射下，光子能量破坏其有机分子键，使之分解；所述激光解离层的材料还可以为添加有吸光颗粒的热分解聚合物，该种类激光解离层能够吸收激光并将其转化为热能，从而被分解。
参考图8，使所述永久键合层200和临时键合层410相对设置，将所述芯片100临时键合于所述承载基板400上。
将所述芯片100临时键合于所述承载基板400上，从而为后续形成封装层做准备，且在后续形成所述封装层的过程中，所述承载基板400用于对所述芯片100起到机械支撑作用。
具体地，通过吸附设备提起所述芯片100，依次将芯片正面101形成有所述永久键合层200的芯片100放置于所述临时键合层410上。
将芯片正面101形成有所述永久键合层200的芯片100放置于所述临时键合层410上后，所述永久键合层200和临时键合层410相接触，所述永久键合层200和临时键合层410均为粘性膜层，且所述永久键合层200和芯片100的粘结强度较高，所述永久键合层200和临时键合层410的粘结强度也较高，从而提高了临时键合工艺的可靠性。
而且，通过将所述芯片100逐个放置于临时键合层410上，有利于提高芯片100在承载基板400上的位置精准度，有利于提高封装可靠性。
参考图9，在所述承载基板400上形成封装层500，所述封装层500至少填充满所述芯片100之间的空间且包覆所述永久键合层200的侧壁以及所述芯片100的侧壁。
形成所述封装层500后，所述多个芯片100集成于所述封装层500内，从而为后续实现芯片100的电性连接提供工艺基础。
所述封装层500还能起到绝缘、密封以及防潮的作用，从而降低所述芯片100发生受损、被污染或被氧化的概率，进而提高封装可靠性。
本实施例中，所述永久键合层200形成于所述芯片100的芯片正面101(如图6所示)上，与在芯片背面上形成永久键合层的方案相比，形成所述封装层500后，所述封装层500封裹所述芯片100的侧面、所述永久键合层200覆盖所述芯片100的芯片正面101，从而有效提高对芯片100内器件的保护效果。而且，后续进行解键合处理后，无需对所述芯片正面101一侧的封装层500进行研磨处理，从而避免出现研磨处理后封装层表面平坦度变差的问题，进而避免研磨处理对后续电连接工艺产生不良影响，使得封装可靠性得到保障。
本实施例中，形成所述封装层500后，所述封装层500覆盖所述芯片100的芯片背面(未标示)，使得所述封装层500和永久键合层200对所述芯片100实现全包围，从而进一步提高所述封装层500对芯片100的保护效果和固定效果。
具体地，所述承载基板400上形成有所述临时键合层410，所述封装层500相应形成于所述临时键合层410上。
本实施例中，通过注塑工艺，使用液体的塑封料或者固体的塑封料，以形成所述封装层500。注塑工艺的填充性能较好，可以使所述塑封料较好地填充于芯片100之间，从而使所述封装层500能够封裹塑封所述芯片100和永久键合层200，且易于使所述封装层500的厚度满足工艺需求。
具体地，所述注塑工艺为热压成型工艺。热压成型是一种简单且普遍被使用的注塑工艺，通过热压成型工艺可获得致密度较高的封装层500。
需要说明的是，所述永久键合层200的稳定性较高，因此，形成所述封装层500的工艺对所述永久键合层200的影响小。
所述封装层500的材料为模塑(molding)材料。本实施例中，所述封装层500的材料为环氧树脂(Epoxy)。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。
在其他实施例中，所述封装层的材料还可以为聚酰亚胺、硅胶、可固化的聚合物基材料或可固化的树脂基材料等。
本实施例中，形成所述封装层500后，所述封装层500包括朝向承载基板400的第一面501、以及与第一面501相对的第二面502，所述封装层500的第一面501露出所述永久键合层200。
参考图10，形成所述封装层500后，进行解键合处理，去除所述临时键合层410和所述承载基板400。
进行解键合处理，露出所述永久键合层200，从而为后续露出所述芯片100的焊垫110做准备。
本实施例中，所述临时键合层410为热解膜，因此，进行所述解键合处理的步骤包括：对所述临时键合层410进行加热工艺。
具体地，所述热解膜为发泡膜，相应的，对所述临时键合层410进行加热处理后，所述临时键合层410的发泡面失去粘性，从而分离所述封装层500和临时键合层410。
在所述解键合处理后，集成有所述芯片100的封装层500即可进入下一工艺步骤，省去了从所述封装层500上撕除所述临时键合层410的步骤，提高了封装效率，而且，还能避免撕除所述临时键合层410的步骤对封装层400或永久键合层200产生影响。
需要说明的是，所述永久键合层200的稳定性较高，因此，所述解键合处理对所述永久键合层200的影响小。
在另一些实施例中，当所述承载基板为玻璃基板，且所述临时键合层为UV胶时，相应采用紫外光照射的方式进行所述解键合处理。具体地，从所述承载基板背向所述封装层的面入射紫外光。
在其他实施例中，当所述承载基板为玻璃基板，且所述临时键合层为激光解离层时，相应采用激光解离的方式进行所述解键合处理。具体地，从所述承载基板背向所述封装层的面入射激光。
参考图11，在所述解键合处理后，刻蚀所述永久键合层200，在所述永久键合层200中形成露出所述焊垫110的开口205。
所述开口205用于为后续形成电连接所述焊垫110的再布线结构提供空间位置。
所述永久键合层200与所述芯片100实现永久键合，因此，通过刻蚀所述永久键合层200的方式，露出所述芯片100的焊垫110，相应的，能够避免因解键合处理后的残胶问题而对再布线结构和焊垫110的电连接性能产生影响，从而有利于提高扇出型封装工艺的良率，相应提高封装可靠性。
具体地，所述永久键合层200和临时键合层410(如图10所示)均为有机材料，即使所述永久键合层200表面有残胶，刻蚀工艺对永久键合层200和残胶的刻蚀速率相接近，因此，刻蚀工艺也能够对所述残胶进行刻蚀，从而保证所述开口205能够露出相对应的焊垫110。
而且，焊垫110的材料通常为金属，在所述刻蚀工艺的过程中，有机材料和金属具有较高的刻蚀选择比，即所述刻蚀工艺对有机材料的刻蚀速率远大于对金属的刻蚀速率，从而在保证所述开口205能够露出相对应的焊垫110的同时，减小对焊垫110的损伤。
本实施例中，采用干法刻蚀工艺，刻蚀所述永久键合层200。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高所述开口205的形貌质量、使得所述开口205的开口尺寸能够满足工艺需求，而且，还有利于提高刻蚀效率。
结合参考图12和图13，在所述开口205(如图11所示)中形成电连接所述焊垫110的再布线(redistribution layer，RDL)结构520(如图13所示)。
所述再布线结构520用于与所述芯片100实现电性连接，便于将所述封装层400内的芯片100的功能引出，从而后续能够在所述再布线结构520形成凸块(bump)结构，进而实现扇出型封装。
具体地，形成所述再布线结构520的步骤包括：形成覆盖所述封装层500和永久键合层200的介质层510(如图12所示)，所述介质层510还形成于所述开口205中；图形化所述介质层510，在所述介质层510内形成与所述开口205相连通的互连槽515(如图12所示)；向所述互连槽515和开口205内填充导电材料(图未示)，所述导电材料还覆盖所述介质层510顶部；图形化所述导电材料，形成位于所述互连槽515和开口205内的互连柱521、以及覆盖所述互连柱521顶部和部分所述介质层510顶部的互连线522，所述互连线522和互连柱521构成所述再布线结构520。
所述介质层510用于为所述再布线结构520的形成提供工艺平台。
本实施例中，所述介质层510的材料为光敏材料，可通过光刻工艺实现图形化，有利于简化形成所述互连槽515的工艺难度。具体地，所述介质层510的材料可以为光敏聚酰亚胺(PI)、光敏苯并环丁烯(BCB)或光敏聚苯并恶唑(PBO)。
所述再布线结构520的材料可以包括但不限于铜、铝、镍、金、银和钛中的一种或多种，并可采用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀等工艺向所述互连槽515和开口205内填充导电材料。
结合参考图14，所述封装方法还包括：在所述再布线结构520顶部形成凸块结构530。
具体地，形成所述凸块结构530的步骤包括：在所述再布线结构520表面形成金属柱531；在所述金属柱531表面形成焊球532。
所述金属柱531的材料可以包括铜、铝、镍、金、银和钛中的一种或多种，可以通过PVD、CVD、溅射、电镀或化学镀中的任一种工艺形成所述金属柱531。本实施例中，所述金属柱531的材料为铜。
所述焊球532的材料可以为锡焊料、银焊料或金锡合金焊料，可以通过植球回流工艺形成所述焊球532。
在其他实施例中，也可以通过植球回流工艺直接形成焊球作为所述凸块结构。
相应的，本发明实施例还提供一种扇出型封装结构。继续参考图14，示出了本发明扇出型封装结构一实施例的结构示意图。
所述扇出型封装结构包括：封装层500，包括相对的第一面501和第二面502；芯片100，从所述封装层500的第一面501嵌于所述封装层500中，所述芯片100包括露出焊垫110的芯片正面101(如图6所示)，所述芯片正面101低于所述封装层500的第一面501，且所述封装层500露出所述芯片正面101；永久键合层200，从所述封装层500的第一面501嵌于所述封装层500中且覆盖所述芯片正面101，所述永久键合层200中形成有开口205(如图11所示)，所述开口205露出所述焊垫110；再布线结构520，位于所述开口205中且电连接所述焊垫110。
在形成所述封装结构的封装过程中，为了将所述芯片100封装至封装层500，通常包括将芯片100临时键合至承载基板上的步骤，所述承载基板用于为所述封装层500的形成提供工艺平台。临时键合工艺通常会采用临时键合层，而所述芯片正面101上形成有永久键合层200，永久键合层200的粘合强度大于临时键合层的粘合强度，且所述永久键合层200具有双面粘性，因此，所述永久键合层200与芯片100之间的粘结强度较高，所述永久键合层200与临时键合层之间的粘结强度较高，相应的，与直接采用临时键合层将芯片临时键合至承载基板上的方案相比，通过所述永久键合层200，能够降低在形成封装层的过程中发生芯片偏移问题的概率。
此外，所述永久键合层200中形成有露出焊垫110的开口205，所述开口205通过刻蚀所述永久键合层200的方式形成，从而能够避免解键合处理后的残胶遮挡焊垫110的问题，进而避免因残胶问题而对再布线结构520和焊垫110的电连接性能产生影响。
综上，本实施例通过位于所述芯片正面101的永久键合层200，有利于提高扇出型封装工艺的良率，相应提高封装结构的可靠性。
所述芯片100的数量为多个，所述多个芯片100的功能类型为多种。通过将多个不同功能的芯片100整合至一个封装结构中，从而实现扇出型晶圆级封装。在其他实施例中，所述多个芯片的功能类型也可以相同。
所述芯片100采用集成电路制作技术所制成，所述芯片100包括形成于半导体衬底上的NMOS器件和PMOS器件中的一种或两种，还可以包括介质层和金属互连结构等结构。
具体地，所述芯片100可以为存储芯片、通讯芯片、处理器或逻辑芯片。在其他实施例中，所述芯片还可以是其他功能芯片。
本实施例中，所述芯片100中形成有焊垫110，且所述芯片100包括芯片正面101以及与芯片正面101相对的芯片背面(未标示)。其中，所述芯片正面101指的是所述芯片100中露出焊垫110的一面，所述芯片背面指的是远离器件一侧的半导体衬底的底部表面。
所述芯片100的焊垫110用于作为所述芯片100的外接电极，从而实现所述芯片100与其他芯片或部件的电性连接。
所述永久键合层200用于实现所述芯片100与承载基板的临时键合，所述永久键合层200与所述芯片100实现永久键合。永久键合层200具有粘性，临时键合层也具有粘性，从而提高了临时键合工艺的键合效果，进而进一步降低芯片100发生芯片偏移问题的概率。
而且，形成永久键合层200的制程通常包括固化的步骤，固化后的材料更加稳定。因此，所述永久键合层200是一种稳定的膜层，在受热条件下，所述永久键合层200受到影响的概率较低，从而提高封装结构的可靠性。
本实施例中，所述永久键合层200覆盖所述芯片100的芯片正面101，在封装工艺过程中，所述永久键合层200对芯片正面101起到保护作用，从而对芯片100内的器件起到保护作用。
本实施例中，所述永久键合层200为DAF膜。DAF膜材料是热固性材料，通常不具有导电性，在常温状态下为双面带有粘附性的高分子胶质体材料，在温度达到玻璃转换温度时会发生不可逆固化，固化后能够保证DAF膜两面均具有稳定的粘合性且粘结强度增大。
而且，DAF膜的耐热性较佳、在受热条件下发生形变的概率较低，从而使得所述永久键合层200与芯片100之间的粘结强度得到保。在封装工艺过程中，将所述芯片100临时键合于承载基板上后，所述永久键合层200和临时键合层的粘结强度也较强，从而显著改善在形成封装层的过程中的芯片偏移问题。
此外，DAF膜是半导体封装领域中常用的超薄型薄膜黏合剂，工艺兼容性较高、形成工艺简单，降低了工艺复杂度，且有利于实现半导体封装的积层化和薄型化。
在其他实施例中，所述永久键合层还可以为干膜。
所述永久键合层200中形成有开口205，所述开口205通过刻蚀工艺所形成，因此，所述永久键合层200的厚度不宜过大。如果所述永久键合层200的厚度过大，相应会增加刻蚀工艺的难度，且相应还会增加工艺时间，从而容易对封装可靠性和封装效率产生不良影响。本实施例中，所述永久键合层200的厚度小于或等于20微米。
但是，如果所述永久键合层200的厚度过小，容易导致所述永久键合层200的粘结强度不足以满足工艺需求，在形成封装层500的过程中，所述芯片100仍有可能性发生芯片偏移的问题。为此，本实施例中，所述永久键合层200的厚度为10微米至20微米。
所述封装层500用于塑封所述多个芯片100，从而为实现芯片100的电性连接提供工艺基础。
所述封装层500还能起到绝缘、密封以及防潮的作用，从而降低所述芯片100发生受损、被污染或被氧化的概率，进而提高封装可靠性。
具体地，所述芯片正面101低于所述封装层500的第一面501，所述封装层500的第一面501露出所述芯片正面101，且所述永久键合层200从所述封装层500的第一面501嵌于所述封装层500中，所述封装层500封裹所述芯片100的侧面、所述永久键合层200覆盖所述芯片100的芯片正面101，从而有效提高对芯片100内器件的保护效果。
本实施例中，所述封装层500还覆盖所述芯片100的芯片背面101，使得所述封装层500和永久键合层200对所述芯片100实现全包围，从而进一步提高所述封装层500对芯片100的保护效果和固定效果。
所述封装层500的材料为模塑材料。本实施例中，所述封装层500的材料为环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。
在其他实施例中，所述封装层的材料还可以为聚酰亚胺、硅胶、可固化的聚合物基材料或可固化的树脂基材料等。
所述永久键合层500中形成有开口205，所述开口205露出所述芯片100的焊垫110，所述再布线结构520位于所述开口205中且电连接所述焊垫110。
所述再布线结构520用于所述芯片100的电性连接，便于所述封装层400内的芯片100的功能引出，从而通过在所述再布线结构520形成凸块结构的方式，实现扇出型封装。
所述再布线结构520的材料可以包括但不限于铜、铝、镍、金、银和钛中的一种或多种。
具体地，所述封装结构还包括：介质层510，覆盖所述封装层500的第一面501和所述永久键合层200的顶面，所述介质层510内形成有与所述开口205相连通的互连槽515(如图12所示)；所述再布线结构520相应包括：互连柱521，位于所述互连槽515和开口205中；互连线522，覆盖所述互连柱521顶部和部分所述介质层510顶部。
所述介质层510用于为所述再布线结构520的形成提供工艺平台。
本实施例中，所述介质层510的材料为光敏材料。具体地，所述介质层510的材料可以为光敏聚酰亚胺、光敏苯并环丁烯或光敏聚苯并恶唑。
本实施例中，所述封装结构还包括：凸块结构530，位于所述再布线结构520顶部。
具体地，所述凸块结构530包括：金属柱531，位于所述再布线结构520表面；焊球532，位于所述金属柱531表面。
所述金属柱531的材料可以包括铜、铝、镍、金、银和钛中的一种或多种。本实施例中，所述金属柱531的材料为铜。
所述焊球532的材料可以为锡焊料、银焊料或金锡合金焊料。
在其他实施例中，所述凸块结构也可以仅包括所述焊球。
本实施例所述封装结构可以采用前述实施例所述的封装方法所形成，也可以采用其他封装方法所形成。对本实施例所述摄像组件的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种扇出型封装方法，其特征在于，包括：
提供承载基板；
在所述承载基板上形成临时键合层；
提供芯片，所述芯片包括露出焊垫的芯片正面；
在所述芯片正面形成永久键合层；
使所述永久键合层和临时键合层相对设置，将所述芯片临时键合于所述承载基板上；
在所述承载基板上形成封装层，所述封装层至少填充满所述芯片之间的空间且包覆所述永久键合层的侧壁以及所述芯片的侧壁；
形成所述封装层后，进行解键合处理，去除所述临时键合层和所述承载基板；
在所述解键合处理后，刻蚀所述永久键合层，形成露出所述焊垫的开口；
在所述开口中形成电连接所述焊垫的再布线结构。
2.如权利要求1所述的封装方法，其特征在于，所述提供芯片的步骤包括：提供集成有多个所述芯片的器件晶圆，所述器件晶圆包括露出所述焊垫的晶圆正面；
在所述芯片正面形成所述永久键合层的步骤包括：在所述晶圆正面形成永久键合膜；切割所述器件晶圆和永久键合膜，获得多个分立的所述芯片以及形成于所述芯片正面的所述永久键合层。
3.如权利要求1所述的封装方法，其特征在于，形成所述再布线结构的步骤包括：形成覆盖所述封装层和永久键合层的介质层，所述介质层还形成于所述开口中；
图形化所述介质层，在所述介质层内形成与所述开口相连通的互连槽；
向所述互连槽和开口内填充导电材料，所述导电材料还覆盖所述介质层顶部；
图形化所述导电材料，形成位于所述互连槽和开口内的互连柱、以及覆盖所述互连柱顶部和部分所述介质层顶部的互连线，所述互连线和互连柱构成所述再布线结构。
4.如权利要求1或2所述的封装方法，其特征在于，采用贴膜工艺，在所述芯片正面形成所述永久键合层。
5.如权利要求1所述的封装方法，其特征在于，形成所述封装层的步骤中，所述封装层覆盖所述芯片。
6.如权利要求1所述的封装方法，其特征在于，所述永久键合层为芯片键合膜或干膜。
7.如权利要求1所述的封装方法，其特征在于，所述永久键合层的厚度小于或等于20微米。
8.如权利要求1或7所述的封装方法，其特征在于，所述永久键合层的厚度为10微米至20微米。
9.如权利要求1所述的封装方法，其特征在于，采用干法刻蚀工艺，刻蚀所述永久键合层。
10.如权利要求1所述的封装方法，其特征在于，采用热压成型工艺，形成所述封装层。
11.如权利要求1所述的封装方法，其特征在于，所述封装方法还包括：在所述再布线结构顶部形成凸块结构。
12.如权利要求1所述的封装方法，其特征在于，所述临时键合层为热解膜、UV胶或激光解离层。
13.一种扇出型封装结构，其特征在于，包括：
封装层，包括相对的第一面和第二面；
芯片，从所述封装层的第一面嵌于所述封装层中，所述芯片包括露出焊垫的芯片正面，所述芯片正面低于所述封装层的第一面，且所述封装层露出所述芯片正面；
永久键合层，从所述封装层的第一面嵌于所述封装层中且覆盖所述芯片正面，所述永久键合层中形成有开口，所述开口露出所述焊垫；
再布线结构，位于所述开口中且电连接所述焊垫。
14.如权利要求13所述的封装结构，其特征在于，所述封装结构还包括：介质层，覆盖所述封装层的第一面和所述永久键合层的顶面，所述介质层内形成有与所述开口相连通的互连槽；
所述再布线结构包括：互连柱，位于所述互连槽和开口中；互连线，覆盖所述互连柱顶部和部分所述介质层顶部。
15.如权利要求13所述的封装结构，其特征在于，所述芯片还包括与所述芯片正面相对的芯片背面；
所述封装层覆盖所述芯片背面。
16.如权利要求13所述的封装结构，其特征在于，所述永久键合层为芯片键合膜或干膜。
17.如权利要求13所述的封装结构，其特征在于，所述永久键合层的厚度小于或等于20微米。
18.如权利要求13或17所述的封装结构，其特征在于，所述永久键合层的厚度为10微米至20微米。
19.如权利要求13所述的封装结构，其特征在于，所述封装结构还包括：凸块结构，位于所述再布线结构顶部。
CN201910696333.5A 2019-07-30 2019-07-30 扇出型封装方法及封装结构 Pending CN110379721A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910696333.5A CN110379721A (zh) 2019-07-30 2019-07-30 扇出型封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910696333.5A CN110379721A (zh) 2019-07-30 2019-07-30 扇出型封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN110379721A true CN110379721A (zh) 2019-10-25

Family

ID=68257093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910696333.5A Pending CN110379721A (zh) 2019-07-30 2019-07-30 扇出型封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN110379721A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497292A (zh) * 2021-12-24 2022-05-13 华灿光电（浙江）有限公司 三基色发光二极管芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709200A (zh) * 2011-01-21 2012-10-03 新科金朋有限公司 半导体器件和形成设置在半导体管芯上的绝缘层的方法
CN107301984A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 半导体结构、扇出型封装结构及其制备方法
CN107393885A (zh) * 2017-08-02 2017-11-24 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN109003907A (zh) * 2018-08-06 2018-12-14 中芯集成电路（宁波）有限公司 封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709200A (zh) * 2011-01-21 2012-10-03 新科金朋有限公司 半导体器件和形成设置在半导体管芯上的绝缘层的方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN107301984A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 半导体结构、扇出型封装结构及其制备方法
CN107393885A (zh) * 2017-08-02 2017-11-24 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
CN109003907A (zh) * 2018-08-06 2018-12-14 中芯集成电路（宁波）有限公司 封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
沈广平等: "采用芯片直接安装技术封装的风速风向传感器 ", 《机械工程学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497292A (zh) * 2021-12-24 2022-05-13 华灿光电（浙江）有限公司 三基色发光二极管芯片及其制备方法
CN114497292B (zh) * 2021-12-24 2023-05-09 华灿光电（浙江）有限公司 三基色发光二极管芯片及其制备方法

Similar Documents

Publication Publication Date Title
US11387217B2 (en) Semiconductor device and method of manufacture
US10510717B2 (en) Chip on package structure and method
US10515937B2 (en) Semiconductor device and method of manufacture
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
CN106206529B (zh) 半导体器件和制造方法
CN101989558B (zh) 半导体器件及其制造方法
CN102194740B (zh) 半导体器件及其形成方法
WO2017124670A1 (zh) 一种扇出型芯片的封装方法及封装结构
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
WO2017124671A1 (zh) 一种扇出型芯片的封装方法及封装结构
CN111883481A (zh) 3d封装件结构及其形成方法
US20210280519A1 (en) Package structure and semiconductor pacakge
CN105374693A (zh) 半导体封装件及其形成方法
CN107768311A (zh) 封装结构的形成方法
CN109786260A (zh) 多芯片集成扇出封装件
CN103367245A (zh) 形成半导体器件的方法
TWI736229B (zh) 封裝結構、疊層封裝結構及其製作方法
CN110112115A (zh) 集成电路封装件及其形成方法
TW201906127A (zh) 半導體封裝及其製造方法
CN215069985U (zh) 三维堆叠的扇出型封装结构
KR20040090493A (ko) 반도체 패키지 및 그 제조 방법
TW202008531A (zh) 封裝結構
CN205355040U (zh) 一种扇出型芯片的封装结构
CN110379721A (zh) 扇出型封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191025