CN100397629C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100397629C
CN100397629C CNB2004800000580A CN200480000058A CN100397629C CN 100397629 C CN100397629 C CN 100397629C CN B2004800000580 A CNB2004800000580 A CN B2004800000580A CN 200480000058 A CN200480000058 A CN 200480000058A CN 100397629 C CN100397629 C CN 100397629C
Authority
CN
China
Prior art keywords
insulating material
semiconductor
semi
semiconductor device
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800000580A
Other languages
English (en)
Other versions
CN1698198A (zh
Inventor
三原一郎
若林猛
城户利浩
定别当裕康
吉野裕
影山信之
河野大太
吉泽润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Cmk K K
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cmk K K, Casio Computer Co Ltd filed Critical Cmk K K
Publication of CN1698198A publication Critical patent/CN1698198A/zh
Application granted granted Critical
Publication of CN100397629C publication Critical patent/CN100397629C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件，包括至少一个半导体构件(3)，该半导体构件(3)具有形成在半导体衬底(5)上的多个连接焊盘(6)。绝缘部件(14、14A)设置在半导体构件(3)的一侧上。上部互连(17、54)具有连接焊盘部分，所述连接焊盘部分设置在对应上部互连的绝缘板件(14、41A)上并连接到半导体构件(3)的外部连接电极(12)上。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件，特别涉及一种属于被称为CSP(芯片尺寸封装)的小型半导体封装的半导体器件及其制造方法。
背景技术
近年来，随着以蜂窝电话为代表的便携式电子装置减小它们的尺寸，已经研制了被称为CSP(芯片尺寸封装)的半导体器件。在CSP中，钝化膜(中间绝缘膜)形成在具有用于外部连接的多个连接焊盘的裸半导体器件的上表面上。开口部分形成在钝化膜中并对应连接焊盘。互连通过开口部分连接到连接焊盘的一端侧。用于外部连接的柱状电极形成在互连的另一端侧上。用于外部连接的柱状电极之间的空间用密封材料填充。根据这种CSP，当焊料球形成在用于外部连接的柱状电极上时，可以通过面向下的方法利将该器件连接到具有连接端子的电路板上。安装面积可以几乎与裸半导体器件的尺寸相同。因此与使用线连接的常规面朝上连接方法相比CSP大大减小了电子装置的尺寸。美国专利US6467674公开了一种方法，其中为了增加产量，在晶片状态下的半导体衬底上形成钝化膜、互连、外部连接电极、和密封材料。之后在没有被密封材料覆盖而暴露的外部连接电极的上表面上形成焊料球。然后，沿着切割线切割晶片，从而形成独立的半导体器件。
常规半导体器件存在下列问题：随着集成度变高，外部连接电极的数量增加。如上所述，在CSP中，外部连接电极排列在裸半导体器件的上表面上。因此，外部连接电极通常排列成矩阵。在具有很多外部连接电极的半导体器件中，外部连接电极的尺寸和间距变得特别小。由于这个缺陷，CSP技术不能适用于具有相对于裸半导体器件尺寸的大量外部连接电极的器件。如果外部连接电极具有极小的尺寸和间距，则与电路板的对准非常困难。还存在很多致命问题，如低连接强度、连接中电极之间的短路、和由电路板和通常由硅衬底形成的半导体衬底之间的线性膨胀系数的差别产生的应力造成外部连接电极的损坏。
发明内容
本发明的目的是提供一种新的半导体器件及其制造方法，即使电极数量增加，也能确保外部连接电极的所需尺寸和间距。
根据本发明的一个方案，提供一种半导体器件，包括：至少一个半导体构件，具有半导体衬底和形成在半导体衬底上的多个外部连接电极；设置在半导体构件一侧上的绝缘板件；和具有连接焊盘部分的多个上部互连，其中连接焊盘部分设置在绝缘板件上并对应上部互连，并电连接到半导体构件的外部连接电极。
根据本发明的另一方案，提供一种半导体器件制造方法，包括：在基板上设置多个半导体构件，每个半导体构件具有一个半导体衬底和多个连接焊盘，同时将半导体构件彼此分开，和在对应半导体构件的位置上设置至少一个绝缘板件，从绝缘板件的上侧加热和加压绝缘板件，从而熔化和固化绝缘板件于半导体构件之间，形成至少一层上部互连，该上部互连具有连接焊盘部分并连接到多个半导体构件之一的多个连接焊盘的相应一个上，以便在绝缘板件上对应上部互连地设置连接焊盘部分，和在半导体构件之间切割绝缘板件，从而获得多个半导体器件，其中上部互连的连接焊盘部分设置在绝缘板件上。
附图说明
图1是根据本发明第一实施例的半导体器件的剖面图；
图2是图1所示的半导体器件的制造方法的例子中的初始制备结构的剖面图；
图3是表示图2之后的制造步骤的剖面图；
图4是表示图3之后的制造步骤的剖面图；
图5是表示图4之后的制造步骤的剖面图；
图6是表示图5之后的制造步骤的剖面图；
图7是表示图6之后的制造步骤的剖面图；
图8是表示图7之后的制造步骤的剖面图；
图9是表示图8之后的制造步骤的剖面图；
图10是表示图9之后的制造步骤的剖面图；
图11是表示图10之后的制造步骤的剖面图；
图12是表示图11之后的制造步骤的剖面图；
图13是表示图12之后的制造步骤的剖面图；
图14是表示图13之后的制造步骤的剖面图；
图15是表示图14之后的制造步骤的剖面图；
图16是表示图15之后的制造步骤的剖面图；
图17是根据本发明第二实施例的半导体器件的剖面图；
图18是根据本发明第三实施例的半导体器件的剖面图；
图19是根据本发明第四实施例的半导体器件的剖面图；
图20是根据本发明第五实施例的半导体器件的剖面图；
图21是根据本发明第六实施例的半导体器件的剖面图；
图22是根据本发明第七实施例的半导体器件的剖面图；
图23是根据本发明第八实施例的半导体器件的剖面图；
图24是表示图23所示的半导体器件的制造方法的例子中的预定制造步骤的剖面图；
图25是表示图24之后的制造步骤的剖面图；
图26是根据本发明第九实施例的半导体器件的剖面图；
图27是表示图26所示的半导体器件的制造方法的例子中的预定制造步骤的剖面图；
图28是表示图27之后的制造步骤的剖面图；
图29是表示图28之后的制造步骤的剖面图；
图30是根据本发明第十实施例的半导体器件的剖面图；
图31是根据本发明第十一实施例的半导体器件的剖面图；
图32是根据本发明第十二实施例的半导体器件的剖面图；
图33是根据本发明第十三实施例的半导体器件的剖面图；
图34是根据本发明第十四实施例的半导体器件的剖面图；
图35是根据本发明第十五实施例的半导体器件的剖面图；
图36是用于解释图35中所示的半导体器件的制造步骤的剖面图；
图37是表示图36之后的制造步骤的剖面图；
图38是表示图37之后的制造步骤的剖面图；
图39是表示图38之后的制造步骤的剖面图；
图40是表示图39之后的制造步骤的剖面图；
图41是表示图40之后的制造步骤的剖面图；
图42是表示图41之后的制造步骤的剖面图；
图43是表示图42之后的制造步骤的剖面图；
图44是根据本发明第十六实施例的半导体器件的剖面图；
图45是根据本发明第十七实施例的半导体器件的剖面图；
图46是根据本发明第十八实施例的半导体器件的剖面图；
图47是用于解释图46所示的半导体器件的制造步骤的剖面图；
图48表示图47之后的制造步骤的剖面图；
图49是表示图48之后的制造步骤的剖面图；和
图50是表示图49之后的制造步骤的剖面图。
具体实施方式
(第一实施例)
图1是根据本发明第一实施例的半导体器件的剖面图。半导体器件具有矩形平面形状和由铜等制成的金属层1以及形成在金属层1的下表面上并由阻焊剂制成的绝缘层2。金属层防止起电或光照射在硅衬底5(将在下面说明)的集成电路上。绝缘层2保护金属层1。
具有矩形平面形状并稍微小于金属层1的半导体构件3的下表面经由管芯焊接材料制成的粘合剂层4连接到金属层1的上表面中心部分。半导体构件3具有互连、柱状电极、和密封膜(将在下面说明)且一般称为CSP。尤其是，由于采用在硅晶片上形成互连、柱状电极和密封膜、然后进行切割以获得独立半导体构件3的方法，如后面所述的，半导体构件3也被特别称为晶片级CSP(W-CSP)。半导体构件3的结构将在下面介绍。
半导体构件3具有硅衬底(半导体衬底)5，硅衬底5具有矩形平面形状并经粘合剂层4连接到金属层1。集成电路(未示出)形成在硅衬底5的上表面的中心部分上。由铝基金属制成并连接到集成电路的多个连接焊盘(外部连接电极)6形成在硅衬底5的上表面的周边部分上。由氧化硅制成的绝缘膜7形成在硅衬底5的上表面上和除了每个连接焊盘的中心部分以外的连接焊盘6上。每个连接焊盘6的中心部分通过形成在绝缘膜7中的开口部分8暴露出来。
由环氧树脂或聚酰亚胺树脂制成的保护膜(绝缘膜)9形成在硅衬底5上的绝缘膜7的上表面上。开口部分10在对应绝缘膜7的开口部分8的位置上形成在保护膜9中。由铜制成的互连11从通过开口部分8和10暴露的每个连接焊盘6的上表面延伸到保护膜9的上表面的预定部分。
由铜制成的柱状电极(外部连接电极)12形成在每个互连11的连接焊盘部分的上表面上。由环氧树脂或聚酰亚胺树脂制成的密封膜(绝缘膜)13形成在保护膜9和互连11的上表面上。密封膜13的上表面与柱状电极12的上表面齐平。如上所述，所谓的W-CSP的半导体构件3包括硅衬底5、连接焊盘6、和绝缘膜7，并还包括保护膜9、互连11、柱状电极12和密封膜13。
具有矩形框架形状的第一绝缘材料(绝缘板件)14设置在半导体构件3周围的金属层1的上表面上。第一绝缘材料14的上表面几乎与半导体构件3的上表面齐平。具有平坦上表面的第二绝缘材料15设置在半导体构件3和第一绝缘材料14的上表面上。
第一绝缘材料14通常被称为预浸渍材料，是通过例如将热固树脂如环氧树脂注入到玻璃纤维中而制备的。第二绝缘材料15通常被称为用于聚集衬底的聚集材料。第二绝缘材料15由含有增强材料如纤维或填料的热固树脂如环氧树脂或BT(双马来酰亚胺三嗪)树脂构成。在这种情况下，纤维优选由玻璃纤维或芳族聚酸铵纤维制成。填料优选是二氧化硅填料或陶瓷填料。
在对应柱状电极12的上表面的中心部分的位置上在第二绝缘材料15中形成开口部分16。由铜制成的上部互连17设置成矩阵。每个上部互连17从相应一个柱状电极12的上表面延伸到第二绝缘材料15的上表面的预定部分，其中相应一个柱状电极12经开口部分16从绝缘材料15的上表面暴露。
由阻焊剂制成的上部绝缘膜18形成在上部互连17和第二绝缘材料15的上表面上。在对应上部互连17的连接焊盘的位置上在上部绝缘膜18中形成开口部分19。由焊料球形成的突起电极20形成在开口部分19中和其上，并电(和机械地)连接到上部互连17的连接焊盘部分。突起电极20以矩阵形式设置在上部绝缘膜18上。
金属层1的尺寸稍大于半导体构件3的尺寸。原因如下。随着硅衬底5上的连接焊盘的数量增加，突起电极20的设置区域稍大于半导体构件3的尺寸。因而，上部互连17的连接焊盘部分(上部绝缘膜8的开口部分19中的部分)的尺寸和间距形成得大于柱状电极12的尺寸和间距。
因此，设置成矩阵的上部互连17的连接焊盘部分不仅安装在对应半导体构件3的区域上，而且安装在对应设置在半导体构件3的外部侧表面以外的第一绝缘材料14的区域上。就是说，设置成矩阵的突起电极20中，至少为最外部位置上的突起电极20设置在半导体构件3的周围。
如上所述，作为这种半导体器件的特征，第一和第二绝缘部件14和15设置在半导体构件3的周围和设置在其上，其中不仅连接焊盘6和绝缘膜7，而且保护膜9、互连11、柱状电极12和密封膜13形成在硅衬底5上。通过形成在第二绝缘材料15中的开口部分16连接到柱状电极12的上部互连17形成在第二绝缘材料15的上表面上。
在上述结构中，第二绝缘材料15的上表面是平坦的。为此，上部互连17和在后来步骤中形成的突起电极20的上表面的高度位置可以是均匀的，并且可以提高连接的可靠性。
下面将介绍制造半导体器件的方法的例子。首先，将介绍制造半导体构件3的方法的例子。在这种情况下，如图2所示，制备组件构件，其中由铝基金属制成的连接焊盘6、由氧化硅制成的绝缘膜7、和由环氧树脂或聚酰亚胺树脂制成的保护膜9形成在处于晶片状态的硅衬底(半导体衬底)5上，并且连接焊盘6的中心部分通过形成在绝缘膜7和保护膜9中的开口部分8和10暴露出来。在上述结构中，具有预定功能的集成电路形成在将要形成每个半导体构件的处于晶片状态的硅衬底5的区域中。每个连接焊盘6电连接到形成在对应区域中的集成电路。
接着，如图3所示，下金属层11a形成在保护膜9的整个上表面上，包括通过开口部分8和10暴露的连接焊盘6的上表面。在这种情况下，下金属层11a可只具有通过无电镀覆形成的铜层或只具有通过溅射形成的铜层。或者，可在通过溅射形成的薄钛层上通过溅射法形成铜层。这还适用于上部互连17的下金属层(将在后面说明)。
接着，电镀抗蚀剂膜21形成在下金属层11a的上表面上并构图。在这种情况下，被构图的抗蚀剂膜21在对应每个互连11的形成区域的位置上具有开口部分22。使用下金属层11a作为电镀电流通路进行铜镀，从而在电镀抗蚀剂膜21的每个开口部分22中、在下金属层11a的上表面上形成上金属层11b。然后，除去电镀抗蚀剂膜21。
如图4所示，电镀抗蚀剂膜23形成在包括上金属层11b的下金属层11a的上表面上并构图。在这种情况下，被构图的抗蚀剂膜23在对应每个柱状电极12的形成区的位置上具有开口部分24。使用下金属层11a作电镀电流通路而进行铜镀，从而在电镀抗蚀剂膜23的每个开口部分24中、在上金属层11b的连接焊盘的上表面上形成柱状电极12。
然后，除去电镀抗蚀剂膜23。然后，使用柱状电极12和上金属层11b作掩模，通过刻蚀除去下金属层11a的不需要的部分，从而下金属层11a只留在上金属层11b的下面，如图5所示。每个留下的下金属层l1a和形成在下金属层11a的整个上表面上的上金属层11b构成互连11。
如图6所示，通过丝网印刷、旋涂或模具涂覆将由环氧树脂或聚酰亚胺树脂构成的密封膜13形成在保护膜9、柱状电极12和互连11的整个上表面上。密封膜13的厚度大于柱状电极12的高度。因此，在这个状态下，柱状电极12的上表面被密封膜13覆盖。密封膜13和柱状电极12的上表面一侧被适当地抛光，由此露出柱状电极12的上表面，如图7所示。包括柱状电极12的暴露上表面的密封膜13的上表面还被平面化。
柱状电极12的上表面一侧被适当抛光的原因是：由电镀形成的柱状电极l2的高度有变化并且必须通过除去该变化而使其均匀。为了同时抛光由软铜制成的柱状电极12和由环氧树脂等制成的密封膜13，使用具有适当粗糙度的磨石的研磨机。
如图8所示，粘合剂层4连接到硅衬底5的整个下表面上。粘合剂层4由管芯焊接材料如环氧树脂或聚酰亚胺数据制成并通过加热和加压以临时设置状态粘接到硅衬底5上。接着，将粘接到硅衬底5的粘合剂层4连接到切割带(未示出)。图9所示的切割步骤之后，从切割带剥离各个构件。因而，获得多个半导体构件3，每个半导体构件具有在硅衬底5的下表面上的粘合剂层4，如图1所示。
在由此获得的半导体构件3中，粘合剂层4存在于硅衬底5的下表面上。因此，在切割步骤之后，不需要用于在每个半导体构件3的硅衬底5的下表面上形成粘合剂层的非常麻烦的操作。在切割步骤之后用于从切割带剥离每个半导体构件的操作比用于在切割步骤之后在每个半导体构件3的硅衬底5的下表面上形成粘合剂层的操作简化得多。
下面将举例说明，其中使用由上述方法获得的半导体构件3制造图1所示的半导体器件。首先，如图10所示，制备基板31。基板31如此大以至于构成如图1所示的金属层1的上表面侧的多个铜箔被采样，这将在后面描述。基板31具有矩形平面形状，特别是近似于正方形平面形状，但它的形状不限于此。铜箔经粘合剂层32连接到基板31的上表面上。
基板31可由绝缘材料如玻璃、陶瓷、或树脂制成。在这种情况下，作为例子使用铝制成的基板。关于尺寸，由铝制成的基板31的厚度大约为0.4mm，铜箔1a的厚度为大约0.012mm。使用基板31是因为铜箔1a太薄并且不能用作基板。在制造步骤器件铜箔1a用作抗静电部件。
接着，粘接到半导体构件3的硅衬底5的下表面的粘合剂层4粘接到铜箔1a的上表面的多个预定部分上。在这个粘接工艺期间，粘合剂层4最后通过加热和加压而设置。各具有排列成矩阵的开口部分的两个第一绝缘板件14a和14b在半导体构件3和位于最外位置的半导体构件3的外部之间的铜箔1a的上表面上对准并堆叠。第二绝缘板件15a放置在第一绝缘板件14b的上表面上。可以在堆叠和设置两个第一绝缘板件14a和14b之后设置半导体构件3。
各具有矩阵形状的第一绝缘板件14a和14b可通过下列方式获得。将热固树脂如环氧树脂注入玻璃纤维。热固树脂是半固化的，以便制备板形预浸渍材料。通过冲切或刻蚀在预浸渍材料中形成多个矩形开口部分33。在这种情况下，为了获得平坦度，每个第一绝缘板件14a和14b必须是板形部件。然而，该材料不必总是为预浸渍材料。热固树脂或其中分散了如玻璃纤维或二氧化硅填料的增强材料的热固树脂也可以使用。
第二绝缘板件15a优选由聚集材料制成，但不限于此。作为聚集材料，可以使用其中混合了二氧化硅填料和半固化的热固树脂，如环氧树脂或BT树脂。然而，作为第二绝缘板件15a，上述预浸渍材料或不含填料或只含有热固树脂的材料都可使用。
第一绝缘板件14a和14b的开口部分33的尺寸稍大于半导体构件3的尺寸。为此，在第一绝缘板件14a、14b和半导体构件3之间形成间隙34。间隙34的长度例如大约为0.1-0.5mm。第一绝缘板件14a和14b的总厚度大于半导体构件3的厚度。第一绝缘板件14a和14b足够厚以便在加热和压制第一绝缘板件时填充间隙34，如后面描述的。
在这种情况下，使用厚度相同的第一绝缘板件14a和14b。然而，第一绝缘板基板14a和14b可以具有不同的厚度。第一绝缘板件可包括两层，如上所述。然而，也可以包括一层或三层或更多层。第二绝缘板件15a的厚度对应或稍大于将要形成在图1中的半导体构件3上的第二绝缘材料15的厚度。
接着，使用图11所示的一对加热/加压板35和36加热和加压第一绝缘板件14a和14b以及第二绝缘板件15a。因而，第一绝缘板件14a和14b中的熔化的热固树脂被挤压从而填充第一绝缘板件14a、14b和半导体构件3之间的间隙34，如图10所示。通过后续冷却处理，热固树脂半固化同时粘接到半导体构件3和它们之间的铜箔1a上。通过这种方式，如图11所示，由含有增强材料的热固树脂制成并粘接到基板31的第一绝缘材料14形成在半导体构件3和位于最外侧位置上的半导体构件3的外部之间的铜箔1a的上表面上。此外，由含有增强材料的热固树脂制成的第二绝缘材料15形成在半导体构件3和第一绝缘材料14的上表面上。
在这种情况下，如图7所示，在晶片状态下，每个半导体构件3中的柱状电极12具有均匀高度。此外，包含柱状电极12的上表面的密封膜13的上表面被平面化。为此，在图11所示的状态下，多个半导体构件3具有相同厚度。
在图11所示的状态下，进行加热和加压，同时作为压力限制表面，由一层的增强材料(例如二氧化硅填料)的直径限定高于半导体构件3的上表面的虚拟平面。半导体构件3上的第二绝缘材料15获得等于增强材料(例如二氧化硅填料)的直径的厚度。当开端(打开)平坦压力机用作具有一对加热/加压板35和36的压力机，绝缘板件14a、14b、15a中多余的热固树脂被挤出一对加热/加热板35和36。
第二绝缘材料15的上表面是平坦表面，因为它被加热/加压板36的下表面在上侧加压。因此，不需要平面化第二绝缘材料15的上表面的抛光步骤。即使铜箔1a具有相对大的尺寸，例如大约500×500mm，也可以相对于设置在铜箔1a上的多个半导体构件3，很容易地一次对第二绝缘材料15进行平面化。
第一和第二绝缘材料14和15由含有增强材料如纤维或填料的热固树脂构成。为此，与只由热固树脂构成的结构相比，可以减小由于热固树脂的固化中的收缩产生的应力。这还防止了铜箔1a弯曲。
在图11所示的制造步骤中，加热和加压可以通过分开的装置来执行。即，例如，加压可以只从上表面一侧进行，同时利用加热器对半导体构件3的下表面加热。或者，加热和加压可以在分开的步骤中进行。
当图11所示的制造步骤结束时，第一和第二绝缘材料14和15、半导体构件3、和铜箔1a被集成在一起。它们只保持所需的强度。接着，通过抛光或刻蚀剥离或除去基板31和粘合剂层32。进行这种处理，以便减少切割(将在后面说明)中的负载和减小作为产品的半导体器件的厚度。在图10所示的制造步骤中，当通过临时接触粘接而使绝缘板件14a、14b和15a暂时固化并暂时粘接到铜箔1a的上表面上时，可以在这个步骤之后通过抛光或刻蚀剥离或除去基板31和粘合剂层32。
然后，如图12所示，通过用激光束照射第二绝缘材料15的激光机械加工，在对应柱状电极12的上表面的中心部分的位置上在第二绝缘材料15中形成开口部分16。然后，按照需要，通过去油处理除去开口部分16中产生的环氧油迹。
如图13所示，上部互连形成层17a形成在第二绝缘材料15的整个上表面上，包括通过开口部分16暴露的柱状电极12的上表面。同时，金属膜1b形成在铜箔1a的下表面上。这种情况下，上部互连形成层17a和金属膜1b各包括例如由铜层形成的下金属层和形成在下金属层的表面上的上金属层，其中所述铜层是通过无电镀覆形成的，所述上金属层是通过使用下金属层作为电镀电流通路，通过进行铜电镀形成的。
当通过光刻对上部互连形成层17a进行构图时，在第二绝缘材料15的上表面的预定位置上形成上部互连17，如图14所示。在这种状态下，上部互连17通过第二绝缘材料15中的开口部分16连接到柱状电极12的上表面。铜箔1a和形成在其下表面的金属膜1b形成金属层1。
如图15所示，通过丝网印刷或旋涂，在包括上部互连17的第二绝缘材料15的整个上表面上形成由阻焊剂构成的上部绝缘膜18。在这种情况下，上部绝缘膜18在对应上部互连17的连接焊盘部分的位置上具有开口部分19。此外，通过旋涂在金属层1的下表面上形成由阻焊剂构成的绝缘层2。随后，在开口部分19中和其上形成突起电极20并使其连接到上部互连17的连接焊盘部分。
如图16所示，当在相邻半导体构件3之间切割上部绝缘膜18、第一和第二绝缘材料14和15、金属层1和绝缘层2时，获得如图1所示的半导体器件。
在如此获得的半导体器件中，要连接到半导体构件3的柱在电极12上的上部互连17是通过无电镀覆(或溅射)和电镀形成的。为此，可以可靠地保证每个上部互连17和半导体构件3的相应柱状电极12之间的电连接。
在上述制造方法中，多个半导体构件3经粘合剂层4设置在铜箔1a上。对于多个半导体构件3来说，可以一次形成第一和第二绝缘材料14和15、上部互连17、上部绝缘膜18、和突起电极20。之后，分离半导体结构，从而获得多个半导体器件。因此，可以简化制造步骤。此外，从图12所示的制造步骤看出，多个半导体构件3可以与铜箔1a一起输送。这也简化了制造步骤。
在上述制造方法中，如图10所示，具有互连11和柱状电极12的CSP型半导体构件3经粘合剂层4粘接到铜箔1a。与例如在硅衬底5上具有连接焊盘6和绝缘膜7的标准半导体芯片粘接到铜箔1a上，并且互连和柱状电极形成在围绕半导体芯片形成的密封膜上的情况相比，降低了成本。
例如，假设切割之前铜箔1a具有预定尺寸的几乎圆形形状，如硅晶片。在这种情况下，如果互连和柱状电极形成在围绕粘接到铜箔1a的半导体芯片形成的密封膜上，则处理面积增加。换言之，由于执行了低密度处理，因此减少了每个循环的被处理晶片数量。这降低了产量和增加了成本。
相反，在上述制造方法中，具有互连11和柱状电极12的CSP型半导体构件3经粘合剂层4粘接到铜箔1a上，然后执行聚集(build-up)。尽管处理数量增加，但是效率提高了，因为执行了高密度处理，直到形成柱状电极12为止。为此，即使考虑了处理数量的增加，也可以降低总成本。
在上述实施例中，突起电极20排列成矩阵并与半导体构件3和其周围的第一绝缘材料14的整个表面相对应。然而，突起电极20可以只排列在对应半导体构件3周围的第一绝缘材料14的区域上。突起电极20可以形成为不总是围绕半导体构件3，而是形成在半导体构件3的四侧的一到三侧上。在这种情况下，第一绝缘材料14不必具有矩形框架形状，并且可以只设置在要形成突起电极20的一侧上。
(第二实施例)
图17是根据本发明第二实施例的半导体器件的剖面图。这种半导体器件不同于图1所示的半导体器件的地方在于它没有绝缘层2。
在制造根据第二实施例的半导体器件时，在图15所示的制造步骤中，在金属层1的下表面上不形成绝缘层2。形成突起电极20之后，在相邻半导体构件3之间切割上部绝缘膜18、第一和第二绝缘材料14和15、以及金属层1。因而，获得图17所示的多个半导体器件。如此获得的多个半导体器件可以是很薄的，因为没有绝缘层2。
(第三实施例)
图18是根据本发明第三实施例的半导体器件的剖面图。这种半导体器件可以通过在图13所示的制造步骤中省去在铜箔1a的上表面上形成金属层1b和在图15所示的制造步骤中形成绝缘层2来获得。
(第四实施例)
图19是根据本发明第四实施例的半导体器件的剖面图。这种半导体器件可以通过在图13所示的制造步骤中省去在铜箔1a的下表面上形成金属层1b和在图15所示的制造步骤中省去形成绝缘层2来获得。
(第五实施例)
图20是根据本发明第五实施例的半导体器件的剖面图。这种半导体器件不同于图1所示的半导体器件的地方在于它既没有金属层1也没有绝缘层2。
在制造根据第五实施例的半导体器件时，例如，在图15所示的制造步骤中，省去在金属层1的下表面上形成绝缘层2。形成突起电极20之后，通过抛光或刻蚀除去金属层1。随后，在相邻半导体构件3之间切割上部绝缘膜18和第一、第二绝缘材料14、15。因而，获得图20所示的多个半导体器件。如此获得的半导体器件可以很薄，因为它没有金属层1也没有绝缘层2。
(第六实施例)
图21是根据本发明第六实施例的半导体器件的剖面图。这种半导体器件可以通过以下方式获得。例如，在图19所示的状态下，通过抛光或刻蚀除去金属层1。然后，对包括粘合剂层4的硅衬底5的下表面一侧以及第一绝缘材料14的下表面一侧进行适当地抛光。接着，在相邻半导体构件3之间切割上部绝缘膜18和第一、第二绝缘材料14、15，从而获得半导体器件。如此获得的半导体器件可以很更薄的。
或者，在形成突起电极20之前，通过抛光或刻蚀除去金属层1(如果需要的话，包括粘合剂层4的硅衬底5的下表面一侧以及第一绝缘材料14的下表面一侧也被适当地抛光)。然后，形成突起电极20，并且在相邻半导体构件3之间切割上部绝缘膜18和第一、第二绝缘材料14、15。
(第七实施例)
图22是根据本发明第七实施例的半导体器件的剖面图。这种半导体器件不同于图1所示的半导体器件的地方在于它没有金属层1也没有绝缘层2，但是有代替它们的基板31。
在制造根据第七实施例的半导体器件时，在图10所示的制造步骤中，省去了在基板31的上表面上形成粘合剂层32和铜箔1a。半导体构件3经形成在其下表面的粘合剂层4粘接到基板31的上表面上。在基板31的下表面上什么也不形成。形成突起电极20之后，在相邻半导体构件3之间切割上部绝缘膜18、第一和第二绝缘材料14、15以及基板31。因而，获得图22所示的多个半导体器件。
(第八实施例)
图23是根据本发明第八实施例的半导体器件的剖面图。这种半导体器件不同于图1所示半导体器件的地方在于下部互连41形成在粘合剂层4和第一绝缘材料14的下表面上并通过垂直电连接部分43连接到上部互连l7，其中垂直电连接部分43形成在通孔42的内表面上，而通孔42形成在围绕半导体构件3形成的第一和第二绝缘材料14和15的预定位置上。
在制造根据第八实施例的半导体器件时，例如，在图11所示的制造步骤之后，通过抛光或刻蚀除去基板31、粘合剂层32、和铜箔1a。接着，如图24所示，通过激光加工在对应柱状电极12的上表面的中心部分的位置上在第二绝缘材料15中形成开口部分16。此外，在围绕半导体构件3设置的第一和第二绝缘材料14和15的预定位置上形成通孔42。
如图25所示，铜无电电镀和铜电镀连续进行，从而在包括通过开口部分l6暴露的柱状电极12的上表面的第二绝缘材料15的整个上表面上形成上部互连形成层17a。此外，在粘合剂层和第一绝缘材料14的整个下表面上形成下部互连形成层41a。然后，在通孔42的内表面上形成垂直电连接部分43。
接着，通过光刻对上部互连形成层17a和下部互连形成层41a进行构图。例如，如图23所示，上部互连17形成在第二绝缘材料15的上表面上，下部互连41形成在粘合剂层4和第一绝缘材料14的下表面上，并且垂直电连接部分43留在通孔42的内表面上。
下面参照图23进行说明。在包括上部互连17的第二绝缘材料15的上表面上形成由阻焊剂构成并具有开口部分19的上部绝缘膜18。此外，由阻焊剂制成的下部绝缘膜44形成在包括下部互连41的第一绝缘材料14的整个下表面上。在这种情况下，用阻焊剂填充垂直电连接部分43。接着，形成突起电极20，并且在相邻半导体构件3之间切割上部绝缘膜18、第一和第二绝缘材料14、15以及下部绝缘膜44。因而，获得图23所示的多个半导体器件。
(第九实施例)
图26是根据本发明第九实施例的半导体器件的剖面图。这种半导体器件不同于图23所示的半导体器件的地方在于下部互连41由铜箔1a和形成在铜箔1a的下表面上的铜层41a形成，并且垂直电连接部分43形成通孔42中但不形成任何间隙。
在制造根据第九实施例的半导体器件时，例如，在图12所示的制造步骤中，通过激光加工在对应柱状电极12的上表面的中心部分的位置上在第二绝缘材料15中形成开口部分16，如图27所示。此外，在围绕半导体构件3设置的第一和第二绝缘材料14、15的预定位置上形成通孔42。在这种情况下，铜箔1a形成在粘合剂层4和第一绝缘材料14的整个下表面上。因此，通孔42的下表面一侧用铜箔1a覆盖。
如图28所示，使用铜箔1a作为电镀电流通路进行铜电镀，从而在通孔42中的铜箔1a上表面上形成垂直电连接部分43。在这情况下，垂直电连接部分43的上表面优选几乎与通孔42的上部平面齐平或者位于稍下的位置上。
接着，如图29所示，铜无电镀覆和铜电镀连续进行，以便在包括通过开口部分16暴露的柱状电极12的上表面以及通孔42中的垂直电连接部分43的上表面的第二绝缘材料15的整个上表面上形成上部互连形成层17a。此外，在铜箔1a的整个下表面上形成下部互连形成层41a。然后，利用与第八实施例相同的制造步骤，获得图26所示的多个半导体器件。
(第十实施例)
图30是根据本发明第十实施例的半导体器件的剖面图。这种半导体器件不同于图1所示的半导体器件的地方在于它没有第二绝缘材料15。
在制造第十实施例的半导体器件时，如图11所示的制造步骤之后，除去基板31和粘合剂层32。此外，通过抛光除去第二绝缘材料15。在这种情况下，在通过抛光除去第二绝缘材料15时，如果包括柱状电极12和半导体构件3的密封膜13的上表面一侧以及第一绝缘材料14的上表面一侧被轻微抛光，则不会出现问题。
后面的制造步骤与第一实施例的相同。然而，在第十实施例中，如图30所示，上部互连17形成在半导体构件3和第一绝缘材料14的上表面上并连接到柱状电极12的上表面。在上部互连17上形成具有开口部分19的上部绝缘膜18。在开口部分19中和上形成突起电极20并使其连接到上部互连17的连接焊盘部分。尽管未示出，如果柱状电极12排列成矩阵，当然可以在柱状电极12之间引入上部互连17。
(第十一实施例)
图31是根据本发明第十一实施例的半导体器件的剖面图。这种半导体器件是通过在图23中通过抛光除去第二绝缘材料15而获得的，与第十实施例相同。
(第十二实施例)
图32是根据本发明第十二实施例的半导体器件的剖面图。这种半导体器件是通过在图26中通过抛光除去第二绝缘材料15而获得的，与第十实施例一样。
(第十三实施例)
在上述实施例中，例如，如图1所示，各包括一层的上部互连17和上部绝缘膜18形成在第二绝缘材料15上。然而，本发明不限于此。还可形成各包括两层或更多层的上部互连17和上部绝缘膜18。例如，与图33所示的本发明的第十三实施例相同，上部互连17和上部绝缘膜18的每个可具有两层。
更具体地说，在这种半导体器件中，第一上部互连51形成在第二绝缘材料15的上表面上并通过形成在第二绝缘材料15中的开口部分16连接到柱状电极12的上表面。由环氧树脂或聚酰亚胺树脂构成的第一上部绝缘膜52形成在包括第一上部互连51的第二绝缘材料15的上表面上。第二上部互连54形成在第一上部绝缘膜52的上表面上并通过形成在第一上部绝缘膜52中的开口部分53连接到第一上部互连51的连接焊盘部分的上表面上。
由阻焊剂构成的第二上部绝缘膜55形成在包括第二上部互连54的第一上部绝缘膜52的上表面上。第二上部绝缘膜55在对应第二上部互连54的连接焊盘部分的位置上具有开口部分56。突起电极20形成在开口部分56中和上并连接到第二上部互连54的连接焊盘部分。这种情况下，只有铜箔1a形成在粘合剂层4和第一绝缘材料14的下表面上。
(第十四实施例)
例如，在图16中，在彼此相邻的半导体构件3之间切割得到的构件。然而，本发明不限于此。可以为每两个或更多个半导体构件切割得到的构件。例如，如本发明的第十四实施例那样，如图34所示，为每三个半导体构件3切割得到的构件，从而获得多芯片模块型半导体器件。在这种情况下，三个半导体构件3可以是相同型或不同型的。
在上述实施例中，半导体构件3和第一绝缘材料14形成为如下状态：其中半导体构件3的下表面被基板31支撑。在半导体构件3和第一绝缘材料14上形成第二绝缘材料15之后，除去基板31。在完成的半导体器件中不保留基板31。然而，有机材料如环氧基材料或聚酰亚胺基材料或由薄金属膜形成的薄板也可以用作基板31的材料。形成上部互连17和上部绝缘膜18之后，按照需要，在形成突起电极20之后，与上部绝缘膜18、第二绝缘材料15、和第一绝缘材料14一起切割基板31，从而留下基板31作为半导体器件的基底部件。在这种情况下，可以在半导体构件3的安装表面的相反侧的基板31表面上形成互连等之后，切割基底。
在上述第一到第十四实施例中，半导体器件基本上通过形成绝缘膜同时由基板31支撑每个半导体构件3的下表面来制造的。
然而，半导体器件可以通过形成绝缘膜和互连同时由基板31支撑每个半导体构件3的上表面来制造。这种方法将下面详细说明。
(第十五实施例)
图35所示的根据第十五实施例的半导体器件表示用后种方法制造的一个实施例。注意该实施例的目的是表示不仅图35所示的结构可通过后种方法获得而且具有根据上述第一到第十四实施例的结构之一的半导体器件也可通过后种方法制造。这将在下面在适当的步骤中进行说明。
图35所示的半导体器件不同于第一到第十四实施例的半导体器件的地方在于：半导体构件3的下表面直接粘接到绝缘层2上而不需要置入任何粘合剂层。通过印刷或旋涂在半导体构件3的下表面上形成绝缘层2，这将在后面说明。
下面介绍根据第十五实施例的半导体器件的制造方法。
利用图2-7所示的步骤，在晶片状态的硅衬底5上形成互连11和密封膜13，以便互连11和密封膜13彼此齐平。
在这种状态下，不用在硅衬底5的下表面上形成任何粘合剂层，进行切割，从而获得图35所示的多个半导体构件3，如图36所示。
如图37所示，制备基板31。基板31具有对应图35所示的多个半导体器件。基板31由金属如铝制成，并具有矩形平面形状，更优选地，具有几乎正方形平面形状，但形状不限于此。基板31可以由绝缘材料如玻璃、陶瓷或树脂制成。
第二绝缘板件15a粘接到基板31的整个上表面。第二绝缘板件15a优选由聚集材料制成，但本发明不限于此。作为聚集材料，可采用用二氧化硅填料混合和半固化的热固树脂如环氧树脂或BT树脂构成。然而，作为第二绝缘板件15a，上述预浸渍材料或不含填料或只含有热固树脂的材料都可使用。热固树脂是通过加热和加压而半固化的(semi-set)，并且第二绝缘板件15a粘接到基板31的整个上表面上。
图36所示的半导体构件3颠倒并设置在第二绝缘板件15a的上表面的多个预定位置上，处于面朝下状态。半导体构件3被加热和加压，从而临时使第二绝缘板件15a中的热固树脂固化，从而第二绝缘板件15a的下表面临时粘接到基板31的上表面上。
各具有排列成矩阵的开口部分的两个第一绝缘板件14a和14b在半导体构件3之间的第二绝缘板件15a的上表面上对准和堆叠并处于最外位置上设置的半导体构件外部之间。第一绝缘板件14a和14b是通过如下方式获得的。用热固树脂如环氧树脂注入玻璃纤维。热固树脂是半固化的，以便制备板状预浸渍材料。通过冲切或刻蚀在预浸渍材料中形成多个矩形开口部分33。
在这种情况下，为了获得平坦度，每个第一绝缘板件14a和14b必须是板状部件。然而，该材料不必总是为预浸渍材料。也可采用热固树脂或其中分散了增强材料如玻璃纤维或二氧化硅填料的热固树脂。
第一绝缘板件14a和14b的开口部分33的尺寸稍大于半导体构件3的尺寸。为此，在第一绝缘板件14a和14b与半导体构件3之间形成间隙34。间隙34的长度例如大约为0.1-0.5mm。第一绝缘板件14a和14b的总厚度大于半导体构件3的厚度。第一绝缘板件14a和14b足够厚，以便在加热和加压第一绝缘板件时充分填充间隙34，这将在后面说明。
在这种情况下，使用具有相同厚度的第一绝缘板件14a和14b。然而，第一绝缘板件14a和14b可具有不同厚度。第二绝缘板件可包括两层，如上所述。然而，可以包括一层或三层或更多层。第二绝缘板件15a的厚度对应或稍大于图35中的在半导体构件3上要形成的第二绝缘材料15的厚度。
接着，通过使用一对加热/加压板35和36对第二绝缘板件15a和第一绝缘板件14a和14b进行加热和加压，如图38所示。因而，第一绝缘板件14a和14b中的熔化的热固树脂被挤压从而填充第一绝缘板件14a、14b和半导体构件3之间的间隙34，如图37所示。通过后续冷却处理，热固树脂固化同时粘接到半导体构件3。通过这种方式，如图38所示，由含有增强材料的热固树脂制成的第二绝缘材料15形成并粘接到基板31的上表面上。此外，半导体构件3粘接到第二绝缘材料15的上表面上。此外，由含有增强材料的热固树脂制成的第一绝缘材料14形成并粘接在第二绝缘材料15的上表面上。
在这种情况下，如图36所示，在晶片状态下，每个半导体构件3中的柱状电极12具有均匀高度。此外，包含柱状电极12的上表面的密封膜13的上表面被平面化。为此，在图38所示的状态下，多个半导体构件3具有相同厚度。
在图38所示的状态下，进行加热和加压，同时作为压力限制表面，由增强材料(例如二氧化硅填料)的直径限定高于半导体构件3的上表面的虚拟平面。半导体构件3下面的第二绝缘材料15获得等于增强材料(例如二氧化硅填料)的直径的厚度。当开端(打开)平坦压力机用作具有一对加热/加压板35和36的压力机时，绝缘板件14a、14b和15a中多余的热固树脂被挤出该对加热/加热板35和36。
结果是，第一绝缘材料14的上表面变得与半导体构件3的上表面齐平。第二绝缘材料15的下表面是平坦的，因为该表面被下侧的加热/加压板35的上表面调整。因此，不必进行对第一绝缘材料14的上表面和第二绝缘材料15的下表面进行平面化的抛光步骤。即使基板31具有相对大尺寸，例如大约为500×500mm，也可以相对于设置在基板31上的多个半导体构件3，很容易地一次对第一和第二绝缘材料14、15进行平面化。
第一和第二绝缘材料14和15由含有增强材料如纤维或填料的热固树脂构成。为此，与只由热固树脂构成的结构相比，可以减小由于热固树脂的固化中的收缩产生的应力。这还防止了基板31弯曲。
在图38所示的制造步骤中，加热和加压可以通过分开的装置来执行。即，例如，加压可以只从上表面一侧进行，同时利用加热器对半导体构件3的下表面加热。或者，加热和加压可以在分开的步骤中进行。
当图38所示的制造步骤结束时，半导体构件3和第一和第二绝缘材料14和15被集成在一起。它们只保持所需的强度。接着，通过抛光或刻蚀剥离或除去基板31。进行这种处理，以便减少切割(将在后面说明)中的负载和减小作为产品的半导体器件的厚度。
接着，将其中半导体构件3和第一和第二绝缘材料14、15集成在一起的图38所示的得到的构件倒置并设置成面朝上的状态。如图39所示，通过用激光束照射第二绝缘材料15的激光机械加工法，在对应柱状电极12的上表面的中心部分的位置上在第二绝缘材料15中形成开口部分16。然后，按照需要，通过去油处理除去开口部分16中产生的环氧油迹。
如图40所示，上部互连形成层17a形成在第二绝缘材料15的整个上表面上，包括通过开口部分16暴露的柱状电极12的上表面。在这种情况下，上部互连形成层17a包括由例如铜层形成的下金属层和形成在下金属层的表面上的上金属层，其中所述铜层是通过无电镀覆形成的，所述上金属层是通过使用下金属层作为电镀电流通路，通过进行铜电镀形成的。
当通过光刻对上部互连形成层17a进行构图时，在第二绝缘材料15的上表面的预定位置上形成上部互连17，如图41所示。在这种状态下，上部互连17通过第二绝缘材料15中的开口部分16连接到柱状电极12的上表面。
如图42所示，通过丝网印刷或旋涂，在包括上部互连17的第二绝缘材料15的整个上表面上形成由阻焊剂构成的上部绝缘膜18。在这种情况下，上部绝缘膜18在对应上部互连17的连接焊盘部分的位置上具有开口部分19。此外，通过印刷或旋涂在硅衬底5和第一绝缘材料14的下表面上形成由阻焊剂构成的绝缘层2。随后，在开口部分19中和上形成突起电极20并使其连接到上部互连17的连接焊盘部分。
如图43所示，当在相邻半导体构件3之间切割上部绝缘膜18、第一和第二绝缘材料14和15、和绝缘层2时，获得如图35所示的半导体器件。
在如此获得的半导体器件中，要连接到半导体构件3的柱在电极12上的上部互连17是通过无电镀覆(或溅射)和电镀形成的。为此，可以可靠地保证每个上部互连17和半导体构件3的相应柱状电极12之间的电连接。在图41所示的状态下，当具有金属层1的绝缘层2用粘合剂层粘接，代替在硅衬底5和第一绝缘材料14的下表面上形成绝缘层2，可获得图1所示的根据第一实施例的半导体器件。应该充分理解到还可获得除了第一实施例以外的根据第二到第十四实施例的任一个的半导体器件，尽管省略了具体说明。
在上述制造方法中，多个半导体构件3设置在位于基板31上的第二绝缘板件15a上。对于多个半导体构件3来说，可以一次形成第一和第二绝缘材料14和15。之后，除去基板31。然后，对于多个半导体构件3，一次形成上部互连17、上部绝缘膜18、和突起电极20。之后，分离半导体构件，从而获得多个半导体器件。因此，可以简化制造步骤。
此外，从图38所示的制造步骤看出，即使除去基板31，多个半导体构件3也可以与第一和第二绝缘材料14和15一起输送。这也简化了制造步骤。此外，在上述制造方法中，如图37所示，半导体构件3经第二绝缘板件15a粘接到基板31。因此，不需要用于形成粘接差异的工艺。在除去基板31时，只有基板31必须被除去。这也简化了制造步骤。
在上述制造方法中，突起电极20排列成矩阵并对应半导体构件3和其周围的第一绝缘材料14的整个表面。然而，突起电极20可以只设置在对应半导体构件3周围的第一绝缘材料14的区域上。突起电极20可以不全部围绕半导体构件3，而只是围绕半导体构件3的四侧当中的一侧到三侧。在这种情况下，第一绝缘材料14不必具有矩形框架形状并可以只设置在要形成突起电极20的一侧上。
(第十六实施例)
图44是根据本发明第十六实施例的半导体器件的剖面图。该半导体器件不同于图35所示的半导体器件的地方在于它没有绝缘层2。
在根据第十六实施例的半导体器件的制造中，在图42所示的制造步骤中，在硅衬底5和第一绝缘材料14的下表面上不形成绝缘层2。形成突起电极20之后，在相邻半导体构件3之间切割上部绝缘膜18、和第一和第二绝缘材料14和15。因而，获得图44所示的多个半导体器件。如此获得的半导体器件可以是很薄的，因为它没有绝缘层2。
(第十七实施例)
图45是根据本发明第十七实施例的半导体器件的剖面图。这种半导体器件可以通过如下方式获得：例如，在图44所示的状态下，适当地抛光硅衬底5和第一绝缘材料14的下表面一侧并在相邻半导体构件3之间切割上部绝缘膜18以及第一和第二绝缘材料14和15。如此获得的半导体器件可以更薄。
在形成突起电极20之前，可以通过抛光或刻蚀除去绝缘层2(如果需要的话，可以适当地对硅衬底5和第一绝缘材料14的下表面一侧进行抛光)。然后，可以形成突起电极20，并且可以在相邻半导体构件3之间切割上部绝缘膜18和第一绝缘材料14。
(第十八实施例)
图46是根据本发明第十八实施例的半导体器件的剖面图。该半导体器件不同于图35所示的半导体器件的地方在于第二绝缘材料15A设置在半导体构件3的上表面上，并且第一绝缘材料14A设置在围绕半导体构件3和第二绝缘材料15A的绝缘层2的上表面上。
在根据第十八实施例的半导体器件的制造中，图7所示的制造步骤之后，板状第一绝缘板件15A粘接到包括柱状电极12的上表面的密封膜13的整个上表面上，如图47所示。
接着，如图48所示，进行切割步骤，从而获得多个半导体构件3。然而，在这种情况下，第一绝缘板件15A粘接到包括半导体构件3的上表面的密封膜13的上表面上。如此获得的半导体构件3具有在其上表面上的板状第一绝缘板件15A。因此，不需要用于将第一绝缘板件15A粘接到切割步骤之后的每个半导体构件3的上表面上的非常麻烦的操作。
如图49所示，图48所示的半导体构件3倒置并设置成面朝下的状态，从而粘接到半导体构件3的下表面的第一绝缘板件15A通过使用适当粘度的第一绝缘板件15A而粘接到基板31的上表面的多个预定位置上。进行加热和加压，从而使第一绝缘板件15A中的热固树脂暂时固化，以便第一绝缘板件15A的下表面暂时粘接到基板31的上表面上。此外，半导体构件3的下表面暂时粘接到第一绝缘板件15A的上表面上。各具有开口部分33的两个第一绝缘板件14a和14b在半导体构件3之间和设置在最外部位置的半导体构件3的外部之间的基板31的上表面对准和堆叠。
同样在这种情况下，第一绝缘板件14a和14b的开口部分33的尺寸稍大于半导体构件3的尺寸。为此，在第一绝缘板件14a和14b与包括第一绝缘板件15A的半导体构件3之间形成间隙34。间隙34的长度例如大约为0.1-0.5mm。第一绝缘板件14a和14b的总厚度大于包括第一绝缘板件15A的半导体构件3的厚度。第一绝缘板件14a和14b足够厚以便在加热和压制第一绝缘板件时充分填充间隙34，如后面描述的。
接着，使用一对加热/加压板35和36对第一绝缘板件15A和第一绝缘板件14a和14b进行加热和加压，如图50所示。因而，第一绝缘板件14a和14b中的熔化的热固树脂被挤压从而填充第一绝缘板件14a、14b和包括第一绝缘板件l5A的半导体构件3之间的间隙34，如图49所示。通过后续冷却处理，热固树脂固化同时粘接到半导体构件3和它们之间的基板31上。
通过这种方式，如图50所示，由含有增强材料的热固树脂制成的第二绝缘材料15A形成并粘接到基板31的上表面的多个预定位置上。此外，半导体构件3粘接到第二绝缘材料15A的上表面上。此外，由含有增强材料的热固树脂构成的第一绝缘材料14形成并粘接到半导体构件3和位于最外位置上的半导体构件外部之间的基板31的上表面上。利用与第十五实施例相同的制造步骤，获得图46所示的半导体器件。
在上述实施例中，除了连接焊盘6之外，半导体构件3具有作为外部连接电极的互连11和柱状电极12。本发明还可以适用于如下半导体构件3：它只有作为外部连接电极的连接焊盘6或连接焊盘6和具有连接焊盘部分的互连11。
如前面已经描述的，根据本发明，至少一些最上侧上部互连的连接焊盘部分设置在形成在半导体构件一侧上的第一绝缘材料上。为此，即使最上侧上部互连的连接焊盘部分的数量增加，也可以保证所需的尺寸和间距。

Claims (42)

1.一种半导体器件，其特征在于包括：
至少一个半导体构件(3)，具有：具备多个连接焊盘(6)的半导体衬底(5)、形成在半导体衬底(5)上且具有露出所述各连接焊盘(6)的开口部分(10)的绝缘膜(9)、分别经由开口部分(10)与所述连接焊盘(6)连接且延伸到所述绝缘膜(9)上的互连(11)、以及设置在所述互连(11)上的多个外部连接电极(12)；
设置在所述半导体构件(3)周围的第一绝缘材料(14、14A)；和
具有连接焊盘部分的多个上部互连(17、54)，其中连接焊盘部分设置在所述第一绝缘材料(14、14A)上并对应上部互连，并电连接到所述半导体构件(3)的外部连接电极(12)。
2.根据权利要求1所述的半导体器件，其特征在于包括多个半导体构件(3)。
3.根据权利要求1所述的半导体器件，其特征在于第一绝缘材料(14、14A)主要由通过用热固树脂浸渍纤维制备的材料制成。
4.根据权利要求1所述的半导体器件，其特征在于第二绝缘材料(15)形成在第一绝缘材料(14)和上部互连(17)之间以及上述上部互连(17)和半导体构件(3)之间。
5.根据权利要求4所述的半导体器件，其特征在于第二绝缘材料(15、15A)是板件。
6.根据权利要求4所述的半导体器件，其特征在于第二绝缘材料(15、15A)的上表面是平坦的。
7.根据权利要求1所述的半导体器件，其特征在于还包括上部绝缘膜(18、52)，覆盖上部互连(17、54)的连接焊盘部分以外的部分。
8.根据权利要求7所述的半导体器件，其特征在于焊料球(20)形成在上部互连(17、54)的连接焊盘部分上。
9.根据权利要求1所述的半导体器件，其特征在于金属层(1、1a)形成在半导体构件(3)和第一绝缘材料(14、14A)的下表面上。
10.根据权利要求9所述的半导体器件，其特征在于绝缘层(2)形成在金属层(1)的下表面。
11.根据权利要求9所述的半导体器件，其特征在于金属层(1、1a)至少具有金属箔。
12.根据权利要求11所述的半导体器件，其特征在于金属箔是铜箔。
13.根据权利要求1所述的半导体器件，其特征在于下部互连(41)形成在第一绝缘材料(14、14A)的至少下表面上，并且上部互连(17)和下部互连(41)通过形成在第一绝缘材料(14)中的垂直电连接部分(43)连接。
14.根据权利要求1所述的半导体器件，其特征在于第一绝缘材料(14)具有多个绝缘板件(14a、14b)的多层结构。
15.根据权利要求1所述的半导体器件，其特征在于所述第一绝缘材料(14A)具有大于所述半导体构件(3)的厚度，而且形成为覆盖所述半导体构件(3)的周围的框架形状，在与半导体构件(3)相对应的第一绝缘材料(14A)的中心部分形成第二绝缘材料(15A)，所述第一绝缘材料(14A)的上表面与所述第二绝缘材料(15A)的上表面齐平。
16.一种半导体器件制造方法，包括：
在基板(31)上设置多个半导体构件(3)，其中每个半导体构件具有具备多个连接焊盘(6)的半导体衬底(5)、形成在半导体衬底(5)上且具有露出所述各连接焊盘(6)的开口部分(10)的绝缘膜(9)、分别经由开口部分(10)与所述连接焊盘(6)连接且延伸到所述绝缘膜(9)上的互连(11)、设置在所述互连(11)上的多个用于外部连接的柱状电极(12)、以及设置在所述半导体衬底(5)上的所述柱状电极(12)之间的密封膜(13)，同时将半导体构件彼此分开，和在对应各半导体构件(3)的位置上设置至少一个具有开口部分(33)的第一绝缘材料(14)；
从第一绝缘材料(14)的上侧加热和加压第一绝缘材料(14)，从而将第一绝缘材料(14)熔化和固化在半导体构件之间；
形成至少一层上部互连(17、54)，该上部互连具有连接焊盘部分并连接到多个半导体构件(3)之一的多个连接焊盘(6)的相应一个上，以便对应该上部互连将连接焊盘部分放置在第一绝缘材料(14)上；和
在半导体构件(3)之间切割第一绝缘材料(14)，从而获得多个半导体器件，其中上部互连(17、54)的连接焊盘部分设置在第一绝缘材料(14)上。
17.根据权利要求16所述的半导体器件制造方法，其特征在于在切割第一绝缘材料(14)时，第一绝缘材料(14)被切割成使得每个半导体器件包括多个半导体构件(3)。
18.根据权利要求16所述的半导体器件制造方法，其特征在于在切割第一绝缘材料(14)之前，除去基板(31)。
19.根据权利要求16所述的半导体器件制造方法，其特征在于切割第一绝缘材料(14)之后，除去基板(31)。
20.根据权利要求16所述的半导体器件制造方法，其特征在于进行加热和加压处理的同时设置压力限制表面。
21.根据权利要求16所述的半导体器件制造方法，其特征在于第一绝缘材料(14)的开口部分(33)的尺寸稍大于半导体构件(3)的尺寸。
22.根据权利要求21所述的半导体器件制造方法，其特征在于设置在基板(31)上的第一绝缘材料(14)的厚度大于半导体构件(3)的厚度。
23.根据权利要求16所述的半导体器件制造方法，其特征在于第一绝缘材料(14)主要由通过用热固树脂浸渍纤维制备的材料构成。
24.根据权利要求16所述的半导体器件制造方法，其特征在于还包括在第一绝缘材料(14)和上部互连(17)之间形成第二绝缘材料(15)的步骤。
25.根据权利要求24所述的半导体器件制造方法，其特征在于第二绝缘材料(15)是板件。
26.根据权利要求16所述的半导体器件制造方法，其特征在于还包括在基板(31)上设置半导体构件(3)和第一绝缘材料(14)之前，在基板(31)上形成要从基板(31)除去的薄膜(1a)。
27.根据权利要求26所述的半导体器件制造方法，其特征在于薄膜(1a)主要由金属制成。
28.根据权利要求26所述的半导体器件制造方法，其特征在于在切割第一绝缘材料(14)时，与第一绝缘材料(14)一起切割薄膜(1a)。
29.根据权利要求26所述的半导体器件制造方法，其特征在于在薄膜(1a)上设置半导体构件(3)和第一绝缘材料(14)之后，使第一绝缘材料(14)暂时固化。
30.根据权利要求29所述的半导体器件制造方法，其特征在于在暂时固化之后，除去基板(31)。
31.根据权利要求30所述的半导体器件制造方法，其特征在于在除去基板(31)之后，在薄膜(1a)上形成另一薄膜(1b、2)。
32.根据权利要求31所述的半导体器件制造方法，其特征在于薄膜(1a)是金属箔，所述另一薄膜(1b)是金属箔。
33.根据权利要求31所述的半导体器件制造方法，其特征在于所述另一薄膜(2)主要由绝缘材料制成。
34.根据权利要求31所述的半导体器件制造方法，其特征在于所述另一薄膜(1b、2)是通过堆叠由不同材料制成的多个层而形成的。
35.根据权利要求31所述的半导体器件制造方法，其特征在于在切割第一绝缘材料(14)时，切割第一绝缘材料(14)、薄膜(1a)和所述另一薄膜(1b、2)。
36.根据权利要求16所述的半导体器件制造方法，其特征在于在切割第一绝缘材料时，切割第一绝缘材料(14)，同时切割基板(31)，以便半导体器件具有基板(31)。
37.根据权利要求16所述的半导体器件制造方法，其特征在于还包括形成上部绝缘膜(18、55)的步骤，该上部绝缘膜(18、55)覆盖上部互连(17、54)的连接焊盘部分以外的部分。
38.根据权利要求37所述的半导体器件制造方法，其特征在于还包括在上部互连(17、54)的连接焊盘部分上形成焊料球(20)的步骤。
39.根据权利要求16所述的半导体器件制造方法，其特征在于还包括在第一绝缘材料(14)中形成通孔(42)、在第一绝缘材料(14)的下表面上形成下部互连(41)以及在通孔(42)中形成垂直电连接部分(43)，其中垂直电连接部分(43)连接上部互连(17)和下部互连(41)。
40.根据权利要求39所述的半导体器件制造方法，其特征在于在形成通孔(42)、下部互连(41)、和垂直电连接部分(43)之前，除去基板。
41.根据权利要求16所述的半导体器件制造方法，其特征在于该方法还包括在基板(31)上形成上部绝缘膜(15a)，并且将半导体构件(3)设置在上部绝缘膜(15a)上，使得形成有所述连接焊盘(6)的表面与所述上部绝缘膜(15a)相对置。
42.根据权利要求41所述的半导体器件制造方法，其特征在于第一绝缘材料(14)设置在上部绝缘膜(15a)上。
CNB2004800000580A 2003-01-16 2004-01-16 半导体器件及其制造方法 Expired - Fee Related CN100397629C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP008552/2003 2003-01-16
JP008551/2003 2003-01-16
JP2003008551A JP2004221417A (ja) 2003-01-16 2003-01-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1698198A CN1698198A (zh) 2005-11-16
CN100397629C true CN100397629C (zh) 2008-06-25

Family

ID=32898313

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800000580A Expired - Fee Related CN100397629C (zh) 2003-01-16 2004-01-16 半导体器件及其制造方法

Country Status (2)

Country Link
JP (1) JP2004221417A (zh)
CN (1) CN100397629C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945483B2 (ja) 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
US7459340B2 (en) 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP4906462B2 (ja) * 2006-10-11 2012-03-28 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP5067056B2 (ja) * 2007-07-19 2012-11-07 ソニー株式会社 半導体装置
JP5053003B2 (ja) * 2007-09-05 2012-10-17 株式会社テラミクロス 半導体装置およびその製造方法
WO2010058646A1 (ja) * 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
US8525335B2 (en) * 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
JP2010206215A (ja) * 2010-05-20 2010-09-16 Casio Computer Co Ltd 半導体装置
CN104269391B (zh) * 2014-09-23 2017-08-04 武汉新芯集成电路制造有限公司 一种焊盘结构及其制备方法
KR102508551B1 (ko) * 2015-12-11 2023-03-13 에스케이하이닉스 주식회사 웨이퍼 레벨 패키지 및 제조 방법
CN105977233A (zh) * 2016-04-28 2016-09-28 合肥祖安投资合伙企业(有限合伙) 芯片封装结构及其制造方法
JP2018049938A (ja) 2016-09-21 2018-03-29 株式会社東芝 半導体装置
CN106960829B (zh) * 2017-05-11 2019-07-12 北京工业大学 一种缓解芯片封装应力的结构及其制作方法
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
JP2019033124A (ja) * 2017-08-04 2019-02-28 リンテック株式会社 半導体装置の製造方法、及び接着積層体
CN107611097A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020038890A1 (en) * 2000-10-04 2002-04-04 Shinji Ohuchi Semiconductor device and method for manufacturing the same, semiconductor wafer and semiconductor device manufactured thereby
US6486005B1 (en) * 2000-04-03 2002-11-26 Hynix Semiconductor Inc. Semiconductor package and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486005B1 (en) * 2000-04-03 2002-11-26 Hynix Semiconductor Inc. Semiconductor package and method for fabricating the same
US20020038890A1 (en) * 2000-10-04 2002-04-04 Shinji Ohuchi Semiconductor device and method for manufacturing the same, semiconductor wafer and semiconductor device manufactured thereby

Also Published As

Publication number Publication date
JP2004221417A (ja) 2004-08-05
CN1698198A (zh) 2005-11-16

Similar Documents

Publication Publication Date Title
CN100397629C (zh) 半导体器件及其制造方法
CN100383965C (zh) 半导体器件及其制造方法
EP1629533B1 (en) Semiconductor device and method of fabricating the same
US7445964B2 (en) Semiconductor device and method of manufacturing the same
KR100868419B1 (ko) 반도체장치 및 그 제조방법
CN101499445B (zh) 半导体器件及其制造方法
US7105931B2 (en) Electronic package and method
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
CN1322566C (zh) 半导体装置
US7087514B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
US20010026010A1 (en) Semiconductor device and process of production of same
US20020089050A1 (en) Semiconductor device
CN102088013B (zh) 具有晶粒埋入式以及双面覆盖重增层之基板结构及其方法
CN102034768B (zh) 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
JP4285707B2 (ja) 半導体装置
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US7927919B1 (en) Semiconductor packaging method to save interposer
CN101335265A (zh) 具有晶粒功能之半导体封装结构
JP2005142466A (ja) 半導体装置およびその製造方法
US20130070437A1 (en) Hybrid interposer
CN110246812A (zh) 一种半导体封装结构及其制作方法
JP4438389B2 (ja) 半導体装置の製造方法
US20200135693A1 (en) Semiconductor package structure and method of making the same
JP4321758B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1085052

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1085052

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan

Co-patentee after: Cmk Corp.

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Co-patentee before: Cmk Corp.

Patentee before: CASIO COMPUTER Co.,Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161206

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Patentee after: Cmk Corp.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Patentee before: Cmk Corp.

Effective date of registration: 20161206

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Patentee after: Cmk Corp.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

Patentee before: Cmk Corp.

TR01 Transfer of patent right

Effective date of registration: 20220128

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kagawa

Patentee before: AOI ELECTRONICS Co.,Ltd.

Patentee before: Cmk Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

CF01 Termination of patent right due to non-payment of annual fee