JP2006114867A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006114867A
JP2006114867A JP2005100737A JP2005100737A JP2006114867A JP 2006114867 A JP2006114867 A JP 2006114867A JP 2005100737 A JP2005100737 A JP 2005100737A JP 2005100737 A JP2005100737 A JP 2005100737A JP 2006114867 A JP2006114867 A JP 2006114867A
Authority
JP
Japan
Prior art keywords
ions
film
sealing
sealing film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005100737A
Other languages
English (en)
Other versions
JP4003780B2 (ja
Inventor
Takeshi Wakabayashi
猛 若林
Ichiro Mihara
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005100737A priority Critical patent/JP4003780B2/ja
Priority to US11/226,769 priority patent/US7417330B2/en
Priority to TW094131762A priority patent/TW200614404A/zh
Priority to KR1020050086569A priority patent/KR100727519B1/ko
Publication of JP2006114867A publication Critical patent/JP2006114867A/ja
Application granted granted Critical
Publication of JP4003780B2 publication Critical patent/JP4003780B2/ja
Priority to US12/218,685 priority patent/US7867826B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 全面を封止膜で覆われたＣＳＰと呼ばれる半導体装置において、封止材料費を低減する。
【解決手段】 配線８を含む保護膜５の上面には第１の封止膜１０がその上面が柱状電極９の上面と面一となるように設けられている。シリコン基板１、絶縁膜３、保護膜５及び第１の封止膜１０の周側面とシリコン基板１の下面には第２の封止膜１２が設けられている。第１の封止膜１０は、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの各不純物濃度が１０ｐｐｍ以下の比較的高価な第１の封止材料によって形成されている。第２の封止膜１２は、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの合計不純物濃度が１００ｐｐｍ以上の比較的安価な第２の封止材料によって形成されている。したがって、比較的高価な第１の封止材料のみを用いる場合と比較して、比較的安価な第２の封止材料を用いる分だけ、封止材料費を低減することができる。
【選択図】 図１

Description

この発明は、柱状電極を有する半導体装置及びその製造方法に関する。
従来の半導体装置には、塵埃、湿気、機械的破損等の環境に対する保護効果を増大するために、上面に集積回路及び該集積回路に接続された複数の接続パッドを有する半導体基板の下面を第１の封止膜で覆い、半導体基板の上面及び周側面を第２の封止膜で覆い、第２の封止膜の上面に配線を接続パッドに接続させて設け、配線の接続パッド部上に柱状電極を設け、柱状電極の周囲を第３の封止膜で覆ったものがある（例えば、特許文献１参照）。この場合、第１〜第３の封止膜は、エポキシ系樹脂やポリイミド系樹脂等の有機材料によって形成されている。
特開２００１−３３２６４３号公報
ところで、上記従来の半導体装置では、半導体基板の上面及び周側面を覆う第２の封止膜の上面に配線を設け、配線の接続パッド部上に設けられた柱状電極の周囲を第３の封止膜で覆っているので、配線が第２、第３の封止膜と接触し、柱状電極が第３の封止膜と接触することになる。一方、第２、第３の封止膜の材料であるエポキシ系樹脂やポリイミド系樹脂等の有機材料は、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの不純物を含むため、不純物濃度が高いと、配線や柱状電極の腐食あるいはそれらの間でのショートを引き起こす原因となる。このような不具合を防止するには、第２、第３の封止膜の材料であるエポキシ系樹脂やポリイミド系樹脂等の有機材料中のＮａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの各不純物濃度を１０ｐｐｍ以下とかなり低くする必要があり、封止材料費が高くなってしまう。
そこで、この発明は、封止材料費を低減することができる半導体装置及びその製造方法を提供することを目的とする。
この発明は、柱状電極の周囲における半導体基板上を、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの各不純物濃度が１０ｐｐｍ以下の第１の封止材料からなる第１の封止膜で覆い、半導体基板及び第１の封止膜の周側面を、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの合計不純物濃度が１００ｐｐｍ以上の第２の封止材料からなる第２の封止膜で覆うことを特徴とするものである。
この発明によれば、柱状電極の周囲における半導体基板上を、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの各不純物濃度が１０ｐｐｍ以下の比較的高価な第１の封止材料からなる第１の封止膜で覆い、半導体基板及び第１の封止膜の周側面を、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの合計不純物濃度が１００ｐｐｍ以上の比較的安価な第２の封止材料からなる第２の封止膜で覆っているので、比較的高価な第１の封止材料のみを用いる場合と比較して、比較的安価な第２の封止材料を用いる分だけ、封止材料費を低減することができる。
図１はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコンや窒化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）５が設けられている。この場合、絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
保護膜５の上面には銅等からなる下地金属層７が設けられている。下地金属層７の上面全体には銅からなる配線８が設けられている。下地金属層７を含む配線８の一端部は、絶縁膜３及び保護膜５の開口部４、６を介して接続パッド２に接続されている。配線８の接続パッド部上面には高さ８０〜１５０μｍの銅からなる柱状電極９が設けられている。
配線８を含む保護膜５の上面には、後述する第１の封止材料からなる第１の封止膜１０がその上面が柱状電極９の上面と面一となるように設けられている。柱状電極９の上面には半田ボール１１が設けられている。シリコン基板１、絶縁膜３、保護膜５及び第１の封止膜１０の周側面とシリコン基板１の下面には、後述する第２の封止材料からなる第２の封止膜１２が設けられている。
次に、第１、第２の封止膜１０、１２の材料について説明する。第１、第２の封止膜１０、１２の材料は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、シリコーン系樹脂、ゴム系樹脂、ビスマレイミド系樹脂等の有機材料のいずれであってもよいが、第１、第２の封止膜１０、１２にそれぞれ要求される特性がやや異なるため、それに適した材料であることが望ましい。
すなわち、第１の封止膜１０は、塵埃、湿気、機械的破損等の環境に対する保護効果を増大するためのものであるが、配線８及び柱状電極９の腐食あるいはそれらの間でのショートが発生しないようにする必要がある。このため、第１の封止膜１０を形成するための第１の封止材料としては、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの各不純物濃度を１０ｐｐｍ以下とかなり低くした比較的高価なものを用いる。また、半導体装置の製造において、半導体層や接続パッド２を含む導電層と共にクリーンルーム内で形成される絶縁膜３および保護膜５中のＮａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの各不純物濃度は、１０ｐｐｍ以下である。
一方、第２の封止膜１２は、特に機械的破損に対する保護効果を増大するためのものであるが、下地金属層７を含む配線８及び柱状電極９の腐食あるいはそれらの間でのショートが発生しないようにする必要性はあまりない。このため、第２の封止膜１２を形成するための第２の封止材料としては、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの合計不純物濃度が多少高くてもよく、この合計不純物濃度を１００ｐｐｍ以上とある程度高くした比較的安価なものを用いる。
また、第１、第２の封止膜１０、１２とシリコン基板１との間の熱膨張係数差に起因する応力を緩和するために、第１、第２の封止材料中にシリカフィラー等を混入することが一般的に行なわれているが、この場合も、第１、第２の封止膜１０、１２にそれぞれ要求される特性がやや異なるため、それに適した混入量であることが望ましい。
すなわち、第１の封止膜１０は、配線８及び柱状電極９を含むシリコン基板１上を覆うものであるため、高い信頼性が要求され、シリコン基板１との熱膨張係数差が小さい方が望ましい。このため、第１の封止膜１０を形成するための第１の封止材料としては、シリカフィラー等の混入量を比較的多くして熱膨張係数をシリコン基板１の熱膨張係数（３．５ｐｐｍ／℃）に近づけ、熱膨張係数２０ｐｐｍ／℃未満としたものを用いる。
一方、第２の封止膜１２は、シリコン基板１、絶縁膜３、保護膜５及び第１の封止膜１０の周側面とシリコン基板１の下面を覆うものであるため、第１の封止膜１０ほどの高い信頼性を必要とせず、シリカフィラー等の混入により硬くなりすぎてクラックが発生しやすくなるのを避けるために、第１の封止膜１０よりもある程度軟らかいものの方が望ましい。このため、第２の封止膜１２を形成するための第２の封止材料としては、シリカフィラー等の混入量を比較的少なくし、熱膨張係数２０ｐｐｍ／℃以上としたものを用いる。
以上の結果、第１の封止膜１０は、イオン不純物濃度１０ｐｐｍ以下で熱膨張係数２０ｐｐｍ／℃未満の比較的高価な第１の封止材料によって形成されている。第２の封止膜１２は、イオン不純物濃度１００ｐｐｍ以上で熱膨張係数２０ｐｐｍ／℃以上の比較的安価な第２の封止材料によって形成されている。したがって、比較的高価な第１の封止材料のみを用いる場合と比較して、比較的安価な第２の封止材料を用いる分だけ、封止材料費を低減することができる。
（製造方法の第１の例）
次に、図１に示す半導体装置の製造方法の第１の例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板１上にアルミニウム系金属等からなる接続パッド２、酸化シリコンや窒化シリコン等からなる絶縁膜３及びエポキシ系樹脂やポリイミド系樹脂等からなる保護膜５が設けられ、接続パッド２の中央部が絶縁膜３及び保護膜５に形成された開口部４、６を介して露出されたものを用意する。
上記において、ウエハ状態のシリコン基板１には、各半導体装置が形成される領域に所定の機能の集積回路が形成され、接続パッド２は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。なお、図２において、符号２１で示す領域は第１のダイシングストリートに対応する領域であり、符号２２で示す領域は第２のダイシングストリートに対応する領域である。この場合、第２のダイシングストリート２２は、第１のダイシングストリート２１の幅方向中央部に対応する領域となっている。
次に、図３に示すように、絶縁膜３及び保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層７を形成する。この場合、下地金属層７は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層７の上面にメッキレジスト膜２３をパターン形成する。この場合、配線８形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の下地金属層７の上面に配線８を形成する。次に、メッキレジスト膜２３を剥離する。
次に、図４に示すように、配線８を含む下地金属層７の上面にメッキレジスト膜２５をパターン形成する。この場合、柱状電極９形成領域に対応する部分におけるメッキレジスト膜２５には開口部２６が形成されている。次に、下地金属層７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２５の開口部２６内の配線８の接続パッド部上面に柱状電極９を形成する。次に、メッキレジスト膜２５を剥離し、次いで、配線８をマスクとして下地金属層７の不要な部分をエッチングして除去すると、図５に示すように、配線８下にのみ下地金属層７が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、柱状電極９及び配線８を含む保護膜５の上面全体に第１の封止材料からなる第１の封止膜１０をその厚さが柱状電極９の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極９の上面は第１の封止膜１０によって覆われている。
次に、第１の封止膜１０及び柱状電極９の上面側を適宜に研磨し、図７に示すように、柱状電極９の上面を露出させ、且つ、この露出された柱状電極９の上面を含む第１の封止膜１０の上面を平坦化する。ここで、柱状電極９の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極９の高さにばらつきがあるため、このばらつきを解消して、柱状電極９の高さを均一にするためである。
次に、図７に示すものの上下を反転し、図８に示すように、柱状電極９の下面を含む第１の封止膜１０の下面を第１のダイシングフィルム２７の上面に貼り付ける。次に、図９に示すように、第１のダイシングストリート２１に沿って、ダイシング法やレーザーカット法等により、シリコン基板１、絶縁膜３、保護膜５及び第１の封止膜１０をフルカットする。この場合、第１のダイシングフィルム２７の厚さ方向中間までカットする。すると、ウエハ状態のシリコン基板１は個々のチップに分離されるが、各チップが第１のダイシングフィルム２７に貼り付けられているので、第１のダイシングフィルム２７の上面を含む各チップ間つまり第１のダイシングストリート２１に対応する領域には溝２８が形成されている。
次に、図１０に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、溝２８内を含むシリコン基板１の上面全体に第２の封止材料からなる第２の封止膜１２をその上面が平坦となるように形成する。この状態では、シリコン基板１、絶縁膜３、保護膜５及び第１の封止膜１０の周側面は、溝２８内に形成された第２の封止膜１２によって覆われている。また、シリコン基板１は個々のチップに分離されているので、シリコン基板１が反りにくいようにすることができる。なお、第１のダイシングフィルム２７をその周囲方向に引っ張って拡張し、これにより溝２８の幅を広げ、この状態で溝２８内に第２の封止材料を塗布すると、溝２８内に第２の封止材料を充填しやすくすることができる。
次に、図１０に示すものの上下を反転し、次いで、第１のダイシングフィルム２７を剥離すると、図１１に示すようになる。この状態では、各チップ間及び各シリコン基板１の下面に第２の封止膜１２が形成されているので、各チップは一体化されている。また、符号１２ａで示すように、図１０に示す第１のダイシングフィルム２７に形成された溝２８内に形成された第２の封止膜１２が第１の封止膜１０の上面から突出されている。次に、この突出部１２ａを研磨して除去すると、図１２に示すようになる。
次に、図１３に示すように、柱状電極９の上面に半田ボール１１を形成する。次に、第２の封止膜１２の下面を第２のダイシングフィルム２９の上面に貼り付ける。次に、図１４に示すように、第２のダイシングストリート２２に沿って、ダイシング法やレーザーカット法等により、溝２８内に形成された第２の封止膜１２の幅方向中央部をフルカットする。次に、第１、第２の封止膜１２等を含むシリコン基板１を第２のダイシングフィルム２９から剥離すると、図１に示す半導体装置が複数個得られる。
（製造方法の第２の例）
次に、図１に示す半導体装置の製造方法の第２の例について説明する。この場合、図１０に示す工程後に、図１５に示すように、第２のダイシングストリート２２に沿って、ダイシング法やレーザーカット法等により、溝２８内に形成された第２の封止膜１２の幅方向中央部をフルカットし、溝３１を形成する。この状態では、第２の封止膜１２等を含むシリコン基板１は溝３１により個々のチップに分離されるが、第１のダイシングフィルム２７に貼り付けられているので、ばらばらとなることはない。
次に、図１６に示すように、第２の封止膜１２の上面にサポートフィルム３２を貼り付ける。次に、図１６に示すものの上下を反転し、次いで、第１のダイシングフィルム２７を剥離すると、図１７に示すようになる。この状態では、符号１２ｂで示すように、図１５に示す第１のダイシングフィルム２７に形成された溝２８内に形成された第２の封止膜１２が第１の封止膜１０の上面から突出されている。次に、この突出部１２ｂを研磨して除去すると、図１８に示すようになる。
次に、図１９に示すように、柱状電極９の上面に半田ボール１１を形成する。この状態では、第１、第２の封止膜１０、１２等を含むシリコン基板１は、サポートフィルム３２に貼り付けられているが、溝３１により個々のチップに分離されている。そこで、次に、第１、第２の封止膜１０、１２等を含むシリコン基板１をサポートフィルム３２から剥離すると、図１に示す半導体装置が複数個得られる。
（製造方法の第３の例）
次に、図１に示す半導体装置の製造方法の第３の例について説明する。この場合、図７に示す工程後に、図２０に示すように、シリコン基板１の下面を第１のダイシングフィルム４１の上面に貼り付ける。次に、図２１に示すように、第１のダイシングストリート２１に沿って、ダイシング法やレーザーカット法等により、第１の封止膜１０、保護膜５、絶縁膜３及びシリコン基板１をフルカットする。この場合も、ダイシングフィルム４１の厚さ方向中間までカットする。すると、ウエハ状態のシリコン基板１は個々のチップに分離されるが、各チップが第１のダイシングフィルム４１に貼り付けられているので、第１のダイシングフィルム４１の上面を含む各チップ間つまり第１のダイシングストリート２１に対応する領域には溝４２が形成されている。
次に、図２２に示すように、柱状電極９の上面を含む第１の封止膜１０の上面に第２のダイシングフィルム４３を貼り付ける。次に、図２２に示すものの上下を反転し、次いで、第１のダイシングフィルム４１を剥離すると、図２３に示すようになる。次に、図２４に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、溝４２内を含むシリコン基板１の上面全体に第２の封止材料からなる第２の封止膜１２をその上面が平坦となるように形成する。
この状態では、シリコン基板１、絶縁膜３、保護膜５及び第１の封止膜１０の周側面は、溝４２内に形成された第２の封止膜１２によって覆われている。また、シリコン基板１は個々のチップに分離されているので、シリコン基板１が反りにくいようにすることができる。なお、第２のダイシングフィルム４３をその周囲方向に引っ張って拡張し、これにより溝４２の幅を広げ、この状態で溝４２内に第２の封止材料を塗布すると、溝４２内に第２の封止材料を充填しやすくすることができる。
次に、図２５に示すように、第２のダイシングストリート２２に沿って、ダイシング法やレーザーカット法等により、溝４２内に形成された第２の封止膜１２の幅方向中央部をフルカットする。次に、図２５に示すものの上下を反転し、次いで、図２６に示すように、第２の封止膜１２の下面をサポートフィルム４４の上面に貼り付ける。次に、ダイシングフィルム４３を剥離すると、図１８に示す場合と同じとなる。以下の工程は、上記製造方法の第２の例の場合と同じであるので、その説明を省略する。ところで、この製造方法の場合には、例えば、図１７に示すような突出部１２ｂが形成されないため、このような突出部１２ｂを除去するための研磨工程は不要となる。
この発明の一実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の第１の例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１に示す半導体装置の製造方法の第２の例において、所定の工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１に示す半導体装置の製造方法の第３の例において、所定の工程の断面図。 図２０に続く工程の断面図。 図２１に続く工程の断面図。 図２２に続く工程の断面図。 図２３に続く工程の断面図。 図２４に続く工程の断面図。 図２５に続く工程の断面図。
符号の説明
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 下地金属層
８ 配線
９ 柱状電極
１０ 第１の封止膜
１１ 半田ボール
１２ 第２の封止膜
２１、２２ ダイシングストリート
２７、２９ ダイシングフィルム

Claims (8)

  1. 上面に柱状電極が設けられた半導体基板と、前記柱状電極の周囲における前記半導体基板上に設けられ、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの各不純物濃度が１０ｐｐｍ以下の第１の封止材料からなる第１の封止膜と、前記半導体基板及び前記第１の封止膜の周側面に設けられ、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの合計不純物濃度が１００ｐｐｍ以上の第２の封止材料からなる第２の封止膜とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記第１の封止膜の熱膨張係数は２０ｐｐｍ／℃未満であり、前記第２の封止膜の熱膨張係数は２０ｐｐｍ／℃以上であることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記第２の封止膜は前記半導体基板の下面をも覆うように設けられていることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  5. ウエハ状態の半導体基板上に柱状電極を形成する工程と、前記柱状電極の周囲における前記ウエハ状態の半導体基板上に、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの各不純物濃度が１０ｐｐｍ以下の第１の封止材料からなる第１の封止膜を形成する工程と、前記第１の封止膜を含む前記ウエハ状態の半導体基板を切断して各半導体基板に分離するための溝を形成する工程と、前記溝内を含む前記各半導体基板の下面に、Ｎａイオン、Ｋイオン、ＣａイオンおよびＣｌイオンの合計不純物濃度が１００ｐｐｍ以上の第２の封止材料からなる第２の封止膜を形成する工程と、前記溝内に形成された前記第２の封止膜をその幅方向中央部において切断する工程とを有することを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の発明において、前記第１の封止膜を含む前記ウエハ状態の半導体基板を切断して各半導体基板に分離するための溝を形成する工程は、前記第１の封止膜の表面をフィルムに貼り付けた状態で前記ウエハ状態の半導体基板側から切断して行なうことを特徴とする半導体装置の製造方法。
  7. 請求項５に記載の発明において、前記第１の封止膜を含む前記ウエハ状態の半導体基板を切断して各半導体基板に分離するための溝を形成する工程は、前記ウエハ状態の半導体基板の下面をフィルムに貼り付けた状態で前記第１の封止膜側から切断して行なうことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の発明において、前記溝形成工程後であって前記第２の封止膜形成工程前に、前記第１の封止膜の表面に別のフィルムを貼り付けてから前記フィルムを剥離する工程を有することを特徴とする半導体装置の製造方法。
JP2005100737A 2004-09-17 2005-03-31 半導体装置及びその製造方法 Expired - Fee Related JP4003780B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005100737A JP4003780B2 (ja) 2004-09-17 2005-03-31 半導体装置及びその製造方法
US11/226,769 US7417330B2 (en) 2004-09-17 2005-09-14 Semiconductor device packaged into chip size and manufacturing method thereof
TW094131762A TW200614404A (en) 2004-09-17 2005-09-15 Semiconductor device and manufacturing method thereof
KR1020050086569A KR100727519B1 (ko) 2004-09-17 2005-09-16 반도체장치 및 그 제조방법
US12/218,685 US7867826B2 (en) 2004-09-17 2008-07-17 Semiconductor device packaged into chip size and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004270646 2004-09-17
JP2005100737A JP4003780B2 (ja) 2004-09-17 2005-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006114867A true JP2006114867A (ja) 2006-04-27
JP4003780B2 JP4003780B2 (ja) 2007-11-07

Family

ID=36073083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005100737A Expired - Fee Related JP4003780B2 (ja) 2004-09-17 2005-03-31 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US7417330B2 (ja)
JP (1) JP4003780B2 (ja)
KR (1) KR100727519B1 (ja)
TW (1) TW200614404A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335424A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の実装体および半導体装置の製造方法
JP2008227398A (ja) * 2007-03-15 2008-09-25 Sanken Electric Co Ltd 半導体装置の製法
JP2010027997A (ja) * 2008-07-24 2010-02-04 Casio Comput Co Ltd 半導体装置およびその製造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
JP5119756B2 (ja) * 2006-06-30 2013-01-16 株式会社デンソー 配線基板
JP2008098529A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置及びその製造方法
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
TWI341577B (en) * 2007-03-27 2011-05-01 Unimicron Technology Corp Semiconductor chip embedding structure
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US8445325B2 (en) 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP2009049218A (ja) * 2007-08-21 2009-03-05 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US9843742B2 (en) 2009-03-02 2017-12-12 Flir Systems, Inc. Thermal image frame capture using de-aligned sensor array
US9473681B2 (en) 2011-06-10 2016-10-18 Flir Systems, Inc. Infrared camera system housing with metalized surface
US9208542B2 (en) 2009-03-02 2015-12-08 Flir Systems, Inc. Pixel-wise noise reduction in thermal images
US9674458B2 (en) 2009-06-03 2017-06-06 Flir Systems, Inc. Smart surveillance camera systems and methods
US9517679B2 (en) 2009-03-02 2016-12-13 Flir Systems, Inc. Systems and methods for monitoring vehicle occupants
US9986175B2 (en) 2009-03-02 2018-05-29 Flir Systems, Inc. Device attachment with infrared imaging sensor
US9635285B2 (en) 2009-03-02 2017-04-25 Flir Systems, Inc. Infrared imaging enhancement with fusion
US9948872B2 (en) 2009-03-02 2018-04-17 Flir Systems, Inc. Monitor and control systems and methods for occupant safety and energy efficiency of structures
US9998697B2 (en) 2009-03-02 2018-06-12 Flir Systems, Inc. Systems and methods for monitoring vehicle occupants
US9235876B2 (en) 2009-03-02 2016-01-12 Flir Systems, Inc. Row and column noise reduction in thermal images
USD765081S1 (en) 2012-05-25 2016-08-30 Flir Systems, Inc. Mobile communications device attachment with camera
US9451183B2 (en) 2009-03-02 2016-09-20 Flir Systems, Inc. Time spaced infrared image enhancement
US10757308B2 (en) 2009-03-02 2020-08-25 Flir Systems, Inc. Techniques for device attachment with dual band imaging sensor
US9756264B2 (en) 2009-03-02 2017-09-05 Flir Systems, Inc. Anomalous pixel detection
WO2012170949A2 (en) 2011-06-10 2012-12-13 Flir Systems, Inc. Non-uniformity correction techniques for infrared imaging devices
US10244190B2 (en) 2009-03-02 2019-03-26 Flir Systems, Inc. Compact multi-spectrum imaging with fusion
US10091439B2 (en) 2009-06-03 2018-10-02 Flir Systems, Inc. Imager with array of multiple infrared imaging modules
US9716843B2 (en) 2009-06-03 2017-07-25 Flir Systems, Inc. Measurement device for electrical installations and related methods
US9843743B2 (en) 2009-06-03 2017-12-12 Flir Systems, Inc. Infant monitoring systems and methods using thermal imaging
US9292909B2 (en) 2009-06-03 2016-03-22 Flir Systems, Inc. Selective image correction for infrared imaging devices
US9819880B2 (en) 2009-06-03 2017-11-14 Flir Systems, Inc. Systems and methods of suppressing sky regions in images
US9756262B2 (en) 2009-06-03 2017-09-05 Flir Systems, Inc. Systems and methods for monitoring power systems
US9848134B2 (en) 2010-04-23 2017-12-19 Flir Systems, Inc. Infrared imager with integrated metal layers
US9207708B2 (en) 2010-04-23 2015-12-08 Flir Systems, Inc. Abnormal clock rate detection in imaging sensor arrays
US9918023B2 (en) 2010-04-23 2018-03-13 Flir Systems, Inc. Segmented focal plane array architecture
US9706138B2 (en) 2010-04-23 2017-07-11 Flir Systems, Inc. Hybrid infrared sensor array having heterogeneous infrared sensors
JP2012009816A (ja) * 2010-05-28 2012-01-12 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
US9058653B1 (en) 2011-06-10 2015-06-16 Flir Systems, Inc. Alignment of visible light sources based on thermal images
US10169666B2 (en) 2011-06-10 2019-01-01 Flir Systems, Inc. Image-assisted remote control vehicle systems and methods
US9235023B2 (en) 2011-06-10 2016-01-12 Flir Systems, Inc. Variable lens sleeve spacer
US9706137B2 (en) 2011-06-10 2017-07-11 Flir Systems, Inc. Electrical cabinet infrared monitor
US9900526B2 (en) 2011-06-10 2018-02-20 Flir Systems, Inc. Techniques to compensate for calibration drifts in infrared imaging devices
US9143703B2 (en) 2011-06-10 2015-09-22 Flir Systems, Inc. Infrared camera calibration techniques
US10051210B2 (en) 2011-06-10 2018-08-14 Flir Systems, Inc. Infrared detector array with selectable pixel binning systems and methods
US9509924B2 (en) 2011-06-10 2016-11-29 Flir Systems, Inc. Wearable apparatus with integrated infrared imaging module
CN109618084B (zh) 2011-06-10 2021-03-05 菲力尔系统公司 红外成像系统和方法
US9961277B2 (en) 2011-06-10 2018-05-01 Flir Systems, Inc. Infrared focal plane array heat spreaders
US10389953B2 (en) 2011-06-10 2019-08-20 Flir Systems, Inc. Infrared imaging device having a shutter
US10079982B2 (en) 2011-06-10 2018-09-18 Flir Systems, Inc. Determination of an absolute radiometric value using blocked infrared sensors
CN103828343B (zh) 2011-06-10 2017-07-11 菲力尔系统公司 基于行的图像处理和柔性存储系统
US10841508B2 (en) 2011-06-10 2020-11-17 Flir Systems, Inc. Electrical cabinet infrared monitor systems and methods
US9811884B2 (en) 2012-07-16 2017-11-07 Flir Systems, Inc. Methods and systems for suppressing atmospheric turbulence in images
WO2014014957A1 (en) 2012-07-16 2014-01-23 Flir Systems, Inc. Methods and systems for suppressing noise in images
WO2014178426A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
US9973692B2 (en) 2013-10-03 2018-05-15 Flir Systems, Inc. Situational awareness by compressed display of panoramic views
US11297264B2 (en) 2014-01-05 2022-04-05 Teledyne Fur, Llc Device attachment with dual band imaging sensor
US20180096909A1 (en) * 2016-10-05 2018-04-05 Nxp B.V. Semiconductor device having two encapsulants
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05222270A (ja) * 1992-02-07 1993-08-31 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び硬化物
JPH1095910A (ja) * 1996-09-26 1998-04-14 Fuji Electric Co Ltd 半導体封止用不飽和ポリエステル樹脂組成物とその成形方法
JP2001274182A (ja) * 2000-01-19 2001-10-05 Sanyu Rec Co Ltd 電子部品の製造方法
JP2003060130A (ja) * 2001-08-08 2003-02-28 Seiko Epson Corp 半導体装置及びその封止方法及びそれを用いた実装方法
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003309228A (ja) * 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004022656A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004221417A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113235A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device
JPH07100766B2 (ja) * 1987-06-25 1995-11-01 ソマール株式会社 エポキシ樹脂粉体塗料組成物
JP3388369B2 (ja) 1994-01-31 2003-03-17 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JP3671563B2 (ja) * 1996-12-09 2005-07-13 株式会社デンソー モールドｉｃをケースに固定した構造の半導体装置
JP3658160B2 (ja) * 1997-11-17 2005-06-08 キヤノン株式会社 モールドレス半導体装置
US6744124B1 (en) 1999-12-10 2004-06-01 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
JP3955712B2 (ja) 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
JP3455948B2 (ja) 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US6391687B1 (en) 2000-10-31 2002-05-21 Fairchild Semiconductor Corporation Column ball grid array package
US6620651B2 (en) 2001-10-23 2003-09-16 National Starch And Chemical Investment Holding Corporation Adhesive wafers for die attach application
JP2003174111A (ja) 2001-12-06 2003-06-20 Sanyo Electric Co Ltd 半導体装置
JP2003197802A (ja) 2001-12-25 2003-07-11 Kyocera Corp 電子部品収納用容器
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
KR100495007B1 (ko) * 2003-02-17 2005-06-14 삼성전자주식회사 실리콘 웨이퍼를 이용한 기판단위 진공실장방법
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05222270A (ja) * 1992-02-07 1993-08-31 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び硬化物
JPH1095910A (ja) * 1996-09-26 1998-04-14 Fuji Electric Co Ltd 半導体封止用不飽和ポリエステル樹脂組成物とその成形方法
JP2001274182A (ja) * 2000-01-19 2001-10-05 Sanyu Rec Co Ltd 電子部品の製造方法
JP2003060130A (ja) * 2001-08-08 2003-02-28 Seiko Epson Corp 半導体装置及びその封止方法及びそれを用いた実装方法
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003309228A (ja) * 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004022656A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004221417A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335424A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の実装体および半導体装置の製造方法
JP2008227398A (ja) * 2007-03-15 2008-09-25 Sanken Electric Co Ltd 半導体装置の製法
JP2010027997A (ja) * 2008-07-24 2010-02-04 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080286903A1 (en) 2008-11-20
TW200614404A (en) 2006-05-01
JP4003780B2 (ja) 2007-11-07
US7417330B2 (en) 2008-08-26
US7867826B2 (en) 2011-01-11
KR100727519B1 (ko) 2007-06-14
US20060060984A1 (en) 2006-03-23
KR20060051364A (ko) 2006-05-19
TWI296139B (ja) 2008-04-21

Similar Documents

Publication Publication Date Title
JP4003780B2 (ja) 半導体装置及びその製造方法
JP5183708B2 (ja) 半導体装置およびその製造方法
JP4042749B2 (ja) 半導体装置の製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
JP2006229112A (ja) 半導体装置およびその製造方法
US20060141750A1 (en) Semiconductor integrated device and method for manufacturing same
JP2002231854A (ja) 半導体装置およびその製造方法
JP2008130886A (ja) 半導体装置の製造方法
JP2010225648A (ja) 半導体装置およびその製造方法
JP2006173548A (ja) 半導体装置および半導体装置の製造方法
JP2004349610A (ja) 半導体装置およびその製造方法
JP4492621B2 (ja) 半導体装置およびその製造方法
JP4913563B2 (ja) 半導体装置の製造方法
JP2007150175A (ja) 半導体装置の製造方法
CN109192706B (zh) 一种芯片封装结构及芯片封装方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP5004907B2 (ja) 半導体装置の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP5095991B2 (ja) 半導体装置の製造方法
JP5082333B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007012712A (ja) 半導体装置および半導体装置の製造方法
JP2008283216A (ja) 半導体装置及びその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP2008159950A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees