CN109192706B - 一种芯片封装结构及芯片封装方法 - Google Patents

一种芯片封装结构及芯片封装方法 Download PDF

Info

Publication number
CN109192706B
CN109192706B CN201811045179.7A CN201811045179A CN109192706B CN 109192706 B CN109192706 B CN 109192706B CN 201811045179 A CN201811045179 A CN 201811045179A CN 109192706 B CN109192706 B CN 109192706B
Authority
CN
China
Prior art keywords
substrate
insulating layer
layer
pad
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811045179.7A
Other languages
English (en)
Other versions
CN109192706A (zh
Inventor
王之奇
谢国梁
陈立行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201811045179.7A priority Critical patent/CN109192706B/zh
Publication of CN109192706A publication Critical patent/CN109192706A/zh
Application granted granted Critical
Publication of CN109192706B publication Critical patent/CN109192706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种芯片封装结构及芯片封装方法，芯片封装结构包括基体，设置于基体的第一面的元件区和焊垫，焊垫位于元件区的外侧，且与元件区内的元件电连接，基体覆盖焊垫的部分背面；绝缘层，覆盖基体的第二面以及侧壁，绝缘层上形成有第一过孔以暴露出焊垫的部分背面；再布线层，位于绝缘层上，且由第二面沿侧壁延伸到绝缘层的第一过孔内，并向外延伸至焊垫的侧面，以与第一过孔暴露出的焊垫的部分背面和焊垫的侧面电连接；焊接凸起，形成在基体的第二面上，且与再布线层电连接。采用上述技术方案，可以增加再布线层与焊垫之间的接触面积，提升再布线层与焊垫之间的连接可靠性，保证芯片封装结构封装效果良好。

Description

一种芯片封装结构及芯片封装方法
技术领域
本发明实施例涉及晶圆级芯片封装技术领域，尤其涉及一种芯片封装结构及芯片封装方法。
背景技术
电子设备的发展趋势是小型化以及便携化。决定电子设备小型化以及便携化一个主要因素是电子设备中芯片的封装设计。传统的芯片封装方法通常是采用引线键合(WireBonding)进行封装，但随着集成电路的飞速发展，较长的引线使得产品尺寸无法达到理想的要求，因此，晶圆级封装(Wafer Level Package，WLP)逐渐取代引线键合封装成为一种较为常用的封装方法。
晶圆级封装技术是对整片晶圆进行封装测试后再切割成单颗芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级封装具有以下的优点：能够对多个晶圆同时加工，封装效率高；在切割前进行整片晶圆的测试，减少了封装中的测试过程，降低测试成本；封装芯片具有轻、小、短、薄的优势。
现有的晶圆级封装方法中对芯片进行封装时，一般通过金属焊球实现芯片与外界电路的联系，金属焊球通过金属布线与芯片上的焊垫电连接，然后通过金属焊球与外界电路电连接。但是现有的晶圆级芯片封装结构中，金属布线与芯片上的焊垫连接可靠性不稳定，造成芯片封装效果较差。
发明内容
有鉴于此，本发明实施例提供一种芯片封装结构及芯片封装方法，以解决现有技术中芯片封装效果较差的技术问题。
第一方面，本发明实施例提供了一种芯片封装结构，包括：
基体，设置于所述基体的第一面的元件区和焊垫，所述焊垫位于所述元件区的外侧，且与所述元件区内的元件电连接，所述基体覆盖所述焊垫的部分背面；
绝缘层，覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁，所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面；
再布线层，位于所述绝缘层上，且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内，并向外延伸至所述焊垫的侧面，以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接；
焊接凸起，形成在所述基体的第二面上，且与所述再布线层电连接。
可选的，所述绝缘层包括有机聚合物层；或者，所述绝缘层包括有机聚合物层和氧化物绝缘层，且所述氧化物绝缘层位于临近所述基体一侧。
可选的，所述侧壁与所述第一面之间的夹角呈锐角设置。
可选的，所述焊垫的背面形成有钝化层，所述钝化层上形成有位于所述第一过孔下方的第二过孔，以使所述再布线层与所述第一过孔和第二过孔暴露出的所述焊垫的部分背面电连接。
可选的，还包括辅助覆盖结构，贴合在所述基体的第一面上，且所述辅助覆盖结构至少覆盖所述基体的第一面的焊垫，所述再布线层延伸至所述辅助覆盖结构的侧面。
可选的，所述辅助覆盖结构为覆盖在所述基体的第一面的加强层。
可选的，所述辅助覆盖结构包括光学盖板和空腔壁，所述空腔壁设置在所述基体和所述光学盖板之间，且所述空腔壁与所述焊垫对应设置，所述空腔壁之间形成的空腔与所述元件区对应设置。
可选的，所述焊垫的侧面和所述辅助覆盖结构的侧面所在的面与所述第一面的夹角为钝角。
可选的，所述绝缘层延伸至所述焊垫的背面远离所述元件区的一侧，所述再布线层覆盖远离所述元件区一侧的绝缘层以延伸至所述焊垫的侧面。
可选的，所述基体上连接所述第一面和所述第二面的侧壁具有台阶结构。
可选的，所述基体包括覆盖所述焊垫的部分背面且靠近所述元件区的第一基体和覆盖所述焊垫的部分背面且远离所述元件区的第二基体，所述绝缘层延伸覆盖所述第二基体，所述再布线层覆盖远离所述元件区一侧的绝缘层和所述第二基体以延伸至所述焊垫的侧面。
第二方面，本发明实施例还提供了一种芯片封装方法，包括：
提供一基体，所述基体的第一面设置有多个元件区和焊垫，所述焊垫围绕在每个所述元件区的外侧，且与围绕的所述元件区内的元件电连接；
去除部分基体，以在相邻的元件区之间形成凹槽，所述基体仍覆盖所述焊垫的部分背面；
形成绝缘层，所述绝缘层覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁，所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面；
形成再布线层，所述再布线层位于所述绝缘层上，且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内，并向外延伸至所述焊垫的侧面，以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接；
在所述基体的第二面上形成焊接凸起，所述焊接凸起与所述再布线层电连接；
沿相邻的元件区之间的切割道对基体进行切割，形成独立的芯片封装结构。
可选的，所述形成绝缘层包括：
形成有机聚合物层，且所述有机聚合物层覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁；
利用光刻工艺在所述有机聚合物层上形成有第一过孔以暴露出所述焊垫的部分背面。
可选的，所述形成绝缘层包括：
形成氧化物绝缘层，所述氧化物绝缘层覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁，并在所述氧化物绝缘层上形成有机聚合物层；
利用光刻工艺在所述有机聚合物层上开口，并在所述开口内蚀刻所述氧化物绝缘层形成第一过孔，以暴露出所述焊垫的部分背面。
可选的，所述焊垫的背面形成有钝化层，所述方法还包括：
蚀刻所述钝化层以形成位于所述第一过孔下方的第二过孔，以使所述再布线层与所述第一过孔和第二过孔暴露出的所述焊垫的部分背面电连接。
可选的，所述芯片封装方法还包括：
在所述基体的第一面贴合辅助覆盖结构，所述辅助覆盖结构至少覆盖所述基体的第一面的焊垫。
可选的，所述形成再布线层之前还包括：
沿切割道对基体进行预切割，所述预切割暴露出所述焊垫的侧面，且切割至所述辅助覆盖结构的内部，以暴露出所述辅助覆盖结构的部分侧面；
所述形成再布线层的步骤中，再布线层延伸至所述辅助覆盖结构的部分侧面。
可选的，所述辅助覆盖结构包括加强层，在所述基体的第一面贴合辅助覆盖结构包括：
在所述基体的第一面贴合加强层，所述加强层全部覆盖所述基体的第一面。
可选的，所述辅助覆盖结构包括光学盖板和空腔壁，所述在基体的第一面贴合辅助覆盖结构包括：
将所述空腔壁与所述基体的第一面贴合，且所述空腔壁设置在所述基体和所述光学盖板之间，所述空腔壁与所述焊垫对应设置，所述空腔壁之间形成的空腔与所述元件区对应设置。
可选的，所述沿切割道对基体进行预切割的步骤中，在延伸至所述焊垫的背面远离所述元件区的一侧保留部分绝缘层，以使所述绝缘层延伸至焊垫的背面远离所述元件区一侧；
所述形成再布线层的步骤中包括将所述再布线层覆盖远离所述元件区一侧的绝缘层以延伸至所述焊垫的侧面。
可选的，去除部分基体，以在相邻的元件区之间形成凹槽，所述基体仍覆盖所述焊垫的部分背面，包括：
去除第一部分基体，以在相邻的元件区之间形成第一凹槽；其中，沿垂直所述第一面的方向上，所述第一凹槽的深度小于所述基体的厚度；
在所述第一凹槽内，所述焊垫的上方基体内形成第二凹槽，所述第二凹槽暴露出所述焊垫的部分背面，所述基体包括覆盖所述焊垫的部分背面且靠近所述元件区的第一基体和覆盖所述焊垫的部分背面且远离所述元件区的第二基体。
可选的，所述绝缘层延伸覆盖所述第二基体；
所述沿切割道对基体进行预切割的步骤中保留部分所述第二基体和位于保留的所述第二基体上方的绝缘层；
所述形成再布线层的步骤中包括将所述再布线层覆盖所述位于保留的第二基体上方的绝缘层以延伸至所述焊垫的侧面。
本发明实施例提供的芯片封装结构及芯片封装方法，通过设置再布线层由基体的第二面沿基体的侧壁延伸至绝缘层的第一过孔内，实现再布线层与第一过孔暴露出的焊垫的部分背面电连接，形成“L”形电连接；同时再布线层并向外延伸至焊垫的侧面，实现再布线层与焊垫的侧面电连接，形成“T”形电连接。再布线层分别与焊垫的背面以及焊垫的侧面电连接，形成“L+T”形电连接，保证再布线层与焊垫的电连接面积较大，保证再布线层与焊垫的电连接牢固可靠，保证芯片封装效果良好。
附图说明
图1为现有技术中一种芯片封装结构的结构示意图；
图2是图1提供的芯片封装结构在A区域的放大示意图；
图3是本发明实施例提供的一种芯片封装结构的结构示意图；
图4是本发明实施例提供的另一种芯片封装结构的结构示意图；
图5是本发明实施例提供的另一种芯片封装结构的结构示意图；
图6是本发明实施例提供的另一种芯片封装结构的结构示意图；
图7是本发明实施例提供的另一种芯片封装结构的结构示意图；
图8是本发明实施例提供的另一种芯片封装结构的结构示意图；
图9是本发明实施例提供的另一种芯片封装结构的结构示意图；
图10是本发明实施例提供的一种芯片封装方法的流程示意图；
图11-图21是本发明实施例提供的芯片封装方法的各步骤相应结构的示意图；
图22是本发明实施例提供的另一种芯片封装方法的流程示意图；
图23-图34是本发明实施例提供的另一种芯片封装方法的各步骤相应结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
图1是现有技术中一种芯片封装结构的结构示意图，图2是图1提供的芯片封装结构在A区域的放大示意图，如图1和图2所示，芯片上的焊垫1通过金属布线2与金属焊球3实现电连接，金属布线2仅与焊垫1的侧面接触，形成“T”形电连接，金属布线2与焊垫1的接触面积小，容易造成金属布线2与芯片上的焊垫1连接不稳定，造成芯片封装效果差，影响芯片正常使用。
基于上述技术问题，本发明实施例一种芯片封装结构，包括基体，设置于所述基体的第一面的元件区和焊垫，所述焊垫位于所述元件区的外侧，且与所述元件区内的元件电连接，所述基体覆盖所述焊垫的部分背面；绝缘层，覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁，所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面；再布线层，位于所述绝缘层上，且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内，并向外延伸至所述焊垫的侧面，以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接；焊接凸起，形成在所述基体的第二面上，且与所述再布线层电连接。采用上述技术方案，通过设置再布线层由基体的第二面沿基体的侧壁延伸至绝缘层的第一过孔内，实现再布线层与第一过孔暴露出的焊垫的部分背面电连接，形成“L”形电连接；同时再布线层并向外延伸至焊垫的侧面，实现再布线层与焊垫的侧面电连接，形成“T”形电连接。再布线层分别与焊垫的背面以及焊垫的侧面电连接，形成“L+T”形电连接，保证再布线层与焊垫的电连接面积较大，保证再布线层与焊垫的电连接牢固可靠，保证芯片封装效果良好。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图3是本发明实施例提供的一种芯片封装结构的结构示意图，如图3所示，本发明实施例提供的芯片封装结构包括：
基体10，设置于基体10的第一面101的元件区11和焊垫12，焊垫12位于元件区11的外侧，且与元件区11内的元件电连接，基体10覆盖焊垫12的部分背面；
绝缘层13，覆盖基体10上与第一面101相对的第二面102，以及基体10上连接第一面101和第二面102的侧壁103，绝缘层13上形成有第一过孔14以暴露出焊垫12的部分背面；
再布线层15，位于绝缘层13上，且由第二面102沿侧壁103延伸到绝缘层13的第一过孔14内，并向外延伸至焊垫12的侧面，以与第一过孔14暴露出的焊垫12的部分背面和焊垫12的侧面电连接；
焊接凸起16，形成在基体10的第二面102上，且与再布线层15电连接。
如图3所示，绝缘层13上形成有第一过孔14，再布线层15通过第一过孔14与焊垫12的部分背面电连接；同时再布线层15沿第一过孔14远离元件区11的方向继续向外延伸至焊垫12的侧面，最终形成再布线层15与第一过孔14暴露出的焊垫12的部分背面和焊垫12的侧面电连接，保证再布线层15与焊垫12的接触面积较大，保证再布线层15与焊垫12可以形成牢靠的电连接关系。同时再布线层15与焊接凸起16电连接，如此通过再布线层15可以实现焊接凸起16与芯片的焊垫12的电连接关系，保证芯片可以与外界电路或者电子元件电连接，保证芯片可以正常工作。
可选的，本发明实施例提供的芯片封装结构中，基体10的材质可以是硅，也可以是其他半导体材料，本发明实施例对此不进行限定。
基体10的第一面101形成有元件区11，元件区11内的元件可以包括图像识别传感器、指纹识别传感器或者感光传感器中的至少一种，本发明实施例对此同样不进行限定。
焊垫12的作用时形成芯片内部电路与外部电路的互联连接点，其可以为单层或多层金属，如Ti，W，Al，Cu，Ni，Pt，Ag，Au或其合金等。
由于基体10的材质可以是硅或者其他半导体材料，因此需要在基体10与再布线层15之间设置绝缘层13，以避免漏电。可选的，绝缘层13设置于基体10的第二面102和侧壁103上，绝缘层13的厚度可以为2μm-20μm，其材质可以是有机物，例如光刻胶或者树脂，也可以为无机物，例如氮化硅或者氧化硅。
再布线层15可以具有一定的电路图案，以形成每个焊接凸起16与相应的焊垫12之间的独立的电通路，再布线层15上的电路图案可以是通过光刻工艺形成的。其中，再布线层15的材质可以是金属，例如铝、铝镍合金或黄金等。当然，如果根据芯片封装结构的需要，再布线层15需要具有透明的性质时，再布线层15的材质则可以是同时具有导电和透镜性质的材质，例如纳米铟锡金属氧化物(ITO)。
焊接凸起16的材质可以为焊料金属，如Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In及其合金。
本发明实施例提供的芯片封装结构，通过设置再布线层由基体的第二面沿基体的侧壁延伸至绝缘层的第一过孔内，实现再布线层与第一过孔暴露出的焊垫的部分背面电连接，形成“L”形电连接；同时再布线层并向外延伸至焊垫的侧面，实现再布线层与焊垫的侧面电连接，形成“T”形电连接。再布线层分别与焊垫的背面以及焊垫的侧面电连接，形成“L+T”形电连接，保证再布线层与焊垫的电连接面积较大，保证再布线层与焊垫的电连接牢固可靠，保证芯片封装效果良好。
可选的，本发明实施例提供的绝缘层13可以为单层绝缘层，如图3所示；也可以为双层绝缘层，如图4所示。当绝缘层13为单层绝缘层时，绝缘层13包括有机聚合物层，有机聚合物层可以起到阻隔水汽和氧气的作用，对基体10进行水氧防护；当绝缘层13为双层绝缘层时，绝缘层13可以包括有机聚合物层和氧化物绝缘层，且氧化物绝缘层位于临近基体10的一侧，利用氧化物绝缘层硬度较大的特性可以对基体10进行封装防护，有机聚合物层可以起到阻隔水汽和氧气的作用，对基体10进行水氧防护。
可选的，继续参考图3所示，基体10的侧壁103与基体10的第一面101之间的夹角θ呈锐角设置，可以确保基体10的侧壁103与焊垫12之间的夹角为钝角，可以确保在基体10的侧壁103以及焊垫12上形成绝缘层13时，不会因为基体10的侧壁103与焊垫12之间的夹角太小造成绝缘层无法完全覆盖基体10的侧壁103，尤其是基体10的侧壁103以及焊垫12的夹角位置，避免因基体10未被绝缘层13完全覆盖造成漏电现象。
可选的，焊垫12的背面还可以形成有钝化层(图中未示出)，钝化层上形成有位于第一过孔14下方的第二过孔(图中未示出)，以使再布线层15与第一过孔14和第二过孔暴露出的焊垫12的背面电连接。示例性的，在焊垫12的背面设置钝化层，可以对焊垫进行钝化保护，避免水汽或者氧气侵蚀焊垫12，影响焊垫12的电学性能。
可选的，继续参考图3和图4所示，本发明实施例提供的芯片封装结构还可以包括位于再布线层15上的保护层17，保护层17可以用于对再布线层15进行保护。保护层17覆盖再布线层15且具有暴露出再布线层15的开口，所述开口的直径与焊接凸起16的径向直径相等或者近似相等，使得保护层17既能完全覆盖再布线层15，又能暴露出焊接凸起16的焊接位置。可选的，保护层17的材质可以为光刻胶。
可选的，本发明实施例提供的芯片封装结构还可以包括辅助覆盖结构，辅助覆盖结构贴合在基体10的第一面101上，且辅助覆盖结构至少覆盖基体10的第一面101的焊垫12，再布线层15延伸至辅覆盖结构的侧面。示例性的，辅助覆盖结构可以从基体10的第一面101一侧对基体进行封装保护。可选的，辅助覆盖结构18可以为单层结构，例如辅助覆盖结构可以为加强层；或者辅助覆盖结构18还可以为复合结构，例如辅助覆盖结构可以为包括光学盖板和空腔壁的复合结构，下面将分别以辅助覆盖结构为加强层，或者辅助覆盖结构为光学盖板和空腔壁的复合结构为例进行示例性说明。
图5是本发明实施例提供的另一种芯片封装结构的结构示意图，图5以辅助覆盖结构为加强层为例进行说明。如图5所示，本发明实施例提供的芯片封装结构还可以包括辅助覆盖结构，辅助覆盖结构为加强层18，加强层18贴合在基体10的第一面101上，且加强层18至少覆盖基体10的第一面101的焊垫12，再布线层15延伸至加强层18的侧面。可选的，加强层18的硬度可以大于6H，将加强层18贴合在基体10的第一面101上，可以使得芯片封装结构硬度较大，机械强度大。可选的，加强层18可以为有机材料或者无机材料，如加强层18可以为经过硬化处理的硅胶，固化后的硅胶具有较好的耐温性、耐候性以及电器绝缘性能，能够保证芯片封装结构具有较长的使用寿命。
图6是本发明实施例提供的另一种芯片封装结构的结构示意图，图6以辅助覆盖结构为光学盖板和空腔壁的复合结构为例进行说明。如图6所示，发明实施例提供的芯片封装结构还可以包括辅助覆盖结构，辅助覆盖结构包括光学盖板191和空腔壁192，空腔壁192设置在基体10与光学盖板191之间，其空腔壁192与焊垫12对应设置，空腔壁192与焊垫12对位压合；空腔壁192之间形成的空腔与元件区11对应设置，空腔壁192之间形成的空腔可以容纳元件并对元件进行封装保护。
可选的，光学盖板191的材质需要具有一定的厚度和硬度，例如，其可以是裸硅片或树脂等。若芯片封装结构需要透过光学盖板191获取光学信号时，光学盖板191除了提供绝缘和支撑性能之外，还需要具有透明的性质，例如光学盖板191的材质可以是玻璃。
可选的，空腔壁192与光学盖板191可以是同一种材料，即空腔壁192是在光学盖板191上开槽形成的。当然，空腔壁192与光学盖板191也可以是不同材料制成的，例如，空腔壁192的材质可以是正性光刻胶或者负性光刻胶，通过光刻工艺形成在光学盖板191上。
可选的，焊垫12的侧面与辅助覆盖结构的侧面所在的面与基体10的第一面101的夹角可以为钝角也可以为直角，区别在于，在利用刀片进行切割时，刀片与第一面101的角度，根据刀片与第一面101的角度不同，可以设置为钝角或者直角。图5和图6仅以垫12的侧面与辅助覆盖结构的侧面所在的面与基体10的第一面101的夹角为直角进行示例性说明。
需要说明的是，图3-图6仅以焊垫12的背面远离元件区11的一侧上方没有保留绝缘层13为例进行了说明，可以理解的是，当第一过孔14的挖孔区域较小时，在焊垫12的背面远离元件区11的一侧上方还会保留绝缘层13，图7和图8分别示出了在焊垫12的背面远离元件区11的一侧上方还会保留绝缘层13的两种示意图，图7以在焊垫12的背面远离元件区11的一侧上方仅保留绝缘层13为例进行说明，图8以在焊垫12的背面远离元件区11的一侧上方保留绝缘层13和基体10为例进行说明。
具体的，图7是本发明实施例提供的另一种芯片封装结构的结构示意图，如图7所示，绝缘层13延伸至焊垫12的背面远离元件区11的一侧，再布线层15覆盖远离元件区11一侧的绝缘层13以延伸到焊垫12的侧面，保证再布线层15可以与焊垫12形成近似“L+T”形的结构，保证再布线层与焊垫的电连接面积较大，保证再布线层与焊垫的电连接牢固可靠，保证芯片封装效果良好。
图8是本发明实施例提供的另一种芯片封装结构的结构示意图，如图8所示，基体10上连接第一面101和第二面102的侧壁103上具有台阶结构20。继续参考图8所示，基体10可以包括覆盖焊垫12的部分背面且靠近元件区11的第一基体10a和覆盖焊垫12的部分背面且远离元件区11的第二基体10b，绝缘层13延伸覆盖第二基体10b，再布线层15覆盖远离元件区11一侧的绝缘层13和第二基体10b以延伸至焊垫12的侧面，保证再布线层15可以与焊垫12形成近似“L+T”形的结构，保证再布线层与焊垫的电连接面积较大，保证再布线层与焊垫的电连接牢固可靠，保证芯片封装效果良好。
图9是本发明实施例提供的另一种芯片封装结构的结构示意图，如图9所示，基体10上连接第一面101和第二面102的侧壁103上具有台阶结构20；绝缘层13为双层绝缘层，绝缘层13可以包括有机聚合物层和氧化物绝缘层，且氧化物绝缘层位于临近基体10的一侧。设置基体10上连接第一面101和第二面102的侧壁103上具有台阶结构20，相邻两个元件区11之间的凹槽结构可以可以通过两次工艺形成，避免因基体厚度较大时一次性形成凹槽结构可能造成的工艺复杂的技术问题。设置绝缘层13为包括有机聚合物层和氧化物绝缘层的双层结构，氧化物绝缘层位于临近基体10的一侧，利用氧化物绝缘层硬度较大的特性可以对基体10进行封装防护，有机聚合物层可以起到阻隔水汽和氧气的作用，对基体10进行水氧防护。
基于相同的发明构思，本发明实施例还提供了一种芯片的封装方法，图10是本发明实施例提供的一种芯片封装方法的流程示意图，如图10所示，本发明实施例提供的芯片封装方法可以包括：
S110、提供一基体，所述基体的第一面设置有多个元件区和焊垫，所述焊垫围绕在每个所述元件区的外侧，且与围绕的所述元件区内的元件电连接。
如图11所示，首先提供基体10，基体10的第一面101设置有多个元件区11和焊垫12，焊垫12围绕在每个元件区11的外侧，且与围绕的元件区11的元件电连接。元件区11内的元件可以包括图像识别传感器、指纹识别传感器或者感光传感器中的至少一种，本发明实施例对此同样不进行限定。
接下来在基体10的第一面101贴合辅助覆盖结构，辅助覆盖结构至少覆盖基体10的第一面101的焊垫12。
可选的，辅助覆盖结构可以包括加强层，在基体10的第一面贴合辅助覆盖结构可以包括：
在基体10的第一面101贴合加强层，加强层全部覆盖基体10的第一面101。
或者，辅助覆盖结构包括光学盖板和空腔壁，在基体101的第一面101贴合辅助覆盖结构可以包括：
将空腔壁与基体10的第一面101贴合，且空腔壁设置在基体10和光学盖板之间，空腔壁与焊垫12对应设置，空腔壁之间形成的空腔与元件区11对应设置。
图12以辅助覆盖结构包括光学盖板191和空腔壁192为例进行说明，如图12所示，将空腔壁192与基体10的第一面101贴合，且空腔壁192设置在基体10和光学盖板191之间，空腔壁192与焊垫12对应设置，空腔壁192之间形成的空腔与元件区11对应设置。
S120、去除部分基体，以在相邻的元件区之间形成凹槽，所述基体仍覆盖所述焊垫的部分背面。
如图13所示，刻蚀基体10的第二面102与焊垫12相对应的位置，以在相邻的元件区11之间形成凹槽21
S130、形成绝缘层，所述绝缘层覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁，所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面。
由于基体10的材质可以是硅或者其他半导体材料，因此需要在基体10上设置绝缘层13，以避免漏电。如图14所示，在基体10上与第一面101相对的第二面102，以及基体10上连接第一面101和第二面102的侧壁103上制备绝缘层13。
如图15所示，在绝缘层13上形成第一过孔14以暴露出焊垫12的部分背面。
S140、形成再布线层，所述再布线层位于所述绝缘层上，且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内，并向外延伸至所述焊垫的侧面，以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接。
如图16所示，在形成再布线层之前，还可以包括沿切割道对基体10进行预切割，所述预切割暴露出焊垫12的侧面，且切割至辅助覆盖结构的内部，以暴露出辅助覆盖结构的部分侧面。
继续参考图16，由于绝缘层13延伸至焊垫12的背面远离元件区11的一侧，因此沿切割道对基体10进行预切割的步骤中，在延伸至焊垫12的背面远离元件区11的一侧保留部分绝缘层，以使绝缘层13延伸至焊垫12的背面远离元件区一侧。
如图17所示，再布线层15设置于绝缘层13上，且再布线层15由第二面102沿侧壁103延伸到第一过孔14内，并继续向远离元件区11的一侧继续延伸至焊垫12的侧面，保证再布线层15可以与通过第一过孔14暴露出的焊垫12的部分背面以及焊垫12的侧面电连接，形成“L+T”形电连接。
可选的，在对绝缘层13上挖孔形成第一过孔14的过程中，焊垫12的背面远离元件区11的一侧可以保留绝缘层13，也可以不保留绝缘层13。当焊垫12的背面远离元件区11的一侧保留绝缘层13时，形成再布线层15的步骤中可以包括将再布线层15覆盖远离元件区11一侧的绝缘层13以延伸至焊垫12的侧面，如图17所示，再布线层15覆盖远离元件区11一侧的绝缘层13以延伸到焊垫12的侧面；当焊垫12的背面远离元件区11的一侧没有保留绝缘层13时，再布线层15直接沿焊垫12的背面延伸到焊垫12的侧面。图17仅以焊垫12的背面远离元件区11的一侧保留绝缘层13为例进行示例性说明。
S150、所述基体的第二面上形成焊接凸起，所述焊接凸起与所述再布线层电连接。
如图18所示，在基体10的第二面102上形成焊接凸起之前，还可以包括在再布线层15上形成保护层17，保护层17可以用于对再布线层15进行保护。保护层17覆盖再布线层15且具有暴露出再布线层15的开口，所述开口的直径与焊接凸起16的径向直径相等或者近似相等，使得保护层17既能完全覆盖再布线层15，又能暴露出焊接凸起16的焊接位置。
如图19所示，在保护层17的开口处形成焊接凸起16，焊接凸起16与再布线层16电连接，通过焊接凸起16实现芯片内部电路与外部电路的电连接。
S160、沿相邻的元件区之间的切割道对基体进行切割，形成独立的芯片封装结构。
如图20所示，沿相邻的元件区11之间的切割道对基体10进行切割，形成如图21所示独立的芯片封装结构。
需要说明的是，图21是按照芯片封装方法封装得到的最终的芯片封装结构，图7是本发明实施例提供的一种芯片封装结构的结构示意图，图7与图21所示的芯片封装结构相同。
本发明实施例提供的芯片封装方法，通过形成再布线层，并且再布线层由基体的第二面沿基体的侧壁延伸至绝缘层的第一过孔内，实现再布线层与第一过孔暴露出的焊垫的部分背面电连接，形成“L”形电连接；同时再布线层并向外延伸至焊垫的侧面，实现再布线层与焊垫的侧面电连接，形成“T”形电连接。再布线层分别与焊垫的背面以及焊垫的侧面电连接，形成“L+T”形电连接，保证再布线层与焊垫的电连接面积较大，保证再布线层与焊垫的电连接牢固可靠，保证芯片封装效果良好。
可选的，形成绝缘层可以包括：
形成有机聚合物层，且有机聚合物层覆盖基体上与第一面相对的第二面，以及基体上连接第一面和第二面的侧壁；
利用光刻工艺在有机聚合物层上形成有第一过孔以暴露出焊垫的部分背面。
可选的，所述形成绝缘层可以包括：
形成氧化物绝缘层，氧化物绝缘层覆盖基体上与第一面相对的第二面，以及基体上连接第一面和第二面的侧壁，并在氧化物绝缘层上形成有机聚合物层；
利用光刻工艺在有机聚合物层上开口，并在开口内蚀刻氧化物绝缘层形成第一过孔，以暴露出焊垫的部分背面。
示例性的，本发明实施例提供的形成绝缘层的步骤中，可以形成单层的绝缘层，也可以为双层绝缘层。当绝缘层为单层绝缘层时，绝缘层包括有机聚合物层，有机聚合物层可以起到阻隔水汽和氧气的作用，对基体进行水氧防护；当绝缘层为双层绝缘层时，绝缘层可以包括有机聚合物层和氧化物绝缘层，且氧化物绝缘层位于临近基体的一侧，利用氧化物绝缘层硬度较大的特性可以对基体进行封装防护，有机聚合物层可以起到阻隔水汽和氧气的作用，对基体进行水氧防护。同时，当绝缘层为有机聚合物层时，可以利用光刻工艺在有机聚合物层上形成有第一过孔以暴露出焊垫的部分背面；当绝缘层包括有机聚合物层和氧化物绝缘层，可以先形成氧化物绝缘层，氧化物绝缘层覆盖基体上与第一面相对的第二面，以及基体上连接第一面和第二面的侧壁；之后在氧化物绝缘层上形成有机聚合物层；利用光刻工艺在有机聚合物层上开口，并在开口内蚀刻氧化物绝缘层形成第一过孔，以暴露出焊垫的部分背面。图14仅以形成单层的绝缘层，即绝缘层为有机聚合物层为例进行说明。
可选的，焊垫的背面可以形成有钝化层，所述芯片封装方法还可以包括：
蚀刻钝化层以形成位于还可以在焊垫第一过孔下方的第二过孔，以使再布线层与第一过孔和第二过孔暴露出的所述焊垫的部分背面电连接。
示例性的，焊垫的背面还可以形成有钝化层(图中未示出)，钝化层上形成有位于第一过孔下方的第二过孔(图中未示出)，以使再布线层与第一过孔和第二过孔暴露出的焊垫的背面电连接。示例性的，在焊垫的背面设置钝化层，可以对焊垫进行钝化保护，避免水汽或者氧气侵蚀焊垫，影响焊垫的电学性能。
图22是本发明实施例提供的另一种芯片封装方法的流程示意图，如图22所示，本发明实施例提供的芯片封装方法可以包括：
S210、提供一基体，所述基体的第一面设置有多个元件区和焊垫，所述焊垫围绕在每个所述元件区的外侧，且与围绕的所述元件区内的元件电连接。
如图23所示，首先提供基体10，基体10的第一面101设置有多个元件区11和焊垫12，焊垫12围绕在每个元件区11的外侧，且与围绕的元件区11的元件电连接。元件区11内的元件可以包括图像识别传感器、指纹识别传感器或者感光传感器中的至少一种，本发明实施例对此同样不进行限定。
接下来在基体10的第一面101贴合辅助覆盖结构，辅助覆盖结构至少覆盖基体10的第一面101的焊垫12。
可选的，辅助覆盖结构可以包括加强层，在基体10的第一面贴合辅助覆盖结构可以包括：
在基体10的第一面101贴合加强层，加强层全部覆盖基体10的第一面101。
或者，辅助覆盖结构包括光学盖板和空腔壁，在基体101的第一面101贴合辅助覆盖结构可以包括：
将空腔壁与基体10的第一面101贴合，且空腔壁设置在基体10和光学盖板之间，空腔壁与焊垫12对应设置，空腔壁之间形成的空腔与元件区11对应设置。
图24以辅助覆盖结构包括光学盖板191和空腔壁192为例进行说明，如图11所示，将空腔壁192与基体10的第一面101贴合，且空腔壁192设置在基体10和光学盖板191之间，空腔壁192与焊垫12对应设置，空腔壁192之间形成的空腔与元件区11对应设置。
S220、去除第一部分基体，以在相邻的元件区之间形成第一凹槽；其中，沿垂直所述第一面的方向上，所述第一凹槽的深度小于所述基体的厚度。
如图25所示，在相邻的元件区11之间形成第一凹槽211，在垂直第一面101的方向上，第一凹槽211的深度小于基体10的厚度。
S230、在所述第一凹槽内，所述焊垫的上方基体内形成第二凹槽，所述第二凹槽暴露出所述焊垫的部分背面，所述基体包括覆盖所述焊垫的部分背面且靠近所述元件区的第一基体和覆盖所述焊垫的部分背面且远离所述元件区的第二基体。
如图26所示，在第一凹槽结构211内，焊垫12的上方具体内形成第二凹槽结构212，第二凹槽212暴露出焊垫12的部分背面，基体10包括覆盖焊垫12的部分背面且靠近元件区11的第一基体10a和覆盖焊垫12的部分背面且远离元件区11的第二基体10b。
S240、形成绝缘层，所述绝缘层覆盖所述第一基体上与第一面相对的第二面、所述第一基体上连接所述第一面和所述第二面的侧壁以及所述第二基体，所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面。
由于基体10的材质可以是硅或者其他半导体材料，因此需要在基体10上设置绝缘层13，以避免漏电。如图27所示，在第一基体10a上与第一面101相对的第二面102、第一基体10a上连接第一面101和第二面102的侧壁103以及第二基体10b上形成绝缘层13。
如图28所示，在绝缘层13上形成第一过孔14以暴露出焊垫12的部分背面。
S250、形成再布线层，所述再布线层位于所述绝缘层上，且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内，并向外延伸至所述焊垫的侧面，以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接。
如图29所示，在形成再布线层之前，还可以包括沿切割道对第二基体10b进行预切割，所述预切割暴露出焊垫12的侧面，且切割至辅助覆盖结构的内部，以暴露出辅助覆盖结构的部分侧面。
继续参考图29，由于绝缘层13延伸覆盖第二基体10b，因此沿切割道对基体10进行预切割的步骤中还可以保留部分第二基体10b进而位于保留的第二基体10b上方的绝缘层13。
如图30所示，再布线层15设置于绝缘层13上，且再布线层15由第二面102沿侧壁103延伸到第一过孔14内，并继续向远离元件区11的一侧继续延伸至焊垫12的侧面，保证再布线层15可以与通过第一过孔14暴露出的焊垫12的部分背面以及焊垫12的侧面电连接，形成“L+T”形电连接。
可选的，在对绝缘层13上挖孔形成第一过孔14的过程中，焊垫12的背面远离元件区11的一侧可以保留绝缘层13，也可以不保留绝缘层13。当焊垫12的背面远离元件区11的一侧保留绝缘层13时，形成再布线层15的步骤中可以包括将再布线层15覆盖位于保留的第二基体10b上方的绝缘层13以延伸至焊垫12的侧面，再布线层15覆盖远离元件区11一侧的绝缘层13以延伸到焊垫12的侧面；当焊垫12的背面远离元件区11的一侧没有保留绝缘层13时，再布线层15直接沿焊垫12的背面延伸到焊垫12的侧面，如图30所示。图30仅以焊垫12的背面远离元件区11的一侧没有保留绝缘层13为例进行示例性说明。
S260、所述第一基体的第二面上形成焊接凸起，所述焊接凸起与所述再布线层电连接。
如图31所示，在第一基体10b的第二面102上形成焊接凸起之前，还可以包括在再布线层15上形成保护层17，保护层17可以用于对再布线层15进行保护。保护层17覆盖再布线层15且具有暴露出再布线层15的开口，所述开口的直径与焊接凸起16的径向直径相等或者近似相等，使得保护层17既能完全覆盖再布线层15，又能暴露出焊接凸起16的焊接位置。
如图32所示，在保护层17的开口处形成焊接凸起16，焊接凸起16与再布线层16电连接，通过焊接凸起16实现芯片内部电路与外部电路的电连接。
S270、沿相邻的元件区之间的切割道对基体进行切割，形成独立的芯片封装结构。
如图33所示，沿相邻的元件区11之间的切割道对基体10进行切割，形成如图34所示独立的芯片封装结构。
本发明实施例提供的芯片封装方法，通过对基体进行两次刻蚀，分别形成第一凹槽结构和第二凹槽结构，工艺简单，避免因基体厚度较大时一次性形成凹槽结构可能造成的工艺复杂的技术问题。同时再布线层由第一基体的第二面沿第一基体的侧壁延伸至绝缘层的第一过孔内，实现再布线层与第一过孔暴露出的焊垫的部分背面电连接，形成“L”形电连接；同时再布线层并向外延伸至焊垫的侧面，实现再布线层与焊垫的侧面电连接，形成“T”形电连接。再布线层分别与焊垫的背面以及焊垫的侧面电连接，形成“L+T”形电连接，保证再布线层与焊垫的电连接面积较大，保证再布线层与焊垫的电连接牢固可靠，保证芯片封装效果良好。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种芯片封装结构，其特征在于，包括：
基体，设置于所述基体的第一面的元件区和焊垫，所述焊垫位于所述元件区的外侧，且与所述元件区内的元件电连接，所述基体覆盖所述焊垫的部分背面；
绝缘层，覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁，所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面；
再布线层，位于所述绝缘层上，且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内，并向外延伸至所述焊垫的侧面，以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接；
焊接凸起，形成在所述基体的第二面上，且与所述再布线层电连接；
所述基体上连接所述第一面和所述第二面的侧壁具有台阶结构；
所述基体包括覆盖所述焊垫的部分背面且靠近所述元件区的第一基体和覆盖所述焊垫的部分背面且远离所述元件区的第二基体，所述绝缘层延伸覆盖所述第二基体，所述再布线层覆盖远离所述元件区一侧的绝缘层和所述第二基体以延伸至所述焊垫的侧面。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述绝缘层包括有机聚合物层；或者，所述绝缘层包括有机聚合物层和氧化物绝缘层，且所述氧化物绝缘层位于临近所述基体一侧。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述侧壁与所述第一面之间的夹角呈锐角设置。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述焊垫的背面形成有钝化层，所述钝化层上形成有位于所述第一过孔下方的第二过孔，以使所述再布线层与所述第一过孔和第二过孔暴露出的所述焊垫的部分背面电连接。
5.根据权利要求1所述的芯片封装结构，其特征在于，还包括辅助覆盖结构，贴合在所述基体的第一面上，且所述辅助覆盖结构至少覆盖所述基体的第一面的焊垫，所述再布线层延伸至所述辅助覆盖结构的侧面。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述辅助覆盖结构为覆盖在所述基体的第一面的加强层。
7.根据权利要求5所述的芯片封装结构，其特征在于，所述辅助覆盖结构包括光学盖板和空腔壁，所述空腔壁设置在所述基体和所述光学盖板之间，且所述空腔壁与所述焊垫对应设置，所述空腔壁之间形成的空腔与所述元件区对应设置。
8.根据权利要求5所述的芯片封装结构，其特征在于，所述焊垫的侧面和所述辅助覆盖结构的侧面所在的面与所述第一面的夹角为钝角。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述绝缘层延伸至所述焊垫的背面远离所述元件区的一侧，所述再布线层覆盖远离所述元件区一侧的绝缘层以延伸至所述焊垫的侧面。
10.一种芯片封装方法，其特征在于，包括：
提供一基体，所述基体的第一面设置有多个元件区和焊垫，所述焊垫围绕在每个所述元件区的外侧，且与围绕的所述元件区内的元件电连接；
去除部分基体，以在相邻的元件区之间形成凹槽，所述基体仍覆盖所述焊垫的部分背面；
形成绝缘层，所述绝缘层覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁，所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面；
形成再布线层，所述再布线层位于所述绝缘层上，且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内，并向外延伸至所述焊垫的侧面，以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接；
在所述基体的第二面上形成焊接凸起，所述焊接凸起与所述再布线层电连接；
沿相邻的元件区之间的切割道对基体进行切割，形成独立的芯片封装结构；
在所述基体的第一面贴合辅助覆盖结构，所述辅助覆盖结构至少覆盖所述基体的第一面的焊垫；
所述形成再布线层之前还包括：
沿切割道对基体进行预切割，所述预切割暴露出所述焊垫的侧面，且切割至所述辅助覆盖结构的内部，以暴露出所述辅助覆盖结构的部分侧面；
所述形成再布线层的步骤中，再布线层延伸至所述辅助覆盖结构的部分侧面；
所述沿切割道对基体进行预切割的步骤中，在延伸至所述焊垫的背面远离所述元件区的一侧保留部分绝缘层，以使所述绝缘层延伸至焊垫的背面远离所述元件区一侧；
所述形成再布线层的步骤中包括将所述再布线层覆盖远离所述元件区一侧的绝缘层以延伸至所述焊垫的侧面。
11.根据权利要求10所述的芯片封装方法，其特征在于，所述形成绝缘层包括：
形成有机聚合物层，且所述有机聚合物层覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁；
利用光刻工艺在所述有机聚合物层上形成有第一过孔以暴露出所述焊垫的部分背面。
12.根据权利要求10所述的芯片封装方法，其特征在于，所述形成绝缘层包括：
形成氧化物绝缘层，所述氧化物绝缘层覆盖所述基体上与所述第一面相对的第二面，以及所述基体上连接所述第一面和所述第二面的侧壁，并在所述氧化物绝缘层上形成有机聚合物层；
利用光刻工艺在所述有机聚合物层上开口，并在所述开口内蚀刻所述氧化物绝缘层形成第一过孔，以暴露出所述焊垫的部分背面。
13.根据权利要求10所述的芯片封装方法，其特征在于，所述焊垫的背面形成有钝化层，所述方法还包括：
蚀刻所述钝化层以形成位于所述第一过孔下方的第二过孔，以使所述再布线层与所述第一过孔和第二过孔暴露出的所述焊垫的部分背面电连接。
14.根据权利要求10所述的芯片封装方法，其特征在于，所述辅助覆盖结构包括加强层，在所述基体的第一面贴合辅助覆盖结构包括：
在所述基体的第一面贴合加强层，所述加强层全部覆盖所述基体的第一面。
15.根据权利要求10所述的芯片封装方法，其特征在于，所述辅助覆盖结构包括光学盖板和空腔壁，所述在所述基体的第一面贴合辅助覆盖结构包括：
将所述空腔壁与所述基体的第一面贴合，且所述空腔壁设置在所述基体和所述光学盖板之间，所述空腔壁与所述焊垫对应设置，所述空腔壁之间形成的空腔与所述元件区对应设置。
16.根据权利要求10所述的芯片封装方法，其特征在于，去除部分基体，以在相邻的元件区之间形成凹槽，所述基体仍覆盖所述焊垫的部分背面，包括：
去除第一部分基体，以在相邻的元件区之间形成第一凹槽；其中，沿垂直所述第一面的方向上，所述第一凹槽的深度小于所述基体的厚度；
在所述第一凹槽内，所述焊垫的上方基体内形成第二凹槽，所述第二凹槽暴露出所述焊垫的部分背面，所述基体包括覆盖所述焊垫的部分背面且靠近所述元件区的第一基体和覆盖所述焊垫的部分背面且远离所述元件区的第二基体。
17.根据权利要求16所述的芯片封装方法，其特征在于，所述绝缘层延伸覆盖所述第二基体；
所述沿切割道对基体进行预切割的步骤中保留部分所述第二基体和位于保留的所述第二基体上方的绝缘层；
所述形成再布线层的步骤中包括将所述再布线层覆盖所述位于保留的第二基体上方的绝缘层以延伸至所述焊垫的侧面。
CN201811045179.7A 2018-09-07 2018-09-07 一种芯片封装结构及芯片封装方法 Active CN109192706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811045179.7A CN109192706B (zh) 2018-09-07 2018-09-07 一种芯片封装结构及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811045179.7A CN109192706B (zh) 2018-09-07 2018-09-07 一种芯片封装结构及芯片封装方法

Publications (2)

Publication Number Publication Date
CN109192706A CN109192706A (zh) 2019-01-11
CN109192706B true CN109192706B (zh) 2024-04-12

Family

ID=64915512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811045179.7A Active CN109192706B (zh) 2018-09-07 2018-09-07 一种芯片封装结构及芯片封装方法

Country Status (1)

Country Link
CN (1) CN109192706B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111245385A (zh) * 2019-12-04 2020-06-05 天津大学 芯片封装模块及封装方法及具有该模块的电子装置
CN111554585A (zh) * 2020-06-04 2020-08-18 厦门通富微电子有限公司 一种晶圆级封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104495741A (zh) * 2014-12-30 2015-04-08 华天科技（昆山）电子有限公司 表面传感芯片封装结构及制作方法
CN104752384A (zh) * 2015-04-23 2015-07-01 华天科技（昆山）电子有限公司 半导体封装结构及其制作方法
CN204558443U (zh) * 2015-04-01 2015-08-12 华天科技（昆山）电子有限公司 改善斜坡金属反光的晶圆级封装结构
CN105097861A (zh) * 2015-08-11 2015-11-25 华天科技（昆山）电子有限公司 图像传感器的晶圆级封装方法
CN107093586A (zh) * 2017-06-14 2017-08-25 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN108417591A (zh) * 2018-02-05 2018-08-17 华天科技（昆山）电子有限公司 高电性能的芯片封装结构及制作方法
CN208781831U (zh) * 2018-09-07 2019-04-23 苏州晶方半导体科技股份有限公司 一种芯片封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104495741A (zh) * 2014-12-30 2015-04-08 华天科技（昆山）电子有限公司 表面传感芯片封装结构及制作方法
CN204558443U (zh) * 2015-04-01 2015-08-12 华天科技（昆山）电子有限公司 改善斜坡金属反光的晶圆级封装结构
CN104752384A (zh) * 2015-04-23 2015-07-01 华天科技（昆山）电子有限公司 半导体封装结构及其制作方法
CN105097861A (zh) * 2015-08-11 2015-11-25 华天科技（昆山）电子有限公司 图像传感器的晶圆级封装方法
CN107093586A (zh) * 2017-06-14 2017-08-25 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN108417591A (zh) * 2018-02-05 2018-08-17 华天科技（昆山）电子有限公司 高电性能的芯片封装结构及制作方法
CN208781831U (zh) * 2018-09-07 2019-04-23 苏州晶方半导体科技股份有限公司 一种芯片封装结构

Also Published As

Publication number Publication date
CN109192706A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
JP4003780B2 (ja) 半導体装置及びその製造方法
US8502393B2 (en) Chip package and method for forming the same
KR20080059526A (ko) 반도체 장치
TWI551199B (zh) 具電性連接結構之基板及其製法
US20060164110A1 (en) Semiconductor device and method of fabricating the same
TWI698968B (zh) 封裝結構以及封裝方法
US20080185671A1 (en) Sensor semiconductor package and fabrication
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
CN109192706B (zh) 一种芯片封装结构及芯片封装方法
TWI585870B (zh) 晶片封裝體及其製造方法
KR20080059525A (ko) 반도체 장치
US20240047498A1 (en) Electrical interconnection of image sensor package
US20110204487A1 (en) Semiconductor device and electronic apparatus
CN208781831U (zh) 一种芯片封装结构
JP4264823B2 (ja) 半導体装置の製造方法
US20220344300A1 (en) Electronic device and manufacturing method thereof
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
KR101009158B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP2004296812A (ja) 半導体装置及びその製造方法
KR100817050B1 (ko) 웨이퍼 레벨의 반도체 칩 패키지의 제조방법
JP4845986B2 (ja) 半導体装置
JP2008159950A (ja) 半導体装置
KR101055453B1 (ko) 방열판을 갖는 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant