CN108417591A - 高电性能的芯片封装结构及制作方法 - Google Patents
高电性能的芯片封装结构及制作方法 Download PDFInfo
- Publication number
- CN108417591A CN108417591A CN201810112737.0A CN201810112737A CN108417591A CN 108417591 A CN108417591 A CN 108417591A CN 201810112737 A CN201810112737 A CN 201810112737A CN 108417591 A CN108417591 A CN 108417591A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- weld pad
- dielectric layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 229910052809 inorganic oxide Inorganic materials 0.000 claims abstract description 22
- 238000009413 insulation Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 12
- 239000004568 cement Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005507 spraying Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 253
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract description 5
- 238000010521 absorption reaction Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract description 4
- 238000003475 lamination Methods 0.000 abstract description 4
- 239000002356 single layer Substances 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 208000037656 Respiratory Sounds Diseases 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种能经受恶劣环境考验的高电性能的芯片封装结构及制作方法，该封装结构通过在芯片的正面焊垫上方保留部分介质层或增设一层无机氧化层，由于介质层或无机氧化层介电常数低，实验结果发现开口处的应力明显下降，从而减少了金属布线层与芯片焊垫的分层现象，提高了封装良率；同时，无机氧化层和外层绝缘层并行，其在焊垫上的拐角处及晶圆正面与第一开口拐角处，厚度均匀，介电常数低，提高了产品绝缘性，从而防止漏电失效的发生，且与现有技术设置单层绝缘层相比，本发明里层为无机氧化层的两层绝缘层不容易被吸湿影响，防潮能力更强。
Description
技术领域
本发明涉及半导体芯片的封装技术领域，尤其涉及一种高电性能的芯片封装结构及制作方法。
背景技术
图1示出了一种公知的芯片的封装结构，该芯片以影像传感器为例，包括影像传感芯片100，该影像传感芯片的功能面包含影像感应区101及该影像感应区周边的若干焊垫102；开口，该开口由背面向功能面延伸，且开口底部暴露出焊垫的侧面；金属布线层130，该金属布线层位于开口内壁及背面，电性连接所述焊垫；绝缘层120，该绝缘层位于金属布线层与影像传感芯片之间，并暴露出焊垫；若干焊料凸点140，该焊料凸点位于影像传感芯片的背面，与金属布线层电性连接；防焊层(未示出)，该防焊层覆盖背面及开口内壁，且暴露出焊料凸点。还包括支撑围堰层160和透光盖板170，透光盖板通过支撑围堰层与影像传感芯片键合在一起。上述结构中，开口底部暴露出焊垫的侧面，这种结构，金属布线层与焊垫接触位置应力较小，但由于金属布线层只与焊垫侧面电性连接，导致电性能较差，且制作工艺较为复杂，需要先开口去除开口底部的阻挡材料，使开口的底部暴露出焊垫。然后再铺设绝缘层120，再去除覆盖在焊垫中心位置的绝缘层并打穿焊垫，暴露出焊垫侧面。其他结构中也有开口底部暴露出焊垫的背面的技术方案，由于金属布线层与焊垫背面电性连接，其电性能较好，且制作工艺步骤简单，只需去除焊垫背面的绝缘层而不需打穿焊垫；但是这种结构，实验证明金属布线层与焊垫接触的拐角位置应力较大，在应用环境较为恶劣时，比如车载安防军工类等高可靠性应用领域防焊层形变量很大，由于防焊层的拉扯，焊垫和金属布线层容易产生分层，致使其不能满足更高要求的应用环境。
然而，随着无人驾驶的兴起，车载电子产品在整车占比高达60％，市场前景广阔，为提高产能，同时提高产品可靠性，使产品能满足车载安防等高可靠性领域，急需一种新的高电性能的晶圆级封装结构及晶圆级制作方法。
发明内容
为了使芯片的电性能进一步提高，能经受恶劣环境的考验，本发明提出一种高电性能的芯片封装结构及制作方法，能够进一步增强芯片的电性能，从而满足更高要求的应用环境。
本发明的技术方案是这样实现的：
一种高电性能的芯片封装结构，包括芯片，所述芯片正面包含功能区和位于所述功能区周边的若干焊垫，所述芯片正面设有介质层，所述焊垫位于所述介质层内，所述焊垫与所述芯片的衬底之间间隔部分介质层，所述芯片的衬底背面形成有向所述焊垫延伸的第一开口，且所述第一开口底部暴露出所述焊垫背面上部分所述介质层，暴露出的所述介质层中心部分被挖空或全部被挖空，形成暴露出所述焊垫背面的第二开口，暴露出的所述介质层中心部分被挖空时，所述芯片的衬底背面及所述第一开口的侧壁上铺设有一层或两层绝缘层，且所述绝缘层延伸覆盖在所述第二开口边缘的介质层上，所述绝缘层上铺设有金属布线层，所述金属布线层电性连接暴露出的所述焊垫的背面并将所述焊垫的电性引出至所述芯片的背面；暴露出的所述介质层全部被挖空时，所述芯片的衬底背面及所述第一开口的侧壁上铺设有两层绝缘层，且所述绝缘层延伸覆盖在暴露出的焊垫的背面的边缘上，所述绝缘层上铺设有金属布线层，所述金属布线层电性连接暴露出的焊垫的背面的中心并将所述焊垫的电性引出至所述芯片的背面。
进一步的，设有两层所述绝缘层时，里层的绝缘层为材料为二氧化硅或氮化硅的无机氧化层，外层的绝缘层为材料为可光刻的正性或负性绝缘胶的钝化光阻。
进一步的，所述介质层的材质为二氧化硅或氮化硅。
进一步的，所述芯片为影像传感芯片，所述影像传感芯片正面粘合一保护盖结构，所述保护盖结构包括透光盖板和设于所述影像传感芯片正面和所述透光盖板之间的支撑围堰层，所述支撑围堰层覆盖住所述焊垫的正面。
进一步的，所述芯片的侧面形成有第三开口，所述第三开口底部暴露出所述透光盖板的边缘，所述第三开口与所述第一开口之间间隔一由部分芯片衬底组成的凸台，两层所述绝缘层中至少有一层绝缘层经所述凸台延伸至所述透光盖板上。
一种高电性能的芯片封装结构的制作方法，包括以下步骤：
A.提供一具有若干芯片的晶圆，所述晶圆的各芯片正面包含功能区和位于所述功能区周边的若干焊垫，所述芯片正面设有介质层，所述焊垫位于所述介质层内，所述焊垫与所述芯片的衬底之间间隔部分介质层，采用晶圆级TSV技术，在晶圆的各芯片的衬底背面开出向所述焊垫延伸的第一开口，且所述第一开口底部暴露出所述焊垫背面上部分所述介质层；
B.将暴露出的所述介质层中心部分挖空或全部挖空，形成暴露出所述焊垫背面的第二开口；
C.暴露出的所述介质层中心部分被挖空时，在所述芯片的衬底背面及所述第一开口的侧壁上铺设一层或依次铺设两层绝缘层，且所述绝缘层延伸覆盖在所述第二开口边缘的介质层上；暴露出的所述介质层全部被挖空时，在所述芯片的衬底背面及所述第一开口的侧壁上依次铺设两层绝缘层，且外层的所述绝缘层延伸覆盖在暴露出的焊垫的背面的边缘上；
D.对于暴露出的所述介质层中心部分被挖空的情况，在外层的所述绝缘层上铺设金属布线层，使所述金属布线层电性连接暴露出的所述焊垫的背面并将所述焊垫的电性引出至所述芯片的背面；对于暴露出的所述介质层全部被挖空时，在外层的所述绝缘层上铺设金属布线层，使所述金属布线层电性连接暴露出的焊垫的背面的中心并将所述焊垫的电性引出至所述芯片的背面；
E.在金属布线层预设位置制作焊料凸点后，将晶圆切割成单颗芯片，形成高电性能的芯片封装结构。
进一步的，两层绝缘层时，里层的绝缘层为通过气相沉积的方法形成的材料为二氧化硅或氮化硅的无机氧化层；外层的绝缘层为可光刻的钝化光阻，是通过喷涂方法形成的；一层绝缘层时，使用可光刻的钝化光阻通过喷涂方式形成。
进一步的，所述芯片为影像传感芯片，所述影像传感芯片正面粘合一保护盖结构，所述保护盖结构包括透光盖板和设于所述影像传感芯片正面和所述透光盖板之间的支撑围堰层，所述支撑围堰层覆盖住所述焊垫的正面。
进一步的，在形成第一开口的同时，在各芯片的切割道附近形成第三开口，所述第三开口底部暴露出相邻芯片对应的介质层，在将晶圆切割成单颗芯片时，在距离第三开口两侧边一定距离处先通过激光开两个将介质层切断的小槽，然后再切割透光盖板，将晶圆分立成单颗芯片。
本发明的有益效果是：本发明提出一种能经受恶劣环境考验的高电性能的芯片封装结构及制作方法，该封装结构相比现有封装结构，通过在芯片的正面焊垫上方保留部分介质层或增设一层绝缘层(比如，材料为二氧化硅或氮化硅的无机氧化层)，通过力学仿真将介质层设计成部分打开形状，两边保留一部分，实验结果发现开口处的应力明显下降，从而减少了金属布线层与芯片焊垫的分层现象，提高了封装良率；同时，通过沉积方法形成的里层绝缘层具有较低的介电常数(比如，材料为二氧化硅或氮化硅的无机氧化层)和通过光刻或干法刻蚀方式形成的外层绝缘层(比如，材料为可光刻的正性绝缘胶)并行，其在焊垫上的拐角处及晶圆正面与第一开口拐角处，厚度均匀，双重保护，提高了产品绝缘性，从而防止漏电失效的发生，且现有技术设置单层绝缘层(钝化光阻)，里层为无机氧化层的两层绝缘层不容易被吸湿影响，防潮能力更强。经过验证，本发明封装结构可以通过车载安防等高可靠性领域的通电可靠性测试，从而满足封装可靠性要求较高的产品。本发明高电性能的芯片封装结构的制作方法采用晶圆级封装技术，封装工艺简单，成本较低，形成了一种能经受恶劣环境考验的高电性能的芯片封装结构。较佳的，随着芯片线路越来越小，尤其65nm工艺后，更细节点的工艺采用low-k层做介质层，减少信号延时。比如BSI、汽车图像传感器晶圆，通常介质层采用low-k层绝缘技术，low-k层具有较好的绝缘性能，但是较脆，容易断裂。机械刀在切割硅时候容易产生裂纹，且机械刀切割low-k层会造成脆裂，裂纹可能延伸到功能区域。因此先通过激光在切割道两端开槽，阻断裂纹延伸，然后再切割分立晶圆，从而避免了直接切割晶圆导致的芯片边缘可靠性的问题。
附图说明
图1为现有技术中的一种影像传感芯片的封装结构的示意图；
图2为本发明中实施例1示出的一种高电性能的芯片封装结构的示意图；
图3为本发明中实施例2示出的一种高电性能的芯片封装结构的示意图；
图4为本发明中实施例2示出的另一种高电性能的芯片封装结构的示意图。
具体实施方式
为使本发明能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
实施例1
如图2所示，一种高电性能的芯片封装结构，包括芯片100，所述芯片正面包含功能区101和位于所述功能区周边的若干焊垫102，所述芯片正面不设介质层，所述芯片的衬底背面形成有向所述焊垫延伸的第一开口103，且所述第一开口底部暴露出所述焊垫背面，所述芯片的衬底背面及所述第一开口的侧壁上铺设有两层绝缘层110，120，其中，里层的绝缘层110的材质为二氧化硅或氮化硅，外层的绝缘层120的材质为可光刻的正性绝缘胶。且两层所述绝缘层延伸覆盖在暴露出的焊垫的背面的边缘上，外层的所述绝缘层上铺设有金属布线层130，所述金属布线层电性连接暴露出的焊垫的背面的中心并将所述焊垫的电性引出至所述芯片的背面。
其中，芯片可以是有源元件(active element)或无源元件(passive elements)、数字电路或模拟电路等集成电路的电子元件(electronic components)、微机电系统(Micro ElectroMechanical Systems,MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physical sensor)、表面声波元件、压力感测器(pressure sensors)，但不以此为限。
作为一种优选实施例，芯片为影像传感芯片，所述影像传感芯片正面粘合一保护盖结构，所述保护盖结构包括透光盖板160和设于所述影像传感芯片正面和所述透光盖板之间的支撑围堰层170，所述支撑围堰层覆盖住所述焊垫的正面。
优选的，影像传感芯片的侧面形成有第三开口104，所述第三开口底部暴露出所述透光盖板的边缘，所述第三开口与所述第一开口之间间隔一由部分芯片衬底组成的凸台105，两层所述绝缘层中至少有一层绝缘层经所述凸台延伸至所述透光盖板上。这样，通过形成第三开口及凸台，将绝缘层延伸至透光盖板上，可以实现对芯片边缘的包封，进一步提高芯片边缘的可靠性。
上述封装结构相比现有封装结构，通过在芯片的正面增设一层绝缘层(比如，材料为二氧化硅或氮化硅的无机氧化层)，由于无机氧化层介电常数低，实验结果发现开口处的应力明显下降，从而减少了金属布线层与芯片焊垫的分层现象，提高了封装良率；同时，通过沉积方法形成的里层绝缘层(比如，材料为二氧化硅或氮化硅的无机氧化层)和通过光刻或干法刻蚀方式形成的外层绝缘层(比如，材料为可光刻的正性绝缘胶)并行，其在焊垫上的拐角处及晶圆正面与第一开口拐角处，厚度均匀，介电常数低，提高了产品绝缘性，从而防止漏电失效的发生，且与现有技术设置单层绝缘层(钝化光阻)相比，里层为无机氧化层的两层绝缘层不容易被吸湿影响，防潮能力更强。经过验证，本发明封装结构可以通过车载安防等高可靠性领域的通电可靠性测试，从而满足封装可靠性要求较高的产品。
作为一种优选实施例，上述高电性能的芯片封装结构的制作方法，按照如下步骤实施：
A.提供一具有若干芯片100的晶圆，所述晶圆的各芯片正面包含功能区101和位于所述功能区周边的若干焊垫102，所述芯片正面不设介质层，采用晶圆级TSV技术，在晶圆的各芯片的衬底背面开出向所述焊垫延伸的第一开口103，且所述第一开口底部暴露出所述焊垫背面；其中，第一开口的形成方法包括干法刻蚀、湿法刻蚀、机械切割和激光划线等，且不以此为限。
B.在所述芯片的衬底背面及所述第一开口的侧壁上先通过沉积的方法，形成一层材料为二氧化硅或氮化硅的无机氧化层，作为里层的绝缘层110，然后再通过光刻或干法刻蚀方式，在里层的绝缘层上形成一层材料为可光刻的正性绝缘胶的钝化光阻，作为外层的绝缘层120，两层所述绝缘层延伸覆盖在暴露出的焊垫的背面的边缘上；
C.在外层的所述绝缘层上铺设金属布线层130，所述金属布线层电性连接暴露出的焊垫的背面的中心并将所述焊垫的电性引出至所述芯片的背面；
E.在金属布线层预设位置制作焊料凸点后，将晶圆切割成单颗芯片，形成高电性能的芯片封装结构。
实施例2
如图3和图4所示，一种高电性能的芯片封装结构，包括芯片100，所述芯片正面包含功能区和位于所述功能区周边的若干焊垫102，所述芯片正面设有介质层106；所述焊垫位于所述介质层内，所述焊垫与所述芯片的衬底之间间隔部分介质层，所述芯片的衬底背面形成有向所述焊垫延伸的第一开口，且所述第一开口底部暴露出所述焊垫背面上部分所述介质层，暴露出的所述介质层中心部分被挖空或全部被挖空，形成暴露出所述焊垫背面的第二开口，暴露出的所述介质层中心部分被挖空时，参见图3，所述芯片的衬底背面及所述第一开口的侧壁上铺设有一层绝缘层120或两层绝缘层，且所述绝缘层延伸覆盖在所述第二开口边缘的介质层上，所述绝缘层上铺设有金属布线层130，所述金属布线层电性连接暴露出的所述焊垫的背面并将所述焊垫的电性引出至所述芯片的背面；暴露出的所述介质层全部被挖空时，参见图4，所述芯片的衬底背面及所述第一开口的侧壁上铺设有两层绝缘层110,120，且所述绝缘层延伸覆盖在暴露出的焊垫的背面的边缘上，所述绝缘层上铺设有金属布线层，所述金属布线层电性连接暴露出的焊垫的背面的中心并将所述焊垫的电性引出至所述芯片的背面。
优选的，设有两层所述绝缘层时，里层的绝缘层质为材料为二氧化硅或氮化硅的无机氧化层，外层的绝缘层为材料为可光刻的正性绝缘胶的钝化光阻。
优选的，所述介质层的材质为二氧化硅或氮化硅。
优选的，所述芯片为影像传感芯片，所述影像传感芯片正面粘合一保护盖结构，所述保护盖结构包括透光盖板和设于所述影像传感芯片正面和所述透光盖板之间的支撑围堰层，所述支撑围堰层覆盖住所述焊垫的正面。
优选的，所述芯片的侧面形成有第三开口，所述第三开口底部暴露出所述透光盖板的边缘，所述第三开口与所述第一开口之间间隔一由部分芯片衬底组成的凸台，两层所述绝缘层中至少有一层绝缘层经所述凸台延伸至所述透光盖板上。
作为一种优选实施例，本实施例高电性能的芯片封装结构的制作方法，按照以下步骤实施：
A.提供一具有若干芯片100的晶圆，所述晶圆的各芯片正面包含功能区和位于所述功能区周边的若干焊垫102，所述芯片正面设有介质层106，所述焊垫位于所述介质层内，所述焊垫与所述芯片的衬底之间间隔部分介质层，采用晶圆级TSV技术，在晶圆的各芯片的衬底背面开出向所述焊垫延伸的第一开口，且所述第一开口底部暴露出所述焊垫背面上部分所述介质层；
B.将暴露出的所述介质层中心部分挖空或全部挖空，形成暴露出所述焊垫背面的第二开口；
C.暴露出的所述介质层中心部分被挖空时，在所述芯片的衬底背面及所述第一开口的侧壁上铺设一层绝缘层120，或依次铺设两层绝缘，且所述绝缘层延伸覆盖在所述第二开口边缘的介质层上；暴露出的所述介质层全部被挖空时，在所述芯片的衬底背面及所述第一开口的侧壁上依次铺设两层绝缘层110,120，且外层的所述绝缘层延伸覆盖在暴露出的焊垫的背面的边缘上；
D.对于暴露出的所述介质层中心部分被挖空的情况，在外层的所述绝缘层上铺设金属布线层130，使所述金属布线层电性连接暴露出的所述焊垫的背面并将所述焊垫的电性引出至所述芯片的背面；对于暴露出的所述介质层全部被挖空时，在外层的所述绝缘层上铺设金属布线层130，使所述金属布线层电性连接暴露出的焊垫的背面的中心并将所述焊垫的电性引出至所述芯片的背面；
E.在金属布线层预设位置制作焊料凸点后，将晶圆切割成单颗芯片，形成高电性能的芯片封装结构。
优选的，两层绝缘层时，里层的绝缘层为通过沉积的方法形成的材料为二氧化硅或氮化硅的无机氧化层；外层的绝缘层为通过光刻或干法刻蚀方式形成的材料为可光刻的正性绝缘胶的钝化光阻；一层绝缘层时，绝缘层为通过光刻或干法刻蚀方式形成的材料为可光刻的正性绝缘胶的钝化光阻。
优选的，所述芯片为影像传感芯片，所述影像传感芯片正面粘合一保护盖结构，所述保护盖结构包括透光盖板和设于所述影像传感芯片正面和所述透光盖板之间的支撑围堰层，所述支撑围堰层覆盖住所述焊垫的正面。
优选的，在形成第一开口的同时，在各芯片的切割道附近形成第三开口，所述第三开口底部暴露出相邻芯片对应的介质层，在将晶圆切割成单颗芯片时，在距离第三开口两侧边一定距离处先通过激光开两个将介质层切断的小槽，然后再切割透光盖板，将晶圆分立成单颗芯片。
本实施例封装结构相比现有封装结构，通过在芯片的正面焊垫上方保留部分介质层或增设一层绝缘层(比如，材料为二氧化硅或氮化硅的无机氧化层)，由于介质层或无机氧化层介电常数低，实验结果发现开口处的应力明显下降，从而减少了金属布线层与芯片焊垫的分层现象，提高了封装良率；同时，通过沉积方法形成的里层绝缘层(比如，材料为二氧化硅或氮化硅的无机氧化层)和通过光刻或干法刻蚀方式形成的外层绝缘层(比如，材料为可光刻的正性绝缘胶)并行，其在焊垫上的拐角处及晶圆正面与第一开口拐角处，厚度均匀，介电常数低，提高了产品绝缘性，从而防止漏电失效的发生，且与现有技术设置单层绝缘层(钝化光阻)相比，本发明里层为无机氧化层的两层绝缘层不容易被吸湿影响，防潮能力更强。经过验证，本发明封装结构可以通过车载安防等高可靠性领域的通电可靠性测试，从而满足封装可靠性要求较高的产品。本发明高电性能的芯片封装结构的制作方法采用晶圆级封装技术，封装工艺简单，成本较低，形成了一种能经受恶劣环境考验的高电性能的芯片封装结构。随着芯片线路越来越小，尤其65nm工艺后，更细节点的工艺采用low-k层做介质层，减少信号延时。比如BSI、汽车图像传感器晶圆，通常介质层采用low-k层绝缘技术，low-k层具有较好的绝缘性能，但是较脆，容易断裂。机械刀在切割硅时候容易产生裂纹，且机械刀切割low-k层会造成脆裂，裂纹可能延伸到功能区域。因此先通过激光在切割道两端开槽，阻断裂纹延伸，然后再切割分立晶圆，从而避免了直接切割晶圆导致的芯片边缘可靠性的问题。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。
Claims (9)
1.一种高电性能的芯片封装结构，包括芯片，所述芯片正面包含功能区和位于所述功能区周边的若干焊垫，所述芯片正面设有介质层，所述焊垫位于所述介质层内，其特征在于，所述焊垫与所述芯片的衬底之间间隔部分介质层，所述芯片的衬底背面形成有向所述焊垫延伸的第一开口，且所述第一开口底部暴露出所述焊垫背面上部分所述介质层，暴露出的所述介质层中心部分被挖空或全部被挖空，形成暴露出所述焊垫背面的第二开口，暴露出的所述介质层中心部分被挖空时，所述芯片的衬底背面及所述第一开口的侧壁上铺设有一层或两层绝缘层，且所述绝缘层延伸覆盖在所述第二开口边缘的介质层上，所述绝缘层上铺设有金属布线层，所述金属布线层电性连接暴露出的所述焊垫的背面并将所述焊垫的电性引出至所述芯片的背面；暴露出的所述介质层全部被挖空时，所述芯片的衬底背面及所述第一开口的侧壁上铺设有两层绝缘层，且所述绝缘层延伸覆盖在暴露出的焊垫的背面的边缘上，所述绝缘层上铺设有金属布线层，所述金属布线层电性连接暴露出的焊垫的背面的中心并将所述焊垫的电性引出至所述芯片的背面。
2.根据权利要求1所述的高电性能的芯片封装结构，其特征在于，设有两层所述绝缘层时，里层的绝缘层为材料为二氧化硅或氮化硅的无机氧化层，外层的绝缘层为材料为可光刻的正性或负性绝缘胶的钝化光阻。
3.根据权利要求1所述的高电性能的芯片封装结构，其特征在于，所述介质层的材质为二氧化硅或氮化硅。
4.根据权利要求1所述的高电性能的芯片封装结构，其特征在于，所述芯片为影像传感芯片，所述影像传感芯片正面粘合一保护盖结构，所述保护盖结构包括透光盖板和设于所述影像传感芯片正面和所述透光盖板之间的支撑围堰层，所述支撑围堰层覆盖住所述焊垫的正面。
5.根据权利要求4所述的高电性能的芯片封装结构，其特征在于，所述芯片的侧面形成有第三开口，所述第三开口底部暴露出所述透光盖板的边缘，所述第三开口与所述第一开口之间间隔一由部分芯片衬底组成的凸台，两层所述绝缘层中至少有一层绝缘层经所述凸台延伸至所述透光盖板上。
6.一种高电性能的芯片封装结构的制作方法，其特征在于，包括以下步骤：
A.提供一具有若干芯片的晶圆，所述晶圆的各芯片正面包含功能区和位于所述功能区周边的若干焊垫，所述芯片正面设有介质层，所述焊垫位于所述介质层内，所述焊垫与所述芯片的衬底之间间隔部分介质层，采用晶圆级TSV技术，在晶圆的各芯片的衬底背面开出向所述焊垫延伸的第一开口，且所述第一开口底部暴露出所述焊垫背面上部分所述介质层；
B.将暴露出的所述介质层中心部分挖空或全部挖空，形成暴露出所述焊垫背面的第二开口；
C.暴露出的所述介质层中心部分被挖空时，在所述芯片的衬底背面及所述第一开口的侧壁上铺设一层或依次铺设两层绝缘层，且所述绝缘层延伸覆盖在所述第二开口边缘的介质层上；暴露出的所述介质层全部被挖空时，在所述芯片的衬底背面及所述第一开口的侧壁上依次铺设两层绝缘层，且外层的所述绝缘层延伸覆盖在暴露出的焊垫的背面的边缘上；
D.对于暴露出的所述介质层中心部分被挖空的情况，在外层的所述绝缘层上铺设金属布线层，使所述金属布线层电性连接暴露出的所述焊垫的背面并将所述焊垫的电性引出至所述芯片的背面；对于暴露出的所述介质层全部被挖空时，在外层的所述绝缘层上铺设金属布线层，使所述金属布线层电性连接暴露出的焊垫的背面的中心并将所述焊垫的电性引出至所述芯片的背面；
E.在金属布线层预设位置制作焊料凸点后，将晶圆切割成单颗芯片，形成高电性能的芯片封装结构。
7.根据权利要求6所述的高电性能的芯片封装结构的制作方法，其特征在于，两层绝缘层时，里层的绝缘层为通过气相沉积的方法形成的材料为二氧化硅或氮化硅的无机氧化层；外层的绝缘层为可光刻的钝化光阻，是通过喷涂方法形成的；一层绝缘层时，使用可光刻的钝化光阻通过喷涂方式形成。
8.根据权利要求6所述的高电性能的芯片封装结构的制作方法，其特征在于，所述芯片为影像传感芯片，所述影像传感芯片正面粘合一保护盖结构，所述保护盖结构包括透光盖板和设于所述影像传感芯片正面和所述透光盖板之间的支撑围堰层，所述支撑围堰层覆盖住所述焊垫的正面。
9.根据权利要求8所述的高电性能的芯片封装结构的制作方法，其特征在于，在形成第一开口的同时，在各芯片的切割道附近形成第三开口，所述第三开口底部暴露出相邻芯片对应的介质层，在将晶圆切割成单颗芯片时，在距离第三开口两侧边一定距离处先通过激光开两个将介质层切断的小槽，然后再切割透光盖板，将晶圆分立成单颗芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810112737.0A CN108417591B (zh) | 2018-02-05 | 2018-02-05 | 高电性能的芯片封装结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810112737.0A CN108417591B (zh) | 2018-02-05 | 2018-02-05 | 高电性能的芯片封装结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108417591A true CN108417591A (zh) | 2018-08-17 |
| CN108417591B CN108417591B (zh) | 2021-06-11 |
Family
ID=63127756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810112737.0A Active CN108417591B (zh) | 2018-02-05 | 2018-02-05 | 高电性能的芯片封装结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417591B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192706A (zh) * | 2018-09-07 | 2019-01-11 | 苏州晶方半导体科技股份有限公司 | 一种芯片封装结构及芯片封装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339843A (zh) * | 2011-10-08 | 2012-02-01 | 江阴长电先进封装有限公司 | 无硅通孔低成本图像传感器封装结构 |
| US20150255499A1 (en) * | 2014-03-07 | 2015-09-10 | Xintec Inc. | Chip package and method of fabricating the same |
| CN205984988U (zh) * | 2016-08-05 | 2017-02-22 | 华天科技（昆山）电子有限公司 | 高可靠性芯片封装结构 |
-
2018
- 2018-02-05 CN CN201810112737.0A patent/CN108417591B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339843A (zh) * | 2011-10-08 | 2012-02-01 | 江阴长电先进封装有限公司 | 无硅通孔低成本图像传感器封装结构 |
| US20150255499A1 (en) * | 2014-03-07 | 2015-09-10 | Xintec Inc. | Chip package and method of fabricating the same |
| CN205984988U (zh) * | 2016-08-05 | 2017-02-22 | 华天科技（昆山）电子有限公司 | 高可靠性芯片封装结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192706A (zh) * | 2018-09-07 | 2019-01-11 | 苏州晶方半导体科技股份有限公司 | 一种芯片封装结构及芯片封装方法 |
| CN109192706B (zh) * | 2018-09-07 | 2024-04-12 | 苏州晶方半导体科技股份有限公司 | 一种芯片封装结构及芯片封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108417591B (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405321B (zh) | 三維多層堆疊半導體結構及其製造方法 | |
| JP5179796B2 (ja) | 半導体パッケージの製造方法 | |
| JP4361820B2 (ja) | ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法 | |
| US5986343A (en) | Bond pad design for integrated circuits | |
| TWI532139B (zh) | 晶片封裝體及其形成方法 | |
| JP5246831B2 (ja) | 電子デバイス及びそれを形成する方法 | |
| TWI511253B (zh) | 晶片封裝體 | |
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| JP2007103413A (ja) | 半導体装置及びその製造方法 | |
| CN104347537A (zh) | 晶片封装体及其制造方法 | |
| KR20110055973A (ko) | 반도체 칩 모듈 및 이를 포함하는 반도체 패키지 | |
| CN109786360A (zh) | 半导体封装件和方法 | |
| KR100689132B1 (ko) | 반도체 장치의 제조 방법 | |
| TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
| TW201535641A (zh) | 晶片封裝體及其製造方法 | |
| TWI590331B (zh) | 藉由多孔與非多孔層所強化的電子結構及製造方法 | |
| CN101800184B (zh) | 具凹穴结构的封装基板及其制作方法 | |
| US20120119376A1 (en) | Semiconductor chips and methods of forming the same | |
| CN102881666B (zh) | 晶圆级器件封装 | |
| CN108417591A (zh) | 高电性能的芯片封装结构及制作方法 | |
| CN101471269A (zh) | 半导体器件的制造方法 | |
| JP4357278B2 (ja) | 集積回路ダイ製作方法 | |
| TW202324675A (zh) | 半導體封裝 | |
| CN114823356A (zh) | 晶圆级系统封装方法及晶圆级系统封装结构 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |