KR20080059526A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20080059526A
KR20080059526A KR1020070136628A KR20070136628A KR20080059526A KR 20080059526 A KR20080059526 A KR 20080059526A KR 1020070136628 A KR1020070136628 A KR 1020070136628A KR 20070136628 A KR20070136628 A KR 20070136628A KR 20080059526 A KR20080059526 A KR 20080059526A
Authority
KR
South Korea
Prior art keywords
layer
stress relaxation
semiconductor device
barrier layer
connection pad
Prior art date
Application number
KR1020070136628A
Other languages
English (en)
Inventor
히로유키 신카이
히로시 오쿠무라
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20080059526A publication Critical patent/KR20080059526A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

본 발명의 반도체 장치는, 반도체 칩과; 상기 반도체 칩의 표면에 형성된 전기 접속용의 내부 패드와; 상기 반도체 칩상에 형성되고, 상기 내부 패드를 노출시키는 개구(開口)부를 갖는 응력 완화층과; 상기 내부 패드에 있어서 상기 개구부에 노출하는 면, 상기 개구부의 내면 및 상기 응력 완화층상에 있어서 상기 개구부의 주연(周緣)부를 덮도록 형성되는 범프(bump) 하지(下地)층과; 상기 범프 하지층상에 형성되고, 외부와의 전기 접속을 위한 땜납 단자와; 상기 응력 완화층상에 형성되고, 상기 범프 하지층의 주위를 둘러싸며, 상기 범프 하지층의 측면을 덮는 보호층을 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치, 상세하게는 WL－CSP(웨이퍼 레벨 칩 사이즈 패키지：Wafer Level-Chip Size Package) 기술이 적용된 반도체 장치에 관한 것이다.
최근, 반도체 장치의 고기능화ㆍ다기능화에 따라, WL－CSP(웨이퍼 레벨 칩 사이즈 패키지 ： Wafer Level-Chip Size Package　이하, 「WL－CSP」라고 표기함) 기술의 실용화가 진행되고 있다. WL－CSP 기술에서는 웨이퍼 상태에서 패키징 공정이 완료되어, 다이싱(dicing)에 의해 잘라내진 개개의 칩 사이즈가 패키지 사이즈로 된다.
WL－CSP 기술이 적용된 반도체 장치는, 도 9에 나타내는 바와 같이 표면 보호막(81)에 의해 표면이 덮인 반도체 칩(82)과, 표면 보호막(81)상에 적층된 응력 완화층(83)(예를 들어, 폴리이미드 등)과, 응력 완화층(83)상에 배치된 땜납 볼(84)을 구비하고 있다. 표면 보호막(81)에는 반도체 칩(82)의 내부 배선의 일부를 전극 패드(85)로서 노출시키기 위한 패드 개구(86)가 형성되어 있다. 응력 완화층(83)에는 패드 개구(86)로부터 노출하는 전극 패드(85)를 노출시키기 위한 관통 구멍(87)이 형성되어 있다.
전극 패드(85)의 표면, 관통 구멍(87)의 내면 및 응력 완화층(83)의 표면에 있어서 관통 구멍(87)의 주연을 덮도록 범프 하지층(92)이 형성되어 있다. 범프 하지층(92)은 배리어층(88)(예를 들어, 티탄, 텅스텐 티탄 등)과, 이 배리어층(88)상에 형성되는 금속 도금층(89)(예를 들어, 동, 금 등)으로 이루어진다. 그리고, 땜납 볼(84)은 금속 도금층(89)의 표면상에 마련되고, 금속 도금층(89) 및 배리어층(88)을 통하여 전극 패드(85)와 전기적으로 접속되어 있다. 이 반도체 장치는, 땜납 볼(84)이 실장(實裝) 기판(90)상의 패드(91)에 접속되는 것에 의해, 실장 기판(90)으로의 실장(실장 기판에 대한 전기적 및 기계적인 접속)이 달성된다.
그러나, 땜납 볼(84)은 금속 도금층(89)과의 관계에 있어서, 금속 도금층(89)의 표면밖에 고착하고 있지 않기 때문에, 땜납 볼(84)과 응력 완화층(83) 사이로부터, 배리어층(88)의 측면(88C) 및 금속 도금층(89)의 측면(89C)이 노출된 상태가 된다. 이들 노출한 측면(88C) 및 측면(89C)이 습기 등의 물기에 노출되어, 배리어층(88)이나 금속 도금층(89)이 부식하면, 배리어층(88)이 응력 완화층(83)으로부터 박리할 우려가 있다.
본 발명의 목적은, 범프 하지층의 응력 완화층으로부터의 박리를 방지할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 반도체 장치는, 반도체 칩과; 상기 반도체 칩의 표면에 형성된 전 기 접속용의 내부 패드와; 상기 반도체 칩상에 형성되고, 상기 내부 패드를 노출시키는 개구부를 갖는 응력 완화층과; 상기 내부 패드에 있어서 상기 개구부에 노출하는 면, 상기 개구부의 내면 및 상기 응력 완화층상에 있어서 상기 개구부의 주연부를 덮도록 형성되는 범프 하지층과; 상기 범프 하지층상에 형성되고, 외부부와의 전기 접속을 위한 땜납 단자와; 상기 응력 완화층상에 형성되고, 상기 범프 하지층의 주의를 둘러싸며, 상기 범프 하지층과의 측면을 덮는 보호층을 포함한다.
이 구성에 의하면, 내부 패드에 있어서 개구부에 노출하는 면, 개구부의 내면 및 응력 완화층상에 있어서 개구부의 주연부에는 이들을 덮도록 범프 하지층이 형성되어 있다. 범프 하지층상에는 외부와의 전기 접속을 위한 땜납 단자가 형성되어 있다. 그리고, 범프 하지층의 측면은 그 모든 주연이 보호층으로 덮여 있다.
범프 하지층 측면의 모든 주연이 보호층에 의해 덮여 있으므로, 범프 하지층이 수분에 노출되어 부식하고, 범프 하지층이 응력 완화층으로부터 박리하는 것을 방지할 수 있다. 그 결과, 범프 하지층의 박리에 수반하는 땜납 단자의 반도체 칩에 대한 박리를 방지할 수 있기 때문에, 접속 신뢰성이 높은 반도체 장치를 실현할 수 있다.
또, 상기 응력 완화층은 폴리이미드로 이루어지고, 상기 범프 하지층은 티탄 또는 니켈을 함유한 금속으로 이루어진 배리어층과, 이 배리어층상에 적층되고 땜납 습윤성을 갖는 금속으로 이루어진 접속 패드를 포함하는 것이 바람직하다.
이 구성에 의하면, 폴리이미드로 이루어진 응력 완화층과, 티탄 또는 니켈을 함유한 금속으로 이루어진 범프 하지층의 배리어층은 밀착성이 낮기 때문에, 그 배 리어층상의 접속 패드가 산화(부식)하면, 응력 완화층과 배리어층 사이에 박리가 생기기 쉽다. 배리어층의 측면이 보호층으로 덮이는 구성에서는, 예를 들어 배리어층과 접속 패드의 적층 계면(積層 界面)으로부터의 접속 패드의 산화를 방지할 수 있기 때문에, 배리어층의 응력 완화층으로부터의 박리를 방지할 수 있다.
또한, 상기 땜납 단자는 상기 접속 패드의 측면을 덮고 있는 것이 바람직하다.
이 구성에 의하면, 접속 패드의 측면이 노출되지 않기 때문에, 접속 패드의 산화(부식)를 방지할 수 있다. 그렇기 때문에, 배리어층의 응력 완화층으로부터의 박리를 더욱 방지할 수 있다.
본 발명에 있어서 상술한, 또는 또다른 목적, 특징 및 효과는 첨부한 도면을 참조하여 다음에 기술하는 실시 형태의 설명에 의해 밝혀진다.
본 발명에 의하면, 범프 하지층의 응력 완화층으로부터의 박리를 방지할 수 있는 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 도해적인 저면도(底面圖)(실장 기판으로의 접합면을 나타내는 도면)이다. 도 2는 도 1에 있어서 땜납 볼(6)의 주변을 확대하여 나타내는 도해적인 저면도이다. 도 3은 도 1에 나타내는 A－A의 절단면으로 절단했을 때의 단면도이다. 또한, 도 2 및 도 3에서는 반도체 장치를 파단선으로 파단하는 것에 의해, 그 일부를 생략하여 나타내고 있다.
이 반도체 장치는 WL－CSP 기술에 의해 제작되는 반도체 장치로서, 반도체 칩(1)과, 반도체 칩(1)의 기능면(1A)(반도체 칩(1)에 있어서 기능 소자가 형성된 면)을 피복하는 표면 보호막(3)과, 표면 보호막(3)상에 형성된 응력 완화층(4)과, 응력 완화층(4)상에 형성된 접속 패드(5)와, 접속 패드(5)에 접착되고 외부와의 전기 접속을 위한 땜납 볼(6)(땜납 단자)을 구비하고 있다. 그리고, 이 반도체 장치는 각 땜납 볼(6)이 실장 기판(7)상의 패드(8)에 접속되는 것에 의해, 실장 기판(7)으로의 실장(실장 기판(7)에 대한 전기적 및 기계적인 접속)이 달성된다.
반도체 칩(1)은, 예를 들어 평면에서 보아 거의 직사각 형상의 실리콘 칩이며, 그 기능면(1A)에는 복수의 전극 패드(2)(내부 패드)가 형성되어 있다.
전극 패드(2)는, 예를 들어 평면에서 보아 거의 직사각 형상의 알루미늄 패드이며, 반도체 칩(1)의 기능면(1A)에 형성된 기능 소자와 전기적으로 접속되어 있다. 또, 전극 패드(2)는 반도체 칩(1)의 바깥 주연을 따라, 평면에서 보아 직사각형 고리 형상으로 2열로 나란히 배치되어 있고, 서로 이웃하는 전극 패드(2) 사이에는 각각 적당한 간격이 만들어져 있다(도 1 참조).
표면 보호막(3)은 산화 실리콘 또는 질화 실리콘으로 이루어진다. 표면 보호막(3)에는 각 전극 패드(2)를 노출시키기 위한 패드 개구(9)가 형성되어 있다.
응력 완화층(4)은, 예를 들어 폴리이미드로 이루어진다. 응력 완화층(4)은 표면 보호막(3)의 표면 전역을 피복하도록 형성되어, 이 반도체 장치에 가해지는 응력을 흡수하여 완화하는 기능을 갖고 있다. 또, 응력 완화층(4)에는 각 전극 패드(2)와 대향하는 위치에 관통 구멍(10)(개구부)이 관통하여 형성되어 있고, 패드 개구(9)로부터 노출하는 전극 패드(2)는 관통 구멍(10)을 통과하여 외부에 접하고 있다. 그리고, 전극 패드(2)에 있어서 관통 구멍(10)에 노출하는 면, 관통 구멍(10)의 내면 및 응력 완화층(4)상에 있어서 관통 구멍(10)의 주연부(11)를 덮도록 배리어층(12)이 형성되어 있다.
배리어층(12)은, 예를 들어 티탄 또는 니켈을 함유한 금속(예를 들어, 티탄, 니켈, 티탄 텅스텐 등)으로 이루어지고, 전극 패드(2)의 부식을 방지하는 기능을 가지고 있다. 배리어층(12)은 평면에서 보아 거의 원 형상으로 형성되고, 예를 들어 두께 1000 ~ 2000Å으로 형성되어 있다.
그리고, 배리어층(12)상에 접속 패드(5)가 형성되어 있다. 보다 구체적으로는, 관통 구멍(10)내에 있어서 배리어층(12)의 내면(12A) 및 응력 완화층(4)상에 있어서 배리어층(12)의 외단면(12B)에 접촉하도록 접속 패드(5)가 형성되어 있다. 이에 의해, 배리어층(12)과 접속 패드(5)로 이루어진 범프 하지 금속(범프 하지층)이 형성되고, 응력 완화층(4)상에 있어서 배리어층(12)의 측면(12C)은 접속 패드(5)로부터 노출하는 노출면으로 되어 있다.
접속 패드(5)는 땜납 습윤성을 갖는 금속, 예를 들어 동을 이용하여 형성되어 있다. 이 접속 패드(5)는 관통 구멍(10)에 매설(埋設)된 매설부(13)와, 이 매설부(13)와 일체적으로 형성되고, 응력 완화층(4)상에 돌출한 돌출부(14)를 구비하고 있다.
매설부(13)는, 예를 들어 원주 형상으로 형상되어 있고, 배리어층(12)을 통하여 전극 패드(2)와 전기적으로 접속되어 있다.
돌출부(14)는, 예를 들어 높이 10 ~ 50㎛의 원주 형상으로 형성되어 있다. 또, 돌출부(14)는 반도체 칩(1)과 응력 완화층(4)의 적층 방향(이하, 간단히 「적층 방향」이라고 함)과 직교하는 폭 방향(이하, 간단히 「폭 방향」이라고 함)에 있어서 폭(직경)이 관통 구멍(10)의 동(同) 방향에 있어서 개구 폭(직경)보다 크게(폭 넓게) 형성되어 있다. 이에 의해, 돌출부(14)의 주연부(15)는 폭 방향으로 튀어 나온 배리어층(12)의 외단면(12B)과 접촉하고 있다.
땜납 볼(6)은 땜납을 이용하여, 예를 들어 거의 구 형상(球狀)으로 형성되어 있고, 접속 패드(5)의 돌출부(14)의 모든 표면(선단면(先端面)(14A) 및 측면(14B))을 덮고 있다. 거의 구 형상의 땜납 볼(6)이 형성되는 것에 의해, 땜납 볼(6)의 폭 방향에 있어서 중앙 원주(6L)와 응력 완화층(4) 사이에는 응력 완화층(4)의 표면(4A), 배리어층(12)의 측면(12C) 및 땜납 볼(6)의 구면(6A)이 접하는 틈새(21)가 형성되어 있다.
틈새(21)에는 유기 보호막(20)(보호층)이 형성되어 있다. 이 유기 보호막(20)은, 예를 들어 저흡수성의 유기 재료인 폴리이미드로 이루어진다. 유기 보호막(20)은 틈새(21)에 있어서, 배리어층(12)의 주위를 둘러싸는 평면에서 보아 거의 원 고리 형상으로 형성되고 배리어층(12)의 측면(12C)을 접촉하여 덮고 있다(도 2 참조).
도 4a ~ 도 4h는 도 1에 나타내는 반도체 장치의 제조 방법을 나타내는 도해적인 단면도이다.
이 반도체 장치를 제조할 때에 있어서는, 도 4a에 나타내는 바와 같이, 우선 복수의 반도체 칩(1)이 형성되고, 그 표면 전역이 표면 보호막(3)으로 덮인 반도체 웨이퍼 W가 준비된다. 또한, 표면 보호막(3)에는 전극 패드(2)를 노출시키는 패드 개구(9)가 형성되어 있다. 이 반도체 웨이퍼 W 상태에서, 표면 보호막(3)상에 응력 완화층(4)이 형성된다.
이어서, 도 4b에 나타내는 바와 같이, 응력 완화층(4)에 관통 구멍(10)이 형성된다.
관통 구멍(10)이 형성된 후는, 도 4c에 나타내는 바와 같이, 반도체 웨이퍼 W상에 배리어층(12), 포토 레지스트(16) 및 금속층(17)이 이 순서로 형성된다. 보다 구체적으로는, 우선 반도체 웨이퍼 W상의 모든 영역에 배리어층(12)이 스퍼터링(sputtering)법 등에 의해 형성된다. 그리고, 공지된 포토 리소그래피 기술에 의해, 이 배리어층(12)상에, 접속 패드(5)의 돌출부(14)(도 3 참조)를 형성해야 할 영역에 개구부(18)를 갖는 포토 레지스트(16)가 형성된다. 포토 레지스트(16)가 형성된 후는 반도체 웨이퍼 W상의 모든 영역에 접속 패드(5)의 재료로서 이용되는 동으로 이루어진 금속층(17)이 스퍼터링법 등에 의해 형성된다. 그 후는, 포토 레지스트(16)가 제거되는 것에 의해, 금속층(17)의 불필요한 부분(접속 패드(5) 이외의 부분)이 포토 레지스트(16)와 함께 리프트 오프된다. 이에 의해, 접속 패드(5)가 형성된다. 그리고, 배리어층(12)의 불필요한 부분(접속 패드(5)가 형성되어 있는 부분 이외의 부분)이 에칭에 의해 제거된다.
다음에, 도 4d에 나타내는 바와 같이, 접속 패드(5)의 돌출부(14)의 모든 표면(선단면(14A) 및 측면(14B))에 땜납을 접착시키는 것에 의해, 돌출부(14)의 모든 표면(선단면(14A) 및 측면(14B))을 덮는 거의 구 형상의 땜납 볼(6)이 형성된다. 돌출부(14)의 모든 표면(선단면(14A) 및 측면(14B))을 덮도록 땜납 볼(6)이 형성되는 것에 의해, 배리어층(12)의 측면(12C)이 노출한다. 이에 의해, 응력 완화층(4)상에는 응력 완화층(4)의 표면(4A), 배리어층(12)의 측면(12C) 및 땜납 볼(6)의 구면(6A)으로 둘러싸이는 틈새(21)가 형성된다.
계속해서, 도 4e에 나타내는 바와 같이, 반도체 웨이퍼 W상의 모든 영역에 유기 보호막(20)(도 3 참조)의 재료로서 이용되는 폴리이미드로 이루어진 유기 보호층(19)이 도포된다. 유기 보호층(19)로서는, 예를 들어 감광성 폴리이미드(예를 들어, 포지티브형 감광성 폴리이미드, 네가티브형 감광성 폴리이미드)를 이용할 수 있고, 이 실시 형태에 있어서는 포지티브형 감광성 폴리이미드가 이용된다.
유기 보호층(19)이 도포된 후는 유기 보호막(20)을 형성해야 할 영역 이외의 영역에 개구부를 갖는 포토 마스크(도시하지 않음)가 반도체 웨이퍼 W상에 배치된다. 그리고, 도 4f에 나타내는 바와 같이, 그 포토 마스크의 위로부터 유기 보호층(19)을 향하여 자외선이 쐬어진다(자외선 노광).
그 후, 도 4g에 나타내는 바와 같이, 유기 보호층(19)의 자외선 노광된 부분(유기 보호막(20) 이외의 부분)이 제거된다. 이에 의해, 틈새(21)에 있어서, 배리어층(12)의 측면(12C)을 접촉하여 덮는 유기 보호막(20)이 형성된다. 그리고, 도 4h에 나타내는 바와 같이, 반도체 웨이퍼 W내의 각 반도체 칩(1) 사이에 설정된 다이싱 라인 L을 따라 반도체 웨이퍼 W가 절단(다이싱)된다. 이에 의해, 도 1에 나타내는 구성의 반도체 장치가 얻어진다.
이상과 같이, 이 반도체 장치에 있어서는 전극 패드(2)에 있어서 관통 구멍(10)에 노출하는 면, 관통 구멍(10)의 내면 및 응력 완화층(4)상에 있어서 관통 구멍(10)의 주연부(11)에는 이것들을 덮도록 배리어층(12)이 형성되어 있다. 배리어층(12)의, 관통 구멍(10)내에 있어서 내면(12A) 및 응력 완화층(4)상에 있어서 외단면(12B)에는 돌출부(14)를 구비하는 접속 패드(5)가 접촉하여 형성되어 있고, 그 돌출부(14)의 모든 표면(선단면(14A) 및 측면(14B))은 외부와의 전기 접속을 위한 땜납 볼(6)로 덮여 있다. 그리고, 배리어층(12)의 측면(12C)은 그 모든 주연이 유기 보호막(20)으로 덮여 있다.
폴리이미드로 이루어진 응력 완화층(4)과, 티탄, 니켈, 티탄 텅스텐으로 이루어진 배리어층(12)은 밀착성이 낮기 때문에, 그 배리어층(12)상의 접속 패드(5)가 산화(부식)하면, 응력 완화층(4)과 배리어층(12) 사이에 박리가 생기기 쉽다.
이 반도체 장치와 같이, 배리어층(12) 측면(12C)의 모든 주연이 유기 보호막(20)으로 덮이는 구성에서는 배리어층(12)과 접속 패드(5)의 접촉 계면이 수분에 노출되어 접속 패드(5)가 산화(부식)하는 것을 방지할 수 있기 때문에, 배리어층(12)의 응력 완화층(4)으로부터의 박리를 방지할 수 있다. 또한, 접속 패드(5)의 돌출부(14)의 측면(14B)이 땜납 볼(6)에 의해 덮여 있어, 돌출부(14)의 측면(14B)이 노출되지 않기 때문에, 이에 의해서도 접속 패드(5)의 산화(부식)를 방지할 수 있다. 그렇기 때문에, 배리어층(12)의 응력 완화층(4)으로부터의 박리를 한층 더 방지할 수 있다.
그 결과, 배리어층(12)의 박리에 수반하는 땜납 볼(6)의 반도체 칩(1)에 대 한 박리를 방지할 수 있기 때문에, 접속 신뢰성이 높은 반도체 장치를 실현할 수 있다.
또, 이 반도체 장치는 땜납 볼(6)이 외부의 실장 기판(7)상의 패드(8)에 접속되는 것에 의해, 그 실장 기판(7)에 실장된다. 이 실장 상태에서, 반도체 칩(1)이나 실장 기판(7)의 열 팽창／열 수축에 기인하는 응력이 땜납 볼(6)에 발생하더라도, 접속 패드(5)의 돌출부(14)에 땜납 볼(6)이 접착된 상태에서는 돌출부(14)가 땜납 볼(6)의 내부에 돌출하게 되므로, 그 응력의 일부를 땜납 볼(6)의 내부에 돌출하는 돌출부(14)에 의해 완화시킬 수 있다. 그렇기 때문에, 땜납 볼(6)에 있어서 크랙(crack)의 발생을 방지할 수도 있다.
또, 돌출부(14)의 주연부(15)는 응력 완화층(4)의 관통 구멍(10)의 주연부(11)에 튀어 나와 있다. 이에 의해, 돌출부(14)에서 응력을 완화시킬 때에, 그 돌출부(14)가 받는 응력을 응력 완화층(4)으로 내보낼 수 있다. 그렇기 때문에, 땜납 볼(6)에 큰 응력이 발생해도, 그 응력을 접속 패드(5) 및 응력 완화층(4)에 의해 양호하게 완화시킬 수 있고, 반도체 칩(1)에 있어서 크랙의 발생을 방지할 수 있다.
또한, 접속 패드(5)의 돌출부(14)가 원주 형상으로 형성되어 있으므로, 그 측면(14B)에 모서리가 없다. 그렇기 때문에, 땜납 볼(6)에 발생하는 응력을 돌출부(14)(원주)의 측면(14B)에서 분산하여 흡수할 수 있다.
또한, 이 실시 형태에서는 유기 보호막(20)은 틈새(21)에 있어서, 배리어층(12)의 측면(12C)을 접촉하여 덮도록 형성되어 있다고 하였으나, 배리어층(12)의 노출 부분(이 실시 형태에 있어서는, 측면(12C))과 외부의 접촉을 방지할 수 있으면, 유기 보호막(20)을 다른 구성으로 할 수 있다. 유기 보호막(20)은, 예를 들어 도 5에 나타내는 바와 같이, 유기 보호막(20)과 배리어층(12)의 측면(12C) 사이에 공간(23)이 형성되도록 형성되어도 된다.
이상, 본 발명의 실시 형태에 대하여 설명하였으나, 본 발명은 다른 형태로 실시하는 것도 가능하다.
예를 들어, 상술의 실시 형태에서는 접속 패드(5)가 동을 이용하여 형성된다고 하였으나, 땜납 습윤성을 갖는 금속이면, 동에 한정되지 않는다. 예를 들어, 접속 패드(5)는 금을 이용하여 형성되어도 된다. 그 경우에는, 예를 들어 도 6에 나타내는 바와 같이, 접속 패드(5)의 돌출부(14)와 땜납 볼(6)의 계면에, 금의 확산을 방지하기 위한 니켈로 이루어진 확산 방지층(22)을 형성하는 것이 바람직하다.
또, 예를 들어 상술의 실시 형태에서는 접속 패드(5)의 돌출부(14)가 원주 형상으로 형성된다고 하였으나, 예를 들어 도 7에 나타내는 바와 같이, 접속 패드(5) 대신에, 적층 방향에 있어서 응력 완화층(4)의 측에 배치되는 상측 돌출부(27)와, 상측 돌출부(27)의 하측에 일체적으로 형성되는 하측 돌출부(28)로 이루어진 돌출부(26)를 구비하는 금속 패드(29)를 형성해도 된다. 또, 예를 들어 도 8에 나타내는 바와 같이, 접속 패드(5)는 반타원 구 형상으로 형성되어도 된다.
또, 상술의 실시 형태에서는 반도체 칩(1)에 있어서 전극 패드(2)의 배치 형태에 대해, 전극 패드(2)는 반도체 칩(1)의 바깥 주연을 따라 평면에서 보아 직사각형 고리 형상으로 2열로 나란히 배치되어 있다고 하였으나, 반도체 칩(1)의 기능 면(1A)에 규칙적으로 배치되는 형태이면 직사각형 고리 형상에 한정되지 않고, 예를 들어 매트릭스 형상 등으로 배치되어 있어도 된다.
또한, 상술한 실시 형태에서는 WL-CSP의 반도체 장치를 예로 하였으나, 본 발명은 WL-CSP의 반도체 장치 이외에도, 실장 기판에 대해 반도체 칩의 표면을 대향시켜, 반도체 칩의 이면이 노출한 상태로 실장(베어 칩(bare chip) 실장)되는 반도체 장치에 적용할 수도 있다.
본 발명의 실시 형태에 대해 상세하게 설명하였으나, 이들은 본 발명의 기술적 내용을 분명히 하기 위해 이용된 구체적인 예에 지나지 않으며, 본 발명은 이들 구체적인 예에 한정하여 해석되어야 하는 것이 아니고, 본 발명의 정신 및 범위는 첨부한 청구의 범위에 의해서만 한정된다.
본 출원은, 2006년 12월 25일에 일본 특허청에 제출된 특원 2006－348572호에 대응하고 있고, 이들 출원의 모든 개시는 여기에 인용에 의해 포함되는 것으로 한다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 도해적인 저면도이다.
도 2는 도 1에 있어서 땜납 볼의 주변을 확대하여 나타내는 도해적인 저면도이다.
도 3은 도 1에 나타내는 A－A의 절단면으로 절단했을 때의 단면도이다.
도 4a는 도 1의 반도체 장치의 제조 방법을 공정순으로 나타내는 도해적인 단면도이다.
도 4b는 도 1의 반도체 장치의 제조 방법을 공정순으로 나타내는 도해적인 단면도로서, 도 4a의 다음의 공정을 나타내는 도면이다.
도 4c는 도 1의 반도체 장치의 제조 방법을 공정순으로 나타내는 도해적인 단면도로서, 도 4b의 다음의 공정을 나타내는 도면이다.
도 4d는 도 1의 반도체 장치의 제조 방법을 공정순으로 나타내는 도해적인 단면도로서, 도 4c의 다음의 공정을 나타내는 도면이다.
도 4e는 도 1의 반도체 장치의 제조 방법을 공정순으로 나타내는 도해적인 단면도로서, 도 4d의 다음의 공정을 나타내는 도면이다.
도 4f는 도 1의 반도체 장치의 제조 방법을 공정순으로 나타내는 도해적인 단면도로서, 도 4e의 다음의 공정을 나타내는 도면이다.
도 4g는 도 1의 반도체 장치의 제조 방법을 공정순으로 나타내는 도해적인 단면도로서, 도 4f의 다음의 공정을 나타내는 도면이다.
도 4h는 도 1의 반도체 장치의 제조 방법을 공정순으로 나타내는 도해적인 단면도로서, 도 4g의 다음의 공정을 나타내는 도면이다.
도 5는 도 1에 나타내는 반도체 장치의 변형예를 나타내는 도해적인 단면도로서, 유기 보호막을 다른 구성으로 한 도면이다.
도 6은 도 1에 나타내는 반도체 장치의 변형예를 나타내는 도해적인 단면도로서, 접속 패드를 다른 구성으로 한 도면이다.
도 7은 도 1에 나타내는 반도체 장치의 변형예를 나타내는 도해적인 단면도로서, 접속 패드의 돌출부를 다른 구성으로 한 도면이다.
도 8은 도 1에 나타내는 반도체 장치의 변형예를 나타내는 도해적인 단면도로서, 접속 패드의 돌출부를 다른 구성으로 한 도면이다.
도 9는 종래의 반도체 장치의 구성을 나타내는 도해적인 단면도로서, 반도체 장치를 실장 기판에 실장한 상태를 나타내는 도면이다.

Claims (3)

  1. 반도체 장치에 있어서,
    반도체 칩과,
    상기 반도체 칩의 표면에 형성된 전기 접속용의 내부 패드와,
    상기 반도체 칩상에 형성되고, 상기 내부 패드를 노출시키는 개구(開口)부를 갖는 응력 완화층과,
    상기 내부 패드에 있어서 상기 개구부에 노출하는 면, 상기 개구부의 내면 및 상기 응력 완화층상에 있어서 상기 개구부의 주연(周緣)부를 덮도록 형성되는 범프(bump) 하지(下地)층과,
    상기 범프 하지층상에 형성되고, 외부와의 전기 접속을 위한 땜납 단자와,
    상기 응력 완화층상에 형성되고, 상기 범프 하지층의 주위를 둘러싸며, 상기 범프 하지층의 측면을 덮는 보호층을 포함하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 응력 완화층은 폴리이미드로 이루어지고,
    상기 범프 하지층은 티탄 또는 니켈을 포함하는 금속으로 이루어지는 배리어층과, 이 배리어층상에 적층되고, 땜납 습윤성을 갖는 금속으로 이루어지는 접속 패드를 포함하는 반도체 장치.
  3. 청구항 2에 있어서,
    상기 땜납 단자는 상기 접속 패드의 측면을 덮고 있는 반도체 장치.
KR1020070136628A 2006-12-25 2007-12-24 반도체 장치 KR20080059526A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00348572 2006-12-25
JP2006348572A JP4980709B2 (ja) 2006-12-25 2006-12-25 半導体装置

Publications (1)

Publication Number Publication Date
KR20080059526A true KR20080059526A (ko) 2008-06-30

Family

ID=39541665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136628A KR20080059526A (ko) 2006-12-25 2007-12-24 반도체 장치

Country Status (5)

Country Link
US (1) US8643180B2 (ko)
JP (1) JP4980709B2 (ko)
KR (1) KR20080059526A (ko)
CN (1) CN101211877B (ko)
TW (1) TW200845341A (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446008B2 (en) * 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
TWI402955B (zh) * 2010-01-13 2013-07-21 Via Tech Inc 晶片封裝結構及封裝基板
JP5539077B2 (ja) 2010-07-09 2014-07-02 ローム株式会社 半導体装置
US8338286B2 (en) * 2010-10-05 2012-12-25 International Business Machines Corporation Dimensionally decoupled ball limiting metalurgy
US9484259B2 (en) * 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US20130087371A1 (en) * 2011-10-11 2013-04-11 Infineon Technologies Ag Electronic packaging connector and methods for its production
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9082776B2 (en) * 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
JP6155571B2 (ja) 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6015240B2 (ja) 2012-08-24 2016-10-26 Tdk株式会社 端子構造及び半導体素子
JP6326723B2 (ja) * 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
TWI544593B (zh) * 2013-09-09 2016-08-01 矽品精密工業股份有限公司 半導體裝置及其製法
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
TWI570822B (zh) * 2014-01-24 2017-02-11 矽品精密工業股份有限公司 基板結構及其製法
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
CN105006437B (zh) * 2015-07-28 2018-06-26 江阴长电先进封装有限公司 一种高密度凸块结构的制造方法
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
CN108292914B (zh) * 2015-12-11 2021-11-02 株式会社村田制作所 弹性波装置
KR102634946B1 (ko) 2016-11-14 2024-02-07 삼성전자주식회사 반도체 칩
WO2019026851A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 半導体装置
KR20220021615A (ko) 2020-08-14 2022-02-22 삼성전자주식회사 반도체 패키지

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1335422B1 (en) 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
JP3301894B2 (ja) 1995-04-10 2002-07-15 新光電気工業株式会社 半導体装置の製造方法
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JP4310647B2 (ja) * 1997-01-17 2009-08-12 セイコーエプソン株式会社 半導体装置及びその製造方法
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
TW556329B (en) * 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
US6338980B1 (en) 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
JP2002043503A (ja) * 2000-07-25 2002-02-08 Nec Kyushu Ltd 半導体装置
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
TW582105B (en) * 2003-03-05 2004-04-01 Advanced Semiconductor Eng Wafer surface processing
TWI231555B (en) * 2003-06-30 2005-04-21 Advanced Semiconductor Eng Wafer level package and fabrication process thereof
TWI228306B (en) * 2003-07-21 2005-02-21 Advanced Semiconductor Eng Method for forming a bump protective collar
JP3923944B2 (ja) * 2004-01-08 2007-06-06 沖電気工業株式会社 半導体装置
JP2005301056A (ja) * 2004-04-14 2005-10-27 Hitachi Displays Ltd 表示装置とその製造方法
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
DE102004047730B4 (de) * 2004-09-30 2017-06-22 Advanced Micro Devices, Inc. Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
JP4574393B2 (ja) * 2005-02-24 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7361990B2 (en) * 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads

Also Published As

Publication number Publication date
US8643180B2 (en) 2014-02-04
JP4980709B2 (ja) 2012-07-18
US20080150134A1 (en) 2008-06-26
CN101211877A (zh) 2008-07-02
JP2008159949A (ja) 2008-07-10
TW200845341A (en) 2008-11-16
CN101211877B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
KR20080059526A (ko) 반도체 장치
KR100432329B1 (ko) 반도체장치및그제조방법
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
KR100727519B1 (ko) 반도체장치 및 그 제조방법
KR20080049807A (ko) 반도체 장치
JP5279180B2 (ja) 半導体装置
JP5570727B2 (ja) 半導体装置
JP2007318098A (ja) 回路装置および回路装置の製造方法
JP4376388B2 (ja) 半導体装置
JP2010103300A (ja) 半導体装置及びその製造方法
KR20080059525A (ko) 반도체 장치
US7615408B2 (en) Method of manufacturing semiconductor device
KR100204163B1 (ko) 반도체장치의 제조방법
JP4361222B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5361264B2 (ja) 半導体装置
CN109192706B (zh) 一种芯片封装结构及芯片封装方法
JP4675146B2 (ja) 半導体装置
US20110204487A1 (en) Semiconductor device and electronic apparatus
JP4264823B2 (ja) 半導体装置の製造方法
CN111952198B (zh) 一种半导体封装及其制备方法
JP5006026B2 (ja) 半導体装置
JP2008159950A (ja) 半導体装置
JP5082333B2 (ja) 半導体装置及び半導体装置の製造方法
JP5065669B2 (ja) 半導体装置
CN111952197B (zh) 一种半导体装置及其封装方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid