JP6326723B2 - 端子構造及び半導体素子 - Google Patents
端子構造及び半導体素子 Download PDFInfo
- Publication number
- JP6326723B2 JP6326723B2 JP2013090419A JP2013090419A JP6326723B2 JP 6326723 B2 JP6326723 B2 JP 6326723B2 JP 2013090419 A JP2013090419 A JP 2013090419A JP 2013090419 A JP2013090419 A JP 2013090419A JP 6326723 B2 JP6326723 B2 JP 6326723B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating coating
- terminal structure
- metal layer
- coating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図2は、本実施形態に係る端子構造の好適な形成工程を模式的に示す断面図である。まず、図2(a)に示すように、公知の工法を用いて、基材10上に外部電極20、及び外部電極上に開口を有する絶縁性被覆層30をそれぞれ形成する。なお、外部電極の厚み、外部電極のピッチPe(配置間隔)及び絶縁性被覆層の厚みは特に限定されるものではないが、これらの層形成の実施容易性とバンプの狭ピッチ化とをより両立させるためには、それぞれ、1〜30μm、10〜150μm及び0.1〜50μmであることが好ましい。一方、開口の直径Lo及び隣接する開口の間隔Poは、外部電極とバンプとの電気的接続性、及び隣接するバンプ間の電気的絶縁性を向上する観点から、それぞれ3〜30μm及び5〜120μmであることが好ましい。なお、基材としては、シリコン基板、有機基板等が、外部電極としては、Cu、Cu合金、Al、Al合金等からなるものがそれぞれ好ましい態様として挙げられる。また、絶縁性被覆層は、例えば、基材表面及び外部電極表面を水分による腐食等から保護することができれば特に制限はされないが、ポリイミド、SiN等からなるものが挙げられる。
無電解ニッケルめっきには、ニッケル塩、錯化剤、還元剤等を含むめっき液を用いることができる。無電解ニッケルめっきの作業性(浴安定性及び析出速度)を良好にする観点から、還元剤として次亜リン酸を含むめっき液を用いることが好ましい。
還元型無電解スズめっきには、スズ化合物、有機錯化剤、有機イオウ化合物、酸化防止剤、及び還元剤として3価チタン化合物を含むめっき液を用いることが好ましい。これら構成成分の種類、濃度を好適に選択することで、UBM層上に安定的にスズを析出することが可能である。以下その詳細を示すが、種類、濃度、またそのメカニズムは記載したものに限定されない。
このようにして作製される端子構造は、半導体素子等に好適に適用することができる。例えば、半導体素子の場合、基材10としては、シリコン基板等の表面ないしは内部に半導体回路が形成されたものを適用することができる。また、外部電極20としては、半導体回路と電気的に接続されたものを適用することができる。なお、シリコン基板等の表面には、溝(trench)又は段差(step)が設けられていてもよい。その場合、外部電極20は、前述の溝又は段差を有する部位に形成されていてもよい。すなわち、外部電極20は、例えば溝の底面(凹部)、段差の上面(凸部)、段差の底面(凹部)等に形成されていてもよい。外部電極20は、あるいはシリコン基板等の主面に対する略垂直面に形成されていてもよい。すなわち、外部電極20は、例えばシリコン基板等の側面、溝又は段差の側面等に形成されていてもよい。このような半導体素子であれば、バンプの機械的強度が高く、隣接するバンプ間隔を狭くすることが可能であるため、半導体デバイスの微細化に対する要求に十分に対応することが可能である。
(電極及び絶縁性被覆層形成)
図2(a)に示すような、外部電極及び開口を有するSiN絶縁性被覆層が形成されたシリコン基板(5×5mm、厚み0.6mm)を準備した。なお、外部電極は銅で形成し、開口は互いに等間隔で10×10(個)となるように配置した。
次に、SiN絶縁性被覆層の開口に露出した銅外部電極表面に対し、所定の前処理(脱脂、酸洗及び活性化処理)を行った後、無電解ニッケルめっきを行い、開口を充てんしかつSiN絶縁性被覆層の一部を覆うUBM層を形成した(図2(b))。なお、無電解ニッケルめっきには公知の無電解ニッケル−リンめっき液(UBM層中リン濃度:10質量%)を用いた。また、めっき条件は、温度を85℃とし、時間は所定のニッケルめっき層厚みが得られるように調整した。
さらに、還元型無電解スズめっきを行い、上記のとおり形成されたUBM層全体を内包するようにして、UBM層及びSiN絶縁性被覆層の一部を覆うスズめっき層が形成された前駆体基板を得た(図2(c))。なお、還元型無電解スズめっき液の組成は、以下のとおりであった。また、めっき条件は、温度を60℃とし、時間は所定のスズめっき層高さが得られるように調整した。
スズ化合物(塩化第一スズ):10g/L(スズとして)
含リン有機錯化剤(水酸基含有ホスホン酸):100g/L
有機イオウ化合物(スルフィド基含有有機イオウ化合物):100ppm
酸化防止剤(亜リン酸化合物):40g/L
還元剤(三塩化チタン):5g/L(チタンとして)
このようにして得られた前駆体基板を、窒素雰囲気中(酸素濃度500ppm)にて、250℃で30秒間保持してスズめっき層を溶融し、さらにこれを急冷して凝固させることで、図2(d)に示すようなドーム状のスズバンプを有する端子構造を備えるシリコンTEG(Test Element Group)基板を得た。なお、各構成部分における厚み、ピッチ等は表1に示すとおりであった。ここで、表中、「UBM端の角形状の丸み」が「有」とは、UBM層上面の端部の角が丸みを帯びていることを示す。
無電解ニッケルめっきをする際にドライフィルムを用いてめっき領域を画定したこと以外は、実施例1と同様にして、図3(d)に示すようなドーム状のスズバンプを有する端子構造を備えるシリコンTEG基板を得た。各構成部分における厚み、ピッチ等は表1に示すとおりであった。なお、参考例2においては、ドライフィルムが形成されていた影響からUBM層上面の端部の角が概ね直角になっていたため、「UBM端の角形状の丸み」を「無」と評価した。
各構成の厚み、ピッチ等を表1のように変更したこと以外は、実施例1と同様にして図2(d)に示すようなドーム状のスズバンプを有する端子構造を備えるシリコンTEG基板を得た。
外部電極をAl−0.5質量%Cu合金で形成し、また、外部電極表面に対し所定の前処理(脱脂、酸洗及びジンケート処理)を行ったこと以外は、実施例1と同様にして図2(d)に示すような端子構造を備えるシリコンTEG基板を得た。
外部電極をAl−0.5質量%Cu合金で形成し、また、外部電極表面に対し所定の前処理(脱脂、酸洗及びジンケート処理)を行ったこと以外は、実施例4と同様にして図2(d)に示すような端子構造を備えるシリコンTEG基板を得た。
無電解ニッケルめっきの代わりに、電解ニッケルめっきを行い、さらに還元型無電解スズめっきの代わりに、電解スズめっきを行って端子構造を得た。
電解ニッケルめっきの代わりに、シード層(銅層)上に無電解ニッケルめっきを行ったこと以外は、比較例1と同様にして、図1(d)に示すような形状を有する端子構造を得た。各構成部分における厚み、ピッチ等は表2に示すとおりであった。
比較例1と同様にして、図1(d)に示すような形状を有する端子構造を得た。ただし、比較例5のみはドライフィルムを形成することができなかったため、端子構造を作製することはできなかった。そのため、後述する評価を行わなかった。各構成部分における厚み、ピッチ等は表2に示すとおりであった。
実施例及び比較例で得られた端子構造について、以下のようにしてバンプ形成性評価を行った。具体的には、10×10(個)の合計100個のバンプについて、隣接するバンプ同士が独立に形成されているか、を光学顕微鏡を用いて確認した。隣接するバンプ同士が独立して形成されておりショートしていなかったものをA評価、隣接するバンプ同士が一対でもショートしていたものをB評価とした。結果を表3及び表4に示す。なお、比較例3ではショートが確認されたため、表2で示したバンプについての計測は行わなかった。
実施例及び比較例で得られた端子構造について、以下のようにしてバンプ強度評価を行った。具体的には、二枚一対のシリコンTEG基板のバンプ(10×10(個))を、フリップチップ実装機によりFace to Faceで接合することでバンプ強度試験試料を作製した。そして、バンプ強度試験試料のシリコン基板背面にスタッドピンを接着し、引っ張り試験機でシリコン基板を引き剥がすように引っ張った際の、端子構造の破壊モード(破断位置)を評価した。バンプ内での破壊モードのみ観察されたものをA評価、不良モードとされるUBM層−バンプ界面での破壊モードが確認されたものをB評価とした。結果を表3及び表4に示す。なお、隣接するバンプ同士がショートしていた比較例3については、バンプ強度評価を行わなかった。なお、A評価である実施例の端子構造についてその断面構造を観察したところ、いずれの実施例においてもUBM層とバンプとの境界にIMC相が存在し、同境界から放射状に成長したIMC相による複数の隆起が観察された。
Claims (7)
- 基材と、
前記基材上に形成された電極と、
前記基材上及び前記電極上に形成され、前記電極の少なくとも一部を露出させる開口を有する絶縁性被覆層と、
前記開口を充てんしかつ前記絶縁性被覆層の一部を覆うアンダーバンプ金属層と、
前記アンダーバンプ金属層を覆うドーム状のバンプと、を備え、
前記バンプが還元型無電解めっきにより形成されてなり、
積層方向に沿った断面において、前記アンダーバンプ金属層が前記バンプに向けて凸形状であり、前記開口の中央における前記アンダーバンプ金属層の厚みが、前記開口の端部における前記アンダーバンプ金属層の厚み以上であり、
前記電極上の前記絶縁性被覆層の上面において、
前記絶縁性被覆層の前記開口側の端部の位置を点A、
前記アンダーバンプ金属層の端部の位置を点B、
前記電極上の前記絶縁性被覆層の上面を基準として、前記アンダーバンプ金属層の厚みが、前記点Aにおける前記アンダーバンプ金属層の厚みに対し半分となる位置を点C、としたとき、
前記点Aと前記点Bとの距離ABと、前記点Bと前記点Cとの距離BCとの比Rが下記式を満たす、
端子構造。
R=BC/AB≧0.05 - 前記バンプが主成分としてスズを含有する、請求項1記載の端子構造。
- 前記アンダーバンプ金属層が主成分としてニッケルを含有する、請求項1又は2記載の端子構造。
- 前記アンダーバンプ金属層がさらにリンを含有し、前記リンの含有量が5〜15質量%である、請求項3記載の端子構造。
- 前記バンプがチタンを含有する、請求項1〜4のいずれか一項記載の端子構造。
- 請求項1〜5のいずれか一項記載の端子構造を備える半導体素子。
- 請求項1〜5のいずれか一項記載の端子構造の製造方法であって、
基材上に電極を形成する工程と、
前記基材上及び前記電極上に、前記電極の少なくとも一部を露出させる開口を有する絶縁性被覆層を形成する工程と、
前記開口を充てんしかつ前記絶縁性被覆層の一部を覆うアンダーバンプ金属層を無電解めっきにより形成する工程と、
前記アンダーバンプ金属層を覆うドーム状のバンプを還元型無電解めっきにより形成する工程と、を備える、製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013090419A JP6326723B2 (ja) | 2012-08-24 | 2013-04-23 | 端子構造及び半導体素子 |
KR1020130087804A KR101570999B1 (ko) | 2012-08-24 | 2013-07-25 | 단자 구조 및 반도체 소자 |
US13/960,173 US9640500B2 (en) | 2012-08-24 | 2013-08-06 | Terminal structure and semiconductor device |
TW102128364A TWI518856B (zh) | 2012-08-24 | 2013-08-07 | Terminal construction and semiconductor components |
DE102013108979.8A DE102013108979B4 (de) | 2012-08-24 | 2013-08-20 | Anschlussstruktur und Halbleiterbauelement |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185043 | 2012-08-24 | ||
JP2012185043 | 2012-08-24 | ||
JP2013090419A JP6326723B2 (ja) | 2012-08-24 | 2013-04-23 | 端子構造及び半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014060379A JP2014060379A (ja) | 2014-04-03 |
JP6326723B2 true JP6326723B2 (ja) | 2018-05-23 |
Family
ID=50069716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013090419A Active JP6326723B2 (ja) | 2012-08-24 | 2013-04-23 | 端子構造及び半導体素子 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9640500B2 (ja) |
JP (1) | JP6326723B2 (ja) |
KR (1) | KR101570999B1 (ja) |
DE (1) | DE102013108979B4 (ja) |
TW (1) | TWI518856B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6713809B2 (ja) * | 2016-03-31 | 2020-06-24 | 株式会社荏原製作所 | 基板の製造方法及び基板 |
KR102666884B1 (ko) | 2016-07-15 | 2024-05-17 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
KR102617086B1 (ko) * | 2018-11-15 | 2023-12-26 | 삼성전자주식회사 | Ubm을 포함하는 웨이퍼-레벨 반도체 패키지 |
EP3770298A1 (en) * | 2019-07-24 | 2021-01-27 | ATOTECH Deutschland GmbH | Tin plating bath and a method for depositing tin or tin alloy onto a surface of a substrate |
WO2020239908A1 (en) * | 2019-05-28 | 2020-12-03 | Atotech Deutschland Gmbh | Tin plating bath and a method for depositing tin or tin alloy onto a surface of a substrate |
KR20210056751A (ko) | 2019-11-11 | 2021-05-20 | 삼성전자주식회사 | 비아를 포함하는 반도체 패키지 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4205099A (en) | 1978-04-14 | 1980-05-27 | Sprague Electric Company | Method for making terminal bumps on semiconductor wafers |
JP2633580B2 (ja) * | 1987-09-24 | 1997-07-23 | 株式会社東芝 | バンプ、バンプの形成方法および半導体素子 |
JPH05129647A (ja) | 1991-11-07 | 1993-05-25 | Seiko Instr Inc | バイポーラ型フオトトランジスタ及びその製造方法 |
JP2763020B2 (ja) | 1995-04-27 | 1998-06-11 | 日本電気株式会社 | 半導体パッケージ及び半導体装置 |
JPH09129647A (ja) | 1995-10-27 | 1997-05-16 | Toshiba Corp | 半導体素子 |
JP4564113B2 (ja) | 1998-11-30 | 2010-10-20 | 株式会社東芝 | 微粒子膜形成方法 |
JP2001085456A (ja) | 1999-09-10 | 2001-03-30 | Seiko Epson Corp | バンプ形成方法 |
US6348399B1 (en) * | 2000-07-06 | 2002-02-19 | Advanced Semiconductor Engineering, Inc. | Method of making chip scale package |
JP3682227B2 (ja) | 2000-12-27 | 2005-08-10 | 株式会社東芝 | 電極の形成方法 |
JP4656275B2 (ja) | 2001-01-15 | 2011-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2002248596A (ja) | 2001-02-27 | 2002-09-03 | Toshiba Tungaloy Co Ltd | 耐酸化性に優れる鉛レス半田ボール |
JP2002299366A (ja) | 2001-04-02 | 2002-10-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6413851B1 (en) | 2001-06-12 | 2002-07-02 | Advanced Interconnect Technology, Ltd. | Method of fabrication of barrier cap for under bump metal |
TWI239578B (en) | 2002-02-21 | 2005-09-11 | Advanced Semiconductor Eng | Manufacturing process of bump |
JP2005116632A (ja) * | 2003-10-03 | 2005-04-28 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP4327656B2 (ja) * | 2004-05-20 | 2009-09-09 | Necエレクトロニクス株式会社 | 半導体装置 |
JP4267549B2 (ja) * | 2004-09-22 | 2009-05-27 | 株式会社フジクラ | 半導体装置およびその製造方法ならびに電子機器 |
JP4822694B2 (ja) * | 2004-11-22 | 2011-11-24 | 京セラ株式会社 | 半導体素子及び半導体素子実装基板 |
TWI296843B (en) | 2006-04-19 | 2008-05-11 | Phoenix Prec Technology Corp | A method for manufacturing a coreless package substrate |
EP2023384A4 (en) | 2006-05-29 | 2013-01-02 | Nec Corp | ELECTRONIC COMPONENT, SEMICONDUCTOR ASSEMBLY, AND ELECTRONIC DEVICE |
JP4980709B2 (ja) * | 2006-12-25 | 2012-07-18 | ローム株式会社 | 半導体装置 |
TWI331797B (en) | 2007-04-18 | 2010-10-11 | Unimicron Technology Corp | Surface structure of a packaging substrate and a fabricating method thereof |
JP2010067711A (ja) | 2008-09-09 | 2010-03-25 | Panasonic Corp | 半導体装置及びその製造方法 |
US8507376B2 (en) * | 2008-10-21 | 2013-08-13 | Atotech Deutschland Gmbh | Method to form solder deposits on substrates |
US8493746B2 (en) * | 2009-02-12 | 2013-07-23 | International Business Machines Corporation | Additives for grain fragmentation in Pb-free Sn-based solder |
JP5542470B2 (ja) * | 2009-02-20 | 2014-07-09 | パナソニック株式会社 | はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法 |
JP2010251631A (ja) | 2009-04-20 | 2010-11-04 | Panasonic Corp | 基板構造及び半導体装置 |
JP2010267641A (ja) * | 2009-05-12 | 2010-11-25 | Panasonic Corp | 半導体装置 |
JP2011044496A (ja) | 2009-08-19 | 2011-03-03 | Panasonic Corp | 半導体デバイス及びそれを用いた半導体装置 |
KR20110139983A (ko) | 2010-06-24 | 2011-12-30 | 삼성전자주식회사 | 반도체 패키지 |
US8259464B2 (en) | 2010-06-24 | 2012-09-04 | Maxim Integrated Products, Inc. | Wafer level package (WLP) device having bump assemblies including a barrier metal |
WO2012049954A1 (ja) | 2010-10-12 | 2012-04-19 | 株式会社安川電機 | 電子装置及び電子部品 |
JP2012114256A (ja) * | 2010-11-25 | 2012-06-14 | Sony Corp | はんだバンプの製造方法、及び半導体装置 |
JP2013089886A (ja) * | 2011-10-21 | 2013-05-13 | Panasonic Corp | 半導体装置、半導体装置の実装構造体、半導体装置の製造方法、および半導体装置の実装構造体の製造方法 |
-
2013
- 2013-04-23 JP JP2013090419A patent/JP6326723B2/ja active Active
- 2013-07-25 KR KR1020130087804A patent/KR101570999B1/ko active IP Right Grant
- 2013-08-06 US US13/960,173 patent/US9640500B2/en active Active
- 2013-08-07 TW TW102128364A patent/TWI518856B/zh active
- 2013-08-20 DE DE102013108979.8A patent/DE102013108979B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
KR20140026249A (ko) | 2014-03-05 |
DE102013108979B4 (de) | 2020-01-23 |
DE102013108979A1 (de) | 2014-02-27 |
TWI518856B (zh) | 2016-01-21 |
TW201411797A (zh) | 2014-03-16 |
JP2014060379A (ja) | 2014-04-03 |
KR101570999B1 (ko) | 2015-11-23 |
US20140054767A1 (en) | 2014-02-27 |
US9640500B2 (en) | 2017-05-02 |
DE102013108979A9 (de) | 2016-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6326723B2 (ja) | 端子構造及び半導体素子 | |
US8970037B2 (en) | Terminal structure, and semiconductor element and module substrate comprising the same | |
JP6015240B2 (ja) | 端子構造及び半導体素子 | |
US9257402B2 (en) | Terminal structure, and semiconductor element and module substrate comprising the same | |
US9177827B2 (en) | Etchant and method for manufacturing semiconductor device using same | |
CN107507820B (zh) | 半导体器件及制造该半导体器件的方法 | |
US9241403B2 (en) | Method for producing a structure for microelectronic device assembly | |
KR20130135042A (ko) | 커넥터 자리 간격에 대한 설계 방식 및 결과의 구조물 | |
US20120164854A1 (en) | Packaging substrate and method of fabricating the same | |
CN103290440B (zh) | 金凸点形成用非氰系电解镀金浴及金凸点形成方法 | |
JP6485098B2 (ja) | 電子デバイス及びその製造方法 | |
CN101908516B (zh) | 倒装芯片锡银凸块结构及其制造方法 | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
TW201812115A (zh) | 可供電至陽極之供電體及鍍覆裝置 | |
JP2016082124A (ja) | バンプ電極、バンプ電極の製造方法 | |
JP2024500292A (ja) | 錫-銀めっき液及びそれを用いた錫-銀はんだバンプの形成方法 | |
JP2016058692A (ja) | バンプ電極、バンプ電極の製造方法、電子機器および電極基板 | |
JP2012038752A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6326723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |