CN108292914B - 弹性波装置 - Google Patents

弹性波装置 Download PDF

Info

Publication number
CN108292914B
CN108292914B CN201680065839.0A CN201680065839A CN108292914B CN 108292914 B CN108292914 B CN 108292914B CN 201680065839 A CN201680065839 A CN 201680065839A CN 108292914 B CN108292914 B CN 108292914B
Authority
CN
China
Prior art keywords
bump
wave device
elastic wave
piezoelectric substrate
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680065839.0A
Other languages
English (en)
Other versions
CN108292914A (zh
Inventor
关家大辅
平野康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN108292914A publication Critical patent/CN108292914A/zh
Application granted granted Critical
Publication of CN108292914B publication Critical patent/CN108292914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

弹性波装置(1)具备：压电基板(10)；IDT电极(11)以及电极焊盘(13)，形成在压电基板(10)的表面(10a)上；支承层(15)，在表面(10a)上形成为包围IDT电极(11)；第一覆盖层(16)以及第二覆盖层(17)，形成在支承层(15)上，与支承层(15)以及压电基板(10)一起通过中空空间(14)对IDT电极(11)进行了密封；UBM(21)，与电极焊盘(13)接合；以及凸块(20)，接合在UBM(21)上，UBM(21)的与凸块(20)的接合面形状为向凸块(20)侧凸的球面形状。

Description

弹性波装置
技术领域
本发明涉及被倒装芯片安装的弹性波装置。
背景技术
作为用于使电子器件小型化以及低矮化的安装方法，可举出倒装芯片安装。
图7是专利文献1所公开的电子器件的剖视图。该图所记载的弹性波装置500具备基板510、振动部512、焊盘513、支承层515、覆盖层516、保护层517、过孔导体521、以及外部电极520。振动部512具有形成在基板510的一个主面510a的电极511。焊盘513与电极511电连接。支承层515设置为包围振动部512的周围。覆盖层516是设置为覆盖支承层515和振动部512，在振动部512的周围形成中空空间514，且至少包含合成橡胶和树脂的片材。保护层517包含具有耐焊性的树脂。过孔导体521贯通保护层517、覆盖层516以及支承层515，并与焊盘513连接。外部电极520设置在过孔导体521的保护层517侧的端部，包含焊料凸块。根据该结构，在使用外部电极520进行安装时，能够抑制焊剂向中空空间514的内部的流入，能够提供中空空间514的液密性高的弹性波装置。
在先技术文献
专利文献
专利文献1：国际公开第2009/104438号
发明内容
发明要解决的课题
然而，在专利文献1所记载的弹性波装置中，在该弹性波装置被安装于外部安装基板等的情况下，若对该弹性波装置施加高温以及低温的循环，则该弹性波装置会重复膨胀以及收缩，会对该弹性波装置的接合部施加热冲击。因此，若对施加于该弹性波装置的热冲击的耐性低，则存在该弹性波装置的接合部会断裂这样的问题。更具体地，若重复赋予热冲击，则会在焊料凸块产生裂纹。特别是，焊料凸块的强度最弱的部分是焊料凸块(外部电极520)与过孔导体521的边界附近。
因此，本发明的目的在于，提供一种对热冲击的耐性高的倒装芯片安装型的弹性波装置。
用于解决课题的技术方案
为了达成上述目的，本发明的一个方式涉及的弹性波装置具备：压电基板；功能电极，形成在所述压电基板的表面上；电极焊盘，形成在所述压电基板的表面上；支承构件，在所述压电基板的表面上形成为包围所述功能电极；覆盖构件，形成在所述支承构件上，与所述支承构件以及所述压电基板一起通过中空空间对所述功能电极进行了密封；过孔导体，与所述电极焊盘接合；以及凸块，接合在所述过孔导体上，所述过孔导体中的与所述凸块的接合面处的形状为向所述凸块侧凸的曲面形状。
在具备具有弹性波的传播功能的压电基板兼具封装件功能的所谓的WLP(WaferLevel Package，晶片级封装)构造、且具有作为与外部安装基板等的机械连接以及电连接媒介的凸块的弹性波装置中，有可能由于热冲击而在该凸块与过孔导体的界面附近产生裂纹。相对于此，根据上述结构，因为过孔导体的接合面形状为向凸块侧凸的曲面形状，所以与该接合面形状不是向凸块侧凸的曲面形状的情况相比较，在凸块内沿着接合界面产生的龟裂的发展距离变长。即，直到达到凸块中的开路不良为止的龟裂的发展距离被延长，从而耐热冲击性提高。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的WLP型的弹性波装置。
此外，也可所述过孔导体贯通所述覆盖构件以及所述支承构件，所述凸块形成为从所述覆盖构件突出。
由此，作为与外部安装基板等的连接媒介的凸块形成在压电基板的表面侧(覆盖构件侧)。在本构造中，因为过孔导体的接合面形状为向凸块侧凸的曲面形状，所以在过孔导体以及凸块中的机械强度低的一方的凸块内沿着接合界面产生的龟裂的发展距离变长。此外，通过将过孔导体的接合面形状设为上述曲面形状，从而能够在不改变过孔导体的直径的情况下扩大过孔导体与凸块的接触面积。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的具有WLP构造的小型且低矮的弹性波装置。
此外，所述过孔导体的与所述凸块的接合面处的凸部可以比所述覆盖构件突出。
由此，过孔导体的与凸块的接合面不受覆盖构件的过孔开口的大小的限制。因而，能够扩大过孔导体与凸块的接触面积，因此能够使在凸块内沿着接合界面产生的龟裂的发展距离更长。即，能够与覆盖构件的过孔开口直径无关地根据凸块尺寸来决定上述龟裂的发展距离，因此耐热冲击性提高。
此外，也可所述过孔导体在所述压电基板内形成为贯通所述压电基板，所述凸块形成为从所述压电基板的背面突出。
由此，作为与外部安装基板等的连接媒介的凸块形成在压电基板的背面侧。根据本构造，传播弹性波的中空空间的散热性变得良好。此外，因为过孔导体的接合面形状为向凸块侧凸的曲面形状，所以在过孔导体以及凸块中的机械强度低的凸块内沿着接合界面产生的龟裂的发展距离变长。此外，通过将过孔导体的接合面形状设为上述曲面形状，从而能够在不改变过孔导体的直径的情况下扩大过孔导体与凸块的接触面积。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的具有WLP构造的小型且低矮的弹性波装置。
此外，所述过孔导体中的与所述凸块的接合面处的凸部可以比所述压电基板向下方突出。
由此，过孔导体的与凸块的接合面不受压电基板背面的过孔开口的大小的限制。因而，能够扩大过孔导体与凸块的接触面积，因此能够使在凸块内沿着接合界面产生的龟裂的发展距离更长。即，能够与压电基板背面的过孔开口直径无关地根据凸块尺寸来决定上述龟裂的发展距离，因此耐热冲击性提高。
此外，所述过孔导体可以除了与所述凸块的接合面处的凸部以外，随着从与所述电极焊盘的连接面朝向与所述凸块的接合面，在所述压电基板的面方向的截面积变大。
在例如通过使金属各向同性地生长的镀覆法来形成具有本形状的过孔导体的情况下，因为配置过孔导体的过孔的截面积为随着从电极焊盘侧朝向凸块侧而变大的锥形形状，所以过孔导体的凸部形状具有追随锥形角的曲率。因而，能够将过孔导体的与凸块的接合面形状设为向凸块侧凸的球面形状。
此外，本发明的一个方式涉及的弹性波装置具备：压电基板；功能电极，形成在所述压电基板的表面，用于将在该压电基板中传播的弹性波变换为电信号或者将电信号变换为所述弹性波；安装基板，安装有所述压电基板；电极，形成在所述压电基板的表面或所述安装基板的主面，用于从所述功能电极取出所述电信号或将电信号供给到所述功能电极；凸块，与所述电极接合；以及密封构件，将所述压电基板密封于所述安装基板，所述电极的与所述凸块的接合面形状为向所述凸块侧凸的曲面形状。
由此，弹性波装置具有用密封构件对传播弹性波的中空空间进行了密封的所谓的CSP(Chip Sized Package，芯片尺寸封装)构造。在本构造中，因为电极的接合面形状为向凸块侧凸的曲面形状，所以在凸块内沿着接合界面产生的龟裂的发展距离变长。因而，能够提供对热冲击的耐性高的具有CSP构造的弹性波装置。
发明效果
根据本发明，在凸块内沿着接合界面产生的龟裂的发展距离变长，耐热冲击性提高。因而，能够降低由热冲击造成的凸块的破损，因此能够提供对热冲击的耐性高的弹性波装置。
附图说明
图1是实施方式1涉及的弹性波装置的剖视图。
图2A是实施方式1涉及的弹性波装置的凸块附近的剖视图。
图2B是比较例涉及的弹性波装置的凸块附近的剖视图。
图3是实施方式1的变形例1涉及的弹性波装置的剖视图。
图4是实施方式1的变形例2涉及的弹性波装置的凸块附近的剖视图。
图5是实施方式2涉及的弹性波装置的剖视图。
图6是实施方式3涉及的弹性波装置的剖视图。
图7是专利文献1所公开的弹性波装置的剖视图。
具体实施方式
以下，使用附图对本发明的实施方式进行详细说明。另外，以下说明的实施方式均表示总括性或具体的例子。在以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置、连接方式、制造工序、以及制造工序的顺序等是一个例子，其主旨不在于限定本发明。关于以下的实施方式中的构成要素之中的、未在独立权利要求记载的构成要素，作为任意的构成要素进行说明。此外，附图所示的构成要素的大小或大小之比未必严谨。
(实施方式1)
[1.1弹性波装置1的结构]
图1是实施方式1涉及的弹性波装置1的剖视图。该图所示的弹性波装置1具备压电基板10、振动部12、电极焊盘13、支承层15、第一覆盖层16、第二覆盖层17、凸块下金属(以下，记为UBM)21、以及凸块20。本实施方式涉及的弹性波装置1具备具有弹性波的传播功能的压电基板10兼具封装件功能的、所谓的WLP(Wafer Level Package，晶片级封装)构造，并实现了小型化且低矮化。这样的弹性波装置1例如应用于使给定的频带的高频信号选择性地通过的声表面波(SAW：Surface Acoustic Wave)滤波器。
振动部12具有形成在压电基板10的表面10a的IDT(Interdigital Transducer，叉指换能器)电极11。IDT电极11是将在压电基板10中传播的弹性波变换为电信号或将电信号变换为该弹性波的功能电极。电极焊盘13以与IDT电极11电连接的状态形成在压电基板10的表面10a，取出被IDT电极11变换后的电信号，或者将电信号供给到IDT电极11。
压电基板10例如是由LiNbO3单晶或LiTaO3单晶构成的基板。此外，IDT电极11是将Cu、Al、Pt、它们的层叠体、或它们的合金作为主材料的梳齿状电极。
支承层15是形成为包围IDT电极11的支承构件。第一覆盖层16形成在支承层15上，第二覆盖层17形成在第一覆盖层16上。第一覆盖层16以及第二覆盖层17构成了覆盖构件。另外，覆盖构件无需由第一覆盖层16以及第二覆盖层17这两层构成，例如可以仅由第一覆盖层16构成。
根据上述结构，压电基板10、支承层15、第一覆盖层16、以及第二覆盖层17通过中空空间14对IDT电极11进行了密封。
支承层15例如由包含聚酰亚胺、环氧、苯并环丁烯(Benzocyclobutene：BCB)、聚苯并唑(Polybenzoxazole：PBO)、金属以及氧化硅中的至少一者的材料构成。
第一覆盖层16例如由包含环氧、聚氨酯、苯酚、聚酯、BCB以及PBO中的至少一者的材料构成。
第二覆盖层17例如由包含聚酰亚胺、环氧、BCB、PBO、硅、氧化硅、LiTaO3、LiNbO3中的至少一者的材料构成。
在第一覆盖层16、第二覆盖层17、以及支承层15，形成有到达形成在压电基板10的表面10a的电极焊盘13的通孔(贯通孔)18。在通孔18填充有UBM21作为过孔导体。UBM21是与电极焊盘13接合的第一电极，贯通第一覆盖层16、第二覆盖层17、以及支承层15，并形成在压电基板10的上方。而且，在UBM21上形成有露出到外部的凸块20。关于UBM21，例如可举出通过电解镀覆法填充到通孔18的Cu/Ni合金以及Ni/Au合金等。另外，在UBM21的表面也可以形成有氧化防止用的Au膜。
凸块20是形成为接合于UBM21的未与电极焊盘13接合的面、且从第二覆盖层17突出的外部连接电极。凸块20是由高导电性金属构成的球状的电极，例如，可举出由Sn/Ag/Cu构成的焊料凸块、以及将Au作为主成分的凸块等。
在此，UBM21的与凸块20的接合面的形状成为向凸块20侧凸的曲面形状。特别是，在本实施方式中，UBM21的与凸块20的接合面的形状成为向凸块20侧凸的球面形状。
另外，曲面形状包括多个平面连接而构成的多面体的表面形状。
此外，在图1中，将通孔18、UBM21、以及凸块20作为一组的电极虽然夹着中空空间14只表示了两组，但是配置有弹性波装置1的输入输出端子及GND端子的数量、以及向外部安装基板的接合强度的平衡等相应的数量的电极。而且，通过使多个电极与外部安装基板具有的连接盘电极对置，并向凸块20实施超声波施加、加热、或它们的组合，从而弹性波装置1以机械方式且以电方式倒装芯片安装于外部安装基板。
[1.2凸块接合面形状的比较]
图2A是实施方式1涉及的弹性波装置1的凸块附近的剖视图。此外，图2B是比较例涉及的弹性波装置500的凸块附近的剖视图。如图2A所示，在本实施方式涉及的弹性波装置1中，UBM21的与凸块20的接合面的形状成为向凸块20侧凸的球面形状。另一方面，如图2B所示，在比较例涉及的弹性波装置500中，UBM521的与凸块520的接合面的形状成为平面形状。
在具有上述的WLP构造、且具有作为与外部安装基板的机械连接以及电连接媒介的凸块的弹性波装置中，通过热冲击试验，在凸块与UBM之间施加应力，有可能以凸块与UBM的接合面附近为起点产生龟裂。此外，该龟裂较之于产生在上述接合面自身，选择性地产生在凸块以及UBM中的机械强度低的一方的凸块内。
在比较例涉及的弹性波装置500的情况下，因为UBM521的接合面形状为平面形状，所以如图2B所示，龟裂在凸块520内且在沿着接合界面的直线方向(图中的水平方向)上不断发展。
相对于此，在本实施方式涉及的弹性波装置1的情况下，因为UBM21的接合面形状为向凸块20侧凸的球面形状，所以在凸块20内的接合界面附近产生的龟裂的发展方向不会变成水平方向，能够抑制龟裂的产生。即使在产生了龟裂的情况下，例如，如图2A所示，龟裂的发展方向也会成为以凸块20外周的上述接合界面作为起点并朝向凸块20的中心方向或沿着上述接合面的方向。因此，与弹性波装置500相比较，能够将龟裂的发展距离确保得长。因为上述龟裂具有随着热冲击的循环数增加而不断发展的趋势，所以通过直到上述龟裂完全横穿凸块内而达到开路不良为止的龟裂的发展距离被延长，从而能够使能够维持正常状态的热冲击循环数增加，耐热冲击性提高。
此外，在比较例涉及的弹性波装置500的情况下，为了使热冲击耐性提高，可举出增大过孔导体521的直径，但是，若增大过孔导体521的直径，则凸块焊盘也会变大。因此，存在以小型且低矮为特征的倒装芯片型的设计自由度下降这样的问题。
相对于此，在本实施方式涉及的弹性波装置1的情况下，通过将UBM21的接合面形状设为上述曲面形状，从而能够在不改变形成凸块下金属的过孔的直径的情况下扩大UBM21与凸块20的接触面积。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的WLP型的弹性波装置1。
另外，在本实施方式中，UBM21的与凸块20的接合面的形状虽然成为向凸块20侧凸的球面形状，但是不限于此。UBM21的与凸块20的接合面的形状只要是向凸块20侧凸的曲面形状即可。由此，在凸块20内且在接合界面产生的龟裂的发展方向不会成为如图2B所示的水平方向，因此与弹性波装置500相比较，能够将发展距离确保得长。
[1.3变形例1涉及的弹性波装置1A]
图3是实施方式1的变形例1涉及的弹性波装置1A的剖视图。该图所示的弹性波装置1A具备压电基板10、振动部12A、电极焊盘13、支承层15、第一覆盖层16、第二覆盖层17、UBM23、以及凸块22。该图所示的弹性波装置1A与实施方式1涉及的弹性波装置1相比较，被填充UBM23的通孔18A的形状不同。以下，关于变形例1涉及的弹性波装置1A，与弹性波装置1相同的结构省略说明，以不同的结构为中心进行说明。
在第一覆盖层16、第二覆盖层17、以及支承层15，形成有到达形成在压电基板10的表面10a的电极焊盘13的通孔18A。在通孔18A填充有UBM23作为过孔导体。在UBM23上形成有露出到外部的凸块22。
在此，通孔18A的侧壁面形状成为随着从电极焊盘13朝向凸块22而不断扩张的圆锥形状(锥形形状)。即，如图3所示，作为通孔18A的侧壁面与电极焊盘13的上表面所成的角度的锥形角度θ23大于90度。与此对应地，填充到通孔18A内的UBM23除了与凸块22的接合面处的凸部以外，随着从与电极焊盘13的连接面朝向与凸块22的接合面，在压电基板10的面方向的截面积变大。
例如通过具有使金属各向同性地生长的特性的镀覆法在通孔18A内形成UBM23的情况下，在通孔的侧壁垂直的情况下，UBM的接合面成为平面。相对于此，在本变形例中，因为通孔18A的侧壁面形状为上述那样的锥形形状，所以UBM23的凸部形状具有追随锥形角度θ23的曲率。更具体地，锥形角度θ23越大，上述凸部形状的曲率越大。根据通孔18A以及UBM23的上述锥形形状，能够将UBM23的与凸块22的接合面形状设为曲率高的球面形状。因而，能够使由于热冲击等而产生的凸块22的龟裂的发展距离更长，此外，能够增大UBM23与凸块22的接合面积，因此耐热冲击性提高。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的WLP型的弹性波装置1A。
此外，因为将通孔18A以及UBM23设为随着从凸块22朝向电极焊盘13而不断变细的圆锥形状(锥形形状)，所以相对于所需的凸块的大小，能够减小电极焊盘13的面积。因而，能够将形成在多个电极焊盘13之间的振动部12A的面积(AIDT)确保得宽，因此用于配置IDT电极11等的设计的自由度提高。
[1.4变形例2涉及的弹性波装置1B]
图4是实施方式1的变形例2涉及的弹性波装置1B的凸块附近的剖视图。弹性波装置1B具备压电基板10、振动部12A、电极焊盘13、支承层15、第一覆盖层16、第二覆盖层17、UBM25、以及凸块24。本变形例涉及的弹性波装置1B与实施方式1涉及的弹性波装置1相比较，UBM25与凸块24的接合面的相对于覆盖构件的相对高度不同。以下，关于变形例2涉及的弹性波装置1B，与弹性波装置1相同的结构省略说明，以不同的结构为中心进行说明。
在通孔18填充有UBM25作为过孔导体。在UBM25上形成有露出到外部的凸块24。在此，UBM25的与凸块24的接合面处的凸部比第二覆盖层17向上方突出。如图4所示，UBM25的与凸块24的接合面处的凸部比第二覆盖层17的上表面高hT。
由此，UBM25的与凸块24的接合面不受通孔18的开口的大小的制约。因而，能够将UBM25与凸块24的接合面积扩大为上述开口以上，因此能够使在凸块24内沿着接合界面产生的龟裂的发展距离更长。即，能够与覆盖构件的过孔开口直径无关地根据所需的凸块尺寸来决定上述龟裂的发展距离，因此耐热冲击性提高。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的弹性波装置1B。
[1.5实施例]
在此，像以下那样制作变形例2涉及的弹性波装置1B和比较例涉及的弹性波装置500，并说明对耐热冲击性进行了评价的结果。
首先，对具有上述WLP构造的弹性波装置1B的制造工序进行说明。
在压电基板10的表面10a形成了包括IDT电极11以及电极焊盘13的导电图案之后，在振动部12的周围形成了支承层15。在支承层15将感光性聚酰亚胺类树脂涂敷于整个表面10a之后，通过光刻技术对振动部12的周围进行了开口(除去)。
接着，通过层压在支承层15上设置预先层叠了成为第一覆盖层16的片材和成为第二覆盖层17的片材的片状的复合材料，由此同时形成了第一覆盖层16以及第二覆盖层17。对于第一覆盖层16，使用了能够进行低温固化工艺的非感光性环氧类膜。此外，对于第二覆盖层17，使用了聚酰亚胺类树脂。
接着，通过激光加工贯通第二覆盖层17、第一覆盖层16、以及支承层15，形成了在底部露出电极焊盘13的通孔18。然后，作为填充到通孔18的过孔导体，通过Cu/Ni的电解镀覆来形成UBM25，并在UBM25的表面形成了氧化防止用的厚度为0.05～0.1μm程度的Au。
接着，在UBM25的正上方经由金属掩模印刷了Sn/Ag/Cu等焊料膏。然后，以焊料膏会熔解的260℃进行加热，由此使焊料与UBM25固接，并通过焊剂清洗剂除去焊剂，形成了球状的凸块24。此后，通过划片等切出芯片，制作了1.2mm×1.6mm×0.12mm的弹性波装置1B。支承层15的高度设为14μm，第一覆盖层16的厚度设为12.5μm，第二覆盖层17的厚度设为17.5μm。
另外，对于比较例涉及的弹性波装置500，也通过与上述的弹性波装置1B的制造工序同样的工序进行了制作。
但是，关于变形例2涉及的弹性波装置1B的制造工序，进行了如下的措施。即，在通孔18的形成工序中，通过对激光加工条件进行优化，从而将通孔18的侧壁面形状设为随着从电极焊盘13朝向凸块24而不断扩张的锥形形状(在表1中记载为高锥)。此外，在向通孔18内形成UBM25的形成工序中，通过对Cu/Ni的填充量进行优化，从而形成了UBM25，使得UBM25的与凸块24的接合面处的凸部比第二覆盖层17的上表面高hT。另外，在本实施例中，设为hT＝10μm(在表1中记载为+10)。相对于此，在比较例涉及的弹性波装置500中，形成了UBM，使得UBM的与凸块的接合面处的最上部比第二覆盖层17的上表面低10μm(hT＝-10μm)(在表1中记载为-10)。
在表1示出对通过上述制造工序制造出的弹性波装置1B以及弹性波装置500进行了热冲击试验的结果。
[表1]
Figure GDA0001656594860000111
在表1中，示出了在实施例以及比较例涉及的弹性波装置各自中作为安装基板安装了PCB基板以及LTCC基板这两种的结果。此外，关于热冲击试验的条件，将从-40℃、30分钟向125℃、30分钟的急剧的过渡及其反向过渡设为一个循环。关于OK(表1的○)以及NG(表1的×)的判定，测定热循环投入后的凸块以及UBM的电阻变化，并将±1.0Ω以内的变化设为OK。此外，试验参数分别为30个程度。
根据表1可知，在比较例涉及的弹性波装置500中，与安装基板的种类无关，已经由于465循环的热冲击而产生了NG品。相对于此，在实施例涉及的弹性波装置1B中，与安装基板的种类无关，即使赋予了800循环的热冲击，也未产生NG品。
根据以上的比较实施例，通过实施例涉及的弹性波装置1B，耐热冲击性提高。认为这是由于，能够使在凸块24内沿着接合界面产生的龟裂的发展距离更长，以及能够与覆盖构件的过孔开口直径无关地根据所需的凸块尺寸来决定上述龟裂的发展距离。即，通过本实施例可知，能够降低由热冲击等造成的凸块的破损，能够提供对热冲击的耐性高的弹性波装置1B。
(实施方式2)
[2.1弹性波装置2的结构]
本实施方式涉及的弹性波装置2与实施方式1涉及的弹性波装置同样地具有WLP构造，但却具有不是在形成了IDT电极11的压电基板10的表面侧形成凸块而是在压电基板的背面侧形成凸块的构造。
图5是实施方式2涉及的弹性波装置2的剖视图。该图所示的弹性波装置2具备压电基板10、振动部12、电极焊盘13、支承层26、覆盖层27、UBM29、以及凸块28。本实施方式涉及的弹性波装置2具备具有弹性波的传播功能的压电基板10兼具封装件功能的所谓的WLP构造，并实现了小型化且低矮化。这样的弹性波装置2例如应用于SAW滤波器。另外，在图5表示了弹性波装置2经由凸块28安装在外部安装基板5的方式。以下，关于本实施方式涉及的弹性波装置2，对于与实施方式1涉及的弹性波装置1相同的结构，标注相同的附图标记并省略说明，以不同的结构为中心进行说明。
支承层26是形成为包围IDT电极11的支承构件。覆盖层27是形成在支承层26上的覆盖构件。另外，覆盖层27也可以像实施方式1那样由多层构成。
根据上述结构，压电基板10、支承层26、以及覆盖层27通过中空空间14对IDT电极11进行了密封。
在压电基板10形成有到达电极焊盘13的通孔19。在通孔19填充有UBM29作为过孔导体。UBM29是与电极焊盘13接合的过孔导体，形成在压电基板10的内部，使得贯通压电基板10。而且，在UBM29上形成有露出到外部的凸块28。关于UBM29，例如可举出通过电解镀覆法填充到通孔19的Cu/Ni合金以及Ni/Au合金等。另外，也可以在UBM29的表面形成氧化防止用的Au膜。此外，也可以像图5那样，在通孔19的内壁以及电极焊盘13的下表面预先形成有金属膜。
凸块28是形成为接合于UBM29的未与电极焊盘13接合的面、且从压电基板10突出的外部连接电极。在此，UBM29的与凸块28的接合面的形状成为向凸块28侧凸的曲面形状。特别是，在本实施方式中，UBM29的与凸块28的接合面的形状成为向凸块28侧凸的球面形状。凸块28是由高导电性金属构成的球状的电极，例如，可举出由Sn/Ag/Cu构成的焊料凸块、以及将Au作为主成分的凸块等。
另外，在图5中，将通孔19、UBM29、以及凸块28作为一组的电极虽然夹着中空空间14只表示了两组，但是配置有弹性波装置2的输入输出端子及GND端子的数量、以及向外部安装基板5的接合强度的平衡等相应的数量的电极。而且，通过使多个电极与外部安装基板5具有的连接盘电极53对置，并向凸块28实施超声波施加、加热、或它们的组合，从而弹性波装置2以机械方式且以电方式倒装芯片安装于外部安装基板5。
根据上述结构，因为UBM29的接合面形状为向凸块28侧凸的球面形状，所以在凸块28内的接合界面附近产生的龟裂的发展方向不会成为水平方向。例如，龟裂的发展方向成为以凸块28外周的上述接合界面为起点并朝向凸块28的中心方向或沿着上述接合界面的方向。因此，与上述接合界面为平面的以往的弹性波装置相比较，能够将龟裂的发展距离确保得长。即，因为上述龟裂随着热冲击的循环数的增加而不断发展，所以通过直到上述龟裂完全横穿凸块内而达到开路不良为止的龟裂的发展距离被延长，从而耐热冲击性提高。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的WLP型的弹性波装置2。
另外，在本实施方式中，UBM29的与凸块28的接合面的形状只要是向凸块28侧凸的曲面形状即可。由此，在凸块28内且在接合界面产生的龟裂的发展方向不会成为水平方向，因此与以往的弹性波装置相比较，能够将发展距离确保得长。此外，通过将UBM29的接合面形状设为上述曲面形状，从而能够在不改变形成UBM29的通孔19的直径的情况下扩大UBM29与凸块28的接触面积。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的具有WLP构造的小型且低矮的弹性波装置。此外，在本实施方式涉及的WLP构造中，作为与外部安装基板5的连接媒介的凸块28形成在压电基板10的背面侧。根据本构造，传播弹性波的中空空间14的散热性变得良好。
此外，优选地，UBM29除了与凸块28的接合面处的凸部以外，随着从与电极焊盘13的连接面朝向与凸块28的接合面，在压电基板10的面方向的截面积变大。即，通孔19的侧壁面形状优选为随着从电极焊盘13朝向凸块28而不断扩张的圆锥形状(锥形形状)。由此，能够将UBM29的与凸块28的接合面形状设为曲率高的球面形状。因而，能够使由于热冲击等而产生的凸块28的龟裂的发展距离更长，此外，能够增大UBM29与凸块28的接合面积，因此耐热冲击性提高。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的WLP型的弹性波装置2。
此外，因为通孔19以及UBM29为上述锥形形状，所以相对于所需的凸块的大小，能够减小电极焊盘13的面积。因而，能够将形成在多个电极焊盘13之间的振动部12的面积确保得宽，因此用于配置IDT电极11等的设计的自由度提高。
另外，虽然在图5中未图示，但是与图4中的UBM25的接合面凸部和第二覆盖层17的关系同样地，在本实施方式的变形例涉及的弹性波装置中，优选UBM29的与凸块28的接合面处的凸部比压电基板10向下方突出。由此，上述接合面不受压电基板10的背面10b的过孔开口的大小的限制。因而，能够扩大上述接合面的面积，因此能够使在凸块内沿着接合界面产生的龟裂的发展距离更长。即，能够与背面10b的过孔开口直径无关地根据凸块尺寸来决定上述龟裂的发展距离，因此耐热冲击性提高。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的弹性波装置。
(实施方式3)
[3.1弹性波装置3的结构]
实施方式1以及2涉及的弹性波装置具有WLP构造，相对于此，本实施方式涉及的弹性波装置3具有CSP构造。
图6是实施方式3涉及的弹性波装置3的剖视图。该图所示的弹性波装置3具备弹性波元件4、安装基板50、密封构件32、连接盘电极31、以及凸块30。另外，在图6示出了弹性波装置3通过凸块30与外部安装基板5具有的连接盘电极53的接合而安装在外部安装基板5的方式。以下，关于本实施方式涉及的弹性波装置3，对于与实施方式1涉及的弹性波装置1相同的结构，省略说明，以不同的结构为中心进行说明。
如图6所示，在安装基板50的表面50a，倒装芯片安装有两个弹性波元件4。两个弹性波元件4例如为SAW滤波器，与实施方式1涉及的弹性波装置1同样地，在压电基板上形成有IDT电极以及电极焊盘41。更具体地，两个弹性波元件4分别经由电极焊盘41以及凸块40而与安装基板50的连接盘电极42接合。电极焊盘41是形成在压电基板的表面并取出电信号的电极。
在此，电极焊盘41的与凸块40的接合面形状也可以是向凸块40侧凸的曲面形状。由此，在凸块40内的接合界面附近产生的龟裂的发展方向不会成为水平方向。例如，龟裂的发展方向成为以凸块40外周的上述接合界面为起点并朝向凸块40的中心方向或沿着上述接合界面的方向。因此，与上述接合界面为平面的以往的弹性波装置相比较，能够将龟裂的发展距离确保得长。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的CSP型的弹性波装置3。
弹性波装置3例如应用于SAW双工器或SAW对偶滤波器(Dual Filter)等。在弹性波装置3应用于SAW双工器的情况下，一方的弹性波元件4是使给定的频带的发送信号选择性地通过的发送侧SAW滤波器，另一方的弹性波元件4是使该频带的接收信号选择性地通过的接收侧SAW滤波器。此外，在弹性波装置3应用于SAW对偶滤波器的情况下，一方的弹性波元件4是使给定的频带的接收信号选择性地通过的第一接收侧SAW滤波器，另一方的弹性波元件4是使与上述频带不同的频带的接收信号选择性地通过的第二接收侧SAW滤波器。
配置有密封构件32，使得在两个弹性波元件4被倒装芯片安装于安装基板50的状态下，与安装基板50以及两个弹性波元件4密接。在此，在包含IDT电极的区域，确保了未填充密封构件32的中空空间。关于密封构件32，例如可举出环氧树脂等树脂。环氧树脂也可以包含含有SiO2等无机填料的热固化性的环氧树脂。
在安装基板50的背面50b(主面)侧露出有用于将弹性波装置3安装到外部安装基板5的连接盘电极31。连接盘电极31是形成在安装了弹性波元件4的压电基板的安装基板50，用于从弹性波元件4的IDT电极取出电信号或者将电信号供给到弹性波元件4的IDT电极的电极。在安装基板50的内部，形成有对形成在表面50a侧的连接盘电极42与形成在背面50b侧的连接盘电极31之间进行电连接的基板过孔导体46以及内部布线图案48。
在此，连接盘电极31的与凸块30的接合面形状也可以是向凸块30侧凸的曲面形状。由此，在凸块30内的接合界面附近产生的龟裂的发展方向不会成为水平方向。例如，龟裂的发展方向成为以凸块30外周的上述接合界面为起点并朝向凸块30的中心方向或沿着球面的方向。因此，与上述接合界面为平面的以往的弹性波装置相比较，能够将龟裂的发展距离确保得长。因而，能够降低由热冲击等造成的凸块的破损，因此能够提供对热冲击的耐性高的CSP型的弹性波装置3。
另外，关于将电极焊盘41与凸块40的接合面形状、以及连接盘电极31与凸块30的接合面形状设为向凸块侧凸的球面形状的结构，可举出将形成凸块40以及30之前的电极焊盘41以及连接盘电极31的表面形状预先设为凸侧。作为该方法，可举出对电极焊盘41以及连接盘电极31的表面进行蚀刻加工，或者在形成了平坦的金属层之后仅在该金属层的表面的给定位置附加其他金属体等。
此外，在本实施方式涉及的弹性波装置3中，弹性波元件4可以不是SAW滤波器，也可以是由串联谐振器以及并联谐振器构成的使用了声边界波、BAW(Bulk Acoustic Wave，体声波)的弹性波滤波器。
进而，弹性波装置3并不限定于具备两个弹性波元件4。弹性波装置3可以仅具备一个弹性波元件4，也可以是具备弹性波元件以外的功能元件的结构。例如，弹性波装置3也可以包括高频滤波器元件以及高频放大元件等。作为高频滤波器元件，除了弹性滤波器以外，还包括由电感元件以及电容器元件构成的LC滤波器等。此外，作为高频放大元件，可例示低噪声放大器元件(LNA：Low Noise Amplifier)以及功率放大器元件(PA：Power Amplifier)等。
(其他实施方式等)
以上，举出实施方式以及变形例对本发明的实施方式涉及的弹性波装置进行了说明，但是本发明的弹性波装置并不限定于上述实施方式以及变形例。将上述实施方式以及变形例中的任意的构成要素进行组合而实现的其他实施方式、在不脱离本发明的主旨的范围内对上述实施方式以及变形例实施本领域技术人员想到的各种变形而得到的变形例、内置了本公开的弹性波装置的各种设备，也包含于本发明。
另外，实施方式1以及2涉及的弹性波装置不仅能够应用于SAW滤波器，还能够应用于由串联谐振器以及并联谐振器构成的使用了声边界波、BAW的弹性波滤波器。
产业上的可利用性
本发明能够作为对热冲击的耐性高的小型且低矮的弹性波装置而广泛地利用于便携式电话机等通信设备。
附图标记说明
1、1A、1B、2、3、500：弹性波装置；
4：弹性波元件；
5：外部安装基板；
10：压电基板；
10a、50a：表面；
10b、50b：背面；
11、511：IDT电极；
12、12A、512：振动部；
13、41：电极焊盘；
14、514：中空空间；
15、26、515：支承层；
16：第一覆盖层；
17：第二覆盖层；
18、18A、19、518：通孔；
20、22、24、28、30、40、520：凸块；
21、23、25、29：UBM(凸块下金属)；
27、516：覆盖层；
31、42、53：连接盘电极；
32：密封构件；
46：基板过孔导体；
48：内部布线图案；
50：安装基板；
510：基板；
510a、510b：主面；
511：电极；
513：焊盘；
517：保护层；
520：外部电极；
521：过孔导体。

Claims (10)

1.一种弹性波装置，具备：
压电基板；
功能电极，形成在所述压电基板的表面上；
电极焊盘，形成在所述压电基板的表面上；
支承构件，在所述压电基板的表面上形成为包围所述功能电极；
覆盖构件，形成在所述支承构件上，与所述支承构件以及所述压电基板一起通过中空空间对所述功能电极进行了密封；
过孔导体，与所述电极焊盘接合；以及
凸块，接合在所述过孔导体上，
所述过孔导体中的与所述凸块的接合面处的形状为向所述凸块侧凸的曲面形状，
所述过孔导体的材料与所述凸块的材料不同，
所述过孔导体与所述覆盖构件的内侧面接触，
所述过孔导体和所述凸块的接合面的端部与所述内侧面接触。
2.根据权利要求1所述的弹性波装置，其中，
所述过孔导体贯通所述覆盖构件以及所述支承构件，
所述凸块形成为从所述覆盖构件突出。
3.根据权利要求1所述的弹性波装置，其中，
所述过孔导体的与所述凸块的接合面处的凸部比所述覆盖构件突出。
4.根据权利要求2所述的弹性波装置，其中，
所述过孔导体的与所述凸块的接合面处的凸部比所述覆盖构件突出。
5.根据权利要求1所述的弹性波装置，其中，
所述过孔导体在所述压电基板内形成为贯通所述压电基板，
所述凸块形成为从所述压电基板的背面突出。
6.根据权利要求5所述的弹性波装置，其中，
所述过孔导体中的与所述凸块的接合面处的凸部比所述压电基板向下方突出。
7.根据权利要求2～6中的任一项所述的弹性波装置，其中，
所述过孔导体除了与所述凸块的接合面处的凸部以外，随着从与所述电极焊盘的连接面朝向与所述凸块的接合面，在所述压电基板的面方向的截面积变大。
8.一种弹性波装置，具备：
压电基板，具有对置的第1主面和第2主面；
功能电极，形成在所述第1主面上；
电极焊盘，形成在所述第1主面上；
通孔，从所述第1主面向所述第2主面贯通所述压电基板；
过孔导体，在所述通孔内，将一方接合于所述电极焊盘并将另一方接合于凸块；以及
凸块，接合在所述过孔导体上，
所述过孔导体中的与所述凸块的接合面处的形状为向所述凸块侧凸的曲面形状，
所述过孔导体的材料与所述凸块的材料不同，
所述过孔导体和所述凸块的接合面的端部处于所述通孔的内壁面上。
9.根据权利要求8所述的弹性波装置，其中，
所述凸块形成为从所述第2主面突出。
10.根据权利要求8或9所述的弹性波装置，其中，
所述过孔导体的与所述凸块的接合面处的凸部比所述第2主面突出。
CN201680065839.0A 2015-12-11 2016-10-18 弹性波装置 Active CN108292914B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015242596 2015-12-11
JP2015-242596 2015-12-11
PCT/JP2016/080816 WO2017098809A1 (ja) 2015-12-11 2016-10-18 弾性波装置

Publications (2)

Publication Number Publication Date
CN108292914A CN108292914A (zh) 2018-07-17
CN108292914B true CN108292914B (zh) 2021-11-02

Family

ID=59013024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680065839.0A Active CN108292914B (zh) 2015-12-11 2016-10-18 弹性波装置

Country Status (4)

Country Link
US (1) US11444596B2 (zh)
JP (1) JP6743830B2 (zh)
CN (1) CN108292914B (zh)
WO (1) WO2017098809A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078234A1 (ja) * 2017-10-19 2019-04-25 株式会社村田製作所 弾性波装置
US11824512B2 (en) * 2018-03-13 2023-11-21 Daishinku Corporation Piezoelectric resonator device
JP7057690B2 (ja) * 2018-03-19 2022-04-20 株式会社村田製作所 弾性波装置
CN111786654B (zh) * 2019-04-04 2023-01-06 中芯集成电路（宁波）有限公司上海分公司 体声波谐振器及其制造方法和滤波器、射频通信系统
DE112020001765T5 (de) * 2019-04-05 2021-12-23 Resonant Inc. Packung eines transversal angeregten akustischen Filmvolumenresonators und Verfahren
CN111312667B (zh) * 2019-09-20 2023-04-18 天津大学 带导电通孔偏移结构的半导体器件、供电结构和电子设备
CN111769812B (zh) * 2020-05-26 2024-05-28 甬矽电子(宁波)股份有限公司 声表面波滤波芯片封装结构及封装方法
WO2022080462A1 (ja) * 2020-10-14 2022-04-21 株式会社村田製作所 弾性波装置及び弾性波装置の製造方法
WO2023190700A1 (ja) * 2022-03-31 2023-10-05 株式会社村田製作所 弾性波装置
CN114884483B (zh) * 2022-05-09 2024-01-30 上海芯波电子科技有限公司 一种saw和baw的混合层叠滤波器芯片及其制造工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294483A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
CN1943111A (zh) * 2005-03-03 2007-04-04 松下电器产业株式会社 弹性表面波装置
JP2009141036A (ja) * 2007-12-05 2009-06-25 Hitachi Media Electoronics Co Ltd パッケージ構造体
CN101573868A (zh) * 2006-12-28 2009-11-04 京瓷株式会社 弹性表面波装置及其制造方法
JP2010129914A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011029314A (ja) * 2009-07-23 2011-02-10 Citizen Watch Co Ltd 半導体装置の製造方法
JP2012119928A (ja) * 2010-11-30 2012-06-21 Kyocera Corp 弾性波装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
CN100541767C (zh) * 2005-01-28 2009-09-16 松下电器产业株式会社 电子元件封装的制造方法以及电子元件封装
WO2006106831A1 (ja) * 2005-04-01 2006-10-12 Matsushita Electric Industrial Co., Ltd. 弾性表面波デバイスおよびその製造方法
JP2007134635A (ja) * 2005-11-14 2007-05-31 Sony Corp 半導体装置及びその製造方法
JP2007258438A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置及びその製造方法
JP4961885B2 (ja) 2006-08-03 2012-06-27 Ｔｄｋ株式会社 積層電子部品
JP2008159948A (ja) 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
WO2009057699A1 (ja) * 2007-10-30 2009-05-07 Kyocera Corporation 弾性波装置
EP2246979A4 (en) 2008-02-18 2014-03-05 Murata Manufacturing Co ELASTIC WAVE DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN101965683B (zh) 2008-03-19 2014-01-29 株式会社村田制作所 表面声波装置
JP4567775B2 (ja) * 2008-08-26 2010-10-20 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
US8581420B2 (en) * 2010-10-18 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump metallization (UBM) structure and method of forming the same
JP2013118370A (ja) 2011-12-05 2013-06-13 Samsung Electro-Mechanics Co Ltd ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
CN104798302B (zh) * 2012-12-05 2017-07-07 株式会社村田制作所 弹性波装置的制造方法以及弹性波装置
JP2015050615A (ja) * 2013-08-31 2015-03-16 京セラ株式会社 弾性波素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294483A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
CN1943111A (zh) * 2005-03-03 2007-04-04 松下电器产业株式会社 弹性表面波装置
CN101573868A (zh) * 2006-12-28 2009-11-04 京瓷株式会社 弹性表面波装置及其制造方法
JP2009141036A (ja) * 2007-12-05 2009-06-25 Hitachi Media Electoronics Co Ltd パッケージ構造体
JP2010129914A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011029314A (ja) * 2009-07-23 2011-02-10 Citizen Watch Co Ltd 半導体装置の製造方法
JP2012119928A (ja) * 2010-11-30 2012-06-21 Kyocera Corp 弾性波装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A new LSI bonding technology "micron bump bonding technology";K. Hatada 等;《Proceedings., 39th Electronic Components Conference》;20020806;第45-49页 *

Also Published As

Publication number Publication date
CN108292914A (zh) 2018-07-17
WO2017098809A1 (ja) 2017-06-15
US11444596B2 (en) 2022-09-13
JP6743830B2 (ja) 2020-08-19
US20180241370A1 (en) 2018-08-23
JPWO2017098809A1 (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
CN108292914B (zh) 弹性波装置
JP5077714B2 (ja) 弾性波装置及びその製造方法
JP6823711B2 (ja) 弾性波装置、分波器および通信装置
JP6242597B2 (ja) 弾性波デバイス及びその製造方法
US8436514B2 (en) Acoustic wave device comprising an inter-digital transducer electrode
US8749114B2 (en) Acoustic wave device
JP6472945B2 (ja) 弾性波デバイス
US9680445B2 (en) Packaged device including cavity package with elastic layer within molding compound
JP5206377B2 (ja) 電子部品モジュール
US9035535B2 (en) Acoustic wave device and multilayered substrate
JP2001102905A (ja) 弾性表面波装置
JP2009213174A (ja) 弾性表面波装置、および実装構造体
JP2004180177A (ja) 弾性表面波装置
CN116250178A (zh) 弹性波装置
JP2004129193A (ja) 弾性表面波装置
JP4234088B2 (ja) 電子部品及びその製造方法
JP2004207674A (ja) 電子部品装置の製造方法
JP7344290B2 (ja) 弾性波装置及び弾性波装置の製造方法
US11973486B2 (en) Electronic component and method for manufacturing the same
JP2019036784A (ja) 電子部品およびその製造方法
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP2016181759A (ja) 電子デバイス
CN116803002A (zh) 芯片封装结构及芯片封装方法、电子设备
JP2002324864A (ja) 電子部品装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant