CN111312667B - 带导电通孔偏移结构的半导体器件、供电结构和电子设备 - Google Patents

带导电通孔偏移结构的半导体器件、供电结构和电子设备 Download PDF

Info

Publication number
CN111312667B
CN111312667B CN201910890692.4A CN201910890692A CN111312667B CN 111312667 B CN111312667 B CN 111312667B CN 201910890692 A CN201910890692 A CN 201910890692A CN 111312667 B CN111312667 B CN 111312667B
Authority
CN
China
Prior art keywords
protrusion
substrate
semiconductor device
conductive
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910890692.4A
Other languages
English (en)
Other versions
CN111312667A (zh
Inventor
杨清瑞
庞慰
张孟伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
ROFS Microsystem Tianjin Co Ltd
Original Assignee
Tianjin University
ROFS Microsystem Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University, ROFS Microsystem Tianjin Co Ltd filed Critical Tianjin University
Priority to CN201910890692.4A priority Critical patent/CN111312667B/zh
Priority to PCT/CN2020/086560 priority patent/WO2021051811A1/zh
Priority to EP20864907.9A priority patent/EP4044432A4/en
Publication of CN111312667A publication Critical patent/CN111312667A/zh
Application granted granted Critical
Publication of CN111312667B publication Critical patent/CN111312667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/564—Monolithic crystal filters implemented with thin-film techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/566—Electric coupling means therefor
    • H03H9/568—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体器件，包括第一和第二基底，其间形成容纳空间；半导体元件，在容纳空间内设置于第二基底上，其中，半导体元件具有用于电连接的引脚；设置于第一与第二基底之间的环形支撑突起，支撑突起与第一基底和第二基底一起限定容纳空间；设置于支撑突起内侧而处于容纳空间内的至少一个第二突起；导体层，设置于第二突起表面，包括第一连接部和通孔连接部，第一连接部设置于第二突起的端面处而与引脚电连接，通孔连接部沿第二基底一侧延伸；和设置于第二基底的导电通孔，与通孔连接部电连接，在俯视图中，导电通孔位于第二突起的内侧或与第二突起间隔开，或导电通孔与第二突起的端面不重合。本发明还涉及具有该半导体器件的电子设备。

Description

带导电通孔偏移结构的半导体器件、供电结构和电子设备
技术领域
本发明的实施例涉及半导体领域，尤其涉及一种半导体器件，一种半导体器件的供电结构，一种具有该半导体器件或供电结构的电子设备。
背景技术
图9A是基于体声波谐振器的滤波器的抽象电路图。该谐振器包含5个串联谐振器Rs1-5和4个并联谐振器Rp1-4.此外该滤波器还包含一个输入端Input、输出端Output、4个接地端GND。
图9B是图9A所示滤波器的传统封装结构俯视图。若沿图9B中直线MM’将俯视结构剖开并截取直线NN’以上的部分，则可以得到图9C所示的剖视图。
图9B-9C中所示结构所包含结构细节如下：
10：第一基底，该基底主要用于承载声学器件和封装键合层，其材质可选单晶硅，砷化镓，石英，蓝宝石等等。
20：第二基底，其作用为承载键合层、焊盘和焊球在其内部还可形成通孔结构。
21：第一突起，该突起为键合层提供附着表面，且借助该突起可在由基底 10和20形成的封装结构中形成空腔，第一突起为环形突起。
22：第二突起，该突起为导体金属提供附着面，此外该突起中还包含一部分用于包含导体金属的通孔。
23：通孔(Via)，该通孔用于填充导体金属。
30：声学镜，在此实例中为空气腔，此外声学镜具体还可采用布拉格反射层或其他等效声波反射结构。
40/41：下电极(底电极)，材质可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金。
50：压电层薄膜，材质可选氮化铝，氧化锌，PZT等，或上述材料的稀土元素掺杂材料。
60：上电极(顶电极)，材质同下电极40/41。
70/72：导体层金属：材料主要为金等。
71/73：键合层金属：材料主要为金等。
80：位于通孔中的导体金属，材料主要为铜，用于连通焊盘和导体层70/72。
81：焊盘，用于承载焊球。
90：焊球材料主要为锡或铟。
此外图9D还展示了基底20(包含位于其上的第一突起21和第二突起22) 的立体视图。
由于传统结构的第二突起中具有通孔，使得该突起的尺寸无法进一步缩小。这不利于封装结构的尺寸在横向上缩小。
发明内容
本发明提出将位于第二基底之中的通孔向内侧偏移并可同时缩小第二突起的尺寸，从而使封装结构的尺寸可在横向上缩小。
根据本发明的实施例的一个方面，提出了一种半导体器件，包括：
彼此相对的第一基底和第二基底，第一基底与第二基底之间形成容纳空间；
半导体元件，在所述容纳空间内设置于所述第一基底上，其中，半导体元件具有用于电连接的引脚；
设置于第一基底与第二基底之间的环形支撑突起，所述环形支撑突起与第一基底的第一侧和第二基底的第一侧一起限定所述容纳空间；
设置于所述环形支撑突起内侧而处于所述容纳空间内的至少一个第二突起；
导体层，设置于所述第二突起表面，所述导体层包括彼此电连接的第一连接部和通孔连接部，所述第一连接部设置于所述第二突起的端面处而与所述引脚电连接，所述通孔连接部沿第二基底的第一侧延伸；和
设置于所述第二基底的导电通孔，所述导电通孔内设置有导电材料且与所述通孔连接部电连接，
其中：
在半导体器件的俯视图中，所述导电通孔位于对应的第二突起的内侧或与对应的第二突起间隔开，或者所述导电通孔与对应的第二突起的端面不重合。
可选的，所述半导体器件还包括键合层，所述键合层设置于所述环形支撑突起的表面，且所述键合层与所述导体层彼此电学隔离。
可选的，所述第二突起包括离散的多个第二突起，至少一个第二突起与所述环形支撑突起形成为一体。
可选的，至少一个与所述第二突起对应的引脚具有L形接触面，所述L形接触面的最小边长不大于50μm且所有边长不小于5μm。
可选的，至少一个与所述第二突起对应的引脚具有矩形接触面，所述矩形接触面的最小边长不大于50μm且所有边长不小于5μm。可选的，至少一个所述第二突起包括彼此间隔开的多个子突起。
可选的，所述半导体器件在第二基底的第二侧具有彼此电连接的焊球与焊盘，所述焊盘与导电通孔电连接。
可选的，所述导电通孔贯穿所述第二基底的整个厚度。
可选的，所述导电通孔的两端或两端之一所在的一侧设置有防护层。
可选的，所述第二基底的第二侧设置有与所述导电通孔对应的凹部，所述凹部具有水平底部以及倾斜侧壁，所述导电通孔的上端位于所述水平底部，所述导电通孔内的导电材料与所述焊盘的形成于凹部的水平底部和倾斜侧壁的导电材料层相接。
可选的，所述倾斜侧壁设置有台阶部。
可选的，所述导电通孔的下端所在的一侧设置有防护层。
可选的，所述焊球位于所述凹部内。
可选的，所述凹部的深度大于所述基底的厚度的二分之一。
可选的，所述半导体器件为滤波器，所述半导体元件包括至少一个体声波谐振器，体声波谐振器具有底电极、压电层和顶电极，所述体声波谐振器的相应电极与所述引脚电连接。
根据本发明的实施例的再一方面，提出了一种半导体器件的供电结构，包括：
设置在对置的第一基底与第二基底之间的突起，所述突起自第二基底朝向第一基底突出；和
设置于所述突起表面的导体层，
其中：
所述导体层的位于所述突起的端面的部分与引脚电连接，所述引脚适于向半导体元件供电；
所述导体层具有沿所述第二基底向内侧延伸的延伸部，第二基底设置有导电通孔，所述导电通孔与所述导体层的延伸部电连接；且
在半导体器件的俯视图中，所述导电通孔位于突起的内侧或与突起间隔开，或者所述导电通孔与所述突起的端面不重合。
可选的，所述突起为第二突起；所述供电结构还包括作为第一突起的环形封装突起，所述第一突起设置于第一基底与第二基底之间，用于在第一基底与第二基底之间形成容纳空间，所述第二突起位于第一突起的内侧。
可选的，所述第二突起为离散分布的多个突起，且至少一个第二突起与所述第一突起形成为一体。
根据本发明的实施例，还提出了一种电子设备，包括上述的半导体器件或者供电结构。
本发明的实施例还涉及一种半导体器件的制造方法，包括步骤：
提供彼此相对的第一基底和第二基底，第一基底与第二基底之间设置有环形支撑突起，所述环形支撑突起与第一基底的第一侧和第二基底的第一侧一起限定容纳空间；
提供半导体元件，所述半导体元件在所述容纳空间内设置于所述第一基底上，其中，半导体元件具有用于电连接的引脚；
提供设置于所述环形支撑突起内侧而处于所述容纳空间内的至少一个第二突起；
提供导体层，所述导体层设置于所述第二突起表面，所述导体层包括彼此电连接的第一连接部和通孔连接部，所述第一连接部设置于所述第二突起的端面处而与所述引脚电连接，所述通孔连接部沿第二基底的第一侧延伸；和
在所述第二基底中形成导电通孔，所述导电通孔内设置有导电材料且与所述通孔连接部电连接，
其中：
在半导体器件的俯视图中，所述导电通孔位于对应的第二突起的内侧或与对应的第二突起间隔开，或者所述导电通孔与对应的第二突起的端面不重合。
可选的，在所述第二基底中形成导电通孔的步骤包括：
在第二基底的第一侧加工出盲孔，所述盲孔的深度不小于第二基底的厚度的二分之一；
在所述盲孔内填充导电材料；
在第二基底的与第一侧相对的第二侧加工出凹部，所述凹部的深度不小于第二基底的厚度的二分之一；
在所述凹部中设置导电材料层，所述导电材料层与盲孔内的导电材料电连接。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：
图1为根据本发明的一个示例性实施例的具有偏移导电通孔的封装结构的示意性局部剖视图；
图2为根据本发明的一个示例性实施例的具有偏移导电通孔的封装结构的示意性局部剖视图，其中对应的第二突起与环形支撑突起形成为一体；
图3A为根据本发明的一个示例性实施例的具有偏移导电通孔的封装结构的示意性局部剖视图，其中对应的第二突起与环形支撑突起在径向方向上彼此间隔开；
图3B为根据本发明的一个示例性实施例的具有偏移导电通孔的封装结构的示意性局部剖视图，其中对应的第二突起与环形支撑突起在径向方向上彼此间隔开，且导电通孔的上下两端设置有防护层；
图4为根据本发明的一个示例性实施例的具有偏移导电通孔的封装结构的示意性局部剖视图，其中对应的第二突起与环形支撑突起在径向方向上彼此间隔开，且导电通孔的下端设置有防护层，导电通孔的上端设置有凹部；
图5A-图5F示意性示出了在基底上形成上部具有凹部的导电通孔的工艺步骤，其中：图5A示意性示出了封装晶圆的磨片前厚度、磨片目标厚度和半目标厚度；图5B示出了在基底的空腔侧加工出盲孔的步骤；图5C示出了在盲孔内填充金属的步骤；图5D示出了对基底的空腔侧对侧进行磨片加工以达到目标厚度的步骤；图5E示出了在基底的空腔侧的对侧加工出空腔的步骤；图5F示出了在空腔内沉积金属层的步骤；
图6为导电通孔上部的凹部具有阶梯的漏斗形结构的示意图；
图7为根据本发明的一个示例性实施例的导电通孔的两个截面图；
图8A为根据本发明的一个示例性实施例的第二突起的形状的示意图；
图8B为根据本发明的另一个示例性实施例的第二突起的形状的示意图；以及
图8C为根据本发明的再一个实施例的第二突起的形状的示意图；
图9A为现有技术中的基于体声波谐振器的滤波器的抽象电路图；
图9B为图9A所示的滤波器的传统封装结构的俯视图；
图9C是沿图9B中的直线MM'将俯视结构剖开并截取直线NN'以上的部分所得的剖视图；
图9D为第二基底的立体示意图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。
图1为根据本发明的一个示例性实施例A100的具有偏移导电通孔的封装结构的示意性局部剖视图。
如图1所示，各部分细节如下：
10：第一基底，该基底主要用于承载声学器件和封装键合层，其材质可选单晶硅，砷化镓，石英，蓝宝石等等。第一基底的厚度可以在10um-1000um。
20：第二基底，其作用为承载键合层、焊盘和焊球在其内部还可形成通孔结构。第二基底的厚度可以在10um-1000um。
21：第一突起，该突起为键合层提供附着表面，且借助该突起可在由基底 10和20形成的封装结构中形成空腔，第一突起为环形突起，第一突起的高度可以在3μm-50μm的范围内。
22：第二突起，该突起为导体金属提供附着面，此外该突起中还包含一部分用于包含导体金属的通孔。
23：通孔(Via)，该通孔用于填充导体金属。
30：声学镜，在此实例中为空气腔，此外声学镜具体还可采用布拉格反射层或其他等效声波反射结构。
40/41：下电极(底电极)，材质可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金。
50：压电层薄膜，材质可选氮化铝，氧化锌，PZT等，或上述材料的稀土元素掺杂材料。
60：上电极(顶电极)，材质同下电极40/41。
70/72：导体层金属：材料主要为金等。在本发明中，导体层金属可以是单层金属，也可以是多层金属的复合结构。
71/73：键合层金属：材料主要为金等，其厚度可以为0.5μm-2μm。
80：位于通孔中的导体金属，材料主要为铜，用于连通焊盘和导体层70/72。
81：焊盘，用于承载焊球。
90：焊球材料主要为锡或铟。
明显的，在图1中，导电通孔23并没有设置在第二突起22内，而是设置在与其间隔开的位置。如此，导电通孔23、焊盘81及焊球90向谐振器侧发生平移，同时导体层72同样沿基底20下表面向谐振器方向延伸。由于此时第二突起22中不再具有通孔，第二突起22的横向尺寸可以发生显著缩减，使第一突起21可向内平移，从而使封装结构的横向尺寸较传统结构变得更小。
相应的，基于图1的结构，在该封装结构的俯视图中，导电通孔23位于对应的第二突起22的内侧或与对应的第二突起22间隔开，或者导电通孔23与对应的引脚(例如图5中的引脚C3)不重合。
图2为根据本发明的另一个示例性实施例A200的具有偏移导电通孔的封装结构的示意性局部剖视图。在图2中，第一突起21可向内侧进一步移动，并和第二突起22融合而为一体而为突起24，同时确保导体层72和键合层73之间具有一定的间隔(电学隔离)，从而形成图2中所示的结构。图2中的结构较图1 中的结构可进一步缩减封装结构的横向尺寸。很明显，在图2中，在突起24的端面的左侧设置键合层73，而在突起24的端面的右侧设置导体层72，键合层 73与导体层72电学隔离。图3A、3B的实施例中，导电通孔23的上端和/或下端设置有防护层或保护层。其中防护层82/83为防止水汽等进入通孔23的保护层，除了图示位置外，防护层82还可位于焊盘81上方，防护层83还可位于导体层72的下方，保护层可使用金属(铬，金，钛等，在需要导电的情况下)或非金属(二氧化硅，碳化硅，氧化铝，氮化铝等介质材料，在不需要导电的情况下)。
在图4所示的实施例中，所述导电通孔的下端所在的一侧设置有防护层。
在图4所示的实施例中，导电通孔的上端的凹部中可以设置焊球91或者将焊球90移动到图示中的焊球91的位置，其同样可以起到防护层的作用。
保护层或防护层可以增强导电通孔的密封性。
在本发明的实施例中，防护层的敷设范围可以与导体层相同，也可以不同，并不限于本发明的实施例中所示的局部范围。
在传统结构中，如图9C所示，由于导电通孔23位于键合界面的一端被导体层和位于导体层下方的下电极及第一基底所封堵，基本不存在导电通孔23内填充金属80泄漏的问题。而在图1所示的实施例A100和图2所示的实施例A200 所示的结构中，由于导电通孔23位于第二基底20下表面的开口下方仅存在一层导体金属或导体层72，导体层72对填充金属80的封堵较为薄弱，因此存在泄漏的可能性。此外，在图1、2、3A及3B所示的实施例中，由于通孔23贯穿整个基底20，因此其长度较长，这使得在向其中填充金属80时往往会产生填充缺陷，从而使导体阻抗变大甚至断路，从而严重影响滤波器或其他电子器件的性能和良品率。
为解决此问题，本发明在进一步的实施例中，在图1和图2所示实施例A100 或A200的基础上采用漏斗形通孔结构。如图4所示。在图4中，该漏斗形通孔结构通过形成区域25中的水平底部和倾斜侧壁来增大填充金属80和第二基底20的接触面积来增加填充金属附着的稳固性。
此外，图4中的实施例中采取的通孔结构还可有一些变化，如图6所示可在漏斗结构的侧壁增加一些阶梯结构，以进一步增加金属层或导体层与第二基底20的接触面积。
下面参照图5A-5E示例性描述图4中的带凹部的通孔结构的制造步骤，其中：
图5A示意性示出了封装晶圆的磨片前厚度H0、磨片目标厚度H1和半目标厚度H1/2。
图5B示出了在基底的空腔侧加工出盲孔的步骤。在基底20的空腔侧通过深硅刻蚀(DSI)或其它工艺加工盲孔23，盲孔深度不小于H1/2。
图5C示出了在盲孔内填充金属的步骤。在图5C中，在盲孔23中通过溅射和电镀等工艺填充金属80(通常填充缺陷F0会在23的盲端生成)。
图5D示出了对基底的空腔侧对侧进行磨片加工以使得基底达到目标厚度H1 的步骤。
图5E示出了在基底的空腔侧的对侧加工出空腔的步骤。具体的，对基底20 的空腔侧的对侧进行刻蚀，形成深度大于H1/2的梯形孔，并且在这一过程中，金属填充缺陷F0(包含其下方的一小段填充金属80)也被移除，同时盲孔23 也变为通孔，且其中剩余金属无缺陷。
图5F示出了在空腔内沉积金属层的步骤。在梯形孔以及基底20空腔侧对侧表面沉积另一金属层81，由于梯形孔具有倾斜侧壁，并且梯形孔底部直径较 23的开口更大，因此一方面可确保金属层81与通孔23接触良好，另一方面可使81在梯形孔内表面均匀沉积。
在本发明的示例性实施例中，H1的取值范围为20-300μm，突起21和22 的高度范围为3-50μm，键合层71/73及导体层70/72的厚度范围为0.5-2μm。
图7为根据本发明的一个示例性实施例的导电通孔的两个截面图。如图所示，通孔23的俯视形状可为矩形或圆形或其它形状(如带倒角或圆角的矩形或多边形)。通孔的尺寸过大或过小都会对其中金属填充的完整性造成不利影响，因此需对其尺寸进行限定。其中矩形最短边长w2或圆形直径d的取值范围为 1-10μm，优选范围1-3μm；矩形(或多边形)最长边长w1不大于50μm。
对于尺寸缩小后的第二突起22，其形状可以相应的变化，其位置选择也相较于传统方案具有更多的选择自由度。图8A-8C示例性给出了这些变化。
图8A为根据本发明的一个示例性实施例的第二突起的形状的示意图，在图 8A中，其为棱柱且与引脚C2的引脚接触面D2为矩形。图8B为根据本发明的另一个示例性实施例的第二突起的形状的示意图，在图8B中，第二突起为L形棱柱且与引脚C3的引脚接触面D3为L形。图8A和8B中的引脚接触面的最小边长Lmin不大于50μm，所有接触面的边长不小于5μm。
图8C为根据本发明的再一个实施例的第二突起的形状的示意图。如图8C 所示，第二突起22可以为彼此间隔开的多个子突起。在图8C中，第二突起22 由三个彼此间隔开的立柱形成。如此，在加工过程中，导体层不仅可以沉积在棱柱结构的表面，还可以沉积在棱柱结构相邻的面之间(间隙中)，从而可以通过增加导体层的面积减小导体阻抗。
在本发明中，虽然以具有体声波谐振器的滤波器为例说明半导体器件，但是，如本领域技术人员能够理解的，本发明的半导体器件不限于滤波器。只要是采用了如权利要求1限定的导电通孔偏移结构的半导体器件，均在本发明的保护范围之内。
在本发明中，导电通孔偏移体现在：在半导体器件的俯视图中，所述导电通孔位于第二突起的内侧或与第二突起间隔开，或者所述导电通孔与第二突起对应的端面不重合。
在本发明中，内侧是相对于半导体的封装空间而言，靠近封装空间的中心的一侧为内侧，而远离封装空间的中心或者远离封装空间的一侧为外侧。在本发明中，对于导电通孔偏移，可以认为是相对于现有技术中导电通孔设置于突起(在实施例中为第二突起)中而言，导电通孔向内侧偏移从而在俯视图中与该突起处于间隔开的位置或者位于该突起的内侧。
在现有技术中，导电通孔设置在第二突起中，而第二突起的端部需要抵压引脚，从而在俯视图中，导电通孔至少一部分与引脚重合，而在本发明的方案中，通过使得导电通孔设置于第二突起之外，可以使得在俯视图中，导电通孔与引脚或者第二突起的对应端面不重合。
在本发明的图示的实施例中，虽然以封装结构的方式进行描述，但是如本领域普通技术人员能够理解，本发明的附图也提供了一种用于半导体器件的供电结构，该供电结构可以包括第一突起21以及第二突起22，也可以仅仅包括一个突起，只要该一个突起抵接另一侧的电连接部(或半导体元件的接电引脚) 即可。
基于以上，本发明提出了如下技术方案：
1、一种半导体器件，包括：
彼此相对的第一基底和第二基底，第一基底与第二基底之间形成容纳空间；
半导体元件，在所述容纳空间内设置于所述第一基底上，其中，半导体元件具有用于电连接的引脚；
设置于第一基底与第二基底之间的环形支撑突起，所述环形支撑突起与第一基底的第一侧和第二基底的第一侧一起限定所述容纳空间；
设置于所述环形支撑突起内侧而处于所述容纳空间内的至少一个第二突起；
导体层，设置于所述第二突起表面，所述导体层包括彼此电连接的第一连接部和通孔连接部，所述第一连接部设置于所述第二突起的端面处而与所述引脚电连接，所述通孔连接部沿第二基底的第一侧延伸；和
设置于所述第二基底的导电通孔，所述导电通孔内设置有导电材料且与所述通孔连接部电连接，
其中：
在半导体器件的俯视图中，所述导电通孔位于对应的第二突起的内侧或与对应的第二突起间隔开，或者所述导电通孔与对应的第二突起的端面不重合。
可选的，所述半导体器件为滤波器，所述半导体元件包括至少一个体声波谐振器，体声波谐振器具有底电极、压电层和顶电极，所述体声波谐振器的对应电极与引脚相接。
2、一种半导体器件的供电结构，包括：
设置在对置的第一基底与第二基底之间的突起，所述突起自第二基底朝向第一基底突出；和
设置于所述突起表面的导体层，
其中：
所述导体层的位于所述突起的端面的部分与引脚电连接，所述引脚适于向半导体元件供电；
所述导体层具有沿所述第二基底向内侧延伸的延伸部，第二基底设置有导电通孔，所述导电通孔与所述导体层的延伸部电连接；且
在半导体器件的俯视图中，所述导电通孔位于突起的内侧或与突起间隔开，或者所述导电通孔与所述突起的端面不重合。
3、一种电子设备，包括上述的半导体器件或供电结构。需要指出的是，这里的电子设备，包括但不限于射频前端、滤波放大模块等中间产品，以及手机、 WIFI、无人机等终端产品。
4、一种半导体器件的制造方法，包括步骤：
提供彼此相对的第一基底和第二基底，第一基底与第二基底之间设置有环形支撑突起，所述环形支撑突起与第一基底的第一侧和第二基底的第一侧一起限定容纳空间；
提供半导体元件，所述半导体元件在所述容纳空间内设置于所述第一基底上，其中，半导体元件具有用于电连接的引脚；
提供设置于所述环形支撑突起内侧而处于所述容纳空间内的至少一个第二突起；
提供导体层，所述导体层设置于所述第二突起表面，所述导体层包括彼此电连接的第一连接部和通孔连接部，所述第一连接部设置于所述第二突起的端面处而与所述引脚电连接，所述通孔连接部沿第二基底的第一侧延伸；和
在所述第二基底中形成导电通孔，所述导电通孔内设置有导电材料且与所述通孔连接部电连接，
其中：
在半导体器件的俯视图中，所述导电通孔位于对应的第二突起的内侧或与对应的第二突起间隔开，或者所述导电通孔与对应的第二突起的端面不重合。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims (16)

1.一种半导体器件，包括：
彼此相对的第一基底和第二基底，第一基底与第二基底之间形成容纳空间；
半导体元件，在所述容纳空间内设置于所述第一基底上，其中，半导体元件具有用于电连接的引脚；设置于第一基底与第二基底之间的环形支撑突起，所述环形支撑突起与第一基底的第一侧和第二基底的第一侧一起限定所述容纳空间；
设置于所述环形支撑突起内侧而处于所述容纳空间内的至少一个第二突起；
导体层，设置于所述至少一个第二突起表面，所述导体层包括彼此电连接的第一连接部和通孔连接部，所述第一连接部设置于所述至少一个第二突起的端面处而与所述引脚电连接，所述通孔连接部沿第二基底的第一侧延伸；和
设置于所述第二基底的导电通孔，所述导电通孔内设置有导电材料且与所述通孔连接部电连接，其中：在半导体器件的俯视图中，所述导电通孔位于对应的第二突起的内侧或与对应的第二突起间隔开，或者所述导电通孔与对应的第二突起的端面不重合；
所述半导体器件在第二基底的第二侧具有焊盘，所述焊盘与导电通孔电连接；
所述第二基底的第二侧设置有与所述导电通孔对应的凹部，所述凹部具有水平底部以及倾斜侧壁，所述导电通孔的上端位于所述水平底部，所述导电通孔内的导电材料与所述焊盘的形成于凹部的水平底部和倾斜侧壁的导电材料层相接。
2.根据权利要求1所述的半导体器件，其中：所述半导体器件还包括键合层，所述键合层设置于所述环形支撑突起的表面，且所述键合层与所述导体层彼此电学隔离。
3.根据权利要求1或2所述的半导体器件，其中：所述至少一个第二突起包括离散的多个第二突起，至少一个第二突起与所述环形支撑突起形成为一体。
4.根据权利要求1或2所述的半导体器件，其中：至少一个与所述第二突起对应的引脚具有L形接触面，所述L形接触面的最小边长不大于50μm且所有边长不小于5μm。
5.根据权利要求1或2所述的半导体器件，其中：至少一个与所述第二突起对应的引脚具有矩形接触面，所述矩形接触面的最小边长不大于50μm且所有边长不小于5μm。
6.根据权利要求1或2所述的半导体器件，其中：所述至少一个第二突起包括彼此间隔开的多个子突起。
7.根据权利要求1所述的半导体器件，其中：所述半导体器件在第二基底的第二侧具有彼此电连接的焊球与所述焊盘。
8.根据权利要求7所述的半导体器件，其中：所述导电通孔贯穿所述第二基底的整个厚度。
9.根据权利要求8所述的半导体器件，其中：所述导电通孔的两端或两端之一所在的一侧设置有防护层。
10.根据权利要求1所述的半导体器件，其中：所述倾斜侧壁设置有台阶部。
11.根据权利要求1所述的半导体器件，其中：所述导电通孔的下端所在的一侧设置有防护层。
12.根据权利要求7所述的半导体器件，其中：所述焊球位于所述凹部内。
13.根据权利要求1所述的半导体器件，其中：所述凹部的深度大于所述基底的厚度的二分之一。
14.根据权利要求1所述的半导体器件，其中：
所述半导体器件为滤波器，所述半导体元件包括至少一个体声波谐振器，体声波谐振器具有底电极、压电层和顶电极，所述体声波谐振器的相应电极与所述引脚电连接。
15.一种电子设备，包括根据权利要求1-14中任一项所述的半导体器件。
16.一种半导体器件的制造方法，包括步骤：
提供彼此相对的第一基底和第二基底，第一基底与第二基底之间设置有环形支撑突起，所述环形支撑突起与第一基底的第一侧和第二基底的第一侧一起限定容纳空间；
提供半导体元件，所述半导体元件在所述容纳空间内设置于所述第一基底上，其中，半导体元件具有用于电连接的引脚；
提供设置于所述环形支撑突起内侧而处于所述容纳空间内的至少一个第二突起；
提供导体层，所述导体层设置于所述至少一个第二突起表面，所述导体层包括彼此电连接的第一连接部和通孔连接部，所述第一连接部设置于所述至少一个第二突起的端面处而与所述引脚电连接，所述通孔连接部沿第二基底的第一侧延伸； 和
在所述第二基底中形成导电通孔，所述导电通孔内设置有导电材料且与所述通孔连接部电连接，
其中：
在半导体器件的俯视图中，所述导电通孔位于对应的第二突起的内侧或与对应的第二突起间隔开，或者所述导电通孔与对应的第二突起的端面不重合；且
在所述第二基底中形成导电通孔的步骤包括：
在第二基底的第一侧加工出盲孔，所述盲孔的深度不小于第二基底的厚度的二分之一；
在所述盲孔内填充导电材料；
在第二基底的与第一侧相对的第二侧加工出凹部，所述凹部的深度不小于第二基底的厚度的二分之一；
在所述凹部中设置导电材料层，所述导电材料层与盲孔内的导电材料电连接。
CN201910890692.4A 2019-09-20 2019-09-20 带导电通孔偏移结构的半导体器件、供电结构和电子设备 Active CN111312667B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910890692.4A CN111312667B (zh) 2019-09-20 2019-09-20 带导电通孔偏移结构的半导体器件、供电结构和电子设备
PCT/CN2020/086560 WO2021051811A1 (zh) 2019-09-20 2020-04-24 带导电通孔偏移结构的半导体器件、供电结构和电子设备
EP20864907.9A EP4044432A4 (en) 2019-09-20 2020-04-24 SEMICONDUCTOR DEVICE WITH CONDUCTIVE THROUGHPUT OFFSET STRUCTURE, POWER SUPPLY STRUCTURE AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910890692.4A CN111312667B (zh) 2019-09-20 2019-09-20 带导电通孔偏移结构的半导体器件、供电结构和电子设备

Publications (2)

Publication Number Publication Date
CN111312667A CN111312667A (zh) 2020-06-19
CN111312667B true CN111312667B (zh) 2023-04-18

Family

ID=71161780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910890692.4A Active CN111312667B (zh) 2019-09-20 2019-09-20 带导电通孔偏移结构的半导体器件、供电结构和电子设备

Country Status (3)

Country Link
EP (1) EP4044432A4 (zh)
CN (1) CN111312667B (zh)
WO (1) WO2021051811A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145483A1 (ja) * 2022-01-26 2023-08-03 株式会社大真空 圧電振動子及び圧電振動デバイス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009482A (zh) * 2006-01-25 2007-08-01 三星电子株式会社 射频模块及其制造方法和包括射频模块的多射频模块

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
JP4375399B2 (ja) * 2004-07-20 2009-12-02 株式会社村田製作所 圧電フィルタ
JP4049160B2 (ja) * 2005-03-16 2008-02-20 ヤマハ株式会社 蓋体フレーム、半導体装置、及びその製造方法
EP2501039B1 (en) * 2006-01-18 2015-04-15 Murata Manufacturing Co., Ltd. Surface acoustic wave device and boundary acoustic wave device
JP5198322B2 (ja) * 2009-02-24 2013-05-15 株式会社東芝 Ｍｅｍｓ素子及びｍｅｍｓ素子の製造方法
JP5129284B2 (ja) * 2010-03-09 2013-01-30 日本電波工業株式会社 圧電振動子及び圧電振動子の製造方法
WO2011136070A1 (ja) * 2010-04-27 2011-11-03 京セラ株式会社 弾性波装置およびその製造方法
US8836449B2 (en) * 2010-08-27 2014-09-16 Wei Pang Vertically integrated module in a wafer level package
CN102111116A (zh) * 2010-11-24 2011-06-29 张�浩 整合的晶圆级别封装体
TWI420810B (zh) * 2010-12-17 2013-12-21 Ind Tech Res Inst 石英振盪器及其製造方法
KR101761818B1 (ko) * 2011-08-23 2017-08-04 삼성전자주식회사 전기음향 변환기 및 그 제조 방법
CN103413795B (zh) * 2013-08-28 2016-12-28 天津大学 半导体器件的封装结构和半导体器件的封装工艺流程
CN103560763B (zh) * 2013-11-08 2017-08-01 诺思（天津）微系统有限公司 片上集成型体波谐振器及其制造方法
CN108292914B (zh) * 2015-12-11 2021-11-02 株式会社村田制作所 弹性波装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009482A (zh) * 2006-01-25 2007-08-01 三星电子株式会社 射频模块及其制造方法和包括射频模块的多射频模块

Also Published As

Publication number Publication date
EP4044432A4 (en) 2022-11-30
EP4044432A1 (en) 2022-08-17
WO2021051811A1 (zh) 2021-03-25
CN111312667A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US9876483B2 (en) Acoustic resonator device including trench for providing stress relief
JP5048230B2 (ja) 半導体装置およびその製造方法
US9793877B2 (en) Encapsulated bulk acoustic wave (BAW) resonator device
EP0110997A1 (en) Semiconductor device package
KR102460753B1 (ko) 소자 패키지 및 그 제조방법
US20210184645A1 (en) Packaging module and packaging method of baw resonator
KR20030074813A (ko) 탄성 표면파 장치 및 이것을 이용한 전자 부품 및 복합모듈
US10985120B1 (en) Chip packaging method and chip packaging structure
CN112039484A (zh) 一种薄膜体声波谐振器及其制造方法
CN112039466A (zh) 一种薄膜体声波谐振器及其制造方法
CN219041754U (zh) 一种体声波谐振器及包括其的封装组件和电子设备
US7737513B2 (en) Chip assembly including package element and integrated circuit chip
CN110676244B (zh) 一种芯片封装方法及封装结构
CN111312667B (zh) 带导电通孔偏移结构的半导体器件、供电结构和电子设备
US11824512B2 (en) Piezoelectric resonator device
US9065420B2 (en) Fabrication method of acoustic wave device
CN113300689B (zh) 具有加固结构的石英谐振器及其形成方法、电子设备
KR101504871B1 (ko) 패키지
CN111130493B (zh) 具有叠置单元的半导体结构及制造方法、电子设备
CN114070232A (zh) 具有靠近的电极引出端的体声波谐振器、滤波器及电子设备
CN114684778A (zh) 一种mems器件及其制作方法
CN114070255A (zh) 叠置体声波谐振器组件及制造方法、滤波器及电子设备
US20240039505A1 (en) Piezoelectric resonator device
JP4402271B2 (ja) キャパシタとこのキャパシタを有する半導体装置
JP5407903B2 (ja) 電子装置、および、電子装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right
PP01 Preservation of patent right

Effective date of registration: 20240130

Granted publication date: 20230418