KR102460753B1 - 소자 패키지 및 그 제조방법 - Google Patents

소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR102460753B1
KR102460753B1 KR1020160032183A KR20160032183A KR102460753B1 KR 102460753 B1 KR102460753 B1 KR 102460753B1 KR 1020160032183 A KR1020160032183 A KR 1020160032183A KR 20160032183 A KR20160032183 A KR 20160032183A KR 102460753 B1 KR102460753 B1 KR 102460753B1
Authority
KR
South Korea
Prior art keywords
bonding
substrate
metal
cap
groove
Prior art date
Application number
KR1020160032183A
Other languages
English (en)
Other versions
KR20170108383A (ko
Inventor
강필중
김광수
남지혜
이정일
송종형
강윤성
신승주
이남정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160032183A priority Critical patent/KR102460753B1/ko
Priority to US15/275,603 priority patent/US9842787B2/en
Priority to CN201610915995.3A priority patent/CN107204295B/zh
Publication of KR20170108383A publication Critical patent/KR20170108383A/ko
Priority to US15/807,805 priority patent/US10068820B2/en
Application granted granted Critical
Publication of KR102460753B1 publication Critical patent/KR102460753B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 개시는 기판, 상기 기판에 배치된 소자, 및 상기 소자를 수용하는 캡; 을 포함하며, 상기 기판 및 상기 캡 중 어느 하나는 홈을 포함하고, 상기 기판 및 캡 중 다른 하나는 상기 홈과 결합되는 돌기를 포함하며, 상기 홈과 상기 돌기 사이에는 서로 금속접합을 형성하는 제 1 및 제 2 금속층이 배치된, 소자 패키지 및 그 제조방법에 관한 것이다.

Description

소자 패키지 및 그 제조방법{ELEMENT PACKAGE AND MANUFACTURING METHOD FOR THE SAME}
본 개시는 소자 패키지 및 그 제조방법에 관한 것이다.
최근 이동통신기기의 급속한 발달에 따라, 초소형 필터, 오실레이터 등의 수요가 증대되고 있다. 이러한 초소형 필터, 오실레이터 등을 구현하는 수단으로는, 예컨대, 벌크 음향 공진기(Bulk Acoustic Wave: BAW resonator)가 알려져 있다. 벌크 음향 공진기는 저가의 대량 생산이 가능하며 초소형으로 구현할 수 있다는 장점이 있다. 또한, 필터의 주요한 특성인 높은 품질 계수(Quality factor)를 얻을 수 있고, 마이크로주파수 대역에서도 사용이 가능한 장점도 있다.
일반적으로, 벌크 음향 공진기는 500℃ 이상의 접합온도에서 공진기(진동자)의 성능이 열화 되기 때문에, 500℃ 이하의 저온에서 기밀 봉지가 가능하여야 하며, 따라서 열 확산 접합(Thermal diffusion bonding)이나, 저온용접 실리콘 직접 접합(Eutectic Bonding Silicon Direct Bonding) 등이 적용될 수 있다.
한편, 벌크 음향 공진기의 경우 캡 접합 공정으로 열 확산 접합을 이용하는 경우가 많다. 열 확산 접합은 접합을 하고자 하는 물질, 즉 접합 금속을 접합하고자 하는 웨이퍼의 양면에 성막을 하여, 그 웨이퍼들을 열과 강한 힘으로 밀착하여 접합을 하는 방식이다. 여기서 강한 힘은 먼저 성막된 접합 금속들이 아주 근접하여 서로 확산이 일어날 수 있는 수 있는 나노 사이즈 이하의 갭으로 눌러주는 역할을 한다. 이렇게 눌러진 웨이퍼에 열을 가하면 각각의 웨이퍼의 접합 금속으로부터 확산이 일어나면서 웨이퍼가 접합될 수 있다.
이때, 성막이 된 접합 금속은 성막 조건에 따라 웨이퍼 내에서 성막두께 산포가 나타나게 되고 또한 그 기반인 웨이퍼가 가지고 있는 두께도 산포가 있어 항상 어느 정도의 두께 산포를 가지게 된다. 이러한 두께 산포를 가지는 웨이퍼를 서로 밀착시키기 위해서는 큰 힘이 필요하게 되고 또한 같은 힘에서도 변형이 잘 일어날 수 있는 연성이 높은 접합금속 이 요구된다. 또한, 접합공정을 진행하는 장비 또한 큰 압력이 요구된다. 더욱이 최근의 벌크 음향 공진기를 비롯한 MEMS(Micro Electro Mechanical System) 디바이스 들은 가격경쟁력을 가지기 위하여 기판의 인치-업(inch-up)이 요구되는데, 이러한 인치-업을 위해서는 그와 비례하게 접합 압력이 커져야 한다.
또한, 이러한 열 압력 접합은(Thermal press bonding)은 그 접합되는 면이 산화 등이 일어나지 않은 순수한(Pure) 상태의 표면을 가지고 있어야 한다. 이에 고온과 대기상태에서 산화가 잘 일어나지 않으면서 연성이 뛰어나 Au-Au 확산 접합(Diffusion Bonding)을 사용하게 되는데 이는 제조원가 상승이 문제가 되고 있다.
본 개시의 여러 목적 중 하나는 이러한 문제를 해결하는 것으로, 캡과 기판의 두께 산포와 무관하게 이들을 견고하게 접합할 수 있으며, 미세 접합 라인을 형성할 수 있고, 접합면적을 최소화할 수 있으며, 제조원가를 저감할 수 있는 새로운 접합 구조를 가지는 소자 패키지 및 그 제조 방법을 제공하고자 한다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 접합부위의 일측에 형성된 돌기를 덮는 금속층과 접합부위의 타측에 형성된 홈을 덮는 금속층을 접합하는 방법으로 접합 구조를 형성하는 것이다.
예를 들면, 본 개시에 따른 소자 패키지는 기판, 상기 기판에 배치된 소자, 및 상기 소자를 수용하는 캡을 포함하며, 상기 기판 및 상기 캡 중 어느 하나는 홈을 포함하고, 상기 기판 및 캡 중 다른 하나는 상기 홈과 결합되는 돌기를 포함하며, 상기 홈과 상기 돌기 사이에는 서로 금속접합을 형성하는 제 1 및 제 2 금속층이 배치된 것일 수 있다.
또한, 본 개시에 따른 소자 패키지의 제조방법은 기판의 일면에 소자를 형성하는 단계, 및 상기 기판에 상기 소자를 수용하는 캡을 접합하는 단계를 포함하며, 상기 기판 및 상기 캡 중 어느 하나는 홈을 포함하고, 상기 기판 및 캡 중 다른 하나는 상기 홈과 결합되는 돌기를 포함하며, 상기 기판과 상기 캡을 접합하는 단계는 상기 홈과 상기 돌기 사이에 형성된 제 1 및 제 2 금속층을 금속접합 시키는 단계를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서, 캡과 기판의 두께 산포와 무관하게 이들을 견고하게 접합할 수 있으며, 미세 접합 라인을 형성할 수 있고, 접합면적을 최소화할 수 있으며, 제조원가를 저감할 수 있는 새로운 접합 구조를 가지는 소자 패키지 및 그 제조 방법을 제공할 수 있다.
도 1은 전자기기 모듈의 일례를 개략적으로 도시한 평면도이다.
도 2는 소자 패키지의 일례를 개략적으로 도시한 단면도이다.
도 3은 도 2의 A 부위를 확대하여 개략적으로 도시한 단면도 일례이다.
도 4는 도 2의 A 부위를 확대하여 개략적으로 도시한 다른 단면도 일례이다.
도 5-6은 소자 패키지의 제조 일례를 개략적으로 도시한 단면도이다.
도 7은 도 5-6의 A 부위의 제조 일례를 개략적으로 도시한 단면도이다.
도 8은 도 5-6의 A 부위의 다른 제조 일례를 개략적으로 도시한 단면도이다.
도 9는 본 개시에 따른 접합구조기 불규칙한 접합면에 적용된 경우를 개략적으로 도시한 단면도이다.
도 10은 종래의 금속접합을 위한 구조를 개략적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 개시의 바람직한 실시 형태들을 설명한다. 그러나, 본 개시의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 개시의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 개시를 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더 하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
전자기기 모듈
도 1은 전자기기 모듈의 일례를 개략적으로 도시한 평면도이다.
도면을 참조하면, 전자기기 모듈(1100)에는 다양한 종류의 전자 부품들이 사용되는 것을 알 수 있다. 예를 들면, 전자기기 모듈(1100)의 인쇄회로기판(PCB, 1110) 상에 집적회로(IC) 칩(1120)을 중심으로, 그 주위에 다양한 수동 부품(1140, 1150)과 소자 패키지(1130) 등이 실장 될 수 있다. 이들은 회로(1111)를 통하여 전기적으로 연결될 수 있으며, 각종 신호 등이 이를 통하여 송/수신될 수 있다.
집적회로(IC) 칩(1120)은 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등일 수 있으며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들이 조합될 수도 있음은 물론이다.
수동 부품(1140, 1150)은 노이즈 제거 등을 목적으로 사용되는 다양한 종류의 필터, 예를 들면, 파워 인덕터(Power Inductor), 고주파 인덕터(HF Inductor), 통상의 비드(General Bead), 고주파용 비드(GHz Bead), 공통 모드 필터(Common Mode Filter) 등일 수 있으나, 이에 한정되는 것은 아니고, 이 외에도 다양한 종류의 커패시터 등의 다른 기타 수동 부품일 수도 있음은 물론이다. 또한, 이들이 조합될 수도 있음은 물론이다.
소자 패키지(1130)는 다양한 종류의 MEMS(Micro Electro Mechanical System)디바이스일 수 있으며, 예를 들면, 벌크 음향(Bulk Acoustic Wave) 디바이스, 표면 탄성파(Surface Acoustic Wave) 디바이스 등일 수 있으나, 이에 한정되는 것은 아니다. 이들은 RF 신호의 송수신을 위한 필터로 사용될 수 있다. 본 개시의 소자 패키지가 이러한 RF 필터일 수 있으나, 반드시 이에 한정되는 것은 아니며, 이하에서 설명하는 접합구조가 적용될 수 있는 다른 공지의 소자 패키지일 수도 있다.
전자기기 모듈(1100)은 대표적으로 와이파이(WiFi) 모듈일 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 스마트 폰(Smart Phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등의 전자기기에 사용되는 공지의 다른 모듈일 수 있다.
소자 패키지
이하에서는 본 개시의 소자 패키지에 대하여 설명하되, 편의상 벌크 음향 공진기의 구조를 예를 들어 설명하지만, 상술한 바와 같이 다른 다양한 용도의 소자 패키지에도 본 개시의 내용이 적용될 수 있음은 물론이다.
도 2는 소자 패키지의 일례를 개략적으로 도시한 단면도이다.
도면을 참조하면, 일례에 따른 소자 패키지(100)는 기판(110), 소자(120), 및 캡(140)을 포함한다. 기판(110)과 소자(120) 사이에는 에어 갭(130)이 형성되어 있으며, 소자(120)는 멤브레인층(150) 상에 형성되어 에어 갭(130)을 통해 기판(110)과 이격 되도록 형성되어 있다.
기판(110)은 실리콘(Si) 타입의 기판, 고저항 실리콘(HRS) 타입의 기판, 갈륨-비소(Ge-As) 타입의 기판, 유리 기판, 세라믹 기판, 또는 SOI(Silicon On Insulator) 타입의 기판일 수 있으나, 이에 한정되는 것은 아니다.
소자(120)는 제 1 전극(121), 압전층(123) 및 제 2 전극(125)을 포함한다. 소자(120)는 아래에서부터 제 1 전극(121), 압전층(123) 및 제 2 전극(125)이 순서대로 적층되어 형성될 수 있다. 따라서 제 1 전극(121)과 제 2 전극(125) 사이에 압전층(123)이 배치될 수 있다. 소자(120)는 멤브레인층(150) 상에 형성되므로, 결국 기판(110)의 상부에는 멤브레인층(150), 제 1 전극(121), 압전층(123), 및 제 2 전극(125)이 순서대로 형성된다.
소자(120)는 제 1 전극(121)과 제 2 전극(125)에 인가되는 신호에 따라 압전층(123)을 공진시켜 공진 주파수 및 반공진 주파수를 발생시킬 수 있다. 제 1 전극(121) 및 제 2 전극(125)은 금, 몰리브덴, 루테늄, 알루미늄, 백금, 티타늄, 텅스텐, 팔라듐, 크롬, 니켈 등과 같은 금속으로 형성될 수 있으나, 이에 한정되지 않는다.
소자(120)는 압전층(123)의 음향파를 이용한다. 예를 들어, 제 1 전극(121)과 제 2 전극(125)에 신호가 인가되면, 압전층(123)의 두께 방향으로 기계적 진동이 발생되어 음향파가 생성된다. 여기서, 압전층(123)에는 산화 아연(ZnO), 질화 알루미늄(AlN) 및 쿼츠(Quartz) 등이 포함될 수 있다.
압전층(123)의 공진 현상은 인가된 신호 파장의 1/2이 압전층(123)의 두께와 일치할 때 발생한다. 공진 현상이 발생할 때, 전기적 임피던스가 급격하게 변하므로 본 개시의 실시예에 따른 음향 공진기는 주파수를 선택할 수 있는 필터로 사용될 수 있다. 공진 주파수는 압전층(123)의 두께, 압전층(123)을 감싸고 있는 제1 전극(121)과 제2 전극(125), 및 압전층(123)의 고유 탄성파 속도 등에 의해 결정된다. 일 예로 압전층(123)의 두께가 얇으면 얇을수록 공진 주파수는 커지게 된다.
소자(120)는 보호층(127)을 더 포함할 수 있다. 보호층(127)은 제2 전극(125)의 상부에 형성되어 제2 전극(125)이 외부 환경에 노출되는 것을 방지한다. 제 1 전극(121)과 제 2 전극(125)은 압전층(123)의 외측에 형성되고, 각각 제 1 접속 전극(180)와 제 2 접속 전극(190)이 연결된다. 제 1 접속 전극(180)와 제 2 접속 전극(190)는 공진기와 필터 특성을 확인하고 필요한 주파수 트리밍을 수행하기 위해 구비될 수 있다. 그러나 이에 한정되는 것은 아니다.
소자(120)는 품질 계수(Quality Factor)를 향상시키기 위하여 에어 갭(130)을 통해 기판(110)과 이격 배치될 수 있다. 예를 들어, 소자(120)와 기판(110) 사이에는 에어 갭(130)이 형성되어 압전층(123)에서 발생되는 음향파(Acoustic Wave)가 기판(110)의 영향을 받지 않도록 할 수 있다. 또한, 에어 갭(130)을 통하여 소자(120)에서 발생하는 음향파의 반사특성이 향상될 수 있다. 에어 갭(130)은 빈 공간으로서 임피던스가 무한대에 가까우므로, 음향파는 에어 갭(130)으로 손실되지 않고, 소자(120) 내에 잔존할 수 있다. 따라서, 에어 갭(130)을 통해 종 방향의 음향파의 손실을 감소시킴으로써 소자(120)의 품질 계수(High Quality Factor) 값을 개선시킬 수 있다.
기판(110)의 하부면에는 기판(110)을 관통하는 비아 홀(112)이 다수 개 형성된다. 그리고 각 비아 홀(112)의 내부에는 접속 도체(115a, 115b)가 형성된다. 접속 도체(115a, 115b)는 비아 홀(112)의 내부면 즉 내벽(112a, 112b) 전체에 형성될 수 있으나, 이에 한정되지 않는다. 접속 도체(115a, 115b)는 일단이 기판(110)의 하부면에 형성된 외부 전극(117)에 연결되고, 타단은 제1 전극(121) 또는 제2 전극(125)에 연결된다.
예를 들어, 일례에서는 제1 접속 도체(115a)는 제1 전극(121)과 외부 전극(117)을 전기적으로 연결하고, 제2 접속 도체(115b)는 제2 전극(125)과 외부 전극(117)을 전기적으로 연결한다. 따라서, 제1 접속 도체(115a)는 기판(110)과 멤브레인층(150)을 관통하여 제1 전극(121)에 전기적으로 연결되고, 제2 접속 도체(115b)는 기판(110)과 멤브레인층(150), 그리고 압전층(123)을 관통하여 제2 전극(125)에 전기적으로 연결될 수 있다.
한편, 일례에서는 2개의 비아 홀(112)과, 2개의 접속 도체(115a, 115b)만을 도시하여 설명하고 있으나, 이에 한정되지 않으며, 필요에 따라 더 많은 수의 비아 홀(112)과 접속 도체(115a, 115b)를 구비할 수 있다.
캡(140)은 소자(120)를 외부 환경으로부터 보호하기 구비된다. 캡(140)은 소자(120)가 수용되는 내부 공간을 구비하는 커버 형태로 형성될 수 있다. 따라서, 캡은 측벽(141)이 소자(120)의 주변을 둘러싸는 형태로 기판에 접합된다. 또한, 측벽(141)의 하부면은 기판(110)과 접합되는 접합면(141a)으로 이용될 수 있다. 다만, 이들 사이에 별도의 다른 구성이 추가될 수도 있음은 물론이다. 캡(140)의 재료는 특별히 한정되지 않으며, 예를 들면, 열경화성 수지, 열가소성 수지 등과 같은 폴리머 물질 등을 포함할 수 있고, 또는 공지의 금속 물질이나 반도체 물질 등을 포함할 수도 있으나, 이에 한정되지 않는다.
도 3은 도 2의 A 부위를 확대하여 개략적으로 도시한 단면도 일례이다.
도면을 참조하면, 일례에 따른 접합부위(A)는 캡(140) 측에 형성된 돌기(141P), 돌기(141P)를 덮도록 형성된 제 1 금속층(171), 기판(110) 측에 형성된 홈(110G), 및 홈(110G)를 덮도록 형성된 제 2 금속층(172)을 포함한다. 접합부위(A)는 캡(140) 측에 형성된 돌기(141P)를 덮는 제 1 금속층(171) 및 기판(110) 측에 형성된 홈(110G)를 덮는 제 2 금속층(172)의 금속접합(MB)을 포함한다.
홈(110G)는 라인과 라인의 접합을 위하여 기울어진 벽면을 가질 수 있다. 즉, 금속접합(MB)은 제 1 금속층(171)의 돌기(141P)의 모서리를 덮는 부위와 제 2 금속층(172)의 홈(110G)의 기울어진 벽면을 덮는 부위의 접합일 수 있다. 따라서, 금속간의 접합면이 수평면에 형성되지 않고 홈과 홈 사이에 형성되므로, TTV(Total Thickness Value)가 나쁘게 공정이 되어도, 돌기(141P)가 삽입되는 깊이가 자동으로 차이가 나면서 일정하기 접합 라인이 형성될 수 있다. 즉, 자동 정렬(Self alignment)이 가능하다. 또한, 접합 라인을 1~2㎛ 정도의 아주 정밀한 패턴으로 형성하지 않아도 형상적으로 라인 접합을 가질 수 있게 되어, 금속간 접합면의 면적을 최소화할 수 있다. 또한, 접합면적 등이 넓어짐에 따라 접합장비 등이 가지고 있는 압력의 한계를 넘어서는 경우에도, 미세한 선폭의 금속간의 접합면을 고난이 공정을 적용하지 않고 도금 등의 공정을 통해 형성할 수 있다.
제 1 금속층(171) 및 제 2 금속층(172)은 통상 금속 열 확산에 사용되는 금(Au)뿐만 아니라, 구리(Cu) 등의 산화가 쉽게 되는 금속을 포함할 수도 있다. 또한, 제 1 금속층(171) 및 제 2 금속층(172)가 반드시 이종의 재료를 포함해야 하는 것도 아니며, 동종의 재료를 포함할 수도 있다. 이는 본 개시의 경우 표면을 눌러서 접합을 형성시키는 방법이 아니라 아래서 누르면서 옆면의 라인과 라인을 접합하는 방식이므로, 산화된 표면이 아니라 내부의 순수 금속이 노출되기 때문에, 구리 등의 산화가 쉽게 되는 접합금속도 열 확산 접합의 재료로 적용될 수 있기 때문이다. 따라서, 제조원가 저감이 가능하다.
제 1 금속층(171) 및 제 2 금속층(172)은 금속 열 확산에 의하여 접합될 수 있으며, 따라서 그 계면에는 제 1 금속층(171) 및 제 2 금속층(172) 사이의 상호 확산에 따른 금속 열 확산 층(Metal Thermal Diffusion layer)이 형성될 수 있다.
한편, 도면에서는 편의상 홈(110G)은 기판(110)에 형성되고, 홈(110G)과 결합되는 돌기(141P)는 캡(140)에 형성되는 것으로 도시하였으며, 이에 대하여 설명하였으나, 반드시 이에 한정되는 것은 아니다. 즉, 이러한 금속결합(MB)를 가질 수 있는 것이라면, 캡(140)에 홈(110G)이 형성되고, 홈(110G)과 결합되는 돌기(141P)는 기판(110)에 형성될 수도 있다. 이는 첨부한 도면을 통하여 통상의 기술자가 충분히 이해할 수 있는바, 자세한 도면은 생략한다. 이는 이하에서도 동일하다.
도 4은 도 2의 A 부위를 확대하여 개략적으로 도시한 단면도 다른 일례이다.
도면을 참조하면, 다른 일례에 따른 접합부위(A) 역시 캡(140) 측에 형성된 돌기(141P), 돌기(141P)를 덮도록 형성된 제 1 금속층(171), 기판(110) 측에 형성된 홈(110G), 및 홈(110G)를 덮도록 형성된 제 2 금속층(172)을 포함한다. 이때, 접합부위(A)는 수지층(177)에 의한 수지접합을 더 포함한다.
수지층(177)은 기판(110)과 캡(140) 사이, 예를 들면, 기판(110)의 접합면(110a)과 캡(140)의 접합면(141a) 사이에 배치되어, 이들과 접합된다. 금속접합(MB)과 함께 수지접합을 동시에 적용하는 경우, 기밀 봉지(Hermetic Seal)는 금속접합 영역에서, 그리고 접합강도는 수지접합에서 보조하는 방식으로 조합될 수 있다.
수지층(177)은 공지의 수지를 포함할 수 있으며, 그 중에서도 에폭시 수지를 포함하는 것이 에폭시 접합에 의한 접합강도 향상이 가능한바 바람직할 수 있다. 다만, 이에 한정되는 것은 아니다.
소자 패키지의 제조방법
이하 소자 패키지의 제조 일례에 대하여 설명하되, 상술한 내용과 중복되는 내용은 생략하고 그 차이점을 중심으로 설명한다.
도 5는 소자 패키지의 제조 일례 일부를 개략적으로 도시한 단면도이다.
도면을 참조하면, 먼저 기판(110) 상에 소자(120)를 형성한다. 소자(120)는 기판(110) 상에 멤브레인층(150), 제 1 전극(121), 압전층(123), 제 2 전극(125), 및 보호층(127)을 순서대로 적층하여 형성할 수 있다. 맴브레인층(150)을 형성하기 전에 희생층(미도시)을 형성한 후, 추후에 제거하여 에어 갭(130)을 형성할 수 있다. 제 1 전극(121)과 제 2 전극(125)은 도전층을 형성한 다음, 도전층의 상부에 포토레지스트를 증착하며, 포토리소그래피 공정을 통해 패터닝을 수행한 후, 패터닝 된 포토레지스트를 마스크로 하여 필요한 패턴으로 형성할 수 있다.
제 1 전극(121)은 몰리브덴(Mo) 재질로 형성되고, 제 2 전극(125)은 루테늄(Ru)으로 형성될 수 있다. 그러나 이에 한정되는 것은 아니며, 금, 루테늄, 알루미늄, 백금, 티타늄, 텅스텐, 팔라듐, 크롬, 니켈 등 필요에 따라 다양한 금속이 제 1, 제 2 전극(121, 125)으로 이용될 수 있음은 물론이다. 압전층(123)은 질화 알루미늄(AlN)으로 형성될 수 있다. 그러나 이에 한정되는 것은 아니며, 산화 아연(ZnO)이나 쿼츠(Quartz) 등 다양한 압전 재질이 이용될 수 있다. 보호층(127)은 절연 물질로 형성될 수 있다. 여기서 절연 물질로는 실리콘 옥사이드 계열, 실리콘 나이트라이드 계열 및 알루미늄 나이트라이드 계열의 물질이 포함될 수 있다.
이어서, 제 1 전극(121)과 제 2 전극(125)에 주파수 트리밍을 위한 접속 전극(180, 190)을 형성한다. 접속 전극(180, 190)은 제 1, 제 2 전극(121, 125)의 상부에 형성되며, 보호층(127)이나 압전층(123)을 관통하여 전극에 접합된다. 제 1 접속 전극(190)은 식각을 통해 보호층(127)과 압전층(123)을 부분적으로 제거하여 제 1 전극(121)을 외부로 노출시킨 후, 금(Au) 또는 구리(Cu) 등을 제 1 전극(121) 상에 증착하여 형성할 수 있다. 마찬가지로, 제 2 접속 전극(190)은 식각을 통해 보호층(127)을 부분적으로 제거하여 제 2 전극(125)을 외부로 노출시킨 후, 금(Au) 또는 구리(Cu) 등을 제 2 전극(125) 상에 증착하여 형성할 수 있다.
이어서, 접속 전극들(180, 190)을 이용하여 소자(120)와 필터 특성을 확인하고 필요한 주파수 트리밍을 수행한 후, 에어 갭(130)을 형성한다. 에어 갭(130)은 희생층을 제거함에 따라 형성되며, 이에 소자(120), 즉 공진부가 완성된다.
다음으로, 소자(120)를 외부 환경으로부터 보호하기 위해 캡(140)을 형성한다. 캡(140)은 웨이퍼 레벨에서 웨이퍼 본딩을 통해 형성할 수 있다. 즉, 단위 기판(110)이 다수개 배치된 기판 웨이퍼와 캡(140)이 다수개 배치된 캡 웨이퍼를 상호 접합함으로써 일체로 형성할 수 있다. 이 경우, 상호 접합된 기판 웨이퍼와 캡 웨이퍼는 추후에 절단 공정을 통해 절단되어 다수의 개별 소자 패키지로 분리될 수 있다. 이어서, 기판(110) 상에 캡(140)을 안착시킨다. 그리고 가열 가압하여 캡(140)과 기판(110)을 접합한다. 접합 공정에 대해서는 보다 상세히 후술한다.
도 6은 소자 패키지의 제조 일례 일부를 개략적으로 도시한 단면도이다.
도면을 참조하면, 다음으로, 기판(110)에 비아 홀(112)을 형성한 후, 비아 홀(112)의 내부에 접속 도체(115a, 115b)를 형성한다. 접속 도체(115a, 115b)는 비아 홀(112)의 내부면에 도전층을 형성함으로써 제조될 수 있다. 예를 들어, 접속 도체(115a, 115b)는 비아 홀(112)의 내벽(112a, 112b)을 따라 도전성 금속(예컨대 금이나 구리 등)을 증착하거나 도포, 또는 충전하여 형성할 수 있다.
이어서, 기판(110)의 하부면에서 외부 전극(117)을 형성하여 소자 패키지(100)를 완성한다. 외부 전극(117)은 기판(110)의 하부면으로 연장된 접속 도체(115a, 115b)에 형성된다. 외부 전극(117)으로는 Sn 재질의 솔더 볼이 이용될 수 있으나 이에 한정되는 것은 아니다.
도 7은 접속부위(A)의 제조 일례를 개략적으로 도시한 단면도이다.
도면을 참조하면, 캡(140)을 기판(110)에 접합하는 공정은, 캡(140)의 측벽(141)의 접합면(141a)에 형성된 돌출부(141P)를 덮는 제 1 금속층(171) 및 기판(110)의 접합면(110a)에 형성된 홈(110G)를 덮는 제 2 금속층(172)을 형성하고, 이들 금속을 열 확산 접합(Metal Thermal Diffusion Bonding)하여 수행될 수 있다.
금속의 열 확산 접합은 접합을 하고자 하는 물질, 즉 접합 금속을 접합하고자 하는 웨이퍼의 양면에 성막을 하여, 그 웨이퍼들을 열과 강한 힘으로 밀착하여 접합을 하는 방식이다. 여기서 강한 힘은 먼저 성막된 접합 금속들이 아주 근접하여 서로 확산이 일어날 수 있는 수 있는 나노 사이즈 이하의 갭으로 눌러주는 역할을 한다. 이렇게 눌러진 웨이퍼를 온도를 가하여 각각의 웨이퍼의 접합 금속이 서로 확산을 일으키게 되어 금속이 접합을 하게 된다.
이러한 금속접합(MB)은 상술한 바와 같이 제 1 금속층(171) 중 상기 돌기의 모서리(141P)를 덮는 부위와 제 2 금속층(172) 중 홈(110G)의 기울어진 벽면을 덮는 부위를 접합시키는 방법으로 수행될 수 있다. 따라서, 돌기(141P)가 삽입되는 깊이가 자동으로 차이가 나면서 일정하기 접합 라인이 형성될 수 있다. 또한, 금속간 접합면의 면적을 최소화할 수 있다. 또한, 접합면적 등이 넓어짐에 따라 접합장비 등이 가지고 있는 압력의 한계를 넘어서는 경우에도, 미세한 선폭의 금속간의 접합면을 고난이 공정을 적용하지 않고 도금 등의 공정을 통해 형성할 수 있다.
도 8은 접속부위(A)의 다른 제조 일례를 개략적으로 도시한 단면도이다.
도면을 참조하면, 캡(140)을 기판(110)에 접합하는 공정은, 캡(140)의 측벽(141)의 접합면(141a) 및/또는 기판(110)의 접합면(110a)에 수지층(177)을 형성하고, 수지층(177)으로 캡(140)의 측벽(141)의 접합면(141a)과 기판(110)의 접합면(110a)을 수지접합 시키는 공정을 더 포함할 수 있다. 상술한 바와 같이 금속접합(MB)과 함께 수지접합을 동시에 적용하는 경우, 기밀 봉지(Hermetic Seal)는 금속접합 영역에서, 그리고 접합강도는 수지접합에서 보조하는 방식으로 조합될 수 있다.
도 9는 본 개시에 따른 접합구조가 불규칙한 접합면에 적용된 경우를 개략적으로 도시한 단면도이다.
도면을 참조하면, 본 개시에 따른 접합구조를 적용한 소자 패키지는, 접합면에 단차(ST)가 존재하여 접합 높이(H1, H2)가 불규칙한 경우라도, 상술한 바와 같이 돌기(141P)가 삽입되는 깊이가 자동으로 차이가 나면서 일정하기 접합 라인이 형성될 수 있다. 즉, 자동 정렬(Self alignment)이 가능하다는 것을 알 수 있다.
도 10은 종래의 금속접합을 위한 구조를 개략적으로 도시한 단면도이다.
도면을 참조하면, 종래와 같이 단순히 기판(110')과 캡(141')의 접합면에 각각 금속층(171', 172')을 형성한 경우에는, 기판(110') 및/또는 캡(141')의 접합면이 불규칙하거나, 또는 금속층(171', 172')이 불규칙한 높이로 형성될 수 있음을 알 수 있다. 이 경우, 금속접합을 하는 경우 일부 금속층(171', 172')은 잘 접합이 되지 않는 등, 접합불량이 발생할 수 있음을 알 수 있다.
이상에서 본 개시의 실시예에 대하여 상세하게 설명하였지만 본 개시의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 개시의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
예를 들어 전술한 일례에서는 캡을 기판에 부착한 후, 접속 도체를 형성하는 경우를 예로 들었다. 그러나 이에 한정되지 않으며, 먼저 접속 도체를 형성한 후, 캡을 기판에 부착하는 등 다양한 변형이 가능하다.
또한, 전술한 일례에서는 수지층은 단면이 사각 형상으로 형성되는 경우를 예로 들었으나, 이에 한정되지 않으며 삼각 형상이나 사다리꼴 형상으로 단면을 형성하는 등 다양한 변형이 가능하다.
한편, 본 개시에서 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
또한, 본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그 러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
또한, 본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100: 음향 공진기
110: 기판
112: 비아 홀 115a, 115b: 접속 도체
117: 외부 전극 120: 소자
121: 제 1 전극 123: 압전층
125: 제 2 전극 127: 보호층
130: 에어 갭 131: 희생층
140: 캡 150: 멤브레인층
171: 제 1 금속층 172: 제 2 금속층
177: 수지층
180: 제 1 접속 전극 190: 제 2 접속 전극

Claims (12)

  1. 기판;
    상기 기판에 배치된 소자; 및
    상기 소자를 수용하는 캡; 을 포함하며,
    상기 기판 및 상기 캡 중 어느 하나는 홈을 포함하고, 상기 기판 및 캡 중 다른 하나는 상기 홈과 결합되는 돌기를 포함하며, 상기 홈과 상기 돌기 사이에는 서로 금속접합을 형성하는 제 1 및 제 2 금속층이 배치된,
    소자 패키지.
  2. 제 1 항에 있어서,
    상기 홈은 기울어진 벽면을 가지며,
    상기 금속접합은 상기 제 1 금속층의 상기 돌기의 모서리를 덮는 부위와 상기 제 2 금속층의 상기 홈의 기울어진 벽면을 덮는 부위의 접합인,
    소자 패키지.
  3. 제 1 항에 있어서,
    상기 금속접합은 금속 열 확산 층(Metal Thermal Diffusion Layer)을 갖는,
    소자 패키지.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 금속층은 동종의 재료를 포함하는,
    소자 패키지.
  5. 제 1 항에 있어서,
    상기 기판과 상기 캡 사이에는 수지접합을 형성하는 수지층이 배치되며,
    상기 수지층은 상기 제 1 및 제 2 금속층 주위에 상기 제 1 및 제 2 금속층과 이격되어 배치되는,
    소자 패키지.
  6. 제 5 항에 있어서,
    상기 수지층은 에폭시 수지를 포함하는,
    소자 패키지.
  7. 제 1 항에 있어서,
    상기 소자 패키지는 벌크 음향 공진기(BAW resonator)인,
    소자 패키지.
  8. 기판의 일면에 소자를 형성하는 단계; 및
    상기 기판에 상기 소자를 수용하는 캡을 접합하는 단계; 를 포함하며,
    상기 기판 및 상기 캡 중 어느 하나는 홈을 포함하고, 상기 기판 및 캡 중 다른 하나는 상기 홈과 결합되는 돌기를 포함하며,
    상기 기판과 상기 캡을 접합하는 단계는 상기 홈과 상기 돌기 사이에 형성된 제 1 및 제 2 금속층을 금속접합 시키는 단계를 포함하는,
    소자 패키지의 제조방법.
  9. 제 8 항에 있어서,
    상기 홈은 기울어진 벽면을 가지며,
    상기 금속접합 시키는 단계는 상기 제 1 금속층의 상기 돌기의 모서리를 덮는 부위와 상기 제 2 금속층의 상기 홈의 기울어진 벽면을 덮는 부위를 접합시키는 방법으로 수행되는,
    소자 패키지의 제조방법.
  10. 제 8 항에 있어서,
    상기 금속접합 시키는 단계는 금속의 열 확산 접합(Metal Thermal Diffusion Bonding)으로 수행되는,
    소자 패키지의 제조방법.
  11. 제 8 항에 있어서,
    상기 기판과 상기 캡을 접합하는 단계는 수지층을 이용하여 상기 기판과 상기 캡을 수지접합 시키는 단계를 더 포함하며,
    상기 수지층은 상기 접합 후에 상기 제 1 및 제 2 금속층 주위에 상기 제 1 및 제 2 금속층과 이격되어 배치되는,
    소자 패키지의 제조방법.
  12. 제 11 항에 있어서,
    상기 수지층은 상기 접합 전에 기판 및 상기 캡 중 적어도 한 측에 배치되며, 상기 접합 후에 상기 기판과 상기 캡 사이에 배치되어 이들과 접합되는,
    소자 패키지의 제조방법.
KR1020160032183A 2016-03-17 2016-03-17 소자 패키지 및 그 제조방법 KR102460753B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160032183A KR102460753B1 (ko) 2016-03-17 2016-03-17 소자 패키지 및 그 제조방법
US15/275,603 US9842787B2 (en) 2016-03-17 2016-09-26 Electronic element package and method for manufacturing the same
CN201610915995.3A CN107204295B (zh) 2016-03-17 2016-10-20 电子元件封装件及制造该电子元件封装件的方法
US15/807,805 US10068820B2 (en) 2016-03-17 2017-11-09 Electronic element package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160032183A KR102460753B1 (ko) 2016-03-17 2016-03-17 소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170108383A KR20170108383A (ko) 2017-09-27
KR102460753B1 true KR102460753B1 (ko) 2022-10-31

Family

ID=59847864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160032183A KR102460753B1 (ko) 2016-03-17 2016-03-17 소자 패키지 및 그 제조방법

Country Status (3)

Country Link
US (2) US9842787B2 (ko)
KR (1) KR102460753B1 (ko)
CN (1) CN107204295B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10330642B2 (en) * 2015-12-14 2019-06-25 Qorvo Us, Inc. BAW sensor device with peel-resistant wall structure
KR102460753B1 (ko) * 2016-03-17 2022-10-31 삼성전기주식회사 소자 패키지 및 그 제조방법
KR20180064168A (ko) * 2016-12-05 2018-06-14 삼성전기주식회사 탄성파 필터 장치 및 이의 제조방법
US10508030B2 (en) * 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US20190010046A1 (en) * 2017-07-06 2019-01-10 China Wafer Level Csp Co., Ltd. Packaging structure and packaging method of mems chip and asic chip
US11496111B2 (en) 2018-10-18 2022-11-08 Skyworks Solutions, Inc. Methods of plasma dicing bulk acoustic wave components
CN111010114B (zh) * 2019-08-09 2023-10-27 天津大学 带吸热与散热结构的体声波谐振器、滤波器和电子设备
CN110868180A (zh) * 2019-10-12 2020-03-06 中国电子科技集团公司第十三研究所 半导体封装件的制作方法及半导体封装件
KR20210048268A (ko) * 2019-10-23 2021-05-03 삼성전기주식회사 안테나 장치
CN115277906A (zh) * 2021-04-30 2022-11-01 华为技术有限公司 中框及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018236A1 (en) 1999-12-10 2001-08-30 Shellcase Ltd. Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09122924A (ja) 1995-10-27 1997-05-13 Yamaha Motor Co Ltd 異種材間の抵抗接合法
JP2004080221A (ja) * 2002-08-13 2004-03-11 Fujitsu Media Device Kk 弾性波デバイス及びその製造方法
JP4435040B2 (ja) * 2005-02-25 2010-03-17 オリジン電気株式会社 金属の拡散接合方法
KR100716231B1 (ko) * 2005-08-05 2007-05-10 주식회사 엠에스솔루션 체적탄성파 공진기의 패키지 및 그 패키징 방법
KR101197189B1 (ko) * 2010-05-04 2012-11-02 (주)와이솔 반도체 패키지 및 그 제조방법
US10542630B2 (en) * 2014-06-23 2020-01-21 Tdk Corporation Housing for an electric component, and method for producing a housing for an electric component
KR102460753B1 (ko) * 2016-03-17 2022-10-31 삼성전기주식회사 소자 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018236A1 (en) 1999-12-10 2001-08-30 Shellcase Ltd. Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby

Also Published As

Publication number Publication date
US20180068915A1 (en) 2018-03-08
US9842787B2 (en) 2017-12-12
US10068820B2 (en) 2018-09-04
CN107204295A (zh) 2017-09-26
US20170271222A1 (en) 2017-09-21
KR20170108383A (ko) 2017-09-27
CN107204295B (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
KR102460753B1 (ko) 소자 패키지 및 그 제조방법
US8749114B2 (en) Acoustic wave device
KR102588795B1 (ko) 음향 공진기 및 그 제조 방법
US7291904B2 (en) Downsized package for electric wave device
JP4377500B2 (ja) 弾性表面波装置及び弾性表面波装置の製造方法
US9680445B2 (en) Packaged device including cavity package with elastic layer within molding compound
KR102460754B1 (ko) 소자 패키지 및 그 제조방법
KR20170073080A (ko) 음향 공진기 및 그 제조 방법
US8022594B2 (en) Surface acoustic wave device
KR101709885B1 (ko) 소형화된 다부품 소자 및 그 제조 방법
JP6368091B2 (ja) モジュール
US9065420B2 (en) Fabrication method of acoustic wave device
CN108282157B (zh) 声波谐振器及制造声波谐振器的方法
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
JP4825111B2 (ja) 圧電薄膜デバイスの製造方法
US20190140616A1 (en) Acoustic wave device and method of manufacturing the same
CN113659954B (zh) 一种体声波谐振器及其封装方法和电子设备
US20120261816A1 (en) Device package substrate and method of manufacturing the same
JP4722204B2 (ja) 弾性表面波装置及び弾性表面波装置の製造方法
JP5111307B2 (ja) 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法
KR20190126923A (ko) 전자 부품 및 그것을 구비하는 모듈
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP2019036784A (ja) 電子部品およびその製造方法
JP2008147368A (ja) 半導体装置
KR20170105279A (ko) 음향파 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant