JP5111307B2 - 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法 - Google Patents

共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法 Download PDF

Info

Publication number
JP5111307B2
JP5111307B2 JP2008222936A JP2008222936A JP5111307B2 JP 5111307 B2 JP5111307 B2 JP 5111307B2 JP 2008222936 A JP2008222936 A JP 2008222936A JP 2008222936 A JP2008222936 A JP 2008222936A JP 5111307 B2 JP5111307 B2 JP 5111307B2
Authority
JP
Japan
Prior art keywords
substrate
resonator
spacer
resonance
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008222936A
Other languages
English (en)
Other versions
JP2010057146A (ja
Inventor
雅樹 南部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008222936A priority Critical patent/JP5111307B2/ja
Publication of JP2010057146A publication Critical patent/JP2010057146A/ja
Application granted granted Critical
Publication of JP5111307B2 publication Critical patent/JP5111307B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法に関する。
無線通信および電気回路に用いられる電気信号の周波数の高周波化に伴い、高周波化された電気信号に対して用いられるフィルタについても高周波数に対応したものが開発されている。特に、無線通信においては2GHz近傍のマイクロ波が主流になりつつあり、また既に数GHz以上の規格策定の動きもあることから、それらの周波数に対応した高性能なフィルタが求められている。このようなフィルタとして、圧電性を示す圧電膜の厚み縦振動モードを用いた圧電共振子を備えた共振器を用いたものが提案されている。
共振器は、圧電共振子がLTCC(Low Temperature Co-fired Ceramic)基板などの第2基板に実装されたものである。このとき、圧電共振子は、Si(シリコン)やGaAs(ガリウムヒ素)などからなる第1基板と、圧電膜を介して対向するように配置される第1電極および第2電極を有し、第1基板表面上に形成される共振部とを含む。たとえば、特許文献1には、圧電共振子が第2基板に対して半田バンプ接合された共振器が開示されている。
このような共振器は、半導体製造技術を利用して製造することができる。共振器を製造するときには、まず、複数の共振子が、厚み方向一表面上に形成された第1基板を作製する。このとき、第1基板上に犠牲層を堆積させる。その後、表面研磨を行って鏡面仕上げとし、複数の共振子のそれぞれに対応して、圧電膜、第1電極および第2電極で構成される積層体である共振部を犠牲層上に形成する。そして、複数の共振子のそれぞれに対応した共振部に貫通孔を開けて、その貫通孔を介してエッチング剤によって犠牲層を除去して空隙を形成し、複数の共振子が表面上に形成された第1基板を作製する。
次に、形成された複数の共振子を覆うように第1基板表面に保護テープを貼り付け、保護テープの上方から第1基板をダイシング処理して、個々の共振子に分断する。そして、保護テープを剥離した後、個々に分断された共振子を第2基板に半田バンプ接合して実装し、共振器を製造する。
特開2006−80786号公報
しかしながら、特許文献1に開示される共振器では、次のような問題点がある。前述のように、第1基板をダイシング処理して個々の共振子に分断するとき、共振子を切削水や切りくずから保護するために、共振子を覆うように第1基板表面に保護テープを一時的に貼り付けるが、保護テープを剥離するときに共振部が破壊したり、テープ糊残りが発生する場合がある。このような場合には、共振器としての共振特性が損なわれてしまう。
また、ダイシング処理した共振子を第2基板に実装するためにピックアップするとき、ピックアップ治具が共振部に接触し、共振部が破壊する場合がある。また、共振子を第2基板に実装するときに、共振子を第2基板に接続する半田がつぶれて、共振部と第2基板とが接触してしまうおそれがある。
したがって本発明の目的は、ダイシング処理後の保護テープ剥離やピックアップ治具の接触による共振部の破壊が防止され、テープ糊残りの発生が防止され、共振部と第2基板とが接触するのが防止されて優れた共振特性を有する共振器を提供することであり、該共振器の製造方法を提供することである。また、該共振器を備えたフィルタおよびデュプレクサを提供することである。
本発明は、第1基板と、圧電膜を介して対向するように配置される第1、第2電極を有し、前記第1基板の厚み方向一表面上に形成される共振部と、を含む共振子と、
共振子実装面及び前記共振子実装面に形成された電極パッドを有し、前記共振子実装面に前記共振部が向かい合うようにして前記共振子が実装される第2基板と、
前記第1基板と前記第2基板との間隔が、前記共振部が前記第1基板の厚み方向一表面から突出する突出高さよりも大きくなるように、前記第1基板と前記第2基板との間隔を規定する樹脂材料からなるスペーサと、
前記第1基板と前記第2基板との間に介在され、前記共振部と前記電極パッドとを電気的に接続する導電性部材と、
前記共振子の表面に形成された、少なくとも前記共振部を覆う誘電体材料からなる保護膜と、を含み、
前記スペーサは、前記第1基板の厚み方向一表面における前記共振部が形成されていない領域であり、共振部の周縁部に対応する部分に、前記保護膜と接触した状態で配置されている共振器である。
また本発明は、前記保護膜は、窒化シリコンからなる。
また本発明は、前記スペーサは、前記第1基板の厚み方向一表面における周縁部に対応する部分に配置されている。
また本発明は、前記圧電膜は、酸化亜鉛、窒化アルミニウムおよびチタン酸ジルコン酸鉛のいずれかからなる。
また本発明は、第1基板と、圧電膜を介して対向するように配置される第1、第2電極を有し、前記第1基板の厚み方向一表面上に形成される共振部と、を含む共振子と、
共振子実装面及び前記共振子実装面に形成された電極パッドを有し、前記共振子実装面に前記共振部が向かい合うようにして前記共振子が実装される第2基板と、
前記第1基板と前記第2基板との間隔が、前記共振部が前記第1基板の厚み方向一表面から突出する突出高さよりも大きくなるように、前記第1基板と前記第2基板との間隔を規定する樹脂材料からなるスペーサと、
前記第1基板と前記第2基板との間に介在され、前記共振部と前記電極パッドとを電気的に接続する導電性部材と、
を含み、
前記スペーサには貫通孔が設けられており、
前記導電性部材が、前記貫通孔に設けられた半田から成る共振器である
また本発明は、前記スペーサは前記共振部を囲うように枠状に形成されている。
また本発明は、前記の共振器を、基板上に複数個配置して構成されるフィルタである。
また本発明は、フィルタを2個備え、前記2個のフィルタは互いに通過周波数帯域が異なるデュプレクサである。
また本発明は、圧電膜を介して対向するように配置される第1、第2電極を有する共振部を、第1基板上に複数個形成する共振部形成工程と、
前記共振部が前記第1基板の厚み方向一表面から突出する突出高さよりも高い位置まで突出するスペーサを、前記第1基板の厚み方向一表面上に形成するスペーサ形成工程と、
前記共振部を覆うように、前記スペーサ上に保護テープを貼り付ける保護テープ貼付工程と、
前記第1基板を、個々の共振部に対応した領域ごとに分断することにより分断された第1基板と該第1基板上に形成された前記共振部とを備えた共振子を得た後、前記保護テープを剥離する保護テープ剥離工程と、
前記共振子を、前記スペーサを介して第2基板に実装する実装工程と、を含む共振器の製造方法である。
また本発明は、前記スペーサが樹脂材料からなることを特徴とする。
また本発明は、前記スペーサ形成工程では、前記複数の共振部のそれぞれの周縁部に対応する部分にスペーサを形成する。
また本発明は、前記スペーサ形成工程では、前記複数の共振部のそれぞれにおける、前記共振部が形成されていない領域であり、共振部の周縁部に対応する部分に、前記保護膜と接触した状態でスペーサを形成する。
また本発明は、前記スペーサ形成工程では、貫通孔が設けられたスペーサを形成し、
前記実装工程では、前記共振子を前記貫通孔に設けられた半田によって前記第2基板に接続する。
また本発明は、前記スペーサ形成工程では、前記スペーサが前記共振部を囲うようにして枠状に形成される。
本発明の共振器によれば、第1基板と第2基板との間隔が、共振部が第1基板の厚み方向一表面から突出する突出高さよりも大きくなるように、第1基板と第2基板との間隔を規定するスペーサが設けられていることにより、共振部が第2基板に接触し難くなるため、共振部の振動が正常な状態に保たれやすくなり共振特性に優れた共振器となる。
またスペーサが樹脂材料によって形成されていることで、共振部と第2基板に形成された電極パッドとを電気的に接続する導電性部材とスペーサとが接触したとしても共振器の電気特性が大きく劣化することがない。したがってスペーサを配置させる位置の自由度を向上させることができる。
またスペーサが樹脂材料によって形成されていることで、スペーサをフォトリソグラフィ法などにより簡単に形成することができるため生産性を大きく低下させることなく共振器を作製できる。
また本発明のフィルタは、共振特性に優れた共振器を用いて形成されるためフィルタ特性に優れたものとなる。
また本発明のデュプレクサは、フィルタ特性に優れたフィルタを用いて形成されるため電気特性に優れたものとなる。
また本発明の共振器の製造方法によれば、共振子を覆うように配置される保護テープは、共振子が有する共振部に対して間隙を有してスペーサ上に貼り付けられることになる。そして、保護テープ剥離工程では、共振部に対して間隙を有してスペーサ上に貼り付けられた保護テープを剥離するので、保護テープ剥離による共振部の破壊が防止され、テープ糊残りの発生が防止される。したがって、優れた共振特性を有する共振器を製造することができる。
そして、実装工程では、個々に分断された共振子を、スペーサを介して第2基板に実装して共振器を得る。このとき、スペーサは、共振部が第1基板の厚み方向一表面から突出する突出高さよりも高い位置まで突出しているので、共振子を第2基板に実装するためにピックアップするときに、ピックアップ治具が共振部に接触するのが防止され、ピックアップ治具の接触による共振部の破壊が防止される。したがって、優れた共振特性を有する共振器を製造することができる。また、共振子を第2基板に実装するときに、共振子を第2基板に接続する半田がつぶれて、共振部と第2基板とが接触してしまうのが防止される。
図1は、本発明の前提となる構成を示す形態である共振器1およびフィルタの構成を示す断面図である。共振器は、共振子10と、共振子10が実装されるLTCC(Low Temperature Co-fired Ceramic)基板などの第2基板23と、スペーサ20とを含んで構成される。フィルタは2個以上の共振器から構成される。
共振子10は、第1基板22と、第1基板22の厚み方向一表面上に形成される共振部11と、第1基板22および共振部11で囲まれる空隙16と、共振部11を貫通し、空隙16と連通するエッチングホール15とを含んで構成される。第1基板22は、共振子10のベース部材である。第1基板22は、略直方体形状を有し、厚みが0.05〜1.0mm程度に選ばれる。第1基板22は、Si(シリコン)、GaAs(ガリウムヒ素)などによって形成される。
共振部11は、圧電膜12と、圧電膜12の厚み方向一表面上に少なくとも一部が積層される第1電極13と、圧電膜12の厚み方向他表面上に少なくとも一部が積層される第2電極14とを含んで構成され、第1基板22の厚み方向一表面上に形成される。
圧電膜12は、ZnO(酸化亜鉛)、AlN(窒化アルミニウム)およびPZT(チタン酸ジルコン酸鉛)などの圧電材料からなり、第1電極13および第2電極14によって印加される高周波電圧に応じて伸縮し、電気的な信号を機械的な振動に変換する機能を有する。共振器1が必要な共振特性を発揮するために、圧電膜12の厚みは、圧電膜12を形成する材料の固有音響インピーダンスおよび密度、圧電膜12を伝播する音響波の音速および波長などを考慮して、精密に選ぶ必要がある。圧電膜12の最適な厚みは、共振器1を用いて構成される電子回路で使用する信号の周波数、共振部11の設計寸法、圧電膜材料、電極材料によって異なるが、例えば、0.2〜3.0μm程度に選ばれる。
第2電極14は、圧電膜12の厚み方向他表面上に少なくとも一部が積層される。つまり、第2電極14は、共振部11において最下層となり、第1基板22の厚み方向一表面上に形成される。第2電極14は、圧電膜12に高周波電圧を印加する機能を有する部材であり、W(タングステン)、Mo(モリブデン)、Au(金)、Al(アルミニウム)およびCu(銅)などの金属材料を用いて形成される。また第2電極14は、電極としての機能と同時に、共振部11を構成する機能も有するので、共振器1が必要な共振特性を発揮するために、その厚みは、第2電極14を形成する材料の固有音響インピーダンスおよび密度、第2電極14を伝播する音響波の音速および波長などを考慮して、精密に選ぶ必要がある。第2電極14の最適な厚みは、共振器1を用いて構成される電子回路で使用する信号の周波数、共振部11の設計寸法、圧電膜材料、電極材料によって異なるが、0.03〜1.0μm程度に選ばれる。第1電極13は、第2電極14とともに、圧電膜12に高周波電圧を印加する機能を有する部材であり、第2電極14と同様に構成される。
空隙16は、第1基板22と共振部11とで囲まれる空洞であり、圧電膜12の振動を可能にする共振領域であるキャビティとなっている。空隙16を形成する共振部11の壁面と第1基板22の厚み方向一表面との間隙は、1.0〜4.0μm程度に設定されている。
共振子10が有する共振部11は、圧電膜12と第1電極13と第2電極14とが重なる部分のうち、空隙16に臨む部分の内壁面によって形成される。共振部11の厚みは、おおむねλ/2(λは使用する信号の周波数での音響波の波長)となるように設計される。共振部11の厚み方向から見た形状、すなわち平面形状は、略矩形状である。なおスプリアス抑制のために共振部11の平面形状を非対称の形状にしてもよい。本形態では、共振部11は直方体形状に形成される。また共振部11の厚み方向に垂直な断面における面積は、共振器1のインピーダンスを決定する要素となるので、厚みと同様に精密に設計する必要がある。50Ωのインピーダンス系で共振器1を使用する場合は、共振部11の電気的なキャパシタンスが、使用する信号の周波数でおおむね50Ωのリアクタンスを持つように選ばれる。本形態では、共振部11の厚み方向に垂直な断面における面積は、たとえば2GHzの共振器1の場合であれば、200μm×200μm程度に選ばれる。
また、本形態では、共振部11において、第1電極13上に、シフト層17が形成され、さらにその上に保護膜18が形成されている。つまり、共振部11における最上層は、保護膜18である。シフト層17および保護膜18は、この分野で常用される材料、方法で形成される。保護膜18は、第1電極13上、すなわち、共振部11を覆うように形成されており、SiNx(窒化シリコン)などの誘電体材料からなる。
共振器1に設けられるエッチングホール15は、共振部11を、第1基板22表面に直交する方向に貫通し、空隙16を形成する共振部11の壁面に開口して形成される。エッチングホール15の孔径は、たとえば10μm程度である。
このような共振部11や第1基板22を有する共振子10は、第2基板23に実装されている。第2基板23は、共振子実装面23Aを有しており、共振子実装面23Aに共振部11が向かい合うようにして共振子10が第2基板23に実装されている。
スペーサ20は、第1基板22と第2基板23との間隔が、共振部11が第1基板22の厚み方向一表面から突出する突出高さよりも大きくなるように、第1基板22と第2基板23との間隔を規定する。具体的には、共振部11と第2基板23との間に、2〜100μmの間隙が形成されるように、スペーサ20が配置される。また、スペーサ20自身の高さ寸法(厚み)は、共振部11が第1基板22の表面から突出する突出高さ、スペーサ20が配置される配置位置などを考慮して設定すればよく、5〜150μmの範囲内で選ばれる。スペーサ20は、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂などの樹脂材料によって形成されている。
このようにスペーサ20が設けられていることにより、共振部11が第2基板23に接触し難くなるため、共振部11の振動が正常な状態に保たれやすくなり共振特性に優れた共振器となる。またスペーサ20が樹脂材料によって形成されていることで、半田21とスペーサ20とが接触したとしても共振器の電気特性が大きく劣化することがない。したがってスペーサ20を配置させる位置の自由度を向上させることができる。またスペーサ20が樹脂材料によって形成されていることで、スペーサ20をフォトリソグラフィ法などにより簡単に形成することができ、生産性の大きな低下を招くことなく共振器を製造できる。
また、本形態では、スペーサ20は、第1基板22の厚み方向一表面における周縁部に対応する部分に配置されている。共振器1におけるスペーサ20の具体的な配置位置を、図2を用いて説明する。図2は、共振器1におけるスペーサ20の配置位置の例を示す図である。
共振器1においては、図2(a)に示すように、スペーサ20aは、幅寸法が2〜100μm程度の枠状に形成され、第1基板22の厚み方向一表面における周縁部に対応する部分に配置されている。図2(a)に示す例では、フィルタを構成する共振部11を全て囲むようにしてスペーサ20aを形成している。これにより、枠状のスペーサ20aと共振子10と第2基板23とで囲まれた封止空間が確保され、共振部11に外部からの不要なパーティクルが付着するのを抑制することができる。
また、図2(b)に示すように、幅寸法が2〜100μm程度の柱状に形成された複数のスペーサ20bを、第1基板22の厚み方向一表面における周縁部に対応する部分に配置するようにしてもよい。図2(a)、(b)に示すように、スペーサ20を、第1基板22の厚み方向一表面における周縁部に対応する部分に配置されてすることによって、共振部11と第2基板23とが接触するのが防止されるように、第1基板22と第2基板23との間隔を確保することができる。これにより共振器の信頼性向上及び不良品発生率の低下に寄与することができる。
また、共振子10において第1基板22の厚み方向一表面における周縁部には、前記スペーサ20よりも内側に、アンダーバンプメタル(UBM)層19が設けられている。UBM層19は、この分野で常用される材料、方法で形成することができる。UBM層19は、共振部11と電気的に接続されている。第2基板23の共振子実装面23Aには、電極パッド24が設けられており、UBM層19と電極パッド24との間に設けられた導電性部材である半田21によって両者が接合されている。すなわち、UBM層19上に搭載される半田21によって、共振子10が第2基板23に対して半田バンプ接合されている。なお、電極パッド24は、第2基板23の共振子実装面23Aとは反対側の面に設けた外部接続用端子(不図示)と電気的に接続されており、これによって共振部11の電気信号を外部に導出することができる。
このとき、スペーサ20に貫通孔(不図示)を設けて、その貫通孔に設けられた半田21によって、共振子10が第2基板23に接続されるようにしておくことが好ましい。スペーサに設けた貫通孔に半田21を形成することによって、半田21の溶融時などに半田21の広がりが抑えられ、半田21の共振部11への付着が抑制され、不良品の発生が低減される。
また第2基板23上には共振子10を被覆するように封止樹脂25が設けられている。これにより共振子10を外部からの衝撃等から保護することができる。
次に、本発明における共振器の製造方法の一実施形態について説明する。図3A〜図3Eは、共振器1の製造方法を示す工程図である。本実施形態における共振器1の製造方法は、半導体製造技術を利用するものであり、大きくは以下のように5つの工程からなる。なお本実施形態では、複数個のフィルタを大型の第1基板に作製した後、個々のフィルタに分断する例について説明する。
[共振部形成工程]
共振部形成工程では、複数の共振部11が、厚み方向一表面上に形成された第1基板22を準備する。
(a)第1基板22の準備および犠牲層の形成工程
共振子10に用いられる第1基板22は、Si(シリコン)やGaAs(ガリウムヒ素)などからなる板状部材であり、本実施の形態では、シリコン基板を用いた例について説明する。また、犠牲層は、製造する共振器1における共振子10の空隙16に対応する部分であり、本実施の形態では、2つの犠牲層である第1犠牲層31および第2犠牲層32を第1基板22表面上に形成する。
まず、図3A(a)に示すように、第1基板22の厚み方向一表面の全面にわたって、SiO(二酸化珪素)からなる第1犠牲層31を形成する。SiOからなる第1犠牲層31は、第1基板22の表面を加熱処理し、熱酸化させることで形成することができる。第1犠牲層31の厚みは、加熱処理の処理条件、加熱温度、加熱時間などにより制御することが可能であり、本実施の形態では0.1〜1.0μmに設定される。
次に、図3A(b)に示すように、第1犠牲層31上に、PSG(リンドープガラス)からなる第2犠牲層32を形成する。第2犠牲層32は、CVD(Chemical Vapor
Deposition)法によって形成することができる。第2犠牲層32の厚みは、CVD処理時の温度や時間などの処理条件により制御することが可能であり、本実施の形態では2.5〜3.0μmに設定される。このように第2犠牲層32は比較的厚く形成されるが、PSGはエッチング速度が速いため後述する犠牲層エッチング工程において比較的短時間でエッチングを行うことができる。また、第2犠牲層32とシリコンからなる第1基板22との間にSiOからなる第1犠牲層31を介在させることによって、第1犠牲層31が拡散バリアとして機能し、PSGのリンが第1基板22に拡散するのを抑制することができる。第1犠牲層31上に形成された第2犠牲層32の表面は、CMP(Chemical
Mechanical Polishing)装置を用いて表面平滑化される。
(b)犠牲層のパターニング工程
図3A(c)に示すように、第1基板22の一表面の全面にわたって形成した第1犠牲層31および第2犠牲層32を、複数の共振子10のそれぞれの空隙16に対応した形状にパターニングする。第1犠牲層31および第2犠牲層32のパターニングは、半導体製造プロセスにおける酸化絶縁膜の公知のパターニング技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に設けることができる。パターニングの一例としては、第2犠牲層32上にポジレジストをスピンコートなどにより塗布し、露光、現像してレジストをパターンニングしてマスクを形成する。そののちフッ酸水溶液に浸漬して、空隙16に対応した形状を有する第1犠牲層31および第2犠牲層32を得る。
(c)共振部11の形成工程
図3B(d)に示すように、複数の共振子10のそれぞれの空隙16に対応した形状を有する第1犠牲層31および第2犠牲層32の上に、第2電極14、圧電膜12および第1電極13からなる共振部11を形成する。
まず、第1基板22表面および第2犠牲層32表面の少なくとも一部に第2電極14を形成する。第2電極14は、スパッタリング法やCVD法などによって形成することができる。次に、第1基板22の厚み方向から平面視したときの全面、すなわち第2電極14表面、第2電極14が積層されていない第2犠牲層32表面、第2電極14および第2犠牲層32が積層されていない第1基板22表面のそれぞれを覆うように圧電膜12を形成する。圧電膜12は、スパッタリング法やCVD法などによって形成することができる。形成された圧電膜12は、複数の共振子10のそれぞれに対応して、パターニングされる。次に、圧電膜12表面の少なくとも一部に第1電極13を形成する。このとき、第1電極13は、少なくとも一部が、圧電膜12および第2電極14を介して第2犠牲層32と対向するように形成される。
次に、図3B(e)に示すように、第1電極13上に、シフト層17を形成する。シフト層17は、蒸着法などによって形成することができる。次に、図3B(f)に示すように、複数の共振子10のそれぞれに対応して、第1電極13をパターニングする。第1電極13のパターニングは、半導体製造プロセスにおける電極の公知のパターニング技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に設けることができる。
次に、図3C(g)に示すように、第1基板22の厚み方向一表面の全面に対応して、共振部11を覆うように、保護膜18を形成する。保護膜18は、CVD法などによって形成することができる。次に、図3C(h)に示すように、複数の共振子10のそれぞれに対応して、圧電膜12および保護膜18をパターニングする。圧電膜12および保護膜18のパターニングは、半導体製造プロセスにおける公知のパターニング技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に設けることができる。
(d)UBM層19の形成およびエッチングホール15の形成工程
図3C(i)に示すように、複数の共振子10のそれぞれに対応して圧電膜12および保護膜18がパターニングされて、第1基板22の厚み方向一表面において第1電極13および第2電極14が剥き出しとなった部分、つまり、複数の共振子10のそれぞれにおける第1基板22の周縁部に対応する部分に、UBM層19を形成する。UBM層19は、無電解めっき法などによって形成することができる。
次に、図3D(j)に示すように、複数の共振子10のそれぞれに対応して、共振部11を、第1基板22表面に直交する方向に、第2犠牲層32表面まで到達するエッチングホール15を形成する。エッチングホール15の形成方法は、半導体製造プロセスにおけるビア形成技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に設けることができる。
以上のようにして、準備工程では、圧電膜12を介して対向するように配置される第1電極13および第2電極14を有する共振部11を備える複数の共振子10が、厚み方向一表面上に形成された第1基板22を準備する。
[スペーサ形成工程]
スペーサ形成工程では、図3D(k)に示すように、複数の共振子10のそれぞれに対応して、共振部11が第1基板22の厚み方向一表面から突出する突出高さよりも高い位置まで突出するように、第1基板22の厚み方向一表面上にスペーサ20を形成する。スペーサ20は、複数の共振子10のそれぞれにおける第1基板22の周縁部に対応する部分であり、UBM層19よりも外側に形成される。スペーサ20は、所定の厚みを有する樹脂材料からなるフィルムを第1基板22表面上に貼り付ける、または液状体を第1基板22表面上に塗布してフィルム化した後、フォトリソグラフィ技術を利用してパターニングすることによって形成することができる。また、予め所望の形状に加工した樹脂材料からフィルムを、複数の共振子10のそれぞれにおける第1基板22の周縁部に対応する部分に貼り付けることによって形成することもできる。
スペーサ20を形成した後、図3D(l)に示すように、複数の共振子10のそれぞれに対応して、エッチングホール15を介してエッチング剤によって、第1犠牲層31および第2犠牲層32をエッチング除去して、空隙16を形成する。第1犠牲層31および第2犠牲層32のエッチング除去は、半導体製造プロセスにおけるエッチング技術を利用することができ、犠牲層の材質に応じたエッチング剤を用いて容易に行うことができる。エッチング剤は、エッチング液またはエッチングガスで、種々のエッチング条件に応じてウェットエッチング、ドライエッチングのいずれかを選択すればよい。
[保護テープ貼付工程]
保護テープ貼付工程では、図3E(m)に示すように、第1基板22の厚み方向一表面上に形成された複数の共振子10の表面を覆うように、スペーサ20上に保護テープ41を貼り付ける。保護テープ41は、後工程である第1基板22をダイシング処理して個々の共振子10に分断するダイシング工程において、共振子10を切削水や切りくずから保護するために、共振子10を覆うように一時的に貼り付けられるものであり、ポリイミド樹脂などからなる。
本実施形態においては、スペーサ20が、共振部11が第1基板22の厚み方向一表面から突出する突出高さよりも高い位置まで突出するように、第1基板22の厚み方向一表面上に形成されているので、共振子10の表面を覆うように配置される保護テープ41は、共振子10が有する共振部11に対して間隔を有してスペーサ20上に貼り付けられることになる。
[ダイシング工程および保護テープ剥離工程]
(a)ダイシング工程
ダイシング工程では、スペーサ20上に貼り付けられた保護テープ41の上方から第1基板22を、個々のフィルタに分断する。個々のフィルタに分断するダイシング処理の方法は、半導体製造プロセスにおけるダイシング技術を利用することができる。
(b)保護テープ剥離工程
保護テープ剥離工程では、図3E(n)に示すように、ダイシング処理によって個々に分断されたフィルタを構成する共振子10のスペーサ20上に貼り付けられた保護テープ41を剥離する。本実施の形態では、前述したように、共振子10の表面を覆うように配置される保護テープ41は、共振子10が有する共振部11に対して間隔を有してスペーサ20上に貼り付けられているので、保護テープ41を剥離するときに、保護テープ剥離による共振部11の破壊が防止され、共振部11にテープ糊残りが発生することを防止することができる。したがって、優れた共振特性を有する共振器1を製造することができる。
[実装工程]
実装工程では、個々に分断されたフィルタを、スペーサ20を介して第2基板23に実装して、図1に示す共振器1およびフィルタを得る。具体的には、UBM層19上に半田ボールを搭載した共振子10を、スペーサ20にピックアップ治具を接触させてピックアップし、第2基板23上に搭載する。そして、UBM層19上に搭載された半田ボールをリフローすることによって、半田21を介して共振子10が第2基板23に対して半田バンプ接合された共振器1を製造する。このとき、スペーサ20に貫通孔を設けて、その貫通孔に設けられた半田21によって、共振子10が第2基板23に接続されるようにしてもよい。
本実施の形態では、前述したように、スペーサ20は、共振部11が第1基板22の厚み方向一表面から突出する突出高さよりも高い位置まで突出するように、第1基板22の厚み方向一表面上に形成されているので、共振子10を第2基板23に実装するためにピックアップするときに、ピックアップ治具が共振部11に接触するのが防止され、ピックアップ治具の接触による共振部11の破壊が防止される。したがって、優れた共振特性を有する共振器1を製造することができる。また、共振子10を第2基板23に実装するときに、共振子10を第2基板23に接続する半田がつぶれて、共振部11と第2基板23とが接触してしまうのが防止される。
図4は、本発明の実施形態である共振器100の構成を示す断面図である。共振器100は、前述した前提となる構成を示す形態である共振器1に類似し、対応する部分については同一の参照符号を付して説明を省略する。共振器100において特徴的な構成は、スペーサ120が、第1基板22の厚み方向一表面の周縁部のみならず、第1基板22表面における共振部11が形成されていない領域であり、共振部11の周縁部に対応する部分に、保護膜18と接触した状態で配置されていることである。
これによって、共振部11と第2基板23とが接触するのが防止されるように、第1基板22と第2基板23との間隔をより確実に確保することができる。このとき、スペーサ120は、共振部11を構成する圧電膜12、第1電極13および第2電極14と直接接触するのではなく、共振子10を覆う保護膜18と接触した状態で配置されるので、スペーサ120の接触による共振部11の構成部位の破壊を防止することができる。
またスペーサ120をアクリル系樹脂などの光硬化性材料によって形成した場合は、スペーサ120を誘電体材料からなる保護膜18に接触した状態で形成することにより、スペーサ120が第1基板22により強固に接続された状態となる。スペーサ120の材料として光硬化性材料を用いた場合、酸発生剤により重合が促進されてスペーサ120が形成されるが、スペーサ120が第1電極22や第2電極23、あるいはUBM層19などの導体材料とが接触していると、酸発生剤により発生したプロトンを導体材料が吸収してしまい導体材料と接触する部分における重合が不十分となる恐れがある。これに対して、スペーサ120を保護膜18と接触した状態で設けることによって、スペーサ120の重合が十分に促進され、スペーサ120を安定して形成できるとともに、スペーサ120を第1基板22上に形成された保護膜18と密着させることができる。それによりスペーサ120の第1基板22からの剥離の発生が低減され、より確実に共振部11を保護することができる。
次に、共振器100におけるスペーサ120の具体的な配置位置を、図5,6を用いて説明する。図5,6は、共振器100におけるスペーサ120の配置位置の例を示す図である。共振器100においては、図5に示すように、スペーサ120aは、共振子10の表面における共振部11およびUBM層19に対応した領域以外の全ての領域に対応して、保護膜18と接触した状態で配置されている。そして、スペーサ120aは、第1基板22と第2基板23との間隔が、共振部11が第1基板22の厚み方向一表面から突出する突出高さよりも大きくなるように、第1基板22と第2基板23との間隔を規定する。
また、図6(a)に示すように、幅寸法が2〜100μm程度の柱状に形成された複数のスペーサ120bを、第1基板22の厚み方向一表面における周縁部に対応する部分、および共振子10の表面における共振部11の周縁部分に対応した部分に、保護膜18と接触した状態で配置するようにしてもよい。
また、図6(b)に示すように、幅寸法が2〜100μm程度の柱状に形成された複数のスペーサ120cを、共振子10の表面における共振部11の周縁角部の近傍に対応した部分に、保護膜18と接触した状態で配置するようにしてもよい。
次に、本発明のデュプレクサの一実施形態について説明する。図8に本実施形態のデュプレクサ200の等価回路図を示す。本実施形態のデュプレクサ200は、上述したのフィルタを2個備えて構成される。デュプレクサ200は、アンテナ共用器、分波器と呼ばれ、1つのアンテナに接続され、整合回路300と、送信用フィルタ51および受信用フィルタ52とを備える。
本実施形態のデュプレクサ200は、入出力ポートとして、アンテナに接続するアンテナポートANTと、送信器に接続する送信ポートTxと、受信器に接続する受信ポートRxとを備え、アンテナポートANTと送信ポートTxとの間に、送信用フィルタ51として本発明のフィルタを接続し、アンテナポートANTと受信ポートRxとの間に、受信用フィルタ52として本発明のフィルタを接続して構成される。本実施形態では送信用フィルタ51の通過周波数帯域よりも受信用フィルタの通過周波数帯域の方が高くなるように各フィルタが形成されている。デュプレクサ200が備える送信用フィルタ51および受信用フィルタ52に、優れたフィルタ特性を有する本発明のフィルタが使用されるので、デュプレクサ200の特性も優れたものとなる。
本発明の前提となる構成を示す形態である共振器1の構成を示す断面図である。 共振器1におけるスペーサ20の配置位置の例を示す図である。 共振器1の製造方法を示す工程図である。 共振器1の製造方法を示す工程図である。 共振器1の製造方法を示す工程図である。 共振器1の製造方法を示す工程図である。 共振器1の製造方法を示す工程図である。 本発明の実施形態である共振器100の構成を示す断面図である。 共振器100におけるスペーサ120の配置位置の例を示す図である。 共振器100におけるスペーサ120の配置位置の例を示す図である。 本発明の実施形態にかかるデュプレクサの等価回路図である。
符号の説明
1,100 共振器
10 共振子
11 共振部
12 圧電膜
13 第1電極
14 第2電極
15 エッチングホール
16 空隙
17 シフト層
18 保護膜
19 UBM層
20,120 スペーサ
21 半田
22 第1基板
23 第2基板
31 第1犠牲層
32 第2犠牲層
41 保護テープ

Claims (14)

  1. 第1基板と、圧電膜を介して対向するように配置される第1、第2電極を有し、前記第1基板の厚み方向一表面上に形成される共振部と、を含む共振子と、
    共振子実装面及び前記共振子実装面に形成された電極パッドを有し、前記共振子実装面に前記共振部が向かい合うようにして前記共振子が実装される第2基板と、
    前記第1基板と前記第2基板との間隔が、前記共振部が前記第1基板の厚み方向一表面から突出する突出高さよりも大きくなるように、前記第1基板と前記第2基板との間隔を規定する樹脂材料からなるスペーサと、
    前記第1基板と前記第2基板との間に介在され、前記共振部と前記電極パッドとを電気的に接続する導電性部材と、
    前記共振子の表面に形成された、少なくとも前記共振部を覆う誘電体材料からなる保護膜と、を含み、
    前記スペーサは、前記第1基板の厚み方向一表面における前記共振部が形成されていない領域であり、共振部の周縁部に対応する部分に、前記保護膜と接触した状態で配置されている共振器。
  2. 前記保護膜は、窒化シリコンから成る請求項1に記載の共振器。
  3. 前記スペーサは、前記第1基板の厚み方向一表面における周縁部に対応する部分に配置されている請求項1または2に記載の共振器。
  4. 前記圧電膜は、酸化亜鉛、窒化アルミニウムおよびチタン酸ジルコン酸鉛のいずれかから成る請求項1〜3のいずれか1つに記載の共振器。
  5. 第1基板と、圧電膜を介して対向するように配置される第1、第2電極を有し、前記第1基板の厚み方向一表面上に形成される共振部と、を含む共振子と、
    共振子実装面及び前記共振子実装面に形成された電極パッドを有し、前記共振子実装面に前記共振部が向かい合うようにして前記共振子が実装される第2基板と、
    前記第1基板と前記第2基板との間隔が、前記共振部が前記第1基板の厚み方向一表面から突出する突出高さよりも大きくなるように、前記第1基板と前記第2基板との間隔を規定する樹脂材料からなるスペーサと、
    前記第1基板と前記第2基板との間に介在され、前記共振部と前記電極パッドとを電気的に接続する導電性部材と、
    を含み、
    前記スペーサには貫通孔が設けられており、
    前記導電性部材が、前記貫通孔に設けられた半田から成る共振器。
  6. 前記スペーサは前記共振部を囲うように枠状に形成されている請求項1に記載の共振器。
  7. 請求項1〜6のいずれか1つに記載の共振器を、基板上に複数個配置して構成されるフィルタ。
  8. 請求項7に記載のフィルタを2個備え、前記2個のフィルタは互いに通過周波数帯域が異なるデュプレクサ。
  9. 圧電膜を介して対向するように配置される第1、第2電極を有する共振部を、第1基板上に複数個形成する共振部形成工程と、
    前記共振部が前記第1基板の厚み方向一表面から突出する突出高さよりも高い位置まで突出するスペーサを、前記第1基板の厚み方向一表面上に形成するスペーサ形成工程と、
    前記共振部を覆うように、前記スペーサ上に保護テープを貼り付ける保護テープ貼付工程と、
    前記第1基板を、個々の共振部に対応した領域ごとに分断することにより分断された第1基板と該第1基板上に形成された前記共振部とを備えた共振子を得た後、前記保護テープを剥離する保護テープ剥離工程と、
    前記共振子を、前記スペーサを介して第2基板に実装する実装工程と、を含む共振器の製造方法。
  10. 前記スペーサが樹脂材料からなる請求項9に記載の共振器の製造方法。
  11. 前記スペーサ形成工程では、前記複数の共振部のそれぞれの周縁部に対応する部分にスペーサを形成する請求項9または10に記載の共振器の製造方法。
  12. 前記スペーサ形成工程では、前記複数の共振部のそれぞれにおける、前記共振部が形成されていない領域であり、共振部の周縁部に対応する部分に、前記保護膜と接触した状態でスペーサを形成する請求項10に記載の共振器の製造方法。
  13. 前記スペーサ形成工程では、貫通孔が設けられたスペーサを形成し、
    前記実装工程では、前記共振子を前記貫通孔に設けられた半田によって前記第2基板に接続する請求項9に記載の共振器の製造方法。
  14. 前記スペーサ形成工程では、前記スペーサが前記共振部を囲うようにして枠状に形成される請求項9に記載の共振器の製造方法。
JP2008222936A 2008-08-29 2008-08-29 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法 Expired - Fee Related JP5111307B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008222936A JP5111307B2 (ja) 2008-08-29 2008-08-29 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008222936A JP5111307B2 (ja) 2008-08-29 2008-08-29 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法

Publications (2)

Publication Number Publication Date
JP2010057146A JP2010057146A (ja) 2010-03-11
JP5111307B2 true JP5111307B2 (ja) 2013-01-09

Family

ID=42072533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008222936A Expired - Fee Related JP5111307B2 (ja) 2008-08-29 2008-08-29 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法

Country Status (1)

Country Link
JP (1) JP5111307B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705884B2 (en) 2020-04-03 2023-07-18 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic resonator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127216A (ja) * 1984-11-26 1986-06-14 Toshiba Corp 圧電薄膜共振子
JPS63187713A (ja) * 1987-01-29 1988-08-03 Toshiba Corp 集積型圧電薄膜機能素子
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
JP2005130341A (ja) * 2003-10-27 2005-05-19 Murata Mfg Co Ltd 圧電部品及びその製造方法、通信装置
DE602005013685D1 (de) * 2004-07-20 2009-05-14 Murata Manufacturing Co Piezoelektrisches filter
JP4513513B2 (ja) * 2004-11-09 2010-07-28 株式会社村田製作所 電子部品の製造方法
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
JP2007281920A (ja) * 2006-04-07 2007-10-25 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2008035119A (ja) * 2006-07-27 2008-02-14 Toshiba Corp 薄膜圧電共振子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705884B2 (en) 2020-04-03 2023-07-18 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic resonator

Also Published As

Publication number Publication date
JP2010057146A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
US10819309B1 (en) Transversely-excited film bulk acoustic resonator package and method
CN107134986B (zh) 电子器件
US7982364B2 (en) Surface acoustic wave device and method for manufacturing the same
KR101708893B1 (ko) 체적 음향 공진기 구조 및 제조 방법
KR100825108B1 (ko) 캡슐화된 전자 요소들에서 열 소산을 개선하기 위한 방법
KR102460753B1 (ko) 소자 패키지 및 그 제조방법
US8004160B2 (en) Acoustic wave device with adhesive layer and method of manufacturing the same
US12088280B2 (en) Transversely-excited film bulk acoustic resonator package
KR20060136429A (ko) 캡슐화된 전자 요소들에서 열 소산을 개선하기 위한 방법
US20090133237A1 (en) Piezoelectric device and method of manufacturing piezoelectric resonators
US10665566B2 (en) Surface acoustic wave resonator having ring-shaped metal sealing configuration
US12095448B2 (en) Transversely-excited film bulk acoustic resonator package and method
CN112039470B (zh) 薄膜体声波谐振器的制造方法
US20230037168A1 (en) Metal cavity for transversely-excited film bulk acoustic resonator (xbar)
JP5286016B2 (ja) フィルタおよびデュプレクサ、ならびにフィルタの製造方法
KR101760029B1 (ko) 체적 음향 공진기 구조 및 제조 방법
JP5111307B2 (ja) 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法
CN115622524A (zh) 具有减少的衬底与接触凸块之间的热阻的横向激励薄膜体声波谐振器
US20220337211A1 (en) Transversely-excited film bulk acoustic resonator fabrication using wafer-to-wafer bonding
JP2021034746A (ja) 電子デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
JP2012084705A (ja) パッケージ構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5111307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees