CN107204295B - 电子元件封装件及制造该电子元件封装件的方法 - Google Patents

电子元件封装件及制造该电子元件封装件的方法 Download PDF

Info

Publication number
CN107204295B
CN107204295B CN201610915995.3A CN201610915995A CN107204295B CN 107204295 B CN107204295 B CN 107204295B CN 201610915995 A CN201610915995 A CN 201610915995A CN 107204295 B CN107204295 B CN 107204295B
Authority
CN
China
Prior art keywords
substrate
cover
bonding
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610915995.3A
Other languages
English (en)
Other versions
CN107204295A (zh
Inventor
姜珌中
金光洙
南智惠
李桢日
宋锺亨
康崙盛
辛承柱
李男贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN107204295A publication Critical patent/CN107204295A/zh
Application granted granted Critical
Publication of CN107204295B publication Critical patent/CN107204295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本公开涉及一种电子元件封装件及制造该电子元件封装件的方法。所述电子元件封装件，包括：基板；元件，设置在所述基板上；盖部，封闭所述元件。基板和盖部中的一者包括槽部，基板和盖部中的另一者包括与所述槽部相啮合的突起。第一金属层和第二金属层在槽部和突起之间的空间中彼此形成金属结合。

Description

电子元件封装件及制造该电子元件封装件的方法
本申请要求于2016年3月17日提交到韩国知识产权局的第10-2016-0032183号韩国专利申请的优先权和权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种电子元件封装件及制造该电子元件封装件的方法。
背景技术
近年来，随着移动通信装置的迅速发展，对于微型滤波器、振荡器和其他组件的需求也随之增加。例如，体声波(BAW)谐振器已经被经常用于实施微型滤波器、振荡器和其他组件。使用BAW谐振器具有诸如能够实现低成本批量生产和能够小型化的优点。进一步地，BAW谐振器可获得高的品质因子并可用于微频段。
一般地，因为BAW谐振器的谐振器(振荡器)的性能在500℃或更高的结合温度会劣化，所以BAW谐振器需要在500℃或更小的温度进行气密封。因而，可以应用热扩散结合、共熔结合或硅直接结合。
进一步地，BAW谐振器在盖部结合工艺中经常使用热扩散结合。热扩散结合定义为一种在晶圆的两个表面上涂抹待结合的材料(例如，结合金属)并利用热和强作用力按压晶圆以将晶圆结合的方法。强作用力首先用于将晶圆按压在一起以得到具有纳米尺寸或更小的间隙，以使涂抹的结合金属彼此非常接近并融合在一起。当对经过按压的晶圆进行加热时，形成在各个晶圆上的结合金属融合在一起，使得晶圆可结合在一起。
在这个示例中，涂抹的结合金属根据膜状况代表在晶圆内的膜厚度分布以及形成结合金属的基部的晶圆的厚度，并具有恒定程度的厚度分布。为将具有这样的厚度分布的晶圆彼此按压，需要大的作用力，并且需要具有高延展性且可在相同大小的作用力下相对容易发生变形的结合金属。进一步地，能够执行结合工艺的设备需要大的压力。此外，需要针对基板的英寸增加(inch-up)工艺，以使包括最新的BAW谐振器的微机电系统(MEMS)装置的成本合理。对于英寸增加工艺，结合压力需要与英寸增加成比例增加。
进一步地，这样的热按压结合可在待结合的表面需要具有处于纯净状态的没有发生氧化的表面的状况下执行。因而，使用了金-金扩散结合，其在高温和大气状况下几乎不发生氧化并提供优异的延展性。金-金扩散结合的使用导致制造成本的增加。
发明内容
提供该发明内容以简化的形式对挑选出来的构思进行描述，并在具体实施方式中对所述构思进行进一步描述。本发明内容既不意在限定所要求保护的主题的主要特征或必要特征，也不意在帮助确定所要求保护的主题的范围。
根据实施例，结合结构及其方法被构造成包括将覆盖形成在结合部的一侧上的突起的金属层结合到覆盖形成在结合部的另一侧上的槽部的金属层。
根据实施例，提供一种电子元件封装件，包括：基板；元件，设置在所述基板上；盖部，封闭所述元件；其中，基板和盖部中的一者可包括槽部，基板和盖部中的另一者可包括与所述槽部相啮合的突起，并且第一金属层和第二金属层在槽部和突起之间的空间中彼此形成金属结合。
槽部可包括倾斜壁表面，并且金属结合可以是覆盖突起的边缘的第一金属层的一部分和覆盖槽部的倾斜壁表面的第二金属层的一部分之间的结合。
金属结合可包括金属热扩散层。
第一金属层和第二金属层可包括相同类型的材料。
基板和盖部包括设置在其间的空间中的树脂层，以形成树脂结合。
树脂层可包括环氧树脂。
电子元件封装件可以为BAW谐振器。
根据另一实施例，提供一种制造电子元件封装件的方法，该方法包括：在基板的表面上形成元件；将封闭元件的盖部结合到基板；其中，基板和盖部中的一者可包括槽部，基板和盖部中的另一者可包括与所述槽部相啮合的突起，并且将盖部结合到基板的步骤可包括使形成在槽部和突起之间的空间中的第一金属层和第二金属层金属结合。
槽部可包括倾斜壁表面，并且使第一金属层和第二金属层金属结合的步骤可包括将覆盖突起的边缘的第一金属层的一部分结合到覆盖槽部的倾斜壁表面的第二金属层的一部分。
可通过使用金属热扩散结合工艺执行使第一金属层和第二金属层金属结合。
将盖部结合到基板的步骤还可包括使用树脂层将盖部树脂结合到基板。
树脂层可在树脂结合之前设置在基板和盖部中的一者或两者上，并在将盖部树脂结合到基板之后设置在基板和盖部之间的空间中。
根据又一实施例，提供一种电子元件封装件，包括：元件，设置在基板上；盖部，被构造成覆盖基板上的元件；突起，形成在盖部的侧壁的下表面和基板的上表面中的一者上；第一金属层，覆盖突起的至少一个表面；槽部，形成在盖部的侧壁的下表面和基板的上表面中的另一者上；第二金属层，覆盖所述槽部，其中，金属结合被构造在第一金属层和第二金属层的至少一部分之间。
槽部为具有用于线结合的倾斜壁侧表面和作为底表面的平表面的凹槽。
在突起形成在盖部的侧壁的下表面上时，第一金属层从侧壁的下表面上的预定点延伸，覆盖突起的侧表面和下表面，并延伸至侧壁的下表面上的另一预定点。
在槽部形成在基板的上表面上时，第二金属层从基板的上表面上的预定点延伸，覆盖槽部的倾斜壁表面和平表面，并延伸至基板的上表面上的另一预定点。
树脂层形成在盖部的侧壁的结合表面或基板的结合表面上，以使用树脂层将盖部的侧壁的下表面树脂结合到基板的上表面。
通过下面的具体实施方式、附图以及权利要求，其他特点和方面将是显而易见的。
附图说明
图1是根据实施例的电子装置模块的示意性平面图；
图2是根据实施例的元件封装件的示意性截面图；
图3是根据实施例的图2的区域A的示意性截面放大图；
图4是根据实施例的图2的区域A的另一示意性截面放大图；
图5和图6是根据实施例的制造电子元件封装件的示意性截面图；
图7是根据实施例的图5和图6的制造区域A的示意性截面图；
图8是根据实施例的图5和图6的制造区域A的另一示例的示意性截面图；
图9是根据实施例的结合结构被应用到不平整结合表面的示意性截面图；
图10是金属结合结构的示意性截面图。
在所有的附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清楚、说明及简洁起见，附图中的元件的相对尺寸、比例和描绘可以被夸大。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容后，这里所描述的方法、设备和/或系统的各种变换、修改及等同物将是显而易见的。例如，这里所描述的操作顺序仅仅是示例，其并不局限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，在理解本申请的公开内容后可作出将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对于本领域公知的特征的描述。
这里所描述的特征可以以不同的形式实施，并且将不被解释为被这里所描述的示例所限制。更确切的说，提供这里所描述的示例仅仅为示出在理解本申请的公开内容后将是显而易见的实施这里所描述的方法、设备和/或系统的很多可行的方式中的一些。
在整个说明书，当诸如层、区域或基板等的元件称为“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可以直接“位于”其他元件“上”、“连接到”其他元件或“结合到”另一元件，或者可存在介于两者之间的其他元件。相比之下，当元件称为“直接位于”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可能不存在介于两者之间的元件或层。
如这里所使用的，术语“和/或”包括任意两个或更多个相关所列项的任意组合和所有组合。
尽管可在这里使用诸如“第一”、“第二”和“第三”等的术语来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不受这些术语的限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而，在不脱离示例的教导的情况下，这里所描述的示例中所称的第一构件、组件、区域、层或部分可以被称为第二构件、组件、区域、层或部分。
为了易于描述如图所示的一个元件相对于另一元件的空间相对关系，这里可以使用诸如“在……上方”、“上”、“在……下方”以及“下”等的空间相对术语。这些空间相对术语意图包含除了图中所示的方位以外装置在使用或操作中的不同方位。例如，如果图中的装置翻转，则描述为“在”另一元件“上方”或“上”的元件于是将被定位为“在”另一元件“下方”或“下”。因而，术语“在……上方”可根据装置的空间方向包括上方和下方两种方位。装置也可以其他方式定位(旋转90度或处于其他方位)且可对这里使用的空间相对术语做出相应解释。
这里使用的术语仅用于描述各种实施例且不用于限制本公开。除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数字、操作、构件、元件和/或他们的组合，但是不排除存在或添加一个或更多个其他特征、数字、操作、构件、元件和/或他们的组合。
由于制造技术和/或公差，可发生如图所示的形状的变型。因而，这里所描述的示例不局限于附图中所示的特定形状，而是包括制造中所发生的形状的变化。
正如在理解本申请的公开内容之后将显而易见的，这里所描述的示例的特征可以以各种方式进行组合。进一步地，尽管这里所描述的示例具有各种构造，但是正如在理解本申请的公开内容之后将显而易见的，也可能有其他构造。
电子装置模块
图1是根据实施例的电子装置模块的示意性平面图。
参照图1，电子装置模块1100包括不同类型的无源组件1140和1150。例如，不同类型的无源组件1140和1150和电子元件封装件1130安装在电子装置模块1100的印刷电路板(PCB)1110上的集成电路(IC)芯片1120的周围。这些组件通过电路1111彼此电连接，并且通过电路1111发送或接收各种信号。
IC芯片1120是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))或者是闪存的存储器芯片；是诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等的应用处理器芯片；是诸如模拟-数字转换器(ADC)或专用集成电路(ASIC)的逻辑芯片。然而，本公开不局限于此，而且所述IC芯片1120也可包括其他类型的芯片相关组件。这些芯片相关组件也被组合。
无源组件1140和1150可以是用于消除噪音的各种类型的滤波器，例如，功率电感器、高频(HF)电感器、普通磁珠、GHz磁珠、共模滤波器等。然而，本公开不局限于此，无源组件1140和1150可以是诸如各种类型的电容器的其他无源组件。这些无源组件也被组合。
元件封装件1130包括各种类型的微机械电子系统(MEMS)装置，并且可以是，例如，体声波(BAW)装置或表面声波(SAW)装置。然而，本公开不局限于此。这些装置被用作滤波器以发送或接收射频(RF)信号。根据实施例，元件封装件1130可以是RF滤波器。然而，本公开不局限于此。元件封装件1130也可以是下述结合结构所应用的其他元件封装件。
电子装置模块1100可以是典型的Wi-Fi模块。然而，本公开不局限于此。例如，电子装置模块1100可以是用在诸如智能电话、个人数字助理、数字摄像机、数字静态照相机、网络系统、计算机、监视器、电视、视频游戏机或智能手表的电子装置中的模块。
电子元件封装件
根据实施例，将在下文中描述元件封装件，并且为方便起见，利用示例对BAW谐振器的结构进行描述。然而，根据实施例的内容可适用于上述具有各种不同用途的元件封装件。
图2是根据实施例的电子元件封装件的示意性截面图。
参照图2，根据实施例，电子元件封装件100包括基板110、元件120和盖部140。气隙130形成在基板110和元件120之间的空间中，元件120形成在膜层150上以通过气隙130与基板110隔开。
基板110可以是硅(Si)基板、高阻硅(HRS)基板、砷化镓(GaAs)基板、玻璃基板、陶瓷基板或绝缘体上硅片(SOI)。然而，本公开不局限于此。
元件120包括第一电极121、压电层123和第二电极125。元件120通过从膜层150或在膜层150上顺序地堆叠第一电极121、压电层123和第二电极125而形成。因而，压电层123设置在第一电极121和第二电极125之间的空间中。元件120形成在膜层150上，结果是，膜层150、第一电极121、压电层123和第二电极125顺序地形成在基板110的上部。
在向第一电极121和第二电极125上施加信号时，元件120利用压电层123谐振以产生谐振频率或半谐振频率。第一电极121和第二电极125由诸如金(Au)、钼(Mo)、镥(Lu)、铝(Al)、铂(Pt)、钛(Ti)、钨(W)、钯(Pd)、铬(Cr)和镍(Ni)的金属形成。然而，本公开不局限于此。
元件120使用由压电层123产生的声波。例如，当信号被施加到第一电极121和第二电极125上时，压电层123在其厚度方向上机械地振动以产生声波。在实施例中，压电层123包括氧化锌(ZnO)、氮化铝(AlN)或石英。
当所施加的信号波长的1/2与压电层123的厚度相对应时，压电层123的谐振现象发生。当谐振现象发生时，电阻抗迅速变化，并且根据实施例，声波谐振器可被用作选择频率的滤波器。谐振频率根据压电层123、围绕压电层123的第一电极121和第二电极125的厚度或压电层123的特定弹性波速而确定。作为示例，随着压电层123的厚度减小，谐振频率增加。
元件120还包括保护层127。保护层127形成在第二电极125的上部以防止第二电极125暴露到外部环境。第一电极121和第二电极125形成在压电层123的相对外侧或外表面上，并分别连接到第一连接电极180和第二连接电极190。第一连接电极180和第二连接电极190确认谐振器的滤波器特性，并且执行所需的频率微调。然而，本公开不局限于此。
为提高品质因数，元件120通过气隙130与基板110隔开。例如，气隙130形成在元件120和基板110之间的空间中以使基板110不影响由压电层123产生的声波。进一步地，气隙130使得由元件120产生的声波的反射特性得到改进。作为空的空间，气隙130具有大约为无限大的阻抗，因而，声波没有损失或不在气隙130中传播，并保留在元件120中。因而，气隙130使得沿其纵向方向的声波损失减小，使得元件120的品质因数值增加。
穿过基板110的多个过孔112形成为朝向基板110的下表面。第一连接导体115a和第二连接导体115b分别形成在过孔112内部。第一连接导体115a和第二连接导体115b形成在过孔112的内表面上，也即，基板110的第一内壁110a和第二内壁110b的全部。然而，本公开不局限于此。第一连接导体115a和第二连接导体115b中的每个的一端连接到形成在基板110的下表面上的外电极117，而第一连接导体115a和第二连接导体115b中的每个的另一端连接到第一电极121或第二电极125。
在示例中，第一连接导体115a将第一电极121电连接到外电极117，第二连接导体115b将第二电极125电连接到外电极117。因而，第一连接导体115a通过基板110和膜层150电连接到第一电极121，第二连接导体115b通过基板110、膜层150和压电层123电连接到第二电极125。
进一步地，在示例中，仅示出了两个过孔112和两个连接导体115a和115b。然而，本公开不局限于此。基于实施例，可提供更多数量的过孔112和连接导体115a和115b。
盖部140保护元件120免受元件封装件100的外部或外部环境的影响。盖部140包括两个侧壁141，每个侧壁141从基板110的相对的宽度端部向覆盖元件120的平表面延伸。盖部140具有盖子的形状，带有平的或弯曲的上表面，包括容纳有元件120的内部空间。因而，盖部140结合、焊接、电焊到或附到基板110以使得盖部140的侧壁141围绕元件120的外周。进一步地，侧壁141的下表面141a被用作结合、焊接、电焊到或附到基板110的结合表面。在一个实施例中，不同的、分开的结构可形成在盖部140和基板110之间的空间中。盖部140的材料没有特别的限制。盖部140可由诸如以热固性树脂或热塑性树脂为例的聚合物材料制成，或可由已知的金属或半导体材料制成。然而，本公开不局限于此。
图3是根据实施例的图2的区域A的示意性截面放大图。
参照图3，根据实施例，结合部A包括：突起141P，形成在盖部140的侧壁141的下表面141a上；第一金属层171，覆盖突起141P；槽部110G，形成在基板110上；第二金属层172，覆盖槽部110G。金属结合(MB)被构造在第一金属层171的至少一部分和第二金属层172的至少一部分之间，其中，第一金属层覆盖形成在盖部140上的突起141P，第二金属层覆盖形成在基板110上的槽部110G。
槽部110G为具有作为侧表面的用于线结合的倾斜壁表面和作为底表面的平表面的凹槽，并形成在基板110的上表面110c上。图3中的虚线圆标出的部分为槽部110G中第一金属层171和第二金属层172彼此最接近或彼此接触的部分。根据实施例，第一金属层171覆盖突起141P的至少一个表面。例如，如图3所示，第一金属层171从侧壁141的下表面141a上的预定点延伸，覆盖侧表面和突起141P的侧表面和下表面，并延伸至侧壁141的下表面141a上的另一预定点。进一步地，第二金属层172从基板110的上表面110c上的预定点延伸，覆盖槽部110G的倾斜壁表面和平表面，并延伸至基板110的上表面110c上的另一预定点。
MB将第一金属层171的覆盖突起141P的边缘的拐角或一部分的部分结合到第二金属层172的覆盖槽部110G的倾斜壁表面的一部分，其中，第一金属层171的覆盖突起141P的边缘的拐角或一部分的部分与第二金属层172的覆盖槽部110G的倾斜壁表面的一部分重叠或相互面对。因而，金属间结合表面形成在槽部110G的多个部分之间的空间中，而不是形成在平面上。即使在没有获得预期的总厚度值(TTV)的情况下，突起141P的插入深度自动变化以形成规则的结合线。换句话说，根据图3中所示的实施例，至少自对齐是可能的。进一步地，即使在结合线没有形成为具有大约为1μm至2μm的非常细的图案的情况下，在形状方面也可实现线结合，并且金属间结合表面的面积显著减小。进一步地，随着面积等的增加，当超过结合设备的压力极限时，使用例如电镀工艺形成具有细线宽的金属间结合表面，而不需要使用高级工艺。
第一金属层171和第二金属层172也包括诸如易氧化的铜(Cu)以及在普通金属热扩散工艺中使用的金(Au)的金属。进一步地，第一金属层171和第二金属层172有必要由不同类型的材料制成，但也可由相同种类的材料制成，这是因为在从下方向金属层的表面加压时，金属层的侧表面之间形成的线被结合在一起，而没有通过向表面加压而形成金属结合。因而，内部纯金属而不是氧化表面被暴露，使得诸如铜(Cu)的易氧化的结合金属也能够用作热扩散结合工艺的材料。因而，根据本公开的多个优点中的一个，制造成本降低。
第一金属层171和第二金属层172通过金属热扩散工艺而结合并阻止热传导。由于第一金属层171和第二金属层172之间的反向扩散，因而，第一金属层171和第二金属层172具有形成在其上的热扩散层。
进一步地，槽部110G形成在基板110上，突起141P形成在盖部140上以与槽部110G啮合。这在附图中示出了。然而，本公开不局限于此。例如，只要盖部140和基板110形成这样的MB，槽部110G可形成在盖部140上，诸如盖部140的侧壁141的下表面141a，与槽部110G啮合的突起141P可形成在基板110上，诸如基板110的上表面110c。在以下的描述中，在通过参照全部附图理解本申请的公开内容后，这将是显而易见的。
图4是根据实施例的图2的区域A的另一示意性截面放大图的示例。
参照图4，根据实施例，结合部A包括：突起141P，形成在盖部140上；第一金属层171，覆盖突起141P；槽部110G，形成在基板110上；第二金属层172，覆盖槽部110G。结合部A还包括通过树脂层177形成的树脂结合。
树脂层177设置在或位于基板110和盖部140之间的空间中，例如，基板110的结合表面110c或上表面110c和盖部140的下表面141a或结合表面141a之间的空间中。树脂层177结合基板110和盖部140。当同时应用MB和树脂层177形成的树脂结合时，通过树脂层177以辅助MB区域的气密封和树脂结合区域的结合强度的方式组合MB和树脂结合。
树脂层177包括已知的树脂，并可包括已知的树脂中的环氧树脂，以便增加通过环氧树脂结合工艺获得的结合强度。然而，本公开不局限于此。
制造电子装置封装件的方法
下面将描述制造电子装置封装件的方法。省略与上述描述重复的内容，并主要描述差别。
图5是根据实施例的制造电子装置封装件的部件的示意性截面图。
参照图5，在基板110上形成元件120。元件120通过在基板110上顺序地堆叠膜层150、第一电极121、压电层123、第二电极125和保护层127而形成。牺牲层(未示出)在形成膜层150之前形成，并在后来移除以形成气隙130。通过形成导电层，在导电层的上部沉积光刻胶，使用光刻工艺将光刻胶图案化，并使用图案化的光刻胶作为掩膜来将第一电极121和第二电极125形成为预定图案。
在实施例中，第一电极121由钼(Mo)材料形成，第二电极125由钌(Ru)材料形成。然而，本公开不局限于此，并且根据实施例，诸如金(Au)、钌(Ru)、铝(Al)、铂(Pt)、钛(Ti)、钨(W)、钯(Pd)、铬(Cr)和镍(Ni)的各种金属被用作第一电极121和第二电极125。压电层123由氮化铝(AlN)形成。然而，本公开不局限于此，并且，使用诸如氧化锌(ZnO)或石英的各种压电材料。保护层127由绝缘材料形成。在示例中，绝缘材料包括氧化硅基、氮化硅基或氮化铝基材料。
接下来，在第一电极121和第二电极125的上部分别形成用于频率微调的第一连接电极180和第二连接电极190。第一连接电极180和第二连接电极190形成在第一电极121和第二电极125的上部，并通过保护层127或压电层123与第一电极121和第二电极125结合。通过蚀刻工艺移除保护层127和压电层123的一部分以使第一电极121的一部分向外暴露并通过在第一电极121上沉积金(Au)或铜(Cu)来形成第一连接电极180。类似地，通过蚀刻工艺部分地移除保护层127的一部分以使第二电极125的一部分向外暴露，并通过在第二电极125上沉积金(Au)或铜(Cu)来形成第二连接电极190。
接下来，使用第一连接电极180和第二连接电极190确认元件120的滤波器特性，微调所需的频率，然后形成气隙130。气隙130通过移除牺牲层而形成。结果是，完成了作为谐振部的元件120。
进一步地，形成盖部140以保护元件120免受外部环境的影响。盖部140通过晶圆级晶圆结合工艺形成。例如，多个单元基板110设置在其上的基板晶圆和多个盖部140设置在其上的盖部晶圆彼此结合为整体晶圆。在这个示例中，彼此结合的基板晶圆和盖部晶圆在随后的切割工艺中被切割成多个分离的元件封装件。进一步地，在基板110上安放盖部140。加热并按压盖部140和基板110以使其彼此结合。以下将更详细地描述结合工艺。
图6是根据实施例的制造电子元件封装件的部件的示意性截面图。
参照图6，穿过基板110形成过孔112，并在过孔112的内侧形成第一连接导体115a和第二连接导体115b。第一连接导体115a和第二连接导体115b通过在形成过孔112的基板110的第一内壁110a和第二内壁110b上形成导电层而制造。例如，第一连接导体115a和第二连接导体115b通过沿形成过孔112的基板110的第一内壁110a和第二内壁110b沉积、涂敷或设置导电金属(例如，金(Au)或铜(Cu))而形成。
此外，在基板110的下表面形成外电极117以完成元件封装件100。在向基板110的下表面延伸的第一连接导体115a和第二连接导体115b上形成外电极117。由锡(Sn)形成的焊球被用作外电极，但本公开不局限于此。
图7是根据实施例的图5和图6的制造区域A的示意性截面图。
参照图7，根据实施例，将盖部140结合到基板110的工艺包括：形成第一金属层171以及第二金属层172，其中，第一金属层覆盖形成在盖部140的侧壁141的结合表面141a上的突起141P，第二金属层覆盖形成在基板110的结合表面110c中的槽部110G；通过金属热扩散结合工艺结合第一金属层171和第二金属层172。
金属热扩散结合工艺定义为在待结合的每个晶圆的表面上涂抹待结合的材料(例如，结合金属)并利用热和强作用力按压晶圆以将晶圆结合的方法。在一个示例中，强作用力首先用于按压晶圆以得到具有纳米尺寸或更小的间隙，由此，涂抹的结合金属可彼此非常接近并向彼此扩散。对以这种方式按压的晶圆进行加热以使每个晶圆的结合金属向彼此扩散，因而，将结合金属结合在一起。
如上所述，这样的MB通过将覆盖第一金属层171的突起141P的边缘的第一金属层171的一部分结合到覆盖第二金属层172的槽部110G的倾斜壁表面的第二金属层172的一部分而形成。因而，突起141P的插入深度自动变化以形成规则的结合线。进一步地，金属间结合表面的面积可显著减小。此外，随着金属间结合表面的面积增加，当超过结合设备的压力极限时，使用例如电镀工艺等的工艺形成具有细线宽的金属间结合表面，而不需要使用高级工艺。
图8是根据实施例的图5和图6的制造区域A的另一示例的示意性截面图。
参照图8，将盖部140结合到基板110的工艺还包括在盖部140的侧壁141的结合表面141a上或基板110的结合表面110c上形成树脂层177，并使用树脂层177将盖部140的侧壁141的结合表面141a树脂结合到基板110的结合表面110c。如上所述，当同时应用MB和树脂结合时，MB和树脂结合以辅助MB区域的气密封和树脂结合区域的结合强度的方式进行组合。
图9是根据实施例的结合结构被应用到不平整结合表面的示意性截面图。
参照图9，根据实施例，即使当结合高度H1和H2因结合表面上形成的台阶ST而不规则时，结合结构应用到其上的元件封装件使得突起141P的插入深度自动变化以形成规则的结合线。
图10是金属结合结构的示意性截面图。
参照图10，在一个示例中，当第一金属层171’和第二金属层’形成在基板110’的结合表面和盖部141’的结合表面上时，基板110’或盖部141’的结合表面是不规则的，或者第一金属层171’和第二金属层172’具有不规则的高度。在这个示例中，当第一金属层171’和第二金属层172’金属结合时，会发生它们的一部分没有结合的结合缺陷。因而，这样的示例会产生不良的结果。
如上所述，根据各种实施例，提供具有新型结合结构的电子元件封装件以及制造该电子元件封装件的方法，其中，该新型结合结构中的盖部和基板可牢固地结合而不论其厚度分布如何，并可形成细的结合线，并且，可显著地减小结合面积并可降低制造成本。
虽然以上已经示出并描述了实施例，但是对于本领域的技术人员将显而易见的是，在不脱离应由权利要求所限定的本公开的范围的情况下，可进行修改和变型。
例如，作为示例，上述实施例示出将盖部结合到基板然后形成连接导体。然而，本公开不局限于此，并且能够进行诸如首先形成连接导体再将盖部结合到基板的各种修改。
虽然本公开包括具体示例，但在理解本申请的公开内容后将显而易见的是，在不脱离权利要求及其等同物的精神及范围的情况下，可在这些示例中作形式和细节上的各种变化。这里所描述的示例将仅被理解为描述性意义，而非出于限制的目的。在每个示例中的特征或方面的描述将被理解为可适用于其他示例中的类似的特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的形式组合和/或通过其他组件或他们的等同物替换或增添描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围并不通过具体实施方式限定而是通过权利要求及其等同物限定，权利要求及其等同物的范围之内的全部变型将被理解为包括在本公开中。

Claims (17)

1.一种电子元件封装件，包括：
基板；
元件，设置在所述基板上；
盖部，封闭所述元件；
其中，所述基板和盖部中的一者包括槽部，所述基板和盖部中的另一者包括与所述槽部相啮合的突起，在所述突起上覆盖有第一金属层，在所述槽部中覆盖有第二金属层，并且第一金属层和第二金属层在槽部和突起之间的空间中彼此以线结合的形式形成金属结合。
2.根据权利要求1所述的电子元件封装件，其中，所述槽部包括倾斜壁表面，并且所述金属结合是覆盖突起的边缘的第一金属层的一部分和覆盖槽部的倾斜壁表面的第二金属层的一部分之间的结合。
3.根据权利要求1所述的电子元件封装件，其中，所述金属结合包括金属热扩散层。
4.根据权利要求1所述的电子元件封装件，其中，所述第一金属层和第二金属层包括相同类型的材料。
5.根据权利要求1所述的电子元件封装件，其中，所述基板和盖部包括设置在所述基板和盖部之间的空间中的树脂层，以形成树脂结合。
6.根据权利要求5所述的电子元件封装件，其中，所述树脂层包括环氧树脂。
7.根据权利要求1所述的电子元件封装件，其中，所述电子元件封装件为体声波谐振器。
8.一种制造电子元件封装件的方法，所述方法包括：
在基板的表面上形成元件；
将封闭所述元件的盖部结合到基板；
其中，基板和盖部中的一者包括槽部，基板和盖部中的另一者包括与所述槽部相啮合的突起，在所述突起上覆盖有第一金属层，在所述槽部中覆盖有第二金属层，并且将盖部结合到基板的步骤包括使形成在槽部和突起之间的空间中的第一金属层和第二金属层以线结合的形式形成金属结合。
9.根据权利要求8所述的方法，其中，所述槽部包括倾斜壁表面，并且使第一金属层和第二金属层金属结合的步骤包括将覆盖突起的边缘的第一金属层的一部分结合到覆盖槽部的倾斜壁表面的第二金属层的一部分。
10.根据权利要求8所述的方法，其中，通过利用金属热扩散结合工艺执行使第一金属层和第二金属层金属结合。
11.根据权利要求8所述的方法，其中，将盖部结合到基板的步骤还包括使用树脂层将盖部树脂结合到基板。
12.根据权利要求11所述的方法，其中，所述树脂层在树脂结合之前设置在基板和盖部中的一者或两者上，并在将盖部树脂结合到基板之后设置在基板和盖部之间的空间中。
13.一种电子元件封装件，包括：
元件，设置在基板上；
盖部，被构造成覆盖基板上的所述元件；
突起，形成在盖部的侧壁的下表面和基板的上表面中的一者上；
第一金属层，覆盖所述突起的至少一个表面；
槽部，形成在盖部的侧壁的下表面和基板的上表面中的另一者上；
第二金属层，覆盖所述槽部，其中，金属结合被构造在第一金属层和第二金属层的至少一部分之间，
其中，所述槽部具有用于线结合的倾斜壁侧表面。
14.根据权利要求13所述的电子元件封装件，其中，所述槽部还具有为平表面的底表面。
15.根据权利要求13所述的电子元件封装件，其中，在所述突起形成在盖部的侧壁的下表面上时，第一金属层从侧壁的下表面上的预定点延伸，覆盖突起的侧表面和下表面，并延伸至侧壁的下表面上的另一预定点。
16.根据权利要求13所述的电子元件封装件，其中，在所述槽部形成在基板的上表面上时，第二金属层从基板的上表面上的预定点延伸，覆盖槽部的倾斜壁表面和平表面，并延伸至基板的上表面上的另一预定点。
17.根据权利要求13所述的电子元件封装件，其中，树脂层形成在盖部的侧壁的结合表面或基板的结合表面上，以使用所述树脂层将盖部的侧壁的下表面树脂结合到基板的上表面。
CN201610915995.3A 2016-03-17 2016-10-20 电子元件封装件及制造该电子元件封装件的方法 Active CN107204295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160032183A KR102460753B1 (ko) 2016-03-17 2016-03-17 소자 패키지 및 그 제조방법
KR10-2016-0032183 2016-03-17

Publications (2)

Publication Number Publication Date
CN107204295A CN107204295A (zh) 2017-09-26
CN107204295B true CN107204295B (zh) 2020-01-07

Family

ID=59847864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610915995.3A Active CN107204295B (zh) 2016-03-17 2016-10-20 电子元件封装件及制造该电子元件封装件的方法

Country Status (3)

Country Link
US (2) US9842787B2 (zh)
KR (1) KR102460753B1 (zh)
CN (1) CN107204295B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10330642B2 (en) * 2015-12-14 2019-06-25 Qorvo Us, Inc. BAW sensor device with peel-resistant wall structure
KR102460753B1 (ko) * 2016-03-17 2022-10-31 삼성전기주식회사 소자 패키지 및 그 제조방법
KR20180064168A (ko) * 2016-12-05 2018-06-14 삼성전기주식회사 탄성파 필터 장치 및 이의 제조방법
US10508030B2 (en) * 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US20190010046A1 (en) * 2017-07-06 2019-01-10 China Wafer Level Csp Co., Ltd. Packaging structure and packaging method of mems chip and asic chip
US11496111B2 (en) 2018-10-18 2022-11-08 Skyworks Solutions, Inc. Methods of plasma dicing bulk acoustic wave components
CN111010114B (zh) * 2019-08-09 2023-10-27 天津大学 带吸热与散热结构的体声波谐振器、滤波器和电子设备
CN110868180A (zh) * 2019-10-12 2020-03-06 中国电子科技集团公司第十三研究所 半导体封装件的制作方法及半导体封装件
KR20210048268A (ko) * 2019-10-23 2021-05-03 삼성전기주식회사 안테나 장치
CN115277906A (zh) * 2021-04-30 2022-11-01 华为技术有限公司 中框及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495999A (zh) * 2002-08-13 2004-05-12 ��ʿͨý��������ʽ���� 声波器件及其制作方法
WO2015197551A1 (de) * 2014-06-23 2015-12-30 Epcos Ag Gehäuse für ein elektrisches bauelement und verfahren zur herstellung eines gehäuses für ein elektrisches bauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09122924A (ja) 1995-10-27 1997-05-13 Yamaha Motor Co Ltd 異種材間の抵抗接合法
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP4435040B2 (ja) * 2005-02-25 2010-03-17 オリジン電気株式会社 金属の拡散接合方法
KR100716231B1 (ko) * 2005-08-05 2007-05-10 주식회사 엠에스솔루션 체적탄성파 공진기의 패키지 및 그 패키징 방법
KR101197189B1 (ko) * 2010-05-04 2012-11-02 (주)와이솔 반도체 패키지 및 그 제조방법
KR102460753B1 (ko) * 2016-03-17 2022-10-31 삼성전기주식회사 소자 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495999A (zh) * 2002-08-13 2004-05-12 ��ʿͨý��������ʽ���� 声波器件及其制作方法
WO2015197551A1 (de) * 2014-06-23 2015-12-30 Epcos Ag Gehäuse für ein elektrisches bauelement und verfahren zur herstellung eines gehäuses für ein elektrisches bauelement

Also Published As

Publication number Publication date
KR20170108383A (ko) 2017-09-27
US20170271222A1 (en) 2017-09-21
CN107204295A (zh) 2017-09-26
KR102460753B1 (ko) 2022-10-31
US10068820B2 (en) 2018-09-04
US9842787B2 (en) 2017-12-12
US20180068915A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
CN107204295B (zh) 电子元件封装件及制造该电子元件封装件的方法
US10917069B2 (en) Electronic component
JP6311724B2 (ja) 電子部品モジュール
US10164602B2 (en) Acoustic wave device and method of manufacturing the same
KR102588795B1 (ko) 음향 공진기 및 그 제조 방법
JP4377500B2 (ja) 弾性表面波装置及び弾性表面波装置の製造方法
US7583162B2 (en) Piezoelectric device and method for manufacturing the piezoelectric device
CN107276558B (zh) 声波装置和制造该声波装置的方法
US11437563B2 (en) Acoustic wave device and method of manufacturing the same
CN107204751B (zh) 电子元件封装件及制造该电子元件封装件的方法
US8022594B2 (en) Surface acoustic wave device
US10447411B2 (en) Acoustic wave device and method of manufacturing the same
CN112311355A (zh) 半导体封装件
CN108282157B (zh) 声波谐振器及制造声波谐振器的方法
JP4496652B2 (ja) 弾性表面波装置とその製造方法
CN110880921B (zh) 体声波结构、体声波装置及其制造方法
CN109768782B (zh) 声波装置及制造该声波装置的方法
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
JP2002141765A (ja) 圧電基板、圧電振動子及びそれを搭載した圧電デバイス
US20120261816A1 (en) Device package substrate and method of manufacturing the same
JP4722204B2 (ja) 弾性表面波装置及び弾性表面波装置の製造方法
KR20190126923A (ko) 전자 부품 및 그것을 구비하는 모듈
JP5111307B2 (ja) 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法
JP2004179751A (ja) 弾性表面波装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant