JP2004080221A - 弾性波デバイス及びその製造方法 - Google Patents

弾性波デバイス及びその製造方法 Download PDF

Info

Publication number
JP2004080221A
JP2004080221A JP2002236151A JP2002236151A JP2004080221A JP 2004080221 A JP2004080221 A JP 2004080221A JP 2002236151 A JP2002236151 A JP 2002236151A JP 2002236151 A JP2002236151 A JP 2002236151A JP 2004080221 A JP2004080221 A JP 2004080221A
Authority
JP
Japan
Prior art keywords
substrate
wave device
acoustic wave
bonding
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002236151A
Other languages
English (en)
Inventor
Yoshio Sato
佐藤　良夫
Kiyonari Hashimoto
橋本　研也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Media Devices Ltd filed Critical Fujitsu Ltd
Priority to JP2002236151A priority Critical patent/JP2004080221A/ja
Priority to SG200304838A priority patent/SG120946A1/en
Priority to KR1020030055652A priority patent/KR20040015688A/ko
Priority to CNA031278809A priority patent/CN1495999A/zh
Priority to US10/639,646 priority patent/US20040104791A1/en
Publication of JP2004080221A publication Critical patent/JP2004080221A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0595—Holders; Supports the holder support and resonator being formed in one body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/21—Crystal tuning forks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

【課題】寸法増大を引き起こさずにハーメチックシールされた弾性波デバイスを提供する。更に、金属製のワイヤ等を用いずに電気信号の入出力が可能な小型で信頼性の高い弾性波デバイスの製造方法も提供する。
【解決手段】圧電基板１０上にＩＤＴパターン１１でＳＡＷデバイスを形成する。この際、ＩＤＴパターン１１上に中空部分が形成されるようにカバー２０に中空部２２を設ける。更にカバー２０にはＳＡＷデバイスへ電気信号を導入するための貫通穴２１を設ける。従って、圧電基板１０とカバー２０とより成るチップ１は貫通穴２１に金属バンプ３１が設けられ、回路基板３０へフェースダウンボンディングされる。尚、圧電基板１０において、ＩＤＴパターン１１及び電極パッド部１２の周囲を取り囲むように周囲金属膜１３設けることで、チップ１内部のハーメチックシールをより高めることも可能である。
【選択図】　　　　　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、弾性波デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
現在の通信システムでは、限られた周波数資源の中で高信頼性且つ高速な情報伝達を実現するために、きわめて高安定な周波数源や高選択性なフィルタを利用する必要がある。
【０００３】
水晶振動子や弾性表面波（ＳＡＷ）フィルタ等の弾性波素子は、上記のような高安定な周波数源や高選択性なフィルタを実現するデバイスの１つであり、今や通信機器の性能を支配する必要不可欠な構成要素となっている。
【０００４】
一方、通信機器の小型・軽量化並びに高機能化に対応するため、電子素子の集積化が進められており、単一チップ上に全ての機能を集積化した所謂『システムオンチップ』が最終的な形態として指向されている。
【０００５】
しかしながら、従来の弾性波素子は、システムオンチップはもとより、他の電子素子との集積化が容易でない。これは、以下の２つの理由による。まず１つは、実用的な弾性波素子を半導体基板上に直接形成することが困難な点である。他の１つは、弾性波素子が水分やその他の気体性の物質吸収に伴う性能劣化を防止するハーメチックシールされた特殊なパッケージを必要とする点である。この２つの理由は、通常、弾性波素子が圧電性基板上に形成されることと、弾性振動を利用していることとに基づいている。従って、弾性波素子を使用することは通信機器の小型化に対する大きな障害となっている。
【０００６】
次に、従来技術において弾性表面波素子用として開発され、利用されているパッケージの構成例を、図面を用いて説明する。
【０００７】
図１は、ボンディングワイヤを利用した最も一般的なパッケージ１００の構成を示す断面図である。以下、これを従来技術１という。
【０００８】
従来技術１によるパッケージ１０００は、図１（ａ）のように、電極１００２が取り付けられたセラミック（又は金属等）製の基板１００１上に、櫛形電極（以下、ＩＤＴという）パターン１００４が形成された圧電基板１００３が積載され、これらが接着剤で固定された構成を有する。また、圧電基板１００３上のＩＤＴパターン１００４と電極１００２とは金属ワイヤ１００５で電気的に接続されている。このような構成において、図１（ｂ）のように、基板１００１の側壁１００９と蓋１００６とが溶接される。この時、基板１００１と蓋１００６との間は乾燥窒素が充填されるか真空にされて、完全に密封される（ハーメチックシール）。
【０００９】
このように密封された構成を有することで、従来技術１では弾性表面波（ＩＤＴパターン１００４）への水分の吸着による特性劣化が防止され、十分に高い信頼性が実現される。しかしながら、この反面、従来技術１によるパッケージは、その寸法が圧電基板１００３の大きさと比較して非常に大きくなるという問題があった。
【００１０】
また、従来技術１による問題を解消する技術として、図２に示すようなフリップチップと呼ばれるパッケージ構成が存在する。これを以下、従来技術２という。
【００１１】
従来技術２によるパッケージ２０００は、図２（ａ）のように、電極２００２が取り付けられたセラミック（又は金属等）製の基板２００１に対し、ＩＤＴパターン２００４が形成された面を向かい合わせとして圧電基板２００３が積載され、両者が金バンプ２００８等で電気的に接続された構成を有する。また、金バンプ２００８は圧電基板２００３の固定手段としても機能する。このような構成において、図２（ｂ）のように、基板２００１の側壁２００９と蓋２００６とが溶接される。
【００１２】
このようにボンディングのための金ワイヤ１００５の代りに金バンプ２００８を用いることで、従来技術２では金ワイヤ１００５のための空間が削除され、パッケージ２０００の寸法を圧電基板２００４の大きさと比較して若干大きい程度に納めることができる。更に従来技術２では、パッケージの高さをも大幅に低減できる。
【００１３】
更に、より小さなパッケージを実現するために、図３に示すようなチップサイズパッケージと呼ばれる構成が存在する。以下、これを従来技術３という。
【００１４】
従来技術３によるパッケージ３０００は、図３（ａ）のように、側壁が無いセラミック（又は金属等）製の基板３００１に対してＩＤＴパターン３００４が形成された面を向かい合わせとして圧電基板３００３を積載し、両者を金バンプ３００８等で電気的に接続した構成を有する。また、金バンプ３００８は圧電基板３００３の固定手段としても機能する。更に、圧電基板３００３の表面には保護層が堆積されている。このような構成において、図３（ｂ）のように、基板３００１と蓋３００６との全体がプラスチックやレジン等のモールド３０１０で覆われ、密封される。
【００１５】
このような構成により、従来技術３では圧電基板３００４と略同等の大きさでパッケージ３０００を形成することが可能である。
【００１６】
【発明が解決しようとする課題】
しかしながら、従来技術３では、弾性波デバイスのパッケージを略チップサイズまで小型化することを可能としたが、その反面、プラスチックやレンジ等のモールドでは空気（特に水分）を完全に遮断することができず、吸湿性等の面で信頼性に難があるという問題を有している。このため、他の半導体チップと同一基板にモジュール化する際にも信頼性が確保し難く、弾性波デバイスのためにモジュール全体で高価なハーメチックシールを取らざるを得なかった。
【００１７】
本発明は、上記の問題に鑑みてなされたもので、寸法増大を引き起こさずにハーメチックシールされた弾性波デバイスを提供することを目的とする。更に、金属製のワイヤ等を用いずに電気信号の入出力が可能な小型で信頼性の高い弾性波デバイスの製造方法も提供することを目的とする。
【００１８】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、力された電気信号に基づいて固体振動を発生する振動部と、前記電気信号を前記振動部へ導入するための電極パッド部とを有する第１の基板と、前記電極パッド部と外部の電極とを接続するための貫通穴を有する第２の基板とを有し、前記第１の基板の少なくとも前記振動部は、前記第１の基板と前記第２の基板との接着によりハーメチックシールされる。これにより、金属製のワイヤ等を用いずに電気信号の入出力が可能となるため、寸法増大を引き起こさずにハーメチックシールされた弾性波デバイスが提供される。
【００１９】
また、上記の弾性波デバイスは、例えば請求項２記載のように、前記第１の基板が少なくとも前記振動部を環囲する周囲金属層を有し、前記第２の基板と前記周囲金属層及び／又は前記電極パッド部との接着により、前記振動部がハーメチックシールされるように構成することもできる。これにより、周囲金属層によりチップ内部を覆うように接合されるため、確実に振動部をハーメチックシールすることが可能となる。
【００２０】
また、上記の弾性波デバイスは、例えば請求項３記載のように、前記第２の基板が前記振動部の固体振動を妨げないための窪みを有するように構成することもできる。これにより、第１の基板と第２の基板とで形成されるチップ内にハーメチックシールされた中空部分が形成されるため、振動部の固体振動を妨げることがない。
【００２１】
また、上記の弾性波デバイスは、例えば請求項４記載のように、前記電極パッド部及び／又は前記周囲金属層が、前記振動部の電極よりも厚膜化されているように構成することもできる。第１の基板と第２の基板とで形成されるチップ内にハーメチックシールされた中空部分が形成されるため、振動部の固体振動を妨げることがない。
【００２２】
また、上記の弾性波デバイスは、例えば請求項５記載のように、少なくとも前記第１の基板と前記第２の基板との接着部分の外縁が所定のプラスチック又はレジンでモールドされているように構成することもできる。これにより、弾性波デバイス内部をより確実にハーメチックシールすることが可能となる。
【００２３】
また、上記の弾性波デバイスは、例えば請求項６記載のように、前記第２の基板が絶縁性であるように構成することもできる。
【００２４】
また、上記の弾性波デバイスは、例えば請求項７記載のように、前記第１の基板が圧電体であり、前記振動部が弾性表面波共振子又は弾性表面波フィルタであるように構成することもできる。
【００２５】
また、上記の弾性波デバイスは、例えば請求項８記載のように、前記第１の基板がシリコン又はガリウム・ヒ素で形成され、前記振動部が薄膜共振器又は薄膜共振器フィルタであるように構成することもできる。
【００２６】
また、上記の弾性波デバイスは、例えば請求項９記載のように、前記第２の基板が、シリコン，ガラス，セラミック，プラスチックの少なくとも１つで形成されているように構成することもできる。
【００２７】
また、上記の弾性波デバイスは、例えば請求項１０記載のように、前記電気信号を伝播する配線が形成された第３の基板を有し、前記第２の基板が前記貫通穴に実装された金属製のバンプにより前記第３の基板へフェースダウンボンディングされていることで、前記配線と前記電極バッド部とが電気的に接続されているように構成することもできる。
【００２８】
また、上記の弾性波デバイスは、例えば請求項１１記載のように、前記第３の基板がセラミック又は半導体チップで形成されているように構成することもできる。
【００２９】
また、本発明は、請求項１２記載のように、入力された電気信号に基づいて固体振動を発生する振動子が形成された第１の基板と、前記第１の基板の表面に接着される第２の基板と、前記第１の基板の裏面に接着される第３の基板とを有し、前記第２又は第３の基板が、前記第１の基板と外部の電極とを電気的に接続するための貫通穴を有し、前記第１の基板の少なくとも前記振動子は、前記第１から第３の基板の接着によりハーメチックシールされる。これにより、金属製のワイヤ等を用いずに電気信号の入出力が可能となるため、寸法増大を引き起こさずにハーメチックシールされた弾性波デバイスが提供される。
【００３０】
また、上記の弾性波デバイスは、例えば請求項１３記載のように、前記第２及び第３の基板が前記振動子の固体振動を妨げないための窪みを有するように構成することもできる。第１の基板と第２の基板とで形成されるチップ内にハーメチックシールされた中空部分が形成されるため、振動子の固体振動を妨げることがない。
【００３１】
また、上記の弾性波デバイスは、例えば請求項１４記載のように、少なくとも前記第１の基板と前記第２の基板との接着部分及び前記第１の基板と前記第３の基板との接着部分の外縁が所定のプラスチック又はレジンでモールドされているように構成することもできる。これにより、弾性波デバイス内部をより確実にハーメチックシールすることが可能となる。
【００３２】
また、上記の弾性波デバイスは、例えば請求項１５記載のように、前記第２及び第３の基板が絶縁性であるように構成することもできる。
【００３３】
また、上記の弾性波デバイスは、例えば請求項１６記載のように、前記第２及び第３の基板が、シリコン，ガラス，セラミック，プラスチックの少なくとも１つで形成されているように構成することもできる。
【００３４】
また、上記の弾性波デバイスは、例えば請求項１７記載のように、前記電気信号を伝播する配線が形成された第４の基板を有し、前記第２又は第３の基板が前記貫通穴に実装された金属製のバンプにより前記第４の基板へフェースダウンボンディングされていることで、前記配線と前記電極バッド部とが電気的に接続されているように構成することもできる。
【００３５】
また、上記の弾性波デバイスは、例えば請求項１８記載のように、前記第４の基板がセラミック又は半導体チップで形成されているように構成することもできる。
【００３６】
また、本発明は、請求項１９記載のように、入力された電気信号に基づいて固体振動を発生する振動部と、前記電気信号を前記振動部へ導入するための電極パッド部とを有する第１の基板の前記振動部が形成された側に、前記電極パッド部と外部の電極とを接続するための貫通穴を有する第２の基板を接着する第１の工程を有し、前記第１の工程により、前記第１の基板の少なくとも前記振動部がハーメチックシールされる。これにより、金属製のワイヤ等を用いずに電気信号の入出力が可能な小型で信頼性の高い弾性波デバイスが製造できる。
【００３７】
また、上記の製造方法は、例えば請求項２０記載のように、少なくとも前記振動部を環囲する周囲金属層を前記第１の基板に形成する第２の工程を有し、前記第１の工程が、前記第２の基板と前記周囲金属層及び／又は前記電極パッド部とを接着させることにより、前記振動部をハーメチックシールするように構成することもできる。これにより、周囲金属層によりチップ内部を覆うように接合することで、確実に振動部がハーメチックシールされた弾性波デバイスが製造できる。
【００３８】
また、上記の製造方法は、例えば請求項２１記載のように、前記振動部の固体振動を妨げないための窪みを前記第２の基板に形成する第３の工程を有するように構成することもできる。これにより、第１の基板と第２の基板とで形成されるチップ内のハーメチックシールされた中空部分により振動部の固体振動を妨げられない弾性波デバイスを製造できる。
【００３９】
また、上記の製造方法は、例えば請求項２２記載のように、前記電極パッド部及び／又は前記周囲金属層上に金属膜を形成する第３の工程を有し、前記第１の工程が、前記第２の基板と前記金属膜とを接着させることにより、前記振動部をハーメチックシールするように構成することもできる。これにより、第１の基板と第２の基板とで形成されるチップ内のハーメチックシールされた中空部分により振動部の固体振動を妨げられない弾性波デバイスを製造できる。
【００４０】
また、上記の製造方法は、例えば請求項２３記載のように、少なくとも前記第１の基板と前記第２の基板との接着部分の外縁を所定のプラスチック又はレジンでモールドする第４の工程を有するように構成することもできる。これにより、より確実にハーメチックシールされた弾性波デバイスを製造できる。
【００４１】
また、上記の製造方法は、例えば請求項２４記載のように、前記貫通穴に金属製のバンプを実装して、前記第２の基板における前記貫通穴が形成された側を、前記電気信号を伝播する配線が形成された第３の基板へフェースダウンボンディングすることで、前記配線と前記電極バッド部とを電気的に接続する第５の工程を有するように構成することもできる。
【００４２】
また、上記の製造方法は、例えば請求項２５記載のように、前記第１の工程が、前記振動部と前記電極パッド部とが複数対形成された前記第１の基板に前記第２の基板を着接し、前記第１の工程で形成された複数の前記弾性波デバイスを個別に切り出す第６の工程をさらに有するように構成することもできる。これにより、上記のような効果を奏する弾性波デバイスを容易に複数製造することが可能となる。
【００４３】
また、上記の製造方法は、例えば請求項２６記載のように、前記第１の工程が、前記振動部と前記電極パッド部とが複数対形成された前記第１の基板に前記第２の基板を着接し、前記第５の工程が、前記電極パッド部と対となる複数の前記配線が形成された前記第３の基板に前記第２の基板における前記貫通穴が形成された側をフェースダウンボンディングし、前記第５の工程で形成された複数の前記弾性波デバイスを個別に切り出す第６の工程をさらに有するように構成することもできる。これにより、上記のような効果を奏する弾性波デバイスを容易に複数製造することが可能となる。
【００４４】
また、本発明は、請求項２７記載のように、入力された電気信号に基づいて固体振動を発生する振動子が形成された第１の基板の表面に第２の基板を接着する第１の工程と、前記電極パッド部と外部の電極とを接続するための貫通穴を有する第３の基板を前記第１の基板の裏面に接着する第２の工程とを有し、前記第１及び第２の工程により、前記第１の基板の少なくとも前記振動子がハーメチックシールされる。これにより、金属製のワイヤ等を用いずに電気信号の入出力が可能な小型で信頼性の高い弾性波デバイスが製造できる。
【００４５】
また、上記の製造方法は、例えば請求項２８記載のように、前記第２及び第３の基板に、前記振動子の固体振動を妨げないための窪み形成する第３の工程を有するように構成することもできる。これにより、第１の基板と第２の基板とで形成されるチップ内のハーメチックシールされた中空部分により振動子の固体振動を妨げられない弾性波デバイスを製造できる。
【００４６】
また、上記の製造方法は、例えば請求項２９記載のように、少なくとも前記第１の基板と前記第２の基板との接着部分及び前記第１の基板と前記第３の基板との接着部分の外縁を所定のプラスチック又はレジンでモールドする第４の工程を有するように構成することもできる。これにより、より確実にハーメチックシールされた弾性波デバイスを製造できる。
【００４７】
また、上記の製造方法は、例えば請求項３０記載のように、前記貫通穴に金属製のバンプを実装して、前記第３の基板における前記貫通穴が形成された側を、前記電気信号を伝播する配線が形成された第３の基板へフェースダウンボンディングすることで、前記配線と前記第１の基板とを電気的に接続する第５の工程を有するように構成することもできる。
【００４８】
また、上記の製造方法は、例えば請求項３１記載のように、前記第１の工程が、前記振動子が複数形成された前記第１の基板に前記第２及び第３の基板を着接し、前記第１の工程で形成された複数の前記弾性波デバイスを個別に切り出す第５の工程をさらに有するように構成することもできる。これにより、上記のような効果を奏する弾性波デバイスを容易に複数製造することが可能となる。
【００４９】
また、上記の製造方法は、例えば請求項３２記載のように、前記第１の工程が、前記振動子が複数形成された前記第１の基板に前記第２及び第３の基板を着接し、前記第５の工程が、前記振動子と対となる複数の前記配線が形成された前記第４の基板に前記第３の基板における前記貫通穴が形成された側をフェースダウンボンディングし、前記第５の工程で形成された複数の前記弾性波デバイスを個別に切り出す第６の工程をさらに有するように構成することもできる。これにより、上記のような効果を奏する弾性波デバイスを容易に複数製造することが可能となる。
【００５０】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００５１】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。図４は、本実施形態による弾性表面波デバイスが組み込まれた弾性波デバイスであるチップ１の構成を説明するための図である。尚、（ａ）は櫛形電極（ＩＤＴ）パターン１１が形成される圧電基板１０の上面図であり、（ｂ）はカバー２０の上面図であり、（ｃ）は圧電基板１０とカバー２０とを貼り合わせて形成されたチップ１の上面図である。
【００５２】
図４（ａ）に示すように、半導体ウェハを加工して作成された圧電基板１０上には、入力された電気信号に基づいて固体振動を発生する振動部に含まれるＩＤＴパターン１１とＩＤＴパターン１１を外部と電気的に接続して上記の電気信号を導入するための電極パッド部１２とＩＤＴパターン１１及び電極パッド部１２を取り囲む周囲金属層１３とが形成されている。尚、この構成において、ＩＤＴパターン１１と電極パッド部１２とは弾性表面波（ＳＡＷ）フィルタを構成するものである。よって、周囲金属層１３はＩＤＴパターン１１及び電極パッド１２との電気的な接続を有していない。また、周囲金属層１３は、少なくとも振動部であるＩＤＴパターン１１を環囲する形状であればよい。尚、ＩＤＴパターン１１及び電極パッド部１２及び周囲金属層１３は、アルミニウム（Ａｌ）や金（Ａｕ）等で形成される。
【００５３】
これに対し、図４（ｂ）に示すように、電極パッド部１２及び周囲金属層１３と共に機能することでＩＤＴパターン１１を密閉するカバー２０には、電極パッド部１２と外部の配線（３２）との電気的な接続を可能にするための貫通穴２１と、ＩＤＴパターン１１の振動を可能にするための中空部分（内部空間）を作り出す中空部２２とが設けられている。尚、中空部２２は圧電基板１０に面する側に設けられた窪みであり、その深さは微小振動するＩＤＴパターン１１と接しない程度、例えば数μｍ〜数１０μｍ程度である。また、カバー２０は例えばガラスやセラミックやシリコン（Ｓｉ）等の絶縁性ウェハを加工することで作成される。
【００５４】
このような、第１の基板となる圧電基板１０と第２の基板となるカバー２０とを重ね合わせることで、図４（ｃ）に示すようなチップ１が形成される。
【００５５】
次に、図５を用いてチップ１と回路基板３０とを組み合わせて構成された弾性波デバイスであるパッケージ１００の製造プロセスを説明する。尚、図５では、図４におけるＡ−Ａ’方向の断面を用いて説明する。
【００５６】
本実施形態によるパッケージ１００の製造プロセスでは、まず図５（ａ）に示すように、ガラスやセラミックやシリコン（Ｓｉ）等の絶縁性の基板を加工して、表面に僅かな窪みである中空部２２と電極取出しのための貫通穴２１とを持つカバー（第２の基板）２０を作成する。次に図５（ｂ）に示すように、弾性表面波デバイス用にＳＡＷフィルタが形成された圧電基板１０（第１の基板）と上記のカバー２０とを接着する。この時、機械的な微小振動が生ずるＩＤＴパターン１１の上部にはカバー２０の窪み部分である中空部２２が重なり、電極パッド部１２にはカバー２０の貫通穴２１が重なるように位置合わせを行う。更にこの際、中空部２２によるチップ１の中空部分は、弾性表面波伝搬に影響を及ぼさないように乾燥窒素が充填されるか真空雰囲気とされる。
【００５７】
ここで、圧電基板１０とカバー２０との接着には、上記の中空部分を外界の空気と十分に遮断されたハーメチックシール状態にするために、金属（周囲金属層１３）とガラスやセラミクスやＳｉ（カバー２０）との直接接合が利用される。
【００５８】
但し、上記のように、本実施形態では、圧電基板１０とカバー２０とを重ね合わせたときに生じる電極パッド部１２の厚み分の隙間に起因した中空部分の機密性の不備を、電極パッド部１２と同じ厚みの周囲金属層１３とカバー２０との接合により解消するが、これを例えば紫外線硬化樹脂などの大気（特に水分）の遮断性の高い接着剤やガラスフリット等で封止する構成に置き換えることも可能である。即ち、電極パッド部１２の厚み分の隙間を、凝固前が軟質な上記材料で埋めることで、チップ１の中空部分を密閉できる。尚、電極パッド部１２の厚みは微小であるため、接着剤やガラスフリット等を上記隙間に埋め込むことで十分に機密性が保たれる。また、この構成では、チップ１の大きさを周囲金属層１３の大きさ程度削減することが可能となる。
【００５９】
更にこの他にも、例えばカバー２０側における電極パッド部１２及び周囲金属層１３と接触する位置に予め金属の膜を形成することで、この金属膜と電極パッド部１２及び周囲金属層１３との金属間接合を利用した構成とすることも、圧電基板１０とカバー２０との接合部を溶融した構成とすることも可能である。
【００６０】
このように、圧電基板１０とカバー２０とを接着すると、次にカバー２０における貫通穴２１には、図５（ｃ）に示すように、金やハンダ等による金属バンプ３１が実装される。このように金属バンプ３１が実装されることで貫通穴２１は封止され、中空部分の機密性が向上される。
【００６１】
以上により、チップ１の中空部分が完全にハーメチック化される。従って、チップ１を独立（真空中とか乾燥Ｎ２中とかの特別な環境配慮を必要としないという意味）したデバイスとして取り扱うことが可能となる。また、他の半導体素子（Ｓｉ，ＧａＡｓなど）とのハイブリッド実装を行う場合でも、チップ１を含むデバイスのハーメチックシールを考慮する必要がなくなるため、デバイス設計の容易性が大幅に向上される。
【００６２】
更に、図５（ｃ）に示すように、電極３３が取り付けられたパッケージ用の回路基板３０を、カバー２０における金属バンプ３１が実装された側から、電極３３と金属バンプ３１とが接触するように取り付けることで、電極パッド部１２が外部の配線３２と電気的に接続されたパッケージ１００が作成される。
【００６３】
また、本実施形態において、例えば図５（ｄ）に示すように、パッケージ１００をプラスチックあるいはレジン等によるモールド４０で覆うことで、機密性をより向上させるように構成しても良い。尚、モールド４０で覆う領域は、上記のデバイス全体であっても、各基板の接合部分のみであってもよい。これにより、吸湿性等の面で信頼性を確保しながら、極めて小さく弾性表面波デバイスをパッケージングすることができる。
【００６４】
尚、本実施形態では、チップ１にＳＡＷ（弾性表面波）フィルタを適用した場合について例を挙げて説明したが、本発明はこれに限定されず、振動部を有し、その振動部にハーメチックシールを施す必要のあるデバイスであれば、如何なるものでも適用することが可能である。このデバイスの例としては、例えばＳＡＷ共振子やＦＢＡＲ（Ｆｉｌｍ　Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｒｅｓｏｎａｔｏｒ、薄膜共振器）やこれらを用いたＦＢＡＲフィルタ等が挙げられる。但し、この場合、第１の基板にはシリコン（Ｓｉ）若しくはガリウム・ヒ素（ＧａＡｓ）若しくはガラスで形成された基板が用いられる。
【００６５】
更に第３の基板である回路基板３０として、本実施形態ではパッケージ用セラミック基板を適用するが、この他にも、能動素子を作り込んだＳｉ基板やＧａＡｓ基板等も適用することが可能である。
【００６６】
以上説明したように、本実施形態によれば、現状の個別部品として利用されている弾性波デバイス（素子）に直ちに適用可能な弾性波デバイスを提供することが可能となる。また、この弾性波デバイスの製造方法も提供される。従って、本実施形態では、高信頼性を保ちながら、素子の究極的な小型化か達成される。
【００６７】
また、以上で説明したように、セラミックパッケージ基板の代わりにシリコンやＧａＡｓ等の半導体基板を利用すれば、弾性波デバイスを半導体回路と共に集積化することも可能となるため、システムオンチップの実現に大いに寄与することが達成される。
【００６８】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。本実施形態は、第１の実施形態において、第２の基板となるカバー２０の中空部２２を省略して構成及び製造プロセスの簡易化を図ることと、カバー２０の機械的強度の向上と、製造コストの低減とを目的としたものである。
【００６９】
本実施形態によるチップ１Ａの構成を図６及び図７を用いて詳細に説明する。図６は、チップ１Ａの構成を説明するための図である。尚、（ａ）はＩＤＴパターン１１が形成された圧電基板１０Ａの上面図であり、（ｂ）はカバー２０Ａの上面図であり、（ｃ）は圧電基板１０Ａとカバー２０Ａとを貼り合わせることで形成されたチップ１Ａの上面図である。
【００７０】
図６に示す構成において、（ａ）の圧電基板１０Ａは、図４（ａ）に示す圧電基板１０の電極パッド部１２及び周囲金属層１３上に、薄い金属膜１２Ａ及び１３Ａを有する構成となっている。また、（ｂ）のカバー２０Ａは、図４（ｂ）に示すカバー２０において、中空部２２がない構成となっている。
【００７１】
上記の金属膜１２Ａ，１３Ａは、例えば数μｍ〜数１０μｍの厚みをしており、圧電基板１０Ａとカバー２０Ａとを貼り合わせた際にＩＤＴパターン１１が自由に振動できる中空部分を構成する役割を果たす。また、金属膜１２Ａ，１３Ａの厚膜化は、レジスト等で振動部であるＩＤＴパターン１１周辺を覆った後に、メッキ，蒸着，スパッタ等で金属膜を被着することにより実現する。
【００７２】
このように電極パターン１２及び周囲金属層１３をＩＤＴパターン１１の層厚よりも厚膜化することで、第１の実施形態と同様な、振動部であるＩＤＴパターン１１が振動できる程度の中空部分を形成することが可能となる。
【００７３】
尚、ハーメチックシールのための接着は、金属膜１２Ａ，１３Ａの金属面と、カバー２０Ａにおける絶縁面（又は金属膜が被着されていればその金属面）との間でう。また、他の構成は第１の実施形態と同様であるため、ここでは説明を省略する。
【００７４】
次に、図７を用いてチップ１Ａと回路基板３０とを組み合わせて構成されたパッケージ１００Ａの製造プロセスを説明する。尚、図７では、図６におけるＡ−Ａ’方向の断面を用いて説明する。
【００７５】
本実施形態によるパッケージ１Ａの製造プロセスでは、まず図７（ａ）に示すように、第１の実施形態における圧電基板１０における電極パッド部１２及び周囲金属層１３上にレジストを形成し、メッキ，蒸着，スパッタ等を行って金属膜１２Ａ，１３Ａを被着させる。これにより、圧電基板１０Ａが形成される。また、他の構成は第１の実施形態と同様であるため、ここでは説明を省略する。
【００７６】
次に図７（ｂ）のように、ガラスやセラミックやシリコン（Ｓｉ）等の絶縁性ウェハを加工して、電極取出しのための貫通穴２１を持つカバー（第２の基板）２０Ａを作成し、これを図７（ｃ）のように、圧電基板１０Ａ（第１の基板）のＩＤＴパターン１１が形成された側に接着する。この時、電極パッド部１２上部の金属膜１２Ａにはカバー２０の貫通穴２１が重なるように位置合わせを行う。これにより、機械的な微小振動が生ずるＩＤＴパターン１１の上部に金属膜１２Ａ，１３Ａの厚み分の中空部分が形成される。またこの際、圧電基板１０Ａとカバー２０Ａとで形成されたチップ１Ａの中空部分は、弾性表面波伝搬に影響を及ぼさないように乾燥窒素が充填されるか真空雰囲気とされる。
【００７７】
ここで、圧電基板１０Ａとカバー２０Ａとの接着には、第１の実施形態と同様に、金属（周囲金属層１３）とガラスやセラミクスやＳｉ（カバー２０）との直接接合が利用される。
【００７８】
但し、この他にも、例えばカバー２０Ａ側における金属膜１２Ａ，１３Ａと接触する位置に予め金属の膜を形成することで、金属間接合を利用した構成とすることも、圧電基板１０Ａとカバー２０Ａとの接合部を溶融した構成とすることも可能である。また、他の工程は第１の実施形態と同様であるため、ここでは説明を省略する。
【００７９】
以上のように構成することで、カバー側に中空部分を形成するための窪み（中空部２２）が不要となり、製造プロセスの簡易化と、カバーの機械的強度の向上と、製造コストの低減とが実現される。
【００８０】
〔第３の実施形態〕
次に本発明の第３の実施形態について図面を用いて詳細に説明する。本実施形態は、第１の実施形態における弾性表面波デバイスの代りに水晶振動子等のバルク波振動子を適用した場合である。
【００８１】
本実施形態によるチップ２の構成を図８及び図９を用いて詳細に説明する。図８は、チップ２の構成を説明するための図である。尚、（ａ）は第２の基板である上部カバー５１Ａの上面図であり、（ｂ）は第１の基板であるバルク波振動子５２の上面図であり、（ｃ）は同じく第３の基板である下部カバー５１Ｂの上面図であり、（ｄ）は上部カバー５１Ａとバルク波振動子５２と下部カバー５１Ｂとを貼り合わせて形成されたチップ２の上面図である。
【００８２】
図８に示す構成において、（ａ）の上部カバー５１Ａは、バルク波振動子５２と接する側に、振動子５５の振動を確保するための溝（中空部５４Ａ）が形成されている。また、（ｃ）の下部カバー５１Ｂも同様に、バルク波振動子５２と接する側に溝（中空部５４Ｂ）が形成されている。更に、下部カバー５１Ｂには、バルク波振動子５２と外部の配線との電気的な接続を可能にするための貫通穴５３が設けられている。また、（ｂ）のバルク波振動子５２は、半導体ウェハをパターニングすることで形成された振動子５５を有している。
【００８３】
この構成において、中空部５４Ａ，５４Ｂは、振動子５５の振動の妨げにならない程度の深さを有している。これは例えば略数μｍ〜数１０μｍ程度である。これらを順に重ね合わせ、第１の実施形態と同様に接着することで、（ｄ）に示すパッケージ２が形成される。また、他の構成は第１の実施形態と同様であるため、ここでは説明を省略する。
【００８４】
次に、図９を用いてチップ２と回路基板３０とを組み合わせて構成されたパッケージ２００の製造プロセスを説明する。尚、図９では、図８におけるＡ−Ａ’方向の断面を用いて説明する。
【００８５】
図９を参照すると、本実施形態では、まず（ａ）のように、表面に中空部５４Ａ又は５４Ｂが形成された絶縁性の上部カバー５１Ａ及び下部カバー５１Ｂ（第２の基板及び第３の基板）を用意し、次に（ｂ）のように、これらをバルク波振動子（第１の基板）５２の表裏両側へそれぞれ接着する。尚、接着の方法は第１の実施形態で述べた方法と同様でよい。また、上部カバー５１Ａ及び下部カバー５１Ｂにおいて、一方（これを５１Ｂとする）には電気信号の入出力のための貫通穴５３が設けられている。
【００８６】
このように、バルク波振動子５２を絶縁性の上部カバー５１Ａ及び下部カバー５１Ｂで挟んだチップ２を形成すると、次に（ｃ）のように、貫通穴５３に金やハンダ等の金属バンプ３１を実装し、更にフェースダウンボンディングを行うことで、チップ２と第４の基板である回路基板３０とを電気的に接続する。これにより、非常に小型でしかも信頼性の高い水晶振動子のパッケージ２００が実現できる。
【００８７】
また、このように構成されたパッケージ２００を、（ｄ）のように、モールド４０で覆うように構成しても良い。尚、モールド４０で覆う領域は、上記のパッケージ２００全体であっても、各基板の接合部分のみであってもよい。これにより、吸湿性等の面で信頼性を確保しながら、極めて小さくデバイスをパッケージングすることができる。また、他の工程は第１の実施形態と同様であるため、ここでは説明を省略する。
【００８８】
〔第４の実施形態〕
次に本発明の第４の実施形態について図面を用いて詳細に説明する。本実施形態は、上記第１から第３の実施形態によるハーメチックシールされたチップ又はパッケージを複数一括して製造することを目的としている。
【００８９】
本実施形態によるチップの製造プロセスを図１０を用いて詳細に説明する。但し、以下の説明では、第１の実施形態によるチップ１を複数一括して製造する場合を例に挙げる。
【００９０】
図１０を参照すると、本実施形態では、まず（ａ）のように、半導体ウェハ３００と絶縁性ウェハ４００とを用意する。次に（ｂ）のように、第１の基板となる半導体ウェハ３００に複数のＳＡＷフィルタ３０１をＡｌやＡｕ等の電極パターンなどで形成しておく。一方、第２の基板となる絶縁性ウェハ４００を、接着されるＳＡＷフィルタ３０１の形状に合わせて、ＳＡＷフィルタ３０１の電極パッド部（１２）及び周囲金属層（１３）に該当する部分に貫通穴（２１）を形成しておく。
【００９１】
このように２つのウェハをそれぞれ形成すると、（ｃ）のように、両者を位置合わせし、適当な方法（例えば第１の実施形態と同様な方法）において接着する。ここで、例えば金属と金属の貼り合わせ技術を用いる場合は、カバーとなる絶縁性ウェハ４００側にも、接着部に該当する部分に予め金属膜を形成しておく。
【００９２】
また、２つのウェハ（３００，４００）を接着後、（ｄ）のように、これをチップ１毎に切断する。この時、半導体ウェハ３００と絶縁性ウェハ４００とを貼り合わせた後、ウエハ状態のままで金属バンプを貫通穴（２１）部に形成し、更にそれを第１の実施形態における回路基板３０が複数形成されたウェハにフェースダウンボンディングした後に、パッケージ１００毎に切断しても良い。
【００９３】
このような製造プロセスを用いることで、個々のチップ毎に位置合わせして貼り合わせるよりもはるかに簡便に、大量のハーメチックシールされたチップ又はパッケージを製造することが可能になる。また、本実施形態では、例としてＳＡＷフィルタを挙げたが、これに限定されず、他の弾性波デバイスにおいても同様に実施することは可能である。
【００９４】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００９５】
【発明の効果】
以上説明したように、本発明によれば、金属製のワイヤ等を用いずに電気信号の入出力が可能となるため、寸法増大を引き起こさずにハーメチックシールされた弾性波デバイスが提供される。また、周囲金属層によりチップ内部を覆うように接合されるため、確実に振動部であるＩＤＴパターンをハーメチックシールすることが可能となる。更に、第１の基板である圧電基板と第２の基板であるカバーとで形成されるチップ内にハーメチックシールされた中空部分が形成されるため、振動部の固体振動を妨げることがない。更にまた、弾性波デバイスの接合部分をモールドすることで、内部をより確実にハーメチックシールすることが可能となる。
【００９６】
また、同様の効果を、弾性表面波共振子や弾性表面波フィルタだけでなく、薄膜共振器や薄膜共振器フィルタでも得ることが可能である。更に、これらの効果を奏する弾性波デバイスの製造方法も提供される。
【図面の簡単な説明】
【図１】従来技術１によるパッケージ１０００の構成を説明するための断面図である。
【図２】従来技術２によるパッケージ２０００の構成を説明するための断面図である。
【図３】従来技術３によるパッケージ３０００の構成を説明するための断面図である。
【図４】本発明の第１の実施形態によるチップ１の構成を説明するための図であり、（ａ）は櫛形電極（ＩＤＴ）パターン１１が形成される圧電基板１０の上面図であり、（ｂ）はカバー２０の上面図であり、（ｃ）は圧電基板１０とカバー２０とを貼り合わせて形成されたチップ１の上面図である。
【図５】図４に示すチップ１と回路基板３０とを組み合わせて構成されたパッケージ１００の製造プロセスを説明するための断面図である。
【図６】本発明の第２の実施形態によるチップ１Ａの構成を説明するための図であり、（ａ）は櫛形電極（ＩＤＴ）パターン１１が形成される圧電基板１０Ａの上面図であり、（ｂ）はカバー２０Ａの上面図であり、（ｃ）は圧電基板１０Ａとカバー２０Ａとを貼り合わせて形成されたチップ１Ａの上面図である。
【図７】
【図８】本発明の第３の実施形態によるチップ２の構成を説明するための図であり、（ａ）は上部カバー５１Ａの上面図であり、（ｂ）はバルク波振動子５２の上面図であり、（ｃ）は下部カバー５１Ｂの上面図であり、（ｄ）は上部カバー５１Ａとバルク波振動子５２と下部カバー５１Ｂとを貼り合わせて形成されたチップ２の上面図である。
【図９】図８に示すチップ２と回路基板３０とを組み合わせて構成されたパッケージ２００の製造プロセスを説明するための断面図である。
【図１０】本発明の第４の実施形態によるチップ１の製造プロセスを説明するための図である。
【符号の説明】
１、１Ａ、２　チップ
１０、１０Ａ　圧電基板
１１　ＩＤＴパターン
１２　電極パッド部
１２Ａ、１３Ａ　金属膜
１３　周囲金属層
２０、２０Ａ　カバー
２１、５３　貫通穴
２２、５４Ａ、５４Ｂ　中空部
３０　回路基板
３１　金属バンプ
３２　配線
３３　電極
４０　モールド
５１Ａ　上部カバー
５１Ｂ　下部カバー
５２　バルク波振動子
１００、１００Ａ、２００　パッケージ
３００　半導体ウェハ
３０１　ＳＡＷフィルタ
４００　絶縁性ウェハ

Claims (32)

  1. 入力された電気信号に基づいて固体振動を発生する振動部と、前記電気信号を前記振動部へ導入するための電極パッド部とを有する第１の基板と、
    前記電極パッド部と外部の電極とを接続するための貫通穴を有する第２の基板とを有し、
    前記第１の基板の少なくとも前記振動部は、前記第１の基板と前記第２の基板との接着によりハーメチックシールされることを特徴とする弾性波デバイス。
  2. 前記第１の基板は少なくとも前記振動部を環囲する周囲金属層を有し、
    前記第２の基板と前記周囲金属層及び／又は前記電極パッド部との接着により、前記振動部がハーメチックシールされることを特徴とする請求項１記載の弾性波デバイス。
  3. 前記第２の基板は前記振動部の固体振動を妨げないための窪みを有することを特徴とする請求項１又は２記載の弾性波デバイス。
  4. 前記電極パッド部及び／又は前記周囲金属層は、前記振動部の電極よりも厚膜化されていることを特徴とする請求項１又は２記載の弾性波デバイス。
  5. 少なくとも前記第１の基板と前記第２の基板との接着部分の外縁が所定のプラスチック又はレジンでモールドされていることを特徴とする請求項１から４の何れか１項に記載の弾性波デバイス。
  6. 前記第２の基板は絶縁性であることを特徴とする請求項１から５の何れか１項に記載の弾性波デバイス。
  7. 前記第１の基板は圧電体であり、
    前記振動部は弾性表面波共振子又は弾性表面波フィルタであることを特徴とする請求項１から６の何れか１項に記載の弾性波デバイス。
  8. 前記第１の基板はシリコン又はガリウム・ヒ素で形成され、前記振動部は薄膜共振器又は薄膜共振器フィルタであることを特徴とする請求項１から６の何れか１項に記載の弾性波デバイス。
  9. 前記第２の基板は、シリコン，ガラス，セラミック，プラスチックの少なくとも１つで形成されていることを特徴とする請求項１から８の何れか１項に記載の弾性波デバイス。
  10. 請求項１から９何れか１項に記載の前記弾性波デバイスにおいて、
    前記電気信号を伝播する配線が形成された第３の基板を有し、
    前記第２の基板が前記貫通穴に実装された金属製のバンプにより前記第３の基板へフェースダウンボンディングされていることで、前記配線と前記電極バッド部とが電気的に接続されていることを特徴とする弾性波デバイス。
  11. 前記第３の基板はセラミック又は半導体チップで形成されていることを特徴とする請求項１０記載の弾性波デバイス。
  12. 入力された電気信号に基づいて固体振動を発生する振動子が形成された第１の基板と、
    前記第１の基板の表面に接着される第２の基板と、
    前記第１の基板の裏面に接着される第３の基板とを有し、
    前記第２又は第３の基板は、前記第１の基板と外部の電極とを電気的に接続するための貫通穴を有し、
    前記第１の基板の少なくとも前記振動子は、前記第１から第３の基板の接着によりハーメチックシールされることを特徴とする弾性波デバイス。
  13. 前記第２及び第３の基板は前記振動子の固体振動を妨げないための窪みを有することを特徴とする請求項１２記載の弾性波デバイス。
  14. 少なくとも前記第１の基板と前記第２の基板との接着部分及び前記第１の基板と前記第３の基板との接着部分の外縁が所定のプラスチック又はレジンでモールドされていることを特徴とする請求項１２又は１３記載の弾性波デバイス。
  15. 前記第２及び第３の基板は絶縁性であることを特徴とする請求項１２から１４の何れか１項に記載の弾性波デバイス。
  16. 前記第２及び第３の基板は、シリコン，ガラス，セラミック，プラスチックの少なくとも１つで形成されていることを特徴とする請求項１２から１５の何れか１項に記載の弾性波デバイス。
  17. 請求項１２から１６の何れか１項に記載の前記弾性波デバイスにおいて、
    前記電気信号を伝播する配線が形成された第４の基板を有し、
    前記第２又は第３の基板が前記貫通穴に実装された金属製のバンプにより前記第４の基板へフェースダウンボンディングされていることで、前記配線と前記電極バッド部とが電気的に接続されていることを特徴とする弾性波デバイス。
  18. 前記第４の基板はセラミック又は半導体チップで形成されていることを特徴とする請求項１７記載の弾性波デバイス。
  19. 入力された電気信号に基づいて固体振動を発生する振動部と、前記電気信号を前記振動部へ導入するための電極パッド部とを有する第１の基板の前記振動部が形成された側に、前記電極パッド部と外部の電極とを接続するための貫通穴を有する第２の基板を接着する第１の工程を有し、
    前記第１の工程により、前記第１の基板の少なくとも前記振動部がハーメチックシールされることを特徴とする弾性波デバイスの製造方法。
  20. 少なくとも前記振動部を環囲する周囲金属層を前記第１の基板に形成する第２の工程を有し、
    前記第１の工程は、前記第２の基板と前記周囲金属層及び／又は前記電極パッド部とを接着させることにより、前記振動部をハーメチックシールすることを特徴とする請求項１９記載の弾性波デバイスの製造方法。
  21. 前記振動部の固体振動を妨げないための窪みを前記第２の基板に形成する第３の工程を有することを特徴とする請求項１９又は２０記載の弾性波デバイスの製造方法。
  22. 前記電極パッド部及び／又は前記周囲金属層上に金属膜を形成する第３の工程を有し、
    前記第１の工程は、前記第２の基板と前記金属膜とを接着させることにより、前記振動部をハーメチックシールすることを特徴とする請求項１９又は２０記載の弾性波デバイスの製造方法。
  23. 少なくとも前記第１の基板と前記第２の基板との接着部分の外縁を所定のプラスチック又はレジンでモールドする第４の工程を有することを特徴とする請求項１９から２２の何れか１項に記載の弾性波デバイスの製造方法。
  24. 前記貫通穴に金属製のバンプを実装して、前記第２の基板における前記貫通穴が形成された側を、前記電気信号を伝播する配線が形成された第３の基板へフェースダウンボンディングすることで、前記配線と前記電極バッド部とを電気的に接続する第５の工程を有することを特徴とする請求項１９から２３の何れか１項に記載の弾性波デバイスの製造方法。
  25. 請求項１９から２４の何れか１項に記載の前記弾性波デバイスの製造方法において、
    前記第１の工程は、前記振動部と前記電極パッド部とが複数対形成された前記第１の基板に前記第２の基板を着接し、
    前記第１の工程で形成された複数の前記弾性波デバイスを個別に切り出す第６の工程をさらに有することを特徴とする弾性波デバイスの製造方法。
  26. 請求項２４記載の前記弾性波デバイスの製造方法において、
    前記第１の工程は、前記振動部と前記電極パッド部とが複数対形成された前記第１の基板に前記第２の基板を着接し、
    前記第５の工程は、前記電極パッド部と対となる複数の前記配線が形成された前記第３の基板に前記第２の基板における前記貫通穴が形成された側をフェースダウンボンディングし、
    前記第５の工程で形成された複数の前記弾性波デバイスを個別に切り出す第６の工程をさらに有することを特徴とする弾性波デバイスの製造方法。
  27. 入力された電気信号に基づいて固体振動を発生する振動子が形成された第１の基板の表面に第２の基板を接着する第１の工程と、
    前記電極パッド部と外部の電極とを接続するための貫通穴を有する第３の基板を前記第１の基板の裏面に接着する第２の工程とを有し、
    前記第１及び第２の工程により、前記第１の基板の少なくとも前記振動子がハーメチックシールされることを特徴とする弾性波デバイスの製造方法。
  28. 前記第２及び第３の基板に、前記振動子の固体振動を妨げないための窪み形成する第３の工程を有することを特徴とする請求項２９記載の弾性波デバイスの製造方法。
  29. 少なくとも前記第１の基板と前記第２の基板との接着部分及び前記第１の基板と前記第３の基板との接着部分の外縁を所定のプラスチック又はレジンでモールドする第４の工程を有することを特徴とする請求項２７又は２８記載の弾性波デバイス。
  30. 前記貫通穴に金属製のバンプを実装して、前記第３の基板における前記貫通穴が形成された側を、前記電気信号を伝播する配線が形成された第３の基板へフェースダウンボンディングすることで、前記配線と前記第１の基板とを電気的に接続する第５の工程を有することを特徴とする請求項２７から２９の何れか１項に記載の弾性波デバイスの製造方法。
  31. 請求項２７から３０の何れか１項に記載の前記弾性波デバイスの製造方法において、
    前記第１の工程は、前記振動子が複数形成された前記第１の基板に前記第２及び第３の基板を着接し、
    前記第１の工程で形成された複数の前記弾性波デバイスを個別に切り出す第５の工程をさらに有することを特徴とする弾性波デバイスの製造方法。
  32. 請求項３０記載の前記弾性波デバイスの製造方法において、
    前記第１の工程は、前記振動子が複数形成された前記第１の基板に前記第２及び第３の基板を着接し、
    前記第５の工程は、前記振動子と対となる複数の前記配線が形成された前記第４の基板に前記第３の基板における前記貫通穴が形成された側をフェースダウンボンディングし、
    前記第５の工程で形成された複数の前記弾性波デバイスを個別に切り出す第６の工程をさらに有することを特徴とする弾性波デバイスの製造方法。
JP2002236151A 2002-08-13 2002-08-13 弾性波デバイス及びその製造方法 Pending JP2004080221A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002236151A JP2004080221A (ja) 2002-08-13 2002-08-13 弾性波デバイス及びその製造方法
SG200304838A SG120946A1 (en) 2002-08-13 2003-08-11 Acoustic wave device and method of producing the same
KR1020030055652A KR20040015688A (ko) 2002-08-13 2003-08-12 탄성파 장치 및 그 제조 방법
CNA031278809A CN1495999A (zh) 2002-08-13 2003-08-13 声波器件及其制作方法
US10/639,646 US20040104791A1 (en) 2002-08-13 2003-08-13 Acoustic wave device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002236151A JP2004080221A (ja) 2002-08-13 2002-08-13 弾性波デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004080221A true JP2004080221A (ja) 2004-03-11

Family

ID=32020411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002236151A Pending JP2004080221A (ja) 2002-08-13 2002-08-13 弾性波デバイス及びその製造方法

Country Status (5)

Country Link
US (1) US20040104791A1 (ja)
JP (1) JP2004080221A (ja)
KR (1) KR20040015688A (ja)
CN (1) CN1495999A (ja)
SG (1) SG120946A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006180247A (ja) * 2004-12-22 2006-07-06 Seiko Epson Corp 弾性表面波素子、電子機器、及び弾性表面波素子の励振空間形成方法
WO2006080388A1 (ja) * 2005-01-28 2006-08-03 Matsushita Electric Industrial Co., Ltd. 電子素子パッケージの製造方法および電子素子パッケージ
JP2006246112A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法
JP2007104458A (ja) * 2005-10-06 2007-04-19 Ube Ind Ltd 薄膜圧電共振子デバイスおよびその製造方法
JP2007189501A (ja) * 2006-01-13 2007-07-26 Matsushita Electric Ind Co Ltd 電子部品
JP2008047914A (ja) * 2006-08-16 2008-02-28 Memsic Inc 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
JP2008118480A (ja) * 2006-11-06 2008-05-22 Fujitsu Media Device Kk 圧電薄膜デバイスおよびその製造方法
JP2010004455A (ja) * 2008-06-23 2010-01-07 Nippon Dempa Kogyo Co Ltd 圧電デバイスとその製造方法
JP2010105153A (ja) * 2008-10-28 2010-05-13 Honeywell Internatl Inc Ｍｅｍｓ装置およびマイクロエレクトロメカニカルシステム（ｍｅｍｓ）を組み立てる方法
JP2012015363A (ja) * 2010-07-01 2012-01-19 Seiko Instruments Inc 電子デバイス、電子機器及び電子デバイスの製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109400A (ja) * 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
JP5497985B2 (ja) * 2004-09-13 2014-05-21 インターナショナル レクティフィアー コーポレイション 半導体パッケージ
JP2006197554A (ja) * 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
US7619347B1 (en) 2005-05-24 2009-11-17 Rf Micro Devices, Inc. Layer acoustic wave device and method of making the same
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
KR100662848B1 (ko) * 2005-12-20 2007-01-02 삼성전자주식회사 인덕터 집적 칩 및 그 제조방법
EP2501039B1 (en) * 2006-01-18 2015-04-15 Murata Manufacturing Co., Ltd. Surface acoustic wave device and boundary acoustic wave device
KR100731351B1 (ko) 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
US20070188054A1 (en) * 2006-02-13 2007-08-16 Honeywell International Inc. Surface acoustic wave packages and methods of forming same
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP2008135999A (ja) * 2006-11-28 2008-06-12 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
US8490260B1 (en) 2007-01-17 2013-07-23 Rf Micro Devices, Inc. Method of manufacturing SAW device substrates
US7408286B1 (en) * 2007-01-17 2008-08-05 Rf Micro Devices, Inc. Piezoelectric substrate for a saw device
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2011029911A (ja) * 2009-07-24 2011-02-10 Seiko Instruments Inc 圧電振動子の製造方法、並びに圧電振動子、発振器、電子機器および電波時計
WO2013099963A1 (ja) * 2011-12-27 2013-07-04 京セラ株式会社 電子部品
EP3089262B1 (en) * 2014-02-17 2020-03-18 Huawei Device Co., Ltd. Antenna switching system and method
JP6701161B2 (ja) * 2015-02-18 2020-05-27 株式会社村田製作所 圧電振動デバイス及びその製造方法
KR102460753B1 (ko) * 2016-03-17 2022-10-31 삼성전기주식회사 소자 패키지 및 그 제조방법
CN111952199A (zh) * 2019-05-16 2020-11-17 中芯集成电路（宁波）有限公司 空气隙型半导体器件封装结构及其制作方法
DE102019120844A1 (de) * 2019-08-01 2021-02-04 Horst Siedle Gmbh & Co. Kg Verfahren zur Herstellung von abgedichteten Funktionselementen
CN112367061A (zh) * 2020-09-16 2021-02-12 厦门云天半导体科技有限公司 一种基于玻璃盖板的声表面滤波器封装方法及结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2338607A1 (fr) * 1976-01-16 1977-08-12 France Etat Resonateur a quartz a electrodes non adherentes au cristal
CH625372A5 (ja) * 1979-07-06 1981-09-15 Ebauchesfabrik Eta Ag
US4354133A (en) * 1980-08-29 1982-10-12 The United States Of America As Represented By The Secretary Of The Army Hermetically sealed container
CH655423GA3 (ja) * 1984-02-15 1986-04-30
JPS62109420A (ja) * 1985-11-07 1987-05-20 Alps Electric Co Ltd 弾性表面波素子
US5233259A (en) * 1991-02-19 1993-08-03 Westinghouse Electric Corp. Lateral field FBAR
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
JPH11150440A (ja) * 1997-11-14 1999-06-02 Nec Corp フリップチップ実装型表面弾性波素子の樹脂封止構造
JP3439975B2 (ja) * 1998-01-29 2003-08-25 京セラ株式会社 弾性表面波装置
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3887137B2 (ja) * 1999-01-29 2007-02-28 セイコーインスツル株式会社 圧電振動子の製造方法
ATE499988T1 (de) * 2000-03-02 2011-03-15 Microchips Inc Mikromechanische geräte und verfahren zur speicherung und zur selektiven exposition von chemikalien
JP3436249B2 (ja) * 2000-11-21 2003-08-11 株式会社大真空 圧電振動デバイス用パッケージおよび圧電発振器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006180247A (ja) * 2004-12-22 2006-07-06 Seiko Epson Corp 弾性表面波素子、電子機器、及び弾性表面波素子の励振空間形成方法
JP4518255B2 (ja) * 2004-12-22 2010-08-04 セイコーエプソン株式会社 弾性表面波素子および電子機器
JPWO2006080388A1 (ja) * 2005-01-28 2008-06-19 松下電器産業株式会社 電子素子パッケージの製造方法および電子素子パッケージ
WO2006080388A1 (ja) * 2005-01-28 2006-08-03 Matsushita Electric Industrial Co., Ltd. 電子素子パッケージの製造方法および電子素子パッケージ
JP4588753B2 (ja) * 2005-01-28 2010-12-01 パナソニック株式会社 電子素子パッケージの製造方法および電子素子パッケージ
US7615406B2 (en) 2005-01-28 2009-11-10 Panasonic Corporation Electronic device package manufacturing method and electronic device package
JP2006246112A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法
JP4692024B2 (ja) * 2005-03-04 2011-06-01 パナソニック株式会社 弾性表面波デバイス
JP2007104458A (ja) * 2005-10-06 2007-04-19 Ube Ind Ltd 薄膜圧電共振子デバイスおよびその製造方法
JP2007189501A (ja) * 2006-01-13 2007-07-26 Matsushita Electric Ind Co Ltd 電子部品
JP2008047914A (ja) * 2006-08-16 2008-02-28 Memsic Inc 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
JP2008118480A (ja) * 2006-11-06 2008-05-22 Fujitsu Media Device Kk 圧電薄膜デバイスおよびその製造方法
JP2010004455A (ja) * 2008-06-23 2010-01-07 Nippon Dempa Kogyo Co Ltd 圧電デバイスとその製造方法
JP2010105153A (ja) * 2008-10-28 2010-05-13 Honeywell Internatl Inc Ｍｅｍｓ装置およびマイクロエレクトロメカニカルシステム（ｍｅｍｓ）を組み立てる方法
JP2012015363A (ja) * 2010-07-01 2012-01-19 Seiko Instruments Inc 電子デバイス、電子機器及び電子デバイスの製造方法

Also Published As

Publication number Publication date
SG120946A1 (en) 2006-04-26
US20040104791A1 (en) 2004-06-03
KR20040015688A (ko) 2004-02-19
CN1495999A (zh) 2004-05-12

Similar Documents

Publication Publication Date Title
JP2004080221A (ja) 弾性波デバイス及びその製造方法
US6114635A (en) Chip-scale electronic component package
JPH1155066A (ja) 表面弾性波装置およびその製造方法
JP2006050529A (ja) 圧電発振器、及びその製造方法
JPH10270979A (ja) 保護音響ミラーを含む頂部を有するバルク型音波（ｂａｗ）フィルタ
WO2001058007A1 (fr) Enceinte pour circuits oscillants utilisant un vibrateur piezo-electrique, son procede de fabrication et oscillateur
JP2010050778A (ja) 圧電デバイス
JP2008131549A (ja) 水晶振動デバイス
JPH09232904A (ja) Ｓａｗフィルタ用セラミックパッケージ
JP2005130341A (ja) 圧電部品及びその製造方法、通信装置
JPH05291864A (ja) 弾性表面波素子実装回路とその製造方法
US8093101B2 (en) Electronic device and method of fabricating the same
JP7297329B2 (ja) エアギャップ型半導体デバイスのパッケージング構造及びその製作方法
JPH09162690A (ja) 弾性表面波素子を有する装置およびその製造方法
JP2001102905A (ja) 弾性表面波装置
JP2002026656A (ja) Ｓａｗ発振器
KR20060115531A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법
JP4704819B2 (ja) 圧電デバイスの製造方法
JPH09181562A (ja) 二層配置弾性表面波素子
JPH10215142A (ja) 弾性表面波装置
JP2001257236A (ja) 電子デバイスの製造方法
JP2011071693A (ja) 弾性表面波デバイス、および圧電素子の固定方法
JP2007142947A (ja) 表面実装型圧電発振器
JP2005094461A (ja) 圧電デバイスとその製造方法ならびに圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器
JP4055521B2 (ja) 部品搭載構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129