JP2008113178A - 中空封止素子およびその製造方法 - Google Patents
中空封止素子およびその製造方法 Download PDFInfo
- Publication number
- JP2008113178A JP2008113178A JP2006294377A JP2006294377A JP2008113178A JP 2008113178 A JP2008113178 A JP 2008113178A JP 2006294377 A JP2006294377 A JP 2006294377A JP 2006294377 A JP2006294377 A JP 2006294377A JP 2008113178 A JP2008113178 A JP 2008113178A
- Authority
- JP
- Japan
- Prior art keywords
- sealing element
- hollow sealing
- hollow
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
【課題】小型高機能化が可能な中空封止素子を提供する。
【解決手段】機械的可動部を有する機能部11と、機能部11に接続された内部電極12と、機能部11と内部電極12を囲繞するように基体外周部に形成された封止層13を有する2枚の基体10を、機能部11、内部電極12、封止層13が内側になるように両基体10を対向させて、両基体10の内部電極12相互を電気的に接続するとともに、封止層13を一体に接合して封止して、両基体10の内部に形成された中空部90に機能部11を配置したことを特徴とする。
【選択図】図1
【解決手段】機械的可動部を有する機能部11と、機能部11に接続された内部電極12と、機能部11と内部電極12を囲繞するように基体外周部に形成された封止層13を有する2枚の基体10を、機能部11、内部電極12、封止層13が内側になるように両基体10を対向させて、両基体10の内部電極12相互を電気的に接続するとともに、封止層13を一体に接合して封止して、両基体10の内部に形成された中空部90に機能部11を配置したことを特徴とする。
【選択図】図1
Description
本発明は、例えば携帯電話機の如き移動通信機器などに使用する表面弾性波(SAW)素子、バルク弾性波(BAW)素子や超小型スイッチを構成するマイクロ電気‐機械システム(MEMS)など、機能部に機械的可動部が存在するために中空封止が必要な中空封止素子の小型高機能化パッケジング技術に関する。
中空封止パッケジングの代表例として、携帯電話機などに搭載されるSAW素子のパッケジング技術を例に説明する。
SAW素子は圧電基板上に形成された櫛歯電極部を低損失で振動させる必要があるため、パッケジングの際にデバイス表面を封止樹脂等で直接モールドするようなパッケージングはできない。そこで従来は、中空パッケージを実現するため、セラミック筐体にSAW素子チップをフェースアップでダイボンデイングし、ワイヤボンデイングで電気的接続後、金属キャップを被せてシーム溶接または半田封止してパッケジングしていた。
最近では小型高機能化を図るため、圧電基板の片面だけでなく表裏両面に櫛歯電極を形成し、セラミック筐体に収納するパッケジング方法が提案されている。例えば、下記特許文献1に記載されている表面弾性波装置は、前記した小型高機能化を実現した中空パッケージデバイスである。
この構成は図7に示すように、圧電基板10の裏面に形成された櫛歯電極11bに対しては、バンプ72でセラミック筐体70との間に空隙を保ちつつセラミック筐体70に搭載して、内部電極12bならびに前記バンプ72を介して外部端子74に電気的に接続する。また圧電基板10の表面に形成された櫛歯電極11aに対しては、内部電極12aならびにボンディングワイヤ71を介してセラミック筐体70に設けられている外部端子74に電気的に接続する。
その後、セラミック筐体70の上端開口部に金属キャップ73を被せてシーム溶接または半田封止してパッケジングすることにより、同図に示すように圧電基板10の表裏両面に形成された櫛歯電極11a、11bに対し空隙を保った中空封止構造となっている。
一方、SAW素子の小型化パッケージング技術については、櫛歯電極が形成されている圧電基板と略同一サイズの支持基板を、空隙を保ちつつ前記櫛歯電極に対向させ、櫛歯電極を囲繞するように封止した中空パッケージが提案されている(下記特許文献2参照)。
この構成は図8に示すように、特に支持基板80の材質を櫛歯電極11cが形成されている圧電基板10と同じものとし、温度変化によるクラックの発生や弾性表面波の周波数変動を低減した中空封止構造となっている。なお、図中の81は配線導体、13ならびに82は封止電極、83はビアホール、84は外部端子、85は導電性接合材、86は封止材である。
特開2000-040939号公報
特開2005-217780号公報
しかし、前述の図7および図8に示した従来の中空パッケージ構造には、次のような問題点がある。
まず、電気的接続に示した圧電基板の表裏両面に櫛歯電極を形成し、セラミック筐体に実装する方法は、圧電基板の表裏両面への櫛歯電極形成がかなり複雑なプロセスになる。すなわち、圧電基板の片面への櫛歯電極形成後、既櫛歯電極形成面を損傷することなく反対面に櫛歯電極を形成しなければならず、成膜、露光、現像の繰返しプロセスを通してワークの保持に特殊な設備、治具あるいは段取りが要求される。パッケージサイズについても圧電基板を内蔵できるセラミック筐体が必要なため、圧電基板より数倍大きなサイズとなり、小型化には不利な構造となっている。
一方、図8に示した圧電基板と、これと略同サイズの支持基板とを対向させ周囲を封止してなる中空封止構造は、櫛歯電極からなる単一機能部をパッケージするに留まり、複数機能をコンパクトにパッケージすることはできない。例えば、マルチ周波数帯域を利用する携帯電話機には各周波数帯域に対応した複数のフィルタが使われているし、送受信信号を選択通過させるデュプレクサには送受信用の一対のフィルタが必要となる。さらに、多重信号を切り替える半導体スイッチやマイクロ電気‐機械システム(MEMS)で構成される超小型スイッチが使用されている。フィルタについても前記した表面弾性波(SAW)フィルタのみならず、さらに高い周波数にも対応可能なバルク弾性波(BAW)素子も使われ始めた。
これらの素子はその用途に応じて複合的に使用されるため、できるだけ近い位置にコンパクトに実装するのが理想的であるが、図8に示した従来のパッケージは、これに対して不利な構造となってる。また、各素子の基体となる基板材料も圧電基板に限らずSi基板材料も使われるので、従来のパッケージではこれに対応できない。
本発明の目的は、小型高機能化が可能な中空封止素子およびその製造方法を提供することにある。
前記目的を達成するため本発明の第1の手段は、機械的可動部を有する機能部と、その機能部と電気的に接続された内部電極と、前記機能部ならびに内部電極を囲繞するように基体外周部に形成された封止層とを有する一方の基体と、
機械的可動部を有するまたは有しない機能部と、その機能部と電気的に接続された内部電極と、前記機能部ならびに内部電極を囲繞するように基体外周部に形成された封止層とを有する他方の基体とを、
それぞれ前記機能部、内部電極ならびに封止層が内側になるように両基体を対向させて、両基体の内部電極の相互を電気的に接続するとともに、前記封止層を一体に接合して封止して、両基体の内部に形成された中空部に前記機能部を配置したことを特徴とするものである。
機械的可動部を有するまたは有しない機能部と、その機能部と電気的に接続された内部電極と、前記機能部ならびに内部電極を囲繞するように基体外周部に形成された封止層とを有する他方の基体とを、
それぞれ前記機能部、内部電極ならびに封止層が内側になるように両基体を対向させて、両基体の内部電極の相互を電気的に接続するとともに、前記封止層を一体に接合して封止して、両基体の内部に形成された中空部に前記機能部を配置したことを特徴とするものである。
本発明の第2の手段は前記第1の手段において、前記両基体を圧電基板で構成し、その両基体上にそれぞれ櫛歯電極を機能部とする表面弾性波素子を形成したことを特徴とするものである。
本発明の第3の手段は前記第1の手段において、一方の基体を圧電基板で構成し、その基体上に櫛歯電極を機能部とする表面弾性波素子を形成し、他方の基体を半導体基板で構成し、その基体上に機能部として半導体スイッチ、半導体集積回路、マイクロ電気機械素子または固体弾性波素子を形成したことを特徴とするものである。
本発明の第4の手段は前記第1ないし第3の手段において、前記両基体に形成された内部電極相互の接合および封止層相互の接合を半田で行うことを特徴とするものである。
本発明の第5の手段は前記第4の手段において、前記封止層が封止電極で構成されていることを特徴とするものである。
本発明の第6の手段は前記第1ないし第5の手段において、前記両基体のうちの少なくとも一方の基体にビアホールを形成し、そのビアホールの内周面に形成された導電層により前記内部電極と当該基体の外表面に形成された外部電極とを電気的に接続することを特徴とするものである。
本発明の第7の手段は前記第6の手段において、前記ビアホールは前記基体から前記内部電極にかけて貫通していることを特徴とするものである。
本発明の第8の手段は前記第6または第7の手段において、前記ビアホールは圧電基板に形成されていることを特徴とするものである。
本発明の第9の手段は、ウエハ状の2枚の基体の少なくとも一方の基体に機械的可動部を有する多数個の機能部を、他方の基体に機械的可動部を有するまたは有しない多数個の機能部を形成する工程と、
前記各機能部と電気的に接続する多数個の内部電極を形成する工程と、
各個別チップサイズ毎に前記機能部および前記内部電極を囲繞するように封止層を形成する工程と、
前記ウエハ状の2枚の基体上に形成された前記内部電極相互および前記封止層相互を接続する部位上にアンダーバリアメタルを形成する工程と、
前記アンダーバリアメタルのどちらか一方または両方の上に半田材を供給する工程と、
前記機能部が互いに内側になるよう前記2枚の基体を対向させて、前記半田を挟んで2枚の基体に形成されているアンダーバリアメタルを対向させ、前記半田を溶融して前記内部電極相互および封止層相互を接合して封止する工程と、
前記2枚の基体の一方の外表面より内部電極との電気的接続をとるためのビアホールを形成する工程と、
前記ビアホールに導電材を充填して当該基体の外表面に外部電極を形成する工程と、
前記外部電極形成後に2枚の基体をチップサイズにダイシングして個別の中空封止素子に分離する工程とを含むことを特徴とするものである。
前記各機能部と電気的に接続する多数個の内部電極を形成する工程と、
各個別チップサイズ毎に前記機能部および前記内部電極を囲繞するように封止層を形成する工程と、
前記ウエハ状の2枚の基体上に形成された前記内部電極相互および前記封止層相互を接続する部位上にアンダーバリアメタルを形成する工程と、
前記アンダーバリアメタルのどちらか一方または両方の上に半田材を供給する工程と、
前記機能部が互いに内側になるよう前記2枚の基体を対向させて、前記半田を挟んで2枚の基体に形成されているアンダーバリアメタルを対向させ、前記半田を溶融して前記内部電極相互および封止層相互を接合して封止する工程と、
前記2枚の基体の一方の外表面より内部電極との電気的接続をとるためのビアホールを形成する工程と、
前記ビアホールに導電材を充填して当該基体の外表面に外部電極を形成する工程と、
前記外部電極形成後に2枚の基体をチップサイズにダイシングして個別の中空封止素子に分離する工程とを含むことを特徴とするものである。
本発明の第10の手段は前記第9の手段において、前記半田溶融を透明基体を透過したレーザ光の照射により行うことを特徴とするものである。
本発明の第11の手段は前記第9の手段において、前記ビアホールの形成をサンドブラスト法で行うことを特徴とするものである。
本発明は前述のような構成になっており、小型高機能化が可能な中空封止素子およびその製造方法を提供することができる。
機械的可動部を有する機能部およびこれと電気的に接続された内部電極が形成された2枚の基体を、各機能部が内側になるよう両基体を対向させ、両基体の内部電極相互を電気的に接続するとともに、外周部を囲繞するように形成された封止電極相互を接続封止して構成したことにより、
各機能部は異なる工程で独立にかつ基板の片面にそれぞれ通常の工程で形成することができ、機能部形成に特別な工程的負担はかからない。すなわち、表面弾性波(SAW)素子、固体弾性波(BAW)素子、マイクロ電気機械(MEMS)素子、半導体スイッチあるいはローノイズアンプの形成は全く従来の工程で形成できるので歩留りおよび信頼性の保証された機能部を特別な装置およびプロセスを用いることなく形成できる。
各機能部は異なる工程で独立にかつ基板の片面にそれぞれ通常の工程で形成することができ、機能部形成に特別な工程的負担はかからない。すなわち、表面弾性波(SAW)素子、固体弾性波(BAW)素子、マイクロ電気機械(MEMS)素子、半導体スイッチあるいはローノイズアンプの形成は全く従来の工程で形成できるので歩留りおよび信頼性の保証された機能部を特別な装置およびプロセスを用いることなく形成できる。
また、本発明では機能部形成基体自身でパッケージを構成する構造のため、特別な筐体は不要であり、低コストが可能となる。さらに、複数の機能素子をチップサイズにコンパクトにパッケージでき、小型化が可能となるととも素子相互を極めて近くに配置することができ高周波特性の向上に有利となる。
組立製造方法においては、半田接続封止を透明基板を透過した微小領域のレーザ光の照射で行うので、ワーク全体としては常温に近い状態で行うことが可能である。半田リフロー接続のようにワーク全体が高温にならないため異種材料基板の貼り合せ接合のような反りが発生せず、工程の安定や工程内の基板割れを防止することができる。
また、ビアホールの形成を両基板の接合封止後に行うことにより、従来行われてきたビアホールまたは貫通電極付きの基板に機能部を形成するなどの特別な工程を避けることができるとともに、ビアホール形成時に発生する研削片による機能部破損を回避できる。
次に本発明の実施形態について図面を用いて説明する。図1は第1実施形態に係るSAW素子の組み立て後の断面図、図2はそのSAW素子の組み立て途中の断面図である。
図2に示すように、同じサイズを有する圧電基板10a、10bの片面の所定位置には、機械的に動く機能部である櫛歯電極11a、11bと、この櫛歯電極11a、11bと電気的に接続される内部電極12a、12bとが形成されている。また圧電基板10a、10bの周辺部を取り囲むように封止電極13a、13bが形成されている。
そして前記内部電極12a、12bならびに封止電極13a、13bの上には、半田リフロー耐性を確保するためにそれぞれアンダーバリアメタル14a、14bが設けられ、その上に半田層30a、30bが形成されている。
このようにして構成された2枚の第1チップ100と第2チップ200 (圧電基板10a、10b)を、櫛歯電極11a、11bならびに半田層30a、30bが内側で互いに対向するように重ね合わせ、半田層30a、30bを加熱溶融して一体となった半田層30を形成することにより、封止電極13a、13bならびに半田層30で封止され、内部に中空部90を有する中空封止素子1001が形成される(図1参照)。
形成されているSAW素子の各櫛歯電極11a、11bは、チップ周縁を囲むように形成された封止電極13a、13bを半田層30で封止することにより、中空部90内に実装される。各櫛歯電極11a、11bは各圧電基板10a、10bに形成されている各内部電極12a、12bに接続され、さらに対向する内部電極12a、12bどうしは半田層30で電気的に接続されている。
この接続後の内部電極12a、12bの外部への取出しは、上側の圧電基板10aに形成されたビアホール52を通して外部電極40をめっきして形成することにより成される。なお、下側の圧電基板10b側にビアホールを形成し、そこに外部電極を形成しても同様なパッケージ構造となる。
一方、各内部電極12a、12bの半田接続部、封止電極13a、13bならびに外部電極40には、半田リフロー耐性確保のためアンダーバリアメタル44が施されている。本実施形態に係る中空封止素子は、このような構成の上側の第1チップ100と下側の第2チップ200とを対向させて前記半田層30で一体に接合することにより、中空封止素子1001を構成する。
本実施形態に係る中空封止素子1001は、異なる周波数のSAWフィルタを1つのパッケージにすることができるので、デュプレクサやデュアルバンドフィルタに好適な中空封止素子となる。
図3は、本発明の第2実施形態に係るSAW素子の組み立て後の断面図である。同図に示すように、上側の第1チップ100には前記第1実施形態で述べたものと同様に、圧電基板10a上に櫛歯電極11aを機能部とするSAW素子が形成されている。一方、下側の第2チップ200には、Si基板などの半導体基板20に半導体素子を機能部とする半導体スイッチ21が形成されている。
上側の圧電基板10aに形成された櫛歯電極11aおよび内部電極12aと、下側の半導体基板20に形成された半導体スイッチ21および内部電極22は、前記第1実施形態で述べた構成と同様にチップ周縁に形成された封止電極13aおよび封止電極23で封止され、中空部90に実装される。
圧電基板10aに形成された内部電極12aと下側の半導体基板20に形成された内部電極22は、所望の対向する電極12a、22どうしを半田層30で電気的に接続する。接続後の外部への取出しは、上側の圧電基板10aに形成されたビアホール52を通して外部電極40をめっきして形成することにより成される。
なお、内部電極12a、22の半田接続部および封止電極13a、23は、前記第1実施形態と同様に半田リフロー耐性を確保するために、それぞれアンダーバリアメタル14a、24が施してある。また同様に、外部電極40についても半田リフロー耐性確保のために、アンダーバリアメタル44を施している。
本実施形態に係る中空封止素子1002は、SAWフィルタと半導体スイッチを1つのパッケージに実装することができるので、フィルタとスイッチの複合機能を一体化した中空封止素子となる。
この複合機能一体化の中空封止素子1002において、下側の半導体基板20に形成する半導体スイッチ21を通常の半導体集積回路、ローノイズアンプ、マイクロ電気機械素子または固体弾性波素子など他の機能素子に替えてもよい。
固体弾性波(BAW)素子はSi基板上に圧電層を内部電極でサンドイッチ構造とした積層電極を、超小型スイッチ素子はSi基板上にマイクロ電気機械(MEMS)素子を形成することができる。
図4〜6は、前記第1実施形態に係る中空封止素子1001の製造プロセスを説明するための図である。なお、実際の製造プロセスでは最後のダイシング工程でチップサイズに個片に分離するまではウエハ状で行うが、図4〜6では図面の関係上1チップ分のみを図示している。
まず図4(1)において、第1チップ100を形成するため、ウエハ状のLiTaO3 やLiNbO3などからなる圧電基板10aにAlを主成分とする金属膜をスパッタリングで成膜し、ホトリソグラフィー工程を経て櫛歯電極11a、内部電極12aおよび封止電極13aを同時に多数個整列状態に形成して、第1ウエハ100’とする。封止電極13aは、各個別サイズ毎に櫛歯電極11aおよび内部電極12aを囲繞するように圧電基板10aの周辺にパターニングする。
次に図4(2)において、内部電極12aの接続部、外部電極40の取出し部および封止電極13a部を除いて、櫛歯電極11aを保護する目的で機能部保護レジスト31を成膜して、パターニングする。
次に図4(3)において、内部電極12a、封止電極13aおよび外部電極40の取出し部の半田接続部に、その半田耐性確保のためのアンダーバリアメタル兼半田材のめっき下地材としてTi膜とCu膜の積層膜またはCr膜とCu膜の積層膜からなる給電膜32をスパッタリングで成膜する。
次に図4(4)において、前記内部電極12a、封止電極13aおよび外部電極40の取出し部の半田接続部を除いて、めっきレジスト33をラミネートして、パターニングする。
次に図4(5)において、前記めっきレジスト33の開口部、すなわち内部電極12a、封止電極13aおよび外部電極40の取出し部に、アンダーバリアメタルとなるNiを、続いて半田材となるSn-Ag合金を連続で電気めっきして、下層に前記Niを有する半田層30aを形成する。
次に図4(6)において、前述のめっきレジスト33を溶解、除去する。
次に図4(7)において、前記工程(5)でめっきした半田層30をマスクとして給電膜32をエッチングで除去する。
次に図4(7)において、前記工程(5)でめっきした半田層30をマスクとして給電膜32をエッチングで除去する。
次に図4(8)において、前記工程(2)で形成した機能部保護レジスト31を有機溶剤で溶解除去する。図1に示した下側の第2チップ200についても、前述した上側の第1チップ100と同様な製造プロセスで作成する。なお、第2チップ200を製造する過程において、前記Niめっき後のSn-Ag合金半田のめっきを、フラッシュAuめっきに置き換えることも可能である。
次に図5(9)において、前述の第1ウエハ100’および同様に製造した第2ウエハ200’を各櫛歯電極11a、11bが内側になるよう対向させ、両ウエハ100’、200’の接続すべき半田層30a、30bを互いに当接させる。
次に図5(10)において、重ね合わせた両ウエハ100’、200’を定盤34とガラス板35で挟み、レーザ光36をガラス板35および第1ウエハ100’の圧電基板10aを通して、接続すべき電極部裏面を順次照射し、半田層30a、30bを加熱溶融させて一層の半田層30とする。
なお、タンタル酸リチウム(LiTaO3 )やニオブ酸リチウム(LiNbO3)などの圧電基板10aは透明であり、レーザ光36の照射を妨げない。ガラス板35は、接続すべき半田層30a、30bの相互を確実に当接させるため第1ウエハ100’全体を上側から加圧する。定盤34は必要に応じて加熱用ヒータを内蔵させて予備加熱を行うことで、半田接続をより確実にすることもできる。図5(11)は半田接合後の状態を示しており、第1チップ100ならびに第2チップ200の周辺部は半田層30により完全に接合封止されている。
次に図5(12)において、第1チップ100の上にサンドブラスト用レジスト37をコートし、そのジスト37の外部電極取出し部位に相当する箇所をパターニングで除去する。
次に図5(13)において、前記サンドブラスト用レジスト37をマスクとして、外部電極取出し部にサンドブラスト38を吹き付けてビアホール(貫通孔)52を形成する。ビアホール52は、圧電基板10a、内部電極12aおよびアンダーバリアメタル14aを貫通し、半田層30内に到達する深さで停止するよう制御する。内部電極12a、アンダーバリアメタル14aおよび半田層30は金属で構成されており、圧電基板10aとは硬さなどの機械的強度の違いに起因してビアホール52の形成速度が遅くなるため、内部電極12a、アンダーバリアメタル14aおよび半田層30は薄くてもビアホール52の穿孔深さを精密にコントロールすることができる。図5(13)に示すようにビアホール52は、若干先細りになるように内周面が傾斜している。
次に図6(14)において、前記サンドブラスト用レジスト37を除去する。
次に図6(15)において、内部電極12aと外部電極40との電気的接続を図るとともに外部電極40の半田耐性確保のためのアンダーバリアメタル兼半田材のめっき下地材としてTi膜とその上に形成されたCu膜の積層膜またはCr膜とその上に形成されたCu膜の積層膜からなる給電膜53をスパッタリングで成膜する。この給電膜53は、圧電基板10aの表面からビアホール52の内面にかけて連続して形成される。
次に図6(15)において、内部電極12aと外部電極40との電気的接続を図るとともに外部電極40の半田耐性確保のためのアンダーバリアメタル兼半田材のめっき下地材としてTi膜とその上に形成されたCu膜の積層膜またはCr膜とその上に形成されたCu膜の積層膜からなる給電膜53をスパッタリングで成膜する。この給電膜53は、圧電基板10aの表面からビアホール52の内面にかけて連続して形成される。
次に図6(16)において、給電膜53の上にめっきレジスト54をラミネートし、後で形成する外部電極40に相当する部位をパターニング除去する。
次に図6(17)において、めっきレジスト54の開口部、すなわち外部電極40の形成部位にアンダーバリアメタルとなるNiを、続いて半田材となるSn-Ag合金を連続して電気めっきし、外部電極40を形成する。この外部電極40で前記ビアホール52を埋めるとともに、圧電基板10aの一部を覆った形になる。
次に図6(18)において、前述のめっきレジスト54を溶解除去する。
次に図6(19)において、前記工程(17)で形成した外部電極40をマスクとして給電膜53を選択エッチングし、ウエハ状態での製造工程を終了する。符号50は、封止部を示している。最後に図示していないが、ダイシング工程にてチップサイズ毎に個片に分離して、図1に示した個々の中空封止素子1001を得ることができる。
次に図6(19)において、前記工程(17)で形成した外部電極40をマスクとして給電膜53を選択エッチングし、ウエハ状態での製造工程を終了する。符号50は、封止部を示している。最後に図示していないが、ダイシング工程にてチップサイズ毎に個片に分離して、図1に示した個々の中空封止素子1001を得ることができる。
前記封止電極13a,13bをグラウンドに接続すれば、グラウンドの強化を図ることができる。
なお、これらの説明は上下両チップとも櫛歯電極を機能部とするSAW素子の製造プロセスについてであるが、前記第2実施形態のように第2チップの機能部が半導体スイッチ、半導体集積回路、ローノイズアンプ、マイクロ電気機械素子または固体弾性波素子など他の機能部であっても、同じ製造プロセスが適用できる。
前記実施形態では、一方の基板(実施形態では圧電基板)にビアホールを形成したが、必要に応じて両方の基板にビアホールを形成することも可能である。
前記実施形態では、主に携帯電話機に搭載されるSAWデバイスについて述べたが、その構造上の特徴より、機能素子上に空隙が必要でかつ耐湿信頼性の確保が必要な中空封止素子全般に適用可能である。
10、10a、10b:圧電基板、11、11a、11b、11c:櫛歯電極、12、12a、12b:内部電極、13、13a、13b:封止電極、14、14a、14b:アンダーバリアメタル、20:半導体基板、21:半導体スイッチ、22:内部電極、23:封止電極、24:アンダーバリアメタル、30、30a、30b: 半田、31:機能部保護レジスト、32:給電膜、33:めっきレジスト、34:定盤、35:ガラス板、36:レーザ光、37:サンドブラスト用レジスト、38:サンドブラスト、40:外部電極、44:アンダーバリアメタル、50:封止部、52:ビアホール、53:給電膜、54:めっきレジスト、90:中空部、100:第1チップ、100’:第1ウエハ、200:第2チップ、200’:第2ウエハ、1001、1002:中空封止素。
Claims (11)
- 機械的可動部を有する機能部と、その機能部と電気的に接続された内部電極と、前記機能部ならびに内部電極を囲繞するように基体外周部に形成された封止層とを有する一方の基体と、
機械的可動部を有するまたは有しない機能部と、その機能部と電気的に接続された内部電極と、前記機能部ならびに内部電極を囲繞するように基体外周部に形成された封止層とを有する他方の基体とを、
それぞれ前記機能部、内部電極ならびに封止層が内側になるように両基体を対向させて、両基体の内部電極の相互を電気的に接続するとともに、前記封止層を一体に接合して封止して、両基体の内部に形成された中空部に前記機能部を配置したことを特徴とする中空封止素子。 - 請求項1記載の中空封止素子において、
前記両基体を圧電基板で構成し、その両基体上にそれぞれ櫛歯電極を機能部とする表面弾性波素子を形成したことを特徴とする中空封止素子。 - 請求項1記載の中空封止素子において、
一方の基体を圧電基板で構成し、その基体上に櫛歯電極を機能部とする表面弾性波素子を形成し、
他方の基体を半導体基板で構成し、その基体上に機能部として半導体スイッチ、半導体集積回路、マイクロ電気機械素子または固体弾性波素子を形成したことを特徴とする中空封止素子。 - 請求項1ないし3のいずれか1項記載の中空封止素子において、
前記両基体に形成された内部電極相互の接合および封止層相互の接合を半田で行うことを特徴とする中空封止素子。 - 請求項4記載の中空封止素子において、
前記封止層が封止電極で構成されていることを特徴とする中空封止素子。 - 請求項1ないし5のいずれか1項記載の中空封止素子において、
前記両基体のうちの少なくとも一方の基体にビアホールを形成し、そのビアホールの内周面に形成された導電層により前記内部電極と当該基体の外表面に形成された外部電極とを電気的に接続することを特徴とする中空封止素子。 - 請求項6項記載の中空封止素子において、
前記ビアホールは前記基体から前記内部電極にかけて貫通していることを特徴とする中空封止素子。 - 請求項6または7記載の中空封止素子において、
前記ビアホールは圧電基板に形成されていることを特徴とする中空封止素子。 - ウエハ状の2枚の基体の少なくとも一方の基体に機械的可動部を有する多数個の機能部を、他方の基体に機械的可動部を有するまたは有しない多数個の機能部を形成する工程と、
前記各機能部と電気的に接続する多数個の内部電極を形成する工程と、
各個別チップサイズ毎に前記機能部および前記内部電極を囲繞するように封止層を形成する工程と、
前記ウエハ状の2枚の基体上に形成された前記内部電極相互および前記封止層相互を接続する部位上にアンダーバリアメタルを形成する工程と、
前記アンダーバリアメタルのどちらか一方または両方の上に半田材を供給する工程と、
前記機能部が互いに内側になるよう前記2枚の基体を対向させて、前記半田を挟んで2枚の基体に形成されているアンダーバリアメタルを対向させ、前記半田を溶融して前記内部電極相互および封止層相互を接合して封止する工程と、
前記2枚の基体の一方の外表面より内部電極との電気的接続をとるためのビアホールを形成する工程と、
前記ビアホールに導電材を充填して当該基体の外表面に外部電極を形成する工程と、
前記外部電極形成後に2枚の基体をチップサイズにダイシングして個別の中空封止素子に分離する工程とを
含むことを特徴とする中空封止素子の製造方法。 - 請求項9記載の中空封止素子の製造方法において、
前記半田溶融を透明基体を透過したレーザ光の照射により行うことを特徴とする中空封止素子の製造方法。 - 請求項9記載の中空封止素子の製造方法において、
前記ビアホールの形成をサンドブラスト法で行うことを特徴とする中空封止素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294377A JP2008113178A (ja) | 2006-10-30 | 2006-10-30 | 中空封止素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294377A JP2008113178A (ja) | 2006-10-30 | 2006-10-30 | 中空封止素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008113178A true JP2008113178A (ja) | 2008-05-15 |
Family
ID=39445462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006294377A Pending JP2008113178A (ja) | 2006-10-30 | 2006-10-30 | 中空封止素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008113178A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008252351A (ja) * | 2007-03-29 | 2008-10-16 | Murata Mfg Co Ltd | 弾性表面波素子及びその製造方法 |
JP2011130385A (ja) * | 2009-12-21 | 2011-06-30 | Murata Mfg Co Ltd | 圧電デバイスの製造方法 |
WO2011102049A1 (ja) * | 2010-02-17 | 2011-08-25 | 株式会社 村田製作所 | 弾性波デバイス |
DE102011016554A1 (de) * | 2011-04-08 | 2012-10-11 | Epcos Ag | Waferlevel-Package und Verfahren zur Herstellung |
JP2013070347A (ja) * | 2011-09-26 | 2013-04-18 | Taiyo Yuden Co Ltd | 弾性波デバイス及びその製造方法 |
US20180151794A1 (en) * | 2016-11-25 | 2018-05-31 | Taiyo Yuden Co., Ltd. | Electronic component and method of fabricating the same |
CN108390662A (zh) * | 2017-02-03 | 2018-08-10 | 三星电机株式会社 | 滤波器及包括滤波器的前端模块 |
CN109004083A (zh) * | 2018-08-10 | 2018-12-14 | 付伟 | 带有单围堰及焊锡的芯片封装结构及其制作方法 |
US10243536B2 (en) | 2013-12-27 | 2019-03-26 | Murata Manufacturing Co., Ltd. | Elastic wave device and manufacturing method thereof |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02104119A (ja) * | 1988-10-13 | 1990-04-17 | Japan Radio Co Ltd | 表面弾性波素子の実装方法 |
JP2001345673A (ja) * | 2000-05-31 | 2001-12-14 | Kyocera Corp | 弾性表面波装置 |
JP2004006528A (ja) * | 2002-05-31 | 2004-01-08 | Kinseki Ltd | 電子部品容器 |
JP2004080221A (ja) * | 2002-08-13 | 2004-03-11 | Fujitsu Media Device Kk | 弾性波デバイス及びその製造方法 |
JP2004194290A (ja) * | 2002-11-26 | 2004-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
US20040157367A1 (en) * | 2002-08-14 | 2004-08-12 | Wong Daniel M. | Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator |
JP2005079676A (ja) * | 2003-08-28 | 2005-03-24 | Kyocera Corp | 弾性表面波装置およびその製造方法 |
JP2005217780A (ja) * | 2004-01-29 | 2005-08-11 | Kyocera Corp | 圧電装置 |
WO2005076470A1 (de) * | 2004-02-05 | 2005-08-18 | Epcos Ag | Elektrisches bauelement und herstellungsverfahren |
WO2006008940A1 (ja) * | 2004-07-20 | 2006-01-26 | Murata Manufacturing Co., Ltd. | 圧電フィルタ |
-
2006
- 2006-10-30 JP JP2006294377A patent/JP2008113178A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02104119A (ja) * | 1988-10-13 | 1990-04-17 | Japan Radio Co Ltd | 表面弾性波素子の実装方法 |
JP2001345673A (ja) * | 2000-05-31 | 2001-12-14 | Kyocera Corp | 弾性表面波装置 |
JP2004006528A (ja) * | 2002-05-31 | 2004-01-08 | Kinseki Ltd | 電子部品容器 |
JP2004080221A (ja) * | 2002-08-13 | 2004-03-11 | Fujitsu Media Device Kk | 弾性波デバイス及びその製造方法 |
US20040157367A1 (en) * | 2002-08-14 | 2004-08-12 | Wong Daniel M. | Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator |
JP2004194290A (ja) * | 2002-11-26 | 2004-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JP2005079676A (ja) * | 2003-08-28 | 2005-03-24 | Kyocera Corp | 弾性表面波装置およびその製造方法 |
JP2005217780A (ja) * | 2004-01-29 | 2005-08-11 | Kyocera Corp | 圧電装置 |
WO2005076470A1 (de) * | 2004-02-05 | 2005-08-18 | Epcos Ag | Elektrisches bauelement und herstellungsverfahren |
WO2006008940A1 (ja) * | 2004-07-20 | 2006-01-26 | Murata Manufacturing Co., Ltd. | 圧電フィルタ |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008252351A (ja) * | 2007-03-29 | 2008-10-16 | Murata Mfg Co Ltd | 弾性表面波素子及びその製造方法 |
JP2011130385A (ja) * | 2009-12-21 | 2011-06-30 | Murata Mfg Co Ltd | 圧電デバイスの製造方法 |
JPWO2011102049A1 (ja) * | 2010-02-17 | 2013-06-17 | 株式会社村田製作所 | 弾性波デバイス |
WO2011102049A1 (ja) * | 2010-02-17 | 2011-08-25 | 株式会社 村田製作所 | 弾性波デバイス |
US8723621B2 (en) | 2010-02-17 | 2014-05-13 | Murata Manufacturing Co., Ltd. | Elastic wave device having pairs of filters that face each other |
CN102763327A (zh) * | 2010-02-17 | 2012-10-31 | 株式会社村田制作所 | 弹性波设备 |
JP5327378B2 (ja) * | 2010-02-17 | 2013-10-30 | 株式会社村田製作所 | 弾性波デバイス |
WO2012136544A1 (de) * | 2011-04-08 | 2012-10-11 | Epcos Ag | Waferlevel-package und verfahren zur herstellung |
CN103443021A (zh) * | 2011-04-08 | 2013-12-11 | 埃普科斯股份有限公司 | 晶片级封装及制造方法 |
DE102011016554A1 (de) * | 2011-04-08 | 2012-10-11 | Epcos Ag | Waferlevel-Package und Verfahren zur Herstellung |
US9647196B2 (en) | 2011-04-08 | 2017-05-09 | Snaptrack, Inc. | Wafer-level package and method for production thereof |
DE102011016554B4 (de) | 2011-04-08 | 2018-11-22 | Snaptrack, Inc. | Waferlevel-Package und Verfahren zur Herstellung |
JP2013070347A (ja) * | 2011-09-26 | 2013-04-18 | Taiyo Yuden Co Ltd | 弾性波デバイス及びその製造方法 |
US10243536B2 (en) | 2013-12-27 | 2019-03-26 | Murata Manufacturing Co., Ltd. | Elastic wave device and manufacturing method thereof |
US20180151794A1 (en) * | 2016-11-25 | 2018-05-31 | Taiyo Yuden Co., Ltd. | Electronic component and method of fabricating the same |
JP2018085705A (ja) * | 2016-11-25 | 2018-05-31 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
CN108390662A (zh) * | 2017-02-03 | 2018-08-10 | 三星电机株式会社 | 滤波器及包括滤波器的前端模块 |
CN108390662B (zh) * | 2017-02-03 | 2021-08-31 | 三星电机株式会社 | 滤波器及包括滤波器的前端模块 |
CN109004083A (zh) * | 2018-08-10 | 2018-12-14 | 付伟 | 带有单围堰及焊锡的芯片封装结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486160B2 (en) | Electronic component and manufacturing method thereof | |
JP2008113178A (ja) | 中空封止素子およびその製造方法 | |
JP4311376B2 (ja) | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 | |
EP1526640A1 (en) | Piezoelectric component and method for manufacturing the same | |
EP2230764B1 (en) | Surface wave device and method of manufacturing the same | |
JP2004194290A (ja) | 電子部品の製造方法 | |
JP2004214469A (ja) | 電子デバイスおよびその製造方法 | |
US20160301386A1 (en) | Elastic wave filter device | |
JP2012151698A (ja) | 弾性波デバイス | |
CN103824932A (zh) | 压电零件 | |
JP6261867B2 (ja) | 弾性波デバイスの製造方法 | |
JP6810599B2 (ja) | 電子部品およびその製造方法 | |
JP2009159195A (ja) | 圧電部品及びその製造方法 | |
JP2001053178A (ja) | 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法 | |
JP6653646B2 (ja) | 電子部品およびその製造方法 | |
US9543268B2 (en) | Electronic component, method of manufacturing same, composite module including electronic component, and method of manufacturing same | |
JP4403977B2 (ja) | 機能素子体及びその製造方法並びに回路モジュール | |
US9065420B2 (en) | Fabrication method of acoustic wave device | |
JP2007081555A (ja) | 弾性表面波装置 | |
WO2015025618A1 (ja) | 弾性表面波デバイス及びその製造方法 | |
JP2018085705A (ja) | 電子部品およびその製造方法 | |
JP4195605B2 (ja) | 弾性表面波装置 | |
JP2005268297A (ja) | 高周波デバイスおよびその製造方法 | |
JP2005072420A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
KR20170073188A (ko) | 표면 탄성파 웨이퍼 레벨 패키지 및 이를 위한 pcb 제작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |