CN103443021A - 晶片级封装及制造方法 - Google Patents

晶片级封装及制造方法 Download PDF

Info

Publication number
CN103443021A
CN103443021A CN2012800172505A CN201280017250A CN103443021A CN 103443021 A CN103443021 A CN 103443021A CN 2012800172505 A CN2012800172505 A CN 2012800172505A CN 201280017250 A CN201280017250 A CN 201280017250A CN 103443021 A CN103443021 A CN 103443021A
Authority
CN
China
Prior art keywords
wafer
device architecture
layer
class encapsulation
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800172505A
Other languages
English (en)
Other versions
CN103443021B (zh
Inventor
C.鲍尔
H.克吕格
J.波特曼
A.施特尔茨尔
W.帕尔
R.科赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN103443021A publication Critical patent/CN103443021A/zh
Application granted granted Critical
Publication of CN103443021B publication Critical patent/CN103443021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明介绍了一种由两个优选地材料相同的压电晶片构成的密封的晶片级封装以及一种用于该晶片级封装的制造方法。两个晶片之间的电连接和机械连接借助框架结构和柱体来实现，所述框架结构和柱体的分布在两个晶片上的部分结构借助连接层而被晶片接合。

Description

晶片级封装及制造方法
MEMS（＝微机电系统（Micro Electro Mechnical System））器件并且尤其是借助声波工作的器件具有对机械损害敏感的器件结构。这样的器件通常需要具有空腔的封装，在该空腔中可靠地保护器件结构免受机械影响。
已知了如下器件，在这些器件中器件结构在两个机械稳定的衬底之间得到保护，如例如通过器件在合适的支承衬底上的倒装芯片布置所能得到的那样。
为了简化MEMS器件的制造，所追求的是，借助晶片级封装更快地并且成本更低廉地制造器件。从公开的美国专利申请2009/0224851 A中已知了一种用于SAW器件（SAW＝表面声波（Surface Acoustic Wave））的晶片级封装，其中具有第一器件结构的第一晶片通过借助间隔结构以具有第二器件结构的第二晶片来覆盖，使得两个器件结构被包围在两个晶片之间的空腔中。聚合物框架用作间隔结构，该聚合物框架环形地围绕器件结构。
在第一器件结构和第二器件结构之间的电接触在空腔内通过柱状的连接部来进行。器件结构的电连接端子水平地从空腔出来向外被引导到晶片级封装的主表面上。该方法可以被进行，使得分别具有多个第一器件结构或者第二器件结构的两个晶片可以被预先制造并且作为整体相互连接。
然而，这种已知的晶片级封装并不满足现代的对于微型化MEMS器件以及尤其是借助声波工作的器件的要求，并且尤其是在空腔的密封性方面、在用于3D印制导线所需的方法花费以及要实现的微型化方面具有不足。
因此，本发明的任务是，说明一种用于MEMS器件的晶片级封装，其相对于上面提及的已知晶片级封装在所说明的点中的至少一个中得到改善。
根据本发明，该任务通过一种具有权利要求1所述的特征的晶片级封装来解决。本发明的有利的扩展方案以及用于制造晶片级封装的方法可以从其他权利要求获悉。
提出了一种用于电器件的晶片级封装，其中在第一压电晶片和第二压电晶片以及布置在所述晶片之间的金属框架结构之间包围有密封地致密的空腔。在该空腔中，至少第一器件结构被布置在第一压电晶片上。第二压电晶片同样支承器件结构，所述器件结构可以被布置在空腔中、在第二晶片的相对的表面上或者在第二晶片的两个表面上。
在本发明的意义上，晶片被理解为优选地单晶的衬底，在该衬底上实现多个器件的多个器件结构分别并排地被实现，或者在针对恰好一个器件或者一个封装的器件结构上被实现，然而该衬底作为大面积的衬底被处理并且之后被分割为单独的器件。
在后面具体阐述的其他扩展方案中，晶片也被理解为由第一晶片和另外的晶片构成的第一晶片级封装，其与第二晶片一同于是形成真正的（第二）晶片级封装，该真正的晶片级封装由此包括三个和更多单个的相互连接的晶片的堆叠。
金属框架结构位于第一晶片和第二晶片的两个朝向彼此的表面上，并且与它们密封连接。包括第一器件结构和第二器件结构的电连接端子的器件被设置在第二晶片的背离空腔的表面上。
在所包围的空腔之内设置有柱体，这些柱体是在第一器件结构和第二器件结构之间或者在第一晶片和第二晶片之间的柱状的电连接，并且被支撑在两个晶片的朝向彼此的表面上。它们与第一和/或第二器件结构导电连接。也可以设置附加的柱状结构，它们同样被支撑在两个晶片的朝向彼此的表面上，它们仅仅具有机械支撑功能，并且可以改善器件的机械稳定性。
在空腔之内在第一晶片和第二晶片的向内的表面上布置有接触垫片，其与相同表面上的相应的器件结构连接。穿通接触部被引导穿过第二晶片，这些穿通接触部在晶片之间在框架结构上、在柱体或者所述接触垫片之一上终止，而密封地致密的空腔并不由此开放。穿通接触部由此通过柱体或者接触垫片将在第二晶片的正面上的电连接端子与空腔内部的第一器件结构和第二器件结构连接。框架结构和柱体基本上由铜构成，而接触垫片至少包括铜。
第一压电晶片和第二压电晶片在其热膨胀特性方面相互匹配或者具有相同的膨胀特性。与此相应地，优选地使用两个材料相同的晶片作为晶片级封装的第一晶片和第二晶片。其他可能的组合在于由近似地表现出相同的热膨胀特性的钽酸锂、铌酸锂和石英构成的晶片。由此可能的是，在使用相对高的方法温度的情况下也得到在冷却之后低应力的封装，在该封装中器件具有可良好再现的电特性和改善的机械特性。
金属框架结构能够实现与两个晶片的表面的密封接触以及相互之间的密封接触，并且由此能够实现在两个晶片之间在框架结构之内所包围的空腔的密封地致密的封闭。器件的电连接端子被布置在封装的两个向外的主表面之一上，并且无需附加的面。通过在两个晶片的总共至少两个表面上设置器件结构，器件具有3D集成，其基面相对于器件结构的具有仅仅一个平面的晶片级封装而言得到减小。
重新布线（即电连接端子从晶片之一的表面引出到外面的表面上）仅仅通过穿通接触部来进行，并且因此并不导致器件的基面的负载，像譬如在上面提及的专利申请中已知的晶片级封装中情况如此。
针对需要相对于其余器件结构更高的金属化厚度的框架结构和柱体的铜的使用能够实现在电镀或者无电流沉积方法中快速地建造结构。此外，借助铜可以制造具有降低的导通电阻的良好导电的连接。
除了铜，金属化还可以包括其他（部分）层，例如铜表面可以配备这些层。
在一个实施方式中，第一晶片具有借助声表面波工作的器件结构（SAW器件结构），并且例如被构建为SAW滤波器。在第二晶片上的器件结构同样可以具有用于声表面波的转换器，并且替代地或者此外还包括附加的无源器件、例如电感和电容。
所有这些用于转换器的器件结构以及所述无源器件都可以借助表面上施加的结构化的金属化来实现。金属化因此尤其是可组合的，并且可以在共同的方法步骤中产生。因此，无源器件和SAW转换器在器件内的集成可以是成本低廉的，并且得到具有在尺寸方面减小的结构形式的高度集成的器件。
根据另一实施方式，第一晶片的底面具有屏蔽层，其覆盖晶片的整个底面并且必要时覆盖第一晶片和/或第二晶片的侧边的部分。借助该屏蔽层，可以引起器件结构的电屏蔽并且由此引起器件的电屏蔽，并且在适当选择屏蔽层的材料的情况下也可以引起器件结构的电磁屏蔽并且由此引起器件的电磁屏蔽。电磁屏蔽可以包括磁性材料、例如镍层。屏蔽层可以包括两个或者更多个由不同金属构成的部分层，其中针对确定的要求，屏蔽层的总厚度从1μm起已经可以是足够的。屏蔽层也可以以例如40μm和更大的任意更高的厚度被设置。在所有情况中，这样可实现的屏蔽都以制造的成本以及尤其是在产生层时增大的方法持续时间来衡量。
在另一实施方式中，晶片级封装在第一晶片的向外的底面上具有针对体波的衰减层。对此不同的实施方式是合适的。
因此可能的是，实现由合适的材料并且尤其是金属层（例如银）构成的所谓的四分之一λ层（λ-Viertelschicht）。电介质对于四分之一λ层也是合适的。该层的厚度如名称已经说明的那样被选择为如下声波的波长λ的四分之一：该声波由器件结构产生，传播到晶片内部并且在晶片背面上以不希望的方式被反射。该声波在四分之一λ层的正面和背面上被反射，使得两个部分波在叠加的情况下被消除。
衰减层的另一实施方式在于，在第一晶片的底面上设置不规则的图案，其材料可以让遇到的声波通过，并且声波随后在图案中散射。于是，甚至返回到器件中的散射的波也不再会导致不希望的信号。优选地，该图案包括声学上良好匹配的材料，例如用于LT晶片的Cu、Cr或者Ni，或者用于LN晶片的Ti。
这样的图案尤其是被构建为金属图案，并且优选地被构建为柱体的不规则图案。为此可以使用可良好地沉积的并且可结构化的金属。
在一个实施方式中，结构化的金属图案由镍构成。这些柱体的高度或者衰减层的厚度在该实施方式中典型地大于1μm。然而优选地，提供最大反射的结构，这例如可以借助柱体的尽可能密集的图案、即每面积单位最大数目的柱体来实现。其中两个相邻柱体的平均间隔大致对应于柱体的直径的图案在方法技术上是优选的。
柱体可以具有不规则的分布、不规则的基面或者不同的尺寸。在所有情况中，要避免规则的变化或者布置。
优选地，反射表面波的元件的不规则图案被嵌入到层的基体中，该基体具有不同于柱体的声阻抗。优选地，柱体或者金属结构被嵌入到聚合物层中。
在一个实施方式中，在第一晶片的底面上布置有不规则金属图案形式的针对体波的声衰减层以及直接在其上的电屏蔽层或者电磁屏蔽层。衰减层的金属结构可以与屏蔽层连接。
在另一实施方式中，采取措施以便降低至少被构建在第一晶片上的SAW滤波器的插入衰减（Einfügedämpfung）。SAW器件的器件结构包括用于声表面波的转换器，其中每个转换器包括两个交叉指形地推移到彼此中的梳状电极。在梳状电极的情况下，电极指状部（Elektrodenfinger）与汇流排连接，该汇流排为梳状电极的所有电极指状部提供相同的电势。多个转换器通过导电垫片适当地相互连接，其中导电垫片具有与汇流排的良好的电接触。转换器和垫片一同形成SAW滤波器。汇流排和垫片具有SAW滤波器的电总损耗的显著分量，并且因此应当具有尽可能小的电阻。为此，汇流排和垫片迄今在单独的平版印刷制造步骤中以厚度为直到1μm的另一金属层来加厚。根据一个新提出的实施方式，垫片与优选地由铜构成的金属框架一同产生。这些垫片由于铜的良好导电性以及较大的厚度而相对于迄今为止的垫片加厚部具有明显更小的电阻。由此，在同时改进垫片的导电性的情况下，有利地降低所需的过程步骤的数目。
优选地，汇流排和/或垫片在传统的金属化中被制造，并且配备有铜层形式的加厚部（Aufdickung），并且因此具有比电极指状部和其余器件结构更高的金属化高度。
在一个实施方式中，汇流排和/或垫片的加厚部包括布置在衬底的表面上的沟槽中的铜结构。借助该实施方式，较高的总层厚度可以通过凹处的深度的相应尺寸确定来完全或者部分地补偿。在两种情况中可能的是，汇流排、垫片和电极指状部在相同的方法中由具有统一层厚度的传统电极材料制造，并且借助布置在垫片之下或者之上的作为加厚部的铜层而仅仅给垫片配备提高的电流承载能力，并且由此降低其电阻。
然而也可能的是，针对汇流排和垫片仅仅使用如下铜层：该铜层虽然相对于为其余电极结构所使用的尤其是包括铝的材料而言具有较高的导电能力，但仍然可以以比电极结构（器件结构）更大的厚度来实施。在从基于铝的、典型金属化厚度为大约0.9μm的传统转换器到具有增大到2μm的层厚度的相应铜结构的转变情况下，可以实现在滤波器的导通区域中大约0.15dB的插入衰减的降低，如从仿真中得到的那样。
在另一有利的扩展方案中，可以在第二晶片的正面和用于电连接端子和/或用于器件结构的金属化之间布置应力消减层，其包括聚合物。应力消减层也可以在印制导线之下延伸，然而优选地并不在借助声波工作的器件、如GBAW器件（GBAW＝导向声体波（guided bulk acoustic wave））或者SAW器件的有源器件结构之下，以便不损害其声学功能。
晶片级封装可以通过电连接端子与电路环境电连接，其中该连接尤其是借助凸起（Bumps）来进行。因为电路环境（例如电路板）具有不同于MEMS器件的热特性，所以在温度交变应力的情况下会出现强的凸起应力。借助应力消减层，实现通过应力消减层的相应变形来补偿这些力，使得降低了电连接端子的撕裂危险或者电连接端子的凸起连接的撕裂危险。因此，应力消减层优选地被结构化并且限制到相应的电连接端子之下的相应凸起连接周围的环境区域上。
晶片级封装可以包括在两个晶片之一上的无源器件，并且尤其是包括铜线圈，其以水平螺旋的形式被布置在两个晶片之一的表面上或者两个晶片的表面上，尤其是在第二晶片的表面上。如果第二晶片的伸入空腔中的底面具有足够的空闲面，则铜线圈可以被布置在空腔内部的该表面上。因为铜线圈原则上不需要空腔，所以其也可以被布置在封装的向外的表面上，尤其是在第二晶片的向外的正面上。无源器件或者铜线圈是电器件的一部分，因此与器件结构导电连接，并且执行器件的部分功能。例如，可以通过铜线圈来进行器件结构与外部电路环境的电适配。
在铜线圈和晶片之间优选地布置有几个μm厚的具有低ε的聚合物层，用于提高铜线圈的品质。
在一个实施方式中，与第一晶片以及第二晶片连接的所有金属化元件、即框架结构和柱体在其整个高度上看都具有横截面面积不同的两个区段，它们分别被分配给布置在第一或者第二晶片上的两个部分结构之一。这具有的优点是，一方面简化了在连接到一起时第一晶片和第二晶片的校准。即使在第一晶片和第二晶片或者第一部分结构和第二部分结构没有精确地相互校准的情况下，只要具有较小横截面面积的部分结构的可能的错误校准留在另外一部分结构的较大横截面面积的边界之内，相互触碰的部分结构的接触面也保持恒定。于是，在两个被连接的部分结构之间的接触面始终对应于相应部分结构对的较小的横截面面积。
在一个实施方式中，屏蔽层经由穿过第一晶片的穿通接触部在第一晶片的向内的表面上与垫片、柱体或者框架结构连接。经由穿过第二晶片的一个或者多个其他的穿通接触部，所述结构于是与在第二晶片的向外的正面上的电连接端子导电连接。优选地，框架结构和屏蔽层与正面上的要与地连接的电连接端子连接。
一种用于制造晶片级封装的方法也位于本发明的范围中，该方法相对于已知的方法具有优点。根据方法独立权利要求，这种新方法至少包括以下步骤：
a．提供第一压电晶片，该第一压电晶片在其正面上具有第一器件结构和第一框架部分结构，
b．提供第二压电晶片，该第二压电晶片具有第二器件结构以及在其底面上的第二框架部分结构，其中所述第二器件结构被布置在底面上和/或在第二压电晶片的正面上，
c．将第一晶片和第二晶片通过第一晶片和第二晶片的相互对应的框架部分结构连接到一起，
d．实施晶片接合方法，以便制造具有在框架部分结构之间的密封连接的第一晶片级封装，使得两个被连接的框架部分结构产生框架结构，该框架结构在自身和两个晶片之间密封地包围空腔，
e．从第二晶片的正面开始钻孔，其中第一器件结构和/或第二器件结构或者框架结构被暴露，并且其中将激光消融方法用于钻孔，
f．将第二晶片的正面金属化，以便制造到第一器件结构和第二器件结构以及必要时到框架结构的穿通接触部，并且以便制造与相应的穿通接触部连接的电连接端子。
在该方法的另一扩展方案中，在步骤f）中得到的第一晶片级封装在其正面上替代电连接端子被配备框架部分结构，并且作为第一晶片重新被使用在具有步骤a）至f）的方法中，其中其与第二（然而整体上为第三）晶片被连接到一起成为（第二）晶片级封装。
为了实施相应的晶片接合方法，两个晶片可以在例如大于150℃的升高的温度情况下被连接到一起，并且接着在还要更高的温度情况下被退火。
第一晶片和第二晶片的连接因此通过两个框架部分结构的连接来进行，其中所述两个框架部分结构被布置在第一晶片和第二晶片的朝向彼此的表面上。第一框架部分结构和第二框架部分结构相互在几何结构上对应，使得可以进行框架部分结构的精确匹配的连接。在两个框架部分结构之一中可以如上面已经提及的那样设置较小的接触面，使得可以进行具有一定容差的校准，而并不减小在第一框架部分结构和第二框架部分结构之间的接触面。在将第一晶片和第二晶片连接到一起时，分布到两个晶片的两个朝向彼此的表面上的柱体的第一部分结构和第二部分结构也相互连接。柱体的部分结构也以相互镜像的方式被布置在两个表面上，并且必要时具有不同的横截面面积。
借助激光消融方法，能够以高精度来穿过一个或者两个晶片钻孔用于以后的穿通接触部。对于激光消融方法，ps激光是可用的，其能够以高速度产生多个孔。激光束在此能够以高射束质量（TEM00）通过扫描器被引导经过晶片并且被聚焦，使得得到孔的圆锥形的横截面。优选地，向外的开口于是具有比内部开口更大的横截面面积。
优选地，使用合适波长的脉冲ps激光。对于ps激光合适的波长在500nm至600nm的范围中，或者在250nm至400nm的范围中。
因为孔在两个晶片连接之后才产生，所以申请人将该变形方案称为“最后的通孔（Vias Last）”。在此，激光束中的高斯能量分布（TEM00模式）是最优的，以便产生孔，该孔具有向下或者随着增大的深度逐渐变细的横截面。在一个优选的实施方式中，调节孔的这样的边倾斜，使得直径从上部入口面直到穿过晶片的出口面被减半，并且在那里优选地位于晶片的一半厚度的范围中。
借助穿通接触部，接触被引导至第一器件结构或者第二器件结构。用于穿通接触部的孔因此被定位，使得出口完全在第二晶片的下表面上的金属化内终止。对于穿通接触部合适的金属化是在第二晶片的下表面上的柱体、框架结构和垫片。为了可靠的校准，因此需要的是，孔的出口的直径小于在出口的范围中要遇到的金属化结构的直径。
当在至少一个晶片的相应的接触面上施加由纳米金属颗粒构成的中间层时，在两个晶片上的柱体部分结构和框架部分结构的相互连接以简单的方式实现。该纳米颗粒具有的优点是，其熔点相对于相同金属的实心材料而言明显被降低，这可归因于纳米金属颗粒中高的表面与体积之比。然后，纳米金属颗粒可以在热处理中在相对温和的条件下被烧结在一起，其中其牢固地与衬垫、即相应的部分结构的金属表面连接。在烧结在一起的情况下，失去了颗粒的纳米结构，使得由此在接触面上烧结的纳米层的熔点升高。由此保证了尽管有低的烧结温度仍然实现高温稳定性和牢固的连接，并且在实践中排除了在升高的温度情况下该连接之后熔化的危险。
纳米金属颗粒选自如下金属：该金属一方面负责至框架部分结构和柱体部分结构的包括铜的接触面的良好连接，并且该金属另一方面可以在足够低的温度情况下被烧结。对于纳米金属颗粒适合的金属例如是银、金、铜和锡。铝、铟和金属合金、例如共晶的金/锡也是适合的。
在金属的银具有961℃的熔点时，借助银纳米金属颗粒根据颗粒大小可以实现在100℃到250℃之间的烧结温度。并未排除的是，通过进一步的优化可以进一步降低烧结温度。可实现的低的烧结温度导致接触面的致密的连接已经可以在相对低的温度情况下借助热处理来实现，所述相对低的温度在当前情况中（银纳米金属颗粒）在100℃到250℃之间的范围中。
纳米金属颗粒的一种简单的施加由悬浮液实现，其可以像液体那样来操作。为了防止在悬浮液中纳米金属颗粒的结块，其被聚合物外壳所包围。优选地，为此选择一种聚合物，其最迟在烧结温度下被分解，使得纯的纳米金属颗粒被释放，可以烧结，并且得到相应地致密的中间层。
纳米金属颗粒被理解为如下颗粒：其具有在纳米范围中的直径，例如5nm－100nm，优选地小于10nm。优选地，纳米金属颗粒在含酒精的溶液中并且尤其是在低烷基酒精的溶液中，该烷基酒精在纳米金属颗粒的烧结温度之下或者在该烧结温度时蒸发。
悬浮液中的纳米金属颗粒的施加可以借助于任意的适合于施加液体的方法来进行。纳米金属颗粒可以作为悬浮液被喷溅、压印、辗压或者尤其是借助喷射印刷方法来施加。
因为借助喷射印刷方法可以无需另外的结构化步骤而实现具有小于10μm的结构大小的结构，因此该喷射印刷方法是优选的。为此，在喷射印刷方法中需要大约5μm直径的小液滴直径。
在喷射印刷方法中可实现的小的小液滴直径也允许精细地调节纳米金属颗粒的要压印的层的层厚度。
为了实现两个接触面的密封的连接，借助喷射印刷方法至少去除要连接的接触面的不平坦部，或者施加对应于不平坦部的最大高度的层厚度。在粗糙部之外，于是需要仅仅小的并且尺寸确定为纳米金属颗粒的仅仅几个颗粒直径的层厚度。一般地，大约半微米的包含纳米金属颗粒的层的层厚度足够了。
除了把要连接的结构的接触面用所提及的纳米金属颗粒或者焊接金属涂敷之外，原则上当然其他连接方法也是合适的，尤其是直接的晶片接合方法（Cu-Cu接合）。借助其在相互按压在一起并且调节合适的温度的情况下实现相互的合适形态的平坦金属表面的连接。于是，例如包括铜的接触面可以直接相互连接。热超声方法也是一种已知的用于建立金属间连接、如Cu-Cu连接的方法。
借助穿通接触部进行位于内部的器件结构或者框架结构的电连接。于是在第一晶片的底面上的导电结构也可以与器件结构或者外部连接端子连接。用于此的大部分孔在两个晶片连接到一起之后被产生，并且随后从第二晶片的正面开始钻孔。
针对孔所使用的激光消融方法可以通过如下方式加速：在钻孔之前减小第二晶片的厚度。这例如可以通过磨蚀直到剩余层厚度来进行，其中该剩余层厚度还能够实现单个器件的足够的稳定性。通过两个热匹配的和/或由相同晶片材料构成的晶片的晶片接合方法以及由此得到的仅仅小的机械张力以及通过支撑框架和柱体，晶片复合结构的机械稳定性非常高。对于基面小于1mm2的器件而言，大约30μm的剩余层厚度从如下要求中得出：在分割晶片复合结构时形成的器件在封装过程的以后的步骤中的过模制（Übermolden）时应当抵抗10MPa（100巴）的压力，这在该剩余层厚度的情况下得到保证。
在钻孔时，激光消融方法被进行，使得可靠地避免在框架结构之内在两个晶片之间的空腔被钻孔或者打开。为此，孔被定位为使得其在（上部的）第二晶片的底面上仅仅在金属结构上终止。这可以借助精确地进行激光处理来实现。此外，该方法必须及时被停止，以便不会也过远地剥蚀金属化的金属，或者在孔的底部打开空腔。
在激光消融方法中的深度控制可以通过如下方式来支持：一方面对选择性的剥蚀方法进行选择，该剥蚀方法提高该方法的容差。然而有利的是，以光学方式检测终点。这有利地通过观察显露的材料蒸汽的谱线来实现。当显露的晶片材料的谱线消失时，或者当金属化的金属的谱线、即尤其是铜或者附着层的谱线出现时，于是达到该方法的终点。
在制造方法的一个实施方式中，在两个晶片的情况下的方式包括在两个晶片的对应的表面上施加框架部分结构以及在被框架部分结构包围的面内施加支撑部分结构。在此优选的是，框架部分结构和支撑部分结构在相同的方法步骤中并且由相同的材料产生，使得二者具有相同的高度。如果由方法决定的容差导致不同的高度，或者此外要希望部分结构的表面的平坦性，则可以借助平坦化步骤将部分结构的表面平坦化，其中这些表面是在晶片接合方法中要连接的接触面。这例如借助金刚石铣削方法来实现。以这种方式，于是接触面处于共同的平面中，并且具有平坦的并且仅仅在纳米范围中的粗糙表面，其能够使得接触面的连接变得容易。
在将晶片连接到一起之前，这些晶片必须被相互校准，使得要连接的接触面具有所希望的或者最大的重叠区域。相互校准可以通过如下方式变得容易：其中不同大小地选择要连接的接触面的基面。
于是，两个要连接的接触面的最大重叠面对应于面积较小的部分结构的基面。于是当校准容差没有超过接触面的尺寸之间的差时，总是得到该最大的重叠。在该容差内的所有偏差于是还导致较小的接触面与较大的接触面的100％的重叠。
有利地，具有较小接触面的那些部分结构被施加在如下晶片的正面上：该晶片的器件结构具有最大的面积需求。相反地，具有较大接触面的部分结构被施加在如下晶片的正面上：该晶片由于其器件结构的较小的面积需求而具有更多空闲的晶片表面可用。于是，在连接到一起时可以实现更高的容差，而这并不要求在具有较小面积预留的晶片上对于空闲晶片表面的更高需求。通过该措施，整体上也将器件的面积需求最小化。
器件结构可以具有不同类型的金属化。通常，器件结构的金属化不同于框架结构的金属化以及柱体的材料，该材料主要包括铜。然而可能的是，通过以下方式加性地产生器件结构、框架结构和柱体的所希望的金属化高度，即将金属化过程划分为多个子步骤。在子步骤中，于是可以针对器件结构以及针对框架结构和柱体并行地施加相同的材料、尤其是铜层。
为了生成金属化，优选地选择至少两阶段的方法。在第一阶段中施加基本层，其接着在第二阶段中以电镀的方式或者以无电流的方式被加强。
当在施加基本层之后不要金属化的表面被以结构化的光刻胶层覆盖时，可以得到结构化的金属化。电镀的或者无电流的加强于是仅仅在基本层的因为未被光刻胶层覆盖而暴露的区域中进行。
一种用于施加基本层的可能性在于溅射方法，其导致连贯的并且大面积的基本层。然而也可能的是，通过结构化的方法来施加基本层，为此例如所提及的喷射印刷方法是合适的。这种由喷墨打印导出的或者因此已知的方法可以借助合适的喷嘴直径以及由此借助不同的小液滴大小也用于以足够的速度来打印大面积区域。相反地，借助喷射印刷方法可以将向下直到大约5μm宽度的结构干净地结构化。
对于能够毫无问题地加强的基本层，所溅射的金属的例如0.2μm的层厚度是足够的。基本层例如可以是钛、钛/铜或者由纳米金属颗粒制造的银层、金层或者铜层。
为了加强基本层，此外可以施加一个或者多个电镀层、例如由铜和在其上的镍构成的层序列。
在一个实施方式中，两个晶片之一、优选地第二晶片在一个或者两个正面上分别具有一个或者多个可以被结构化的导电层。借助穿通接触部可以不仅将电连接从晶片的一个正面引导至其另一个正面，而且也将一个或者多个相叠布置的、导电的层相互连接。这样的层可以在一个晶片的两个正面上通过绝缘的并且尤其是介电的层被施加并且相互分离。
下面借助实施例和与此有关的附图来进一步阐述本发明。附图是示意性的，而并非按正确比例绘出，所以从附图中既不能获悉绝对尺寸，也不能获悉尺寸关系。
图1在示意性横截面中示出根据本发明的晶片级封装，
图2示出具有衰减层的晶片，
图3示出具有衰减层的一个变形方案的晶片，
图4示出具有电接触部的屏蔽层，
图5示出具有电连接的衰减层和屏蔽层的晶片，
图6示出将两个晶片相互连接的金属结构，
图7A至7F示出在制造外部连接端子和穿通接触部时不同的方法阶段，
图8A至8E示出在制造用于外部接触和穿通接触部的金属化时不同的方法阶段，
图9A至9C示出在用于外部接触和穿通接触部的金属化的制造的另一变形方案中不同的方法阶段，
图10示出穿通接触部，其将相叠布置的不同的导电层相互连接，
图11示出另一晶片级封装，其中至少一个晶片、然而优选地两个晶片由压电材料构成。
图1在示意性横截面中示出根据本发明的晶片级封装。第一晶片WF1和第二晶片WF2通过布置在其间的结构元件、如框架结构RS和柱体PI借助晶片接合方法来相互连接。
至少在两个晶片WF1、WF2的朝向彼此的正面上布置有器件结构BES1、BES2。框架结构环形地围绕器件结构BES，具有足够的高度，使得所连接的晶片的第一器件结构BES1和第二器件结构BES2相互保持间隔。在两个晶片WF1、WF2和框架结构RS之间包含有空腔CV。第一晶片和第二晶片现在仅仅通过框架结构RS和柱体PI相互机械地连接并且必要时也相互电连接。
第一器件结构优选地是电极和借助声波工作的器件的转换器，其中第一晶片WF1于是为压电晶片。
在第二晶片WF2的正面上的第二器件结构BES2同样可以是电极和借助声波工作的器件的转换器。然而第二器件结构BES2也可以是无源器件、例如电感和电容的金属化结构。也可能的是，两个晶片之一包括MEMS器件，并且具有相应的器件结构。
第一晶片和第二晶片在一个实施方式中二者都是压电的，并且优选地由相同的晶体材料构成，并且相对于彼此在其晶轴方面布置在相同的取向上。第一晶片WF1和第二晶片WF2的材料例如可以选自钽酸锂LT、铌酸锂LN、石英或者其他压电晶体材料。
用于外部接触的电连接端子ET优选地被布置在第二晶片WF2的正面上，并且借助穿通接触部DK2与第二器件结构连接。另外的穿通接触部DK1与柱体PI连接，通过所述另外的穿通接触部建立至第一晶片的正面上的第一器件结构BES1的接触。
所需的穿通接触部的数目取决于相应的器件结构BES1、BES2的结构和功能。在第二晶片WF2的指向外部的正面上可以将不同的穿通接触部和与其连接的器件结构相互电连接，并且引导到共同的电连接端子ET。
电连接端子ET例如可以通过凸起BU与外界连接并且尤其是与电路环境连接。凸起BU可以作为焊接球或者作为柱形凸起（Studbumps）来实施。在凸起BU的区域中，在电连接端子上布置有借助焊剂润湿的凸起下金属化UBM，在焊接球凸起的情况下，凸起下金属化的几何形状在焊接球凸起熔化之后确定借助焊剂润湿的面积。
图2在示意性横截面中示出第一晶片WF1的底面，该底面在该实施方式中配备有用于体波的衰减层DL。在SAW器件（＝表面声波）的情况下，衰减层DL用于衰减干扰性的声体波或者防止在第一晶片的底面上的反射。为此，衰减层包括柱体的图案PP，该图案被不规则地构建。为了更好的可制造性和可进一步加工性，柱体PP的图案被嵌入到聚合物基体PM中，使得衰减层具有近似平坦的表面。
图3在示意性横截面中示出一种可能的衰减层DL的另一实施方式，该衰减层在此被构建为防反射层AR。柱体的图案并不导致体波的散射，而是借助防反射层AR通过在防反射层的正面和背面上反射的波的消减性的叠加来防止体波在第一晶片WF1的用防反射层覆盖的面上的反射。为此，防反射层具有如下材料：其声阻抗不同于第一晶片WF1的声阻抗。防反射层的厚度优选地在防反射层中的声体波的波长的大约四分之一的情况下被确定尺寸（bemessen），其中考虑体波的入射角。对于防反射层AR，大约0.52μm的厚度的金属层（例如银）对于2GHz滤波器是合适的。
图4示出第一晶片WF1的向下的正面，该正面在该实施方式中配备有屏蔽层SL。该屏蔽层包括金属的足够的层厚度。屏蔽层防止封装中的器件结构与外界的电磁相互作用，使得既不会发生通过外界对封装中的器件的干扰，也不会发生通过器件结构对环境的干扰。如在图4中所示的那样，屏蔽层SL通过穿通接触部DK3与第一晶片WF1的相对的正面直接电连接，或者该屏蔽层间接地通过其他的结构与在第二晶片WF2的向外的正面上的外部连接端子连接。
穿过第一晶片WF1并且在其底面上与金属化连接的穿通接触部DK1也可以与金属化一同被用作热沉。在该情况中也可能的是，将紧密相邻的多个穿通接触部DK1引向彼此。热沉于是可以被用于将热量从有源滤波器结构中的热点引开。内部连接端将两个晶片以两个要连接的面相叠地设置，使得相互对应的部分结构叠置。接着，将两个晶片加热，相对于彼此校准并且继续加热直到纳米金属颗粒烧结的温度或者进行相应的与连接层相关的连接过程的温度。由银构成的纳米金属颗粒例如可以在100℃到200℃之间的温度情况下被烧结，而实心银的熔点位于961℃。
在烧结之后，纳米结构消失，使得被烧结上的纳米金属颗粒层的熔点自动地接近固体银的熔点并且明显更高。这意味着，两个部分结构借助连接层中的被烧结的纳米金属颗粒在远远超过在以后的器件焊接和焊脱时出现的温度的情况下是耐温度变化的。
在将用于框架结构、柱体PI和柱状的支撑结构的金属部分结构相互连接的晶片接合之后，得到在图7A中所示的装置，该装置是作为第一晶片和第二晶片的晶片复合结构。所示的部分包括针对总共两个器件的器件结构，它们分别自身被闭合的框架结构RS包围。在晶片接合之后，第一器件结构和第二器件结构BES此外被包含在空腔CV中。
所示的器件结构BES与两个分离的器件BE1和BE2相关，所述器件在之后的方法阶段中才被分割。
因为晶片复合结构的稳定性相对于单个晶片的稳定性被提高，所以现在一个晶片或者两个晶片可以在其厚度上被减小。为此，优选地使用磨削方法。
在下一个步骤中，在薄化的晶片（这里为第二晶片WF2）的向外的表面中产生用于以后的穿通接触部的孔VI。例如激光消融方法适合于此，该方法借助合适波长的脉冲ps激光工作。其波长可以在500nm至600nm的范围中或者在250nm至400nm的范围中。
消融方法导致无需其他帮助而形成具有圆锥形横截面的孔。于是当上部的进入开口具有小于被薄化的晶片的厚度的直径并且在相对的端部上的开口具有在被薄化的晶片的一半层厚度或者更小的范围中的直径时，实现孔的优选的倾斜角。对于压电材料、如钽酸锂、铌酸锂和石英，被薄化的晶片的足够的层厚度例如位于70μm。
用于穿通接触部的孔在如下部位处产生：在这些部位中其在被钻孔的晶片WF2的位于内部的表面上碰到垫片PD或者另外的金属面，该金属面可以是相应的器件结构BES2的部分。虽然在晶片材料和金属化之间的选择性相对于借助ps激光的激光消融方法而言仅仅是小的，然而材料之间的过渡可以被用于激光消融方法的终点识别。为此，可以观察借助激光而显露的材料的谱线。于是，可以观察晶片材料的典型谱线的消失并且确定为终点，或者为此可以得到金属化的谱线的出现。
图7B：现在首先设置孔VI用于接触柱体PI和用于垫片PD，总体上数目至少与必须接触的外部电连接面一样多。至少另一个孔VI可以被产生用于接触框架结构。
在第一晶片WF1的整个表面上，在钻孔之后产生基本金属化ML1。
接着，以后应当没有金属的面被用结构化的第一聚合物层RL1覆盖。聚合物层RL1可以通过刮板印刷或者通过喷射印刷方法来施加。聚合物用作被大面积溅射的基本金属化的抗蚀剂。图7C示出在该方法阶段上的装置。
图7D：在下一个步骤中，只要需要，就尤其是借助电镀方法或者无电流的方法在基本金属化上在未被结构化的第一聚合物层RL1覆盖的面上产生另一金属层ML2，作为基本金属化ML1的加强层。铜适合作为用于加强步骤ML2的金属。铜可以最后用另一金属层覆盖，例如用镍层覆盖。
金属的加强层ML2可以以如下的厚度被产生：在此针对穿通接触部而设置的孔VI完全以金属盖住，并且由此得到完全被填满的穿通接触部DK。
图7D示出在去除第一抗蚀结构RL1和位于其下的基本金属化ML1的层之后的装置。由于其相对小的层厚度，为了去除基本金属化无需另外的蚀刻掩模。
在下一步骤中，在连接面ET上产生润湿层UBM，其一方面负责凸起在连接面ET上的良好附着，并且另一方面从整体上看首先保证针对凸起所设置的金属面与凸起的润湿性。
接着，凸起BU在针对接触而设置的并且配备有润湿层UBM的所有面上产生或者预先形成。这可以通过焊膏印刷和接着的回流过程来实现。然而也可以通过液态焊剂的喷射印刷方法来施加凸起。
在下一步骤中，将器件分割。为此，可以首先沿着锯割线SL通过上部的第二晶片WF2直到第一晶片的表面上来进行第一步骤。锯割线SL在此在两个相邻的框架结构RS之间被引导。图7E示出在该方法阶段上的装置。
于是继续从上方通过第二晶片WF2的锯割痕迹锯入第一晶片WF1至少直到大约其最终的厚度。之后，第一晶片从其背面被薄化直到锯入部（Einsägung），使得以这种方式形成单独的器件（图7F）。
然而也可能的是，借助第二锯割步骤从底面锯开还将晶片复合结构保持在一起的剩余层厚度。
此外可能的是，当第一晶片事先被薄化时，进行通过两个晶片的锯切。
图8借助示意性横截面示出在第二晶片WF2的表面上产生用于连接线路、连接面和润湿层的金属化的一种替代的可能性。在第二晶片WF2的整个表面上，在钻孔VI（如图7B中所示）之后产生基本金属化ML1（参见图8A）。例如溅射方法适合于此。基本金属化可以包括薄的附着层，其例如具有50nm至100nm的钛。在其上同样溅射导电层，例如2μm - 5μm的铜。基本金属化ML1也覆盖孔VI的内侧，并且由此也具有与第二晶片的底面上的空腔CV内部的、在孔VI的底部上暴露的金属化的接触。
然而也可能的是，借助其他的适合产生层的方法来施加、例如蒸发或者借助喷射印刷方法来压印基本金属化。
接着，以后是至凸起的电连接部的面用结构化的聚合物层RL1覆盖。聚合物层RL1可以通过刮板印刷或者通过喷射印刷方法来施加。聚合物用作被大面积溅射的基本金属化的抗蚀剂。图8B示出在该方法阶段上的装置。
图8C：在下一步骤中，在以后设置凸起的部位上产生润湿层UBM。这又可以通过喷射印刷例如金纳米金属颗粒来进行。接着将聚合物热硬化并且烧结纳米金属颗粒。
现在，未被聚合物或者润湿层UBM覆盖的部位上的基本金属化ML1被蚀刻掉。图8D示出在该方法阶段上的装置。
图8E：接着，凸起BU在所有被设置用于接触的并且配备有润湿层UBM的面上被产生或者预先形成。这可以通过焊膏印刷和随后的回流过程来进行。然而也可能的是，通过液态焊剂的喷射印刷方法来施加凸起。
在一个附图中未被示出的变形方案中，也可以通过以下方式直接地在第二晶片的表面上产生所有金属化ML1、ML2，即使用结构化的施加方法。对此合适的是，通过借助纳米金属颗粒的喷射印刷方法的压印或者通过压印导电胶来产生所希望结构的金属化。在下一步骤中，于是产生润湿层UBM，例如通过借助喷射印刷的压印方法来结构化。必要时，润湿层UBM还可以配备有扩散阻挡层。同样替代地，还可以无电流地或者电镀地加强全部的直接产生的金属化。
图9A借助示意性横截面示出另一变形方案，借助其可以改善根据本发明的晶片级封装的耐温度交变性能。为此，在第二晶片和凸起BU之间施加应力消减层SRL，其可以基于其弹性或者其小的E模量而吸收或者消减在晶片级封装工作期间形成的张力。在图9A中，该应力消减层作为整面的层被施加在第二晶片WF2上。该施加在钻孔之前进行。结果，在第二晶片的正面上的全部金属化位于钻孔中或者位于应力消减层的表面上。
图9B借助作为另外的变形方案的示意性横截面示出结构化的应力消减层，其同样优选地在钻孔之前被生成并且被结构化。在该变形方案中，金属化被施加在孔中、在第二晶片的表面上，以及被部分地施加在应力消减层的表面上。
应力消减层的结构化的施加例如可以借助印刷方法、如喷射印刷或者刮板印刷。
在使用应力消减层的情况下也可能的是，将金属化如在图7或图8中那样施加并且必要时两阶段地作为基本金属化和加强层来产生，其中孔也可以通过加强层来完全地填满，像例如在图9C中所示的那样。
图10借助示意性横截面示出在柱体PI或者框架结构RS上被引导的穿通接触部。该穿通接触部同时切割多个位于第二晶片上或者第二晶片下的或者在第二晶片的正面上所施加的导电层，并且由此将所有这些层导电连接。在所示的实施例中，在第二晶片的底面上有两个金属导电层MP4、MP5，其通过绝缘层相互分离。在正面上有三个金属导电层MP1至MP3，其同样通过绝缘层相互分离。以这种方式，借助穿通接触部实现不同印制导线平面的连接，这些印制导线平面在第二晶片WF2上或者下在金属导电层MP中实现。
图11示出根据本发明的针对如下情况的晶片级封装的另一扩展方案：至少一个、然而优选地两个晶片由压电材料构成。当如所示的那样在这两个晶片之一的表面上、优选地在第二晶片WF2的向内的表面上构建第二器件结构BES2作为线圈时，则直接在可以具有相对高的大约40的介电常数的压电材料上的金属化导致线圈的仅仅适中的电品质。因此，在所示的变形方案中，在晶片WF2的表面和被实现为器件结构BES2的线圈之间施加去耦层DKL。这是具有低的介电常数的介电层，对于其无机的以及聚合物层都是合适的。
在图11的变化中，线圈当然也可以被施加在两个晶片之一的向外的正面上、优选地第二晶片WF2的向外的正面上，其中在该情况中去耦层DKL也被布置在线圈金属化和压电晶片WF2之间。去耦层DKL优选地局限于线圈的区域上，并且因此被相应结构化地施加。
根据本发明的晶片级封装并不局限于附图中所示的实施方式，这些实施方式仅仅示出较为一般的构思的各个具体扩展方案。特别地，根据本发明的晶片级封装可以在器件结构、穿通接触部和凸起的数目和成形方面不同。在不同的附图中所示的实施方式也可以在各个晶片级封装上被组合，它们于是同样是根据本发明的晶片级封装。
术语和附图标记表
WF1 第一压电晶片
BES1 第一器件结构
WF2 第二压电晶片
BES2 第二器件结构
RS 金属框架结构
TS1、TS2 框架结构的第一和第二部分结构
CV 密封的空腔
PI 柱状的电连接部－柱体
DK 穿通接触部
ET 电连接端子
SL 屏蔽层
DL 用于体波的衰减层（λ/4层或者结构化的金属图案－柱体的图案）
PD 垫片（内部）
SRL 应力消减层（例如聚合物）
BES2 铜线圈
PM 聚合物基质（用于柱体的图案）
PP 柱体的图案
TS 框架部分结构
TS 柱体部分结构
TS 支撑部分结构
VI 孔（用于穿通接触部）
NML 例如由纳米金属颗粒构成的连接层
ML1 金属化的基本层
ML2 另外的金属化层（加强层）
RS1、RS2 第一和第二抗蚀结构
SL 锯割线
UBM 凸起下金属化（润湿层）
VI 孔
DCL 去耦层
MP 金属化平面
BL 在磨削之后WF1的剩余厚度
SRL 应力消减层

Claims (26)

1. 用于电器件的晶片级封装，
－ 具有第一压电晶片（WF1），第一器件结构（BES1）被布置在所述第一压电晶片的第一表面上，
－ 具有第二压电晶片（WF2），第二器件结构（BES1）被布置在所述第二压电晶片上，
－ 具有金属框架结构（RS），所述金属框架结构与第一晶片的第一表面以及第二晶片的表面连接，使得被框架结构包围的、密封的空腔（CV）被构建在两个晶片之间，
－ 具有在第二晶片的背离所述空腔的表面上的电连接端子（ET），
－ 具有柱状的电连接（PI）-柱体，其在所述空腔内被支撑在第一和第二晶片上，并且与第一器件结构和/或第二器件结构电连接，
－ 具有在所述空腔内在第一和第二晶片的内表面上的接触垫片（PD），
－ 其中第一器件结构（BES1）和第二器件结构的至少部分被包围在所述空腔内，并且通过穿通接触部（DK）穿过第二晶片（WF2）与电连接端子（ET）连接，
－ 其中所有穿通接触部（DK）在框架结构（RS）上、在柱体（PI）或者接触垫片（PD）上终止，而不损坏所述空腔（CV）的密封性，
－ 其中所述框架结构、所述柱体和所述接触垫片基本上由铜构成。
2. 根据权利要求1所述的晶片级封装，
－ 其中第一晶片（WF1）承载借助声表面波工作的器件结构（BES1）并且被构建为SAW滤波器，
－ 其中第二晶片的器件结构（BES2）包括用于声表面波的转换器和/或无源器件，所述无源器件选自电感和电容。
3. 根据权利要求2所述的晶片级封装，
其中第一晶片（WF1）的向外的底面配备有屏蔽层（SL），该屏蔽层引起器件结构（BES1）的电屏蔽或者电磁屏蔽。
4. 根据权利要求2所述的晶片级封装，
其中第一晶片（WF1）的向外的底面配备有针对体波的衰减层（DL），该衰减层被构建为λ/4层，或者被构建为结构化的金属图案，尤其是被构建为柱体的不规则图案（PP）。
5. 根据权利要求3或4所述的晶片级封装，
其中在第一晶片（WF1）的向外的底面上构建有柱体的不规则图案（PP），并且在该不规则图案上构建有屏蔽层（SL）。
6. 根据权利要求1至5之一所述的晶片级封装，
其中第一晶片和/或第二晶片具有用于声表面波的转换器作为器件结构（BES），
其中每个转换器分别具有交叉指形地布置的具有电极指状部的梳状电极，
其中梳状电极的电极指状部被布置在汇流排和/或垫片（PD）上，
其中所述垫片配备有由电镀沉积的铜构成的加厚部，并且该加厚部被布置在垫片之上或者之下，作为在晶片中掩埋的结构。
7. 根据权利要求1至6之一所述的晶片级封装，
其中在第二晶片（WF2）的向外的正面和电连接端子之间布置有包括聚合物的应力消减层（SRL）。
8. 根据权利要求2至7之一所述的晶片级封装，
其中铜线圈作为第二器件结构（BES2）之一被布置在第二晶片（WF2）的底面或者正面上，并且与第一和/或第二器件结构（BES1，BES2）导电连接。
9. 根据权利要求2至8之一所述的晶片级封装，
其中柱体（PI）在垂直方向上看分别具有两个区段，每个区段具有不同的横截面面积。
10. 根据权利要求1至9之一所述的晶片级封装，
其中第一和第二压电晶片（WF1，WF2）由相同的单晶压电材料构成，或者是由钽酸锂LT、铌酸锂LN构成的晶片或者由石英构成的晶片的组合。
11. 根据权利要求3至10之一所述的晶片级封装，其中所述屏蔽层（SL）包括Ni层。
12. 根据权利要求3至11之一所述的晶片级封装，
其中所述屏蔽层（SL）通过穿过第一晶片（WF1）的穿通接触部（DK）与第一或者第二器件结构（BES1，BES2）、框架结构（RS）或者第二晶片（WF2）的正面上的电连接端子（ET）连接。
13. 根据权利要求4至12之一所述的晶片级封装，
其中衰减体波的层中的柱体的不规则图案（PP）包括Ni柱体，所述Ni柱体被嵌入到聚合物基体（PM）中。
14. 用于制造晶片级封装的方法，包括以下步骤：
－ 提供第一压电晶片（WF1），该第一压电晶片具有在其正面上的第一器件结构（BES1）和框架结构的第一部分结构（TS1），
－ 提供第二压电晶片（WF2），该第二压电晶片具有在其正面和底面上的第二器件结构（BES2）以及在其底面上的框架结构（RS）的第二部分结构（TS2），
－ 将第一晶片和第二晶片通过其框架结构（RS）的相互对应的部分结构（TS1，TS2）连接到一起，并且实施晶片接合方法，以便制造密封连接，使得两个被连接的部分结构产生框架结构，该框架结构在自身和两个晶片之间密封地包围空腔（CV），
－ 从第二晶片的正面开始钻第二孔（VI），其中第一器件结构或第二器件结构被暴露，并且其中将激光消融方法用于钻孔，
－ 将第二晶片的正面金属化，以便制造到第一器件结构和第二器件结构以及框架结构的穿通接触部（DK），并且以便制造与相应的穿通接触部连接的电连接端子（ET）。
15. 根据权利要求14所述的方法，
－ 包括在将第一晶片和第二晶片连接到一起之前在第一框架部分结构或者第二框架部分结构的表面上施加纳米金属颗粒，
－ 实施热处理，以便将纳米金属颗粒烧结。
16. 根据权利要求15所述的方法，
其中纳米金属颗粒以液体形式作为溶剂中的悬浮液并且尤其是作为低烷基酒精中的悬浮液来施加。
17. 根据权利要求16所述的方法，
其中在液体中悬浮的纳米金属颗粒借助喷射印刷方法来施加。
18. 根据权利要求14－17之一所述的方法，
其中施加选自Ag、Au、Cu和Sn的纳米金属颗粒。
19. 根据权利要求14－18之一所述的方法，
其中借助脉冲激光来钻第二孔，
其中钻出具有圆锥形横截面的第二孔，其中在第二晶片的正面上的激光束入射部处的孔具有小于等于第二晶片的厚度d的直径，并且在第二晶片的底面上的激光束出射部处具有小于等于d/2的直径。
20. 根据权利要求14－19之一所述的方法，
其中通过以下方式控制激光消融方法，即在钻孔期间观察分别显露的材料的一个或者多个谱线，并且其中晶片的材料的谱线的消失或者金属化的谱线的出现用作激光消融方法的终点。
21. 根据权利要求14－20之一所述的方法，
－ 其中两个晶片的设置包括在两个晶片的相应的表面上施加框架部分结构以及在被框架部分结构包围的面内施加支撑部分结构，
－ 其中框架部分结构和支撑部分结构在相同的方法步骤中由相同的材料并且以与框架部分结构相同的高度产生，
－ 其中在两个晶片上的框架部分结构和支撑部分结构的表面在将两个晶片连接到一起之前借助平坦化方法并且尤其是借助金刚石铣削来平坦化。
22. 根据权利要求14－21之一所述的方法，
其中第一和第二晶片的框架部分结构和支撑部分结构在连接到一起时分别至少部分地重叠，然而在两个晶片上的各个部分结构的基面大小不同，
其中在如下晶片上的各个部分结构具有较大的基面：在朝向分别另一晶片的表面上该晶片的器件结构具有较小的面积需求。
23. 根据权利要求14－22之一所述的方法，
其中为了制造用于器件结构、框架部分结构、支撑部分结构和/或穿通接触部以及与其连接的电连接端子的金属化，首先通过溅射来施加基本层，并且其中基本层接着借助光刻胶来结构化，并且以电镀的方式或者以无电流的方式来加强。
24. 根据权利要求14－23之一所述的方法，
其中第二晶片在与第一晶片连接之后并且在钻第一孔之前从正面通过磨蚀来薄化。
25. 根据权利要求14－24之一所述的方法，
其中晶片级封装在分割之前或者之后作为第一晶片重新被使用在所述方法中，其中得到由至少三个相互连接的晶片构成的第二晶片级封装。
26. 根据权利要求25所述的方法，
其中包括第二晶片的第一晶片级封装在其正面上在与另外的第二晶片连接之前配备有框架部分结构，该框架部分结构与在另外的第二晶片的底面上的框架部分结构匹配。
CN201280017250.5A 2011-04-08 2012-03-28 晶片级封装及制造方法 Active CN103443021B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011016554.1 2011-04-08
DE102011016554.1A DE102011016554B4 (de) 2011-04-08 2011-04-08 Waferlevel-Package und Verfahren zur Herstellung
PCT/EP2012/055559 WO2012136544A1 (de) 2011-04-08 2012-03-28 Waferlevel-package und verfahren zur herstellung

Publications (2)

Publication Number Publication Date
CN103443021A true CN103443021A (zh) 2013-12-11
CN103443021B CN103443021B (zh) 2016-08-17

Family

ID=45922677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280017250.5A Active CN103443021B (zh) 2011-04-08 2012-03-28 晶片级封装及制造方法

Country Status (5)

Country Link
US (1) US9647196B2 (zh)
KR (1) KR101560961B1 (zh)
CN (1) CN103443021B (zh)
DE (1) DE102011016554B4 (zh)
WO (1) WO2012136544A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106904569A (zh) * 2015-12-08 2017-06-30 罗伯特·博世有限公司 在激光再封闭时有针对性地控制吸收特性
CN110690868A (zh) * 2019-09-27 2020-01-14 无锡市好达电子有限公司 一种滤波器的新型晶圆级封装方法
CN110870202A (zh) * 2017-03-13 2020-03-06 硅-绝缘体技术股份有限公司 包含用于衰减寄生波层的saw谐振器
CN111327296A (zh) * 2020-02-27 2020-06-23 诺思(天津)微系统有限责任公司 体声波滤波器元件及其形成方法、多工器及通讯设备
CN112262100A (zh) * 2018-06-04 2021-01-22 Rf360欧洲有限责任公司 晶片级封装件和制造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US9330698B1 (en) 2013-03-18 2016-05-03 Magnecomp Corporation DSA suspension having multi-layer PZT microactuator with active PZT constraining layers
US11205449B2 (en) 2013-03-18 2021-12-21 Magnecomp Corporation Multi-layer PZT microacuator with active PZT constraining layers for a DSA suspension
US9741376B1 (en) 2013-03-18 2017-08-22 Magnecomp Corporation Multi-layer PZT microactuator having a poled but inactive PZT constraining layer
US10607642B2 (en) 2013-03-18 2020-03-31 Magnecomp Corporation Multi-layer PZT microactuator with active PZT constraining layers for a DSA suspension
TWI559416B (zh) * 2014-07-17 2016-11-21 Asia Pacific Microsystems Inc The fabrication of wafer - level package structure
US10541152B2 (en) 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
WO2016185772A1 (ja) * 2015-05-15 2016-11-24 株式会社村田製作所 弾性表面波装置及びその製造方法
US10128431B1 (en) * 2015-06-20 2018-11-13 Magnecomp Corporation Method of manufacturing a multi-layer PZT microactuator using wafer-level processing
US10329142B2 (en) 2015-12-18 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
DE102015122628B4 (de) 2015-12-22 2018-09-20 Snaptrack, Inc. Wafer Level Package und Verfahren zur Herstellung
DE102016110139A1 (de) * 2016-06-01 2017-12-07 Snaptrack, Inc. SAW-Filter mit Störmodenunterdrückung
WO2017212742A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 弾性波装置
US10778183B2 (en) * 2016-07-18 2020-09-15 Skyworks Filter Solutions Japan Co., Ltd. Saw-based electronic elements and filter devices
JP2018042208A (ja) * 2016-09-09 2018-03-15 株式会社ディスコ 表面弾性波デバイスチップの製造方法
US10965269B2 (en) 2016-12-02 2021-03-30 Skyworks Solutions, Inc. Electronic devices formed in a cavity between substrates and including a via
KR20180064175A (ko) * 2016-12-05 2018-06-14 삼성전기주식회사 탄성파 필터 장치
CN106921357A (zh) * 2017-02-28 2017-07-04 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法
JP6934340B2 (ja) * 2017-07-12 2021-09-15 太陽誘電株式会社 電子部品
JP6922651B2 (ja) * 2017-10-26 2021-08-18 セイコーエプソン株式会社 超音波デバイス、及び超音波測定装置
US10679924B2 (en) 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
US11502067B2 (en) * 2018-07-26 2022-11-15 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
CN109004081A (zh) * 2018-08-10 2018-12-14 付伟 带有延伸双围堰、金属柱及焊锡的封装结构及其制作方法
DE102019115971A1 (de) * 2019-06-12 2020-12-17 RF360 Europe GmbH Elektrisches Bauelement, elektrische Vorrichtung undVerfahren zur Herstellung einer Vielzahl von elektrischenBauelementen
US20210013866A1 (en) * 2019-07-12 2021-01-14 General Electric Company Systems and methods for saw wafer level assembly with top side contacts
US11581870B2 (en) 2019-09-27 2023-02-14 Skyworks Solutions, Inc. Stacked acoustic wave resonator package with laser-drilled VIAS
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN112422101B (zh) * 2021-01-21 2021-04-30 中芯集成电路制造(绍兴)有限公司 一种电子器件及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205809A (zh) * 1995-12-21 1999-01-20 西门子松下部件公司 电子元件,特别使用声表面波工作的元件－ofw元件,以及制造该元件的方法
CN1977450A (zh) * 2004-07-20 2007-06-06 株式会社村田制作所 压电滤波器
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
JP2008187561A (ja) * 2007-01-31 2008-08-14 Alps Electric Co Ltd 表面弾性波素子
US20090224851A1 (en) * 2005-06-07 2009-09-10 Epcos Ag Electrical component and production method
US20100148285A1 (en) * 2007-06-20 2010-06-17 Christian Bauer MEMS Component and Method for Production

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242842B1 (en) * 1996-12-16 2001-06-05 Siemens Matsushita Components Gmbh & Co. Kg Electrical component, in particular saw component operating with surface acoustic waves, and a method for its production
JP3083269B2 (ja) 1997-06-11 2000-09-04 有限会社田川工業 プログラマブル制御装置用のマウスカバー
US7998746B2 (en) * 2000-08-24 2011-08-16 Robert Otillar Systems and methods for localizing and analyzing samples on a bio-sensor chip
JP3520414B2 (ja) * 2001-04-10 2004-04-19 株式会社村田製作所 弾性表面波装置およびその製造方法、通信装置
JP3945363B2 (ja) * 2001-10-12 2007-07-18 株式会社村田製作所 弾性表面波装置
KR100431180B1 (ko) 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US6713314B2 (en) * 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
DE10351429B4 (de) * 2003-11-04 2013-10-31 Epcos Ag SAW Bauelement mit Klebestelle und Verwendung dafür
KR100861454B1 (ko) 2004-07-20 2008-10-02 가부시키가이샤 무라타 세이사쿠쇼 압전 필터
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
JP2006197554A (ja) * 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
WO2008081935A1 (ja) * 2006-12-28 2008-07-10 Kyocera Corporation 弾性表面波装置およびその製造方法
DE102007025992A1 (de) 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
JP5456989B2 (ja) * 2008-06-02 2014-04-02 太陽誘電株式会社 電子部品の製造方法
US8283835B2 (en) * 2010-04-30 2012-10-09 Epcos Ag Guided bulk acoustic wave device having reduced height and method for manufacturing
US8836449B2 (en) * 2010-08-27 2014-09-16 Wei Pang Vertically integrated module in a wafer level package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205809A (zh) * 1995-12-21 1999-01-20 西门子松下部件公司 电子元件,特别使用声表面波工作的元件－ofw元件,以及制造该元件的方法
CN1977450A (zh) * 2004-07-20 2007-06-06 株式会社村田制作所 压电滤波器
US20090224851A1 (en) * 2005-06-07 2009-09-10 Epcos Ag Electrical component and production method
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
JP2008187561A (ja) * 2007-01-31 2008-08-14 Alps Electric Co Ltd 表面弾性波素子
US20100148285A1 (en) * 2007-06-20 2010-06-17 Christian Bauer MEMS Component and Method for Production

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106904569A (zh) * 2015-12-08 2017-06-30 罗伯特·博世有限公司 在激光再封闭时有针对性地控制吸收特性
CN106904569B (zh) * 2015-12-08 2021-10-15 罗伯特·博世有限公司 用于制造微机械构件的方法和微机械构件
CN110870202A (zh) * 2017-03-13 2020-03-06 硅-绝缘体技术股份有限公司 包含用于衰减寄生波层的saw谐振器
CN110870202B (zh) * 2017-03-13 2023-03-24 硅-绝缘体技术股份有限公司 包含用于衰减寄生波层的saw谐振器
CN112262100A (zh) * 2018-06-04 2021-01-22 Rf360欧洲有限责任公司 晶片级封装件和制造方法
CN110690868A (zh) * 2019-09-27 2020-01-14 无锡市好达电子有限公司 一种滤波器的新型晶圆级封装方法
CN111327296A (zh) * 2020-02-27 2020-06-23 诺思(天津)微系统有限责任公司 体声波滤波器元件及其形成方法、多工器及通讯设备

Also Published As

Publication number Publication date
KR20130137039A (ko) 2013-12-13
DE102011016554A1 (de) 2012-10-11
US20140111062A1 (en) 2014-04-24
US9647196B2 (en) 2017-05-09
WO2012136544A1 (de) 2012-10-11
CN103443021B (zh) 2016-08-17
KR101560961B1 (ko) 2015-10-15
DE102011016554B4 (de) 2018-11-22

Similar Documents

Publication Publication Date Title
CN103443021A (zh) 晶片级封装及制造方法
JP5409423B2 (ja) 半導体チップ及び半導体チップパッケージ
CN100440467C (zh) 半导体芯片及其制造方法、和半导体装置
CN101379892B (zh) 硅通孔及基于硅通孔的电子元件堆叠的脉冲激光键合方法
US9673174B2 (en) Through silicon via bonding structure
JP5455285B2 (ja) フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
CN100472769C (zh) 半导体器件及其制造方法和半导体晶片
CN101897013B (zh) 互连结构及其制造方法
JP2002513510A (ja) 電子デバイス用インターフェース構造
WO2008148736A2 (de) Verfahren zur herstellung eines mems-packages
WO2008054660A2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP2011524647A (ja) ウェハレベルでの縁部の積重ね
JP2004022730A (ja) 半導体装置及びその製造方法
CN102163578A (zh) 半导体装置及其制造方法、叠层芯片安装结构及其形成方法
US20160300779A1 (en) Semiconductor package and manufacturing method thereof
US11217560B2 (en) Die assembly and method of manufacturing the same
KR100973878B1 (ko) 반도체 장치
JP5026025B2 (ja) 半導体装置
JPWO2018168709A1 (ja) 回路モジュールおよびその製造方法
CN101019226B (zh) 表面贴装的正面接触制备
CN210640232U (zh) 一种半导体结构
CN109791920A (zh) 以最佳密度连接交叉部件的方法
RU2671383C1 (ru) Способ формирования шариковых выводов на алюминиевой металлизации контактных площадок кристалла
US20240014155A1 (en) Chip packaging structure and chip packaging method
EP4141915A1 (fr) Procédé de fabrication d'une puce électronique encapsulée à l'échelle de la puce ainsi que le dispositif correspondant

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170911

Address after: American California

Patentee after: Snaptrack, Inc.

Address before: Munich, Germany

Patentee before: Epcos Co., Ltd.