CN109791920A - 以最佳密度连接交叉部件的方法 - Google Patents

以最佳密度连接交叉部件的方法 Download PDF

Info

Publication number
CN109791920A
CN109791920A CN201780058209.5A CN201780058209A CN109791920A CN 109791920 A CN109791920 A CN 109791920A CN 201780058209 A CN201780058209 A CN 201780058209A CN 109791920 A CN109791920 A CN 109791920A
Authority
CN
China
Prior art keywords
join domain
insertion piece
barrier
mixing
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780058209.5A
Other languages
English (en)
Inventor
法兰科斯·玛丽昂
莉迪·马蒂厄
弗雷德里克·伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN109791920A publication Critical patent/CN109791920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明涉及一种通过第一部件(100)与第二部件(200)的混合进行电连接的方法。方法包括以下步骤：形成分别与第一部件(100)的连接区域(110，120)接触的延性材料的垫(111，121)；形成与第二部件(200)的连接区域(210，220)接触的导电材料的插入件(211，221)；形成布置在插入件(211，221)之间并且彼此电绝缘的混合屏障(212，222)，在第一部件(100)的连接区域(210，220)与第二部件(200)的连接区域连接期间，所述第一混合屏障和第二混合屏障(212，222)通过将延性材料的垫(111，121)的变形包含在内而用作屏障。本发明还涉及两个连接部件(100，200)的组件(1)。

Description

以最佳密度连接交叉部件的方法
技术领域
本发明涉及微电子和光电子领域，并且更特别地涉及用于使微电子和光电子部件互连的方法，特别是垂直连接方法(也称为“混合”并且更为人熟知的是“倒装芯片”)。
因此，本发明涉及一种用于使两个部件互连的方法以及包括两个互连的部件的组件。
背景技术
对于某些应用，尤其是光电子器件，可能需要使部件互连。对于光检测应用尤其如此，其中，光捕获部件通常被集成在诸如氮化镓(GaN)基板的Ⅲ-Ⅴ半导体基板中，而用于处理由捕获部件获得的信号的处理电子器件被集成在硅(Si)基板中。
为了使这些部件互联，已知的是使用垂直连接方法或混合连接方法。在使用根据这些方法的方法期间并且为了使第一部件和第二部件连接，第一部件和第二部件分别包括第一连接面和第二连接面，第一连接面包括至少第一连接区域和第二连接区域，该第一连接区域和第二连接区域分别被连接到第二连接面的至少第三相应的区域和第四相应的区域。方法包括以下步骤：
形成第一延性材料凸块和第二延性材料凸块，诸如第一铟珠和第二铟珠，该第一延性材料凸块和第二延性材料凸块分别与第一连接区域和第二连接区域接触，
形成第三延性材料凸块和第四延性材料凸块，诸如第三铟珠和第四铟珠，该第三延性材料凸块和第四延性材料凸块分别与第三连接区域和第四连接区域接触，
使第一连接区域和第二连接区域分别与第三连接区域和第四连接区域连接，第一连接区域和第二连接区域面对第三连接区域和第四连接区域并且通过热压缩进行连接。
为了降低连接期间使用的温度并且减小接触区域之间的距离以增大连接的密度，从文献WO2006/054005和文献WO2009/115686已知的是，设置第一插入件和第二插入件来代替第三延性材料凸块和第四延性材料凸块，该第一插入件和第二插入件分别与第三连接区域和第四连接区域接触。
以该方式，在使第一连接区域和第二连接区域与第三连接区域和第四连接区域连接的步骤期间，第一插入件和第二插入件将具有相对小的接触表面并且适于插入到相应的延性材料凸块中。这使得可以显著降低获得这种插入的温度要求和压力要求。因此，可以降低热压缩期间使用的温度和压力，从而最佳地控制延性材料的压缩。
然而，即使利用对延性材料凸块的压缩的这种控制，通过这种连接方法可以获得的连接密度仍然是有限的。实际上，在直径为3.5μm的延性材料凸块和如文献WO2009/115686中所公开的直径为2μm的微管型插件的传统设计的情况下，连接区域之间必须具有大于5μm的间距，以防止两个相邻连接区域之间的任何短路的风险。这种约束与以下事实相关联：在连接期间以及因此将插入件插入延性材料凸块中的过程中，延性材料凸块的变形可能发生在相邻区域的方向上，并且在相邻的延性材料凸块之间引起连接，即，短路。
从文献US2010/207266中还已知的是，设置混合屏障，从而即使对于高连接密度，也防止两个相邻的连接区域之间的任何短路的风险。
然而，由文献US2010/207266公开的制造方法相对复杂，由于该公开的制造方法需要大量的沉积步骤，特别是用于形成基部、插入件和混合屏障的沉积步骤，因此需要昂贵的对准步骤。
发明内容
本发明旨在弥补该缺点，因此，本发明的目的更具体地在于提供一种使两个部件连接的方法，从而即使对于高连接密度，该方法也不涉及两个相邻连接区域之间的短路风险，与现有技术的方法，诸如由文献US2010/207266公开的不涉及两个连接区域之间的短路风险的方法相比，所述方法更为简单。
为了该目的，本发明涉及一种第一部件到第二部件的混合电连接方法，第一部件和第二部件分别包括第一连接面和第二连接面，第一连接面包括至少第一连接区域和第二连接区域，该第一连接区域和第二连接区域分别被连接到第二连接面的至少第三相应的连接区域和第四相应的连接区域，
方法包括以下步骤：
形成第一金属延性材料凸块和第二金属延性材料凸块，该第一金属延性材料凸块和第二金属延性材料凸块分别与第一连接区域和第二连接区域接触，
形成由导电材料制成的第一插入件和第二插入件，该第一插入件和第二插入件分别与第三连接区域和第四连接区域接触，该第一插入件和第二插入件分别被用于插入到第一延性材料凸块和第二延性材料凸块中，
方法进一步包括以下步骤：
在第二连接面上形成至少第一混合屏障和第二混合屏障，所述第一混合屏障和第二混合屏障被至少部分地布置在第一插入件和第二插入件之间并且彼此电绝缘，所述第一混合屏障和第二混合屏障均位于当第一连接区域和第二连接区域被放置成分别面对第三连接区域和第四连接区域时，第一延性材料凸块和第二延性材料凸块在第二连接面上正交投影的表面的外部，第一混合壁和第二混合壁分别位于第四连接区域和第三连接区域外部，
通过将第一插入件和第二插入件分别插入到第一延性材料凸块和第二延性材料凸块中而使第一连接区域和第二连接区域分别与第三连接区域和第四连接区域连接，第一连接区域和第二连接区域面对第一混合屏障和第二混合屏障，该第一混合屏障和第二混合屏障通过分别将第一延性材料凸块和第二延性材料凸块分别在第四连接区域和第三连接区域的方向上的变形包括在内而用作屏障。
第一插入件和第二插入件呈中空形状。
方法进一步包括以下步骤：
通过将第一插入件和第二插入件分别插入到第一延性材料凸块和第二延性材料凸块中而使第一连接区域和第二连接区域分别与第三连接区域和第四连接区域连接，第一连接区域和第二连接区域面对第三连接区域和第四连接区域以及第一混合屏障和第二混合屏障，该第一混合屏障和第二混合屏障通过分别将第一延性材料凸块的变形和第二延性材料凸块分别在第四连接区域和第三连接区域的方向上的变形包括在内而用作屏障。
形成第一插入件和第二插入件的步骤包括以下子步骤：
在第二连接面上对牺牲层进行沉积，
对牺牲层进行部分蚀刻，以便释放连接区域中的每个区域的一部分，该连接区域中的每个区域对应于用于存在于插入件和相应的混合屏障之间的区域部分，
对金属材料的层进行沉积，用于形成第一插入件和第二插入件以及第一混合屏障和第二混合屏障，
对第二面进行抛光，以便去除与与第二连接面相对的牺牲层的表面接触的金属材料的层的一部分，并且保留覆盖先前释放的部分的金属材料的层320的部分，所述保留的部分因此形成连接区域的导电元件，
对牺牲层进行去除。
利用这种连接方法，不管第三连接区域和第四连接区域之间的间距如何，在第三连接区域和第四连接区域之间不存在短路的风险。实际上，第一混合屏障和第二混合屏障通过在另一个延性材料凸块的方向上包含延性材料凸块的变形而去除了第一延性材料凸块和第二延性材料凸块之间的任何直接接触的风险。此外，在第一混合屏障和第二混合屏障彼此电绝缘的情况下，该绝缘使得可以使第一延性材料凸块和第二延性材料凸块彼此电绝缘。
因此，利用这种混合屏障，可以具有高连接密度，而不存在两个相邻连接区域之间的短路的风险。
此外，利用这种方法，混合屏障与插入件被同时形成。这导致了相对于现有技术的简化的方法，在现有技术中混合屏障与插入件被分别形成。
在第二连接面上形成至少第一混合屏障和第二混合屏障的步骤期间，第一混合屏障和第二混合屏障可以被形成为分别与第三连接区域和第四连接区域接触。
以该方式，在第一混合屏障和第二混合屏障被形成为分别与第三接触区域和第四接触区域接触的情况下，由于第三连接区域第四连接区域之间的空间未被混合屏障占据，因此该空间可以被最小化。
在形成第一混合屏障和第二混合屏障期间，第一混合屏障和第二混合屏障可以由导电材料制成。
因此，第一混合屏障和第二混合屏障分别有助于第一延性材料凸块和第三连接区域之间的电连接以及第二延性材料凸块和第四连接区域之间的电连接。
当在本文件的上下文中使用时，术语“导电”和“绝缘”应当被理解为“电导体”和“电绝缘体”。
第一插入件和第二插入件的形成的步骤以及第一混合屏障和第二混合屏障的形成的步骤可以同时进行，第一插入件和第二插入件以及第一混合屏障和第二混合屏障由相同的导电材料制成。
因此，可以用减少数量的步骤来获得第一部件和第二部件之间的电连接。
在第一插入件和第二插入件的形成步骤以及第一混合屏障和第二混合屏障的形成步骤期间，第一插入件和第一混合屏障的形成包括与第三连接区域接触的第一导电元件的形成，第二插入件和第二混合屏障的形成包括与第四连接区域接触的第二导电元件的形成。
在第一插入件和第二插入件的形成步骤以及第一混合屏障和第二混合屏障的形成步骤期间，第一导电元件和第二导电元件可以各自以同心的第一旋转圆柱形壁和第二旋转圆柱形壁的形式呈现，同心的第一旋转圆柱形壁和第二旋转圆柱形壁各自基本上垂直于相应的连接区域表面延伸，第一壁被第二壁包围并且形成对应于所述导电元件的插入件，第二壁的面对第一壁的表面形成对应于所述导电元件的混合屏障。
以该方式，第一延性材料凸块的变形和第二延性材料凸块的变形发生在第一部件和第二部件的连接平面的所有方向上。因此，可以沿连接平面的所有方向优化第一部件和第二部件之间的连接密度。
第一插入件和第二插入件的形成的步骤以及第一混合屏障和第二混合屏障的形成的步骤可以包括以下子步骤：
在第二连接面上对牺牲层进行沉积，
对牺牲层进行部分蚀刻，以便释放连接区域中的每个区域的一部分，该连接区域中的每个区域对应于待被形成的导电元件的环形基部，
对金属材料的层进行沉积，用于形成连接区域的导电元件，
对第二面进行抛光，以便去除与与第二连接面相对的牺牲层的表面接触的金属材料的层的一部分，并且保留覆盖先前释放的部分的金属材料的层的部分，所述保留的部分因此形成连接区域的导电元件，
对牺牲层进行去除。
利用这样的步骤，可以使用诸如镶嵌工艺的微电子技术形成第一插入件和第二插入件壹基金第二混合屏障。
在第一混合屏障和第二混合屏障的形成的步骤期间，第一混合屏障和第二混合屏障可以分别围绕第一插入件和第二插入件。
以该方式，第一延性材料凸块的变形和第二延性材料凸块的变形发生在第一部件和第二部件的连接平面的所有方向上。因此，可以沿连接平面的所有方向优化第一部件和第二部件之间的连接密度。
根据不被包括在本发明的范围内的选择，在第一插入件和第二插入件的形成的步骤期间，可以形成分别形成第一插入件和第二插入件的第一导电元件和第二导电元件，
在第一混合屏障和第二混合屏障的形成的步骤期间，可以形成至少部分地位于第一插入件和第二插入件之间的至少第一非导电元件，所述至少一个第一绝缘元件包括第一表面和第二表面，该第一表面面对形成第一混合屏障的第一插入件，该第二表面面对形成第二混合屏障的第二插入件。
使用这种绝缘元件使得可以在第三连接区域和第四连接区域之间获得令人满意的电绝缘。因此，第三连接区域和第四连接区域之间的短路的风险特别低。
本发明还涉及通过混合互连的两个部件的组件，
其中第一部件包括第一连接面，第一连接面包括至少第一连接区域和第二连接区域，第一连接区域和第二连接区域中的每个区域，所述第一部件进一步包括接触的第一延性材料凸块和第二延性材料凸块，该第一延性材料凸块和第二延性材料凸块分别与第一连接区域和第二连接区域接触，
其中第二部件包括第二连接面，该第二连接面包括分别面对第一连接区域和第二连接区域的至少第三连接区域和第四连接区域，第二部件进一步包括第一插入件和第二插入件，该第一插入件和第二插入件分别与第三连接区域和第四连接区域接触，第一插入件和第二插入件分别被插入第一连接区域和第二连接区域的第一延性材料凸块和第二延性材料凸块中，以便确保第一连接区域和第二连接区域分别与第三连接区域和第四连接区域之间的电连接，
第二部件进一步包括在该第二部件的第二连接面上的第一混合屏障和第二混合屏障，该第一混合屏障和第二混合屏障被至少部分地布置在第一插入件和第二插入件之间，第一混合壁和第二混合壁分别处于第四连接区域和第三连接区域外部，并且分别在第四连接区域和第三连接区域的方向上分别用作第一延性材料凸块和第二延性材料凸块的屏障。
第一插入件和第一屏障通过仅在其间形成的第一金属基部连接，第二插入件和第二屏障通过仅在其间形成的第二金属基部连接。
这种部件的组件受益于与根据本发明的连接方法相关联的优点，并且因此即使在第一部件和第二部件之间的连接密度优化的情况下，也不太可能发生短路。
第一混合屏障和第二混合屏障以及第一插入件和第二插入件可以由导电材料制成。
第一插入件和第一屏障可以由与第一连接区域接触的第一导电元件设置，第二插入件和第二屏障由与第二连接区域接触的第二导电元件设置。
以该方式，混合屏障可以有助于第一连接区域和第三连接区域之间的连接以及第二连接区域和第四连接区域之间的连接。
根据不被包括在本发明范围内的选择，第一混合屏障和第二混合屏障可以由至少一个第一绝缘元件提供，所述至少一个第一绝缘元件包括第一表面和第二表面，该第一表面面对形成第一混合屏障的第一插入件，并且该第二表面面对形成第二混合屏障的第二插入件。
这种绝缘元件使得可以在第三连接区域和第四连接区域之间获得令人满意的电绝缘。因此，第三连接区域和第四连接区域之间的短路的风险特别低。
附图说明
参照附图，通过阅读对以指示而非以任何限制方式给出的实施例的示例的描述，将更清楚地理解本发明，其中：
图1是根据本发明的第一实施例的通过混合互连的两个部件的组件的示意性截面图，第一部件包括两个混合接触部，第二部件包括形成插入件和混合屏障的两个导电元件，
图2是仅表示图1中示出的组件的第二部件的示意性透视图，
图3是在连接之前图1中示出的组件的第一部件和第二部件的连接区域的特写截面图，图3示出了根据本发明的混合屏障的设计限制，
图4A至图4F示出了图1中示出的组件的第二部件的导电元件的形成的步骤，
图5示出了根据本发明的第一实施例的组件的第二部件的示意性俯视图，其中设想了十二个连接，
图6示出了第一部件与第二部件形成根据该第一实施例的诸如在图1中示出的组件的主要连接步骤，
图7A至图7E分别示出了根据本发明的第一实施例至第六实施例的组件的示意性截面图和同一组件的第二部件的俯视图，图7A对应于根据第一实施例的组件，图7B对应于根据未被本发明涵盖的第二实施例的组件，其中第一混合屏障和第二混合屏障由绝缘导电元件形成，图7C对应于根据第四实施例的组件，其中插入件中的每一个是倾斜的插入件，图7D对应于根据未被本发明涵盖的第五实施例的组件，其中连接区域中的每个区域包括椭圆形截面的第一圆柱形导电元件和第二圆柱形导电元件，该第一圆柱形导电元件和第二圆柱形导电元件均有助于形成插入件和混合屏障，图7E对应于根据未被本发明涵盖的第六实施例的组件，其中连接区域中的每个区域包括形成插入件的导电元件和形成混合屏障的非导电元件，
图8示出了与第一实施例兼容的插入/混合屏障组件的不同形状配置的四个俯视图，附图标记为a)的视图对应于方形截面的插入和混合障碍，附图标记为b)的视图对应于圆形插入件和方形截面的混合屏障，附图标记为c)的视图对应于圆形插入件和六边形截面的混合屏障，并且附图标记为d)的视图对应于实心圆形插入件和六边形截面的混合屏障。
不同附图中相同、相似或等同的部件具有相同的附图标记，以便于从一个图过渡到另一个图。
为了使图更清晰，图中表示的不同部件不是必须根据统一的比例表示。
不同的可能性(备选实施例和实施例)应当被理解为不是相互排斥的并且可以彼此组合的。
具体实施方式
图1表示两个连接部件100、200的组件1，该两个连接部件100、200的连接通过根据本发明的第一实施例的方法获得。因此，该第一部件100可以是例如诸如CCD阵列或CMOS阵列的光学传感器，或者诸如LCD阵列的成像器，以被连接到诸如光学传感器或成像器电子器件的第二部件。因此，如图1所示的这种方法的目的在于将第一部件100的半导体结构102与第二部件的半导体结构202连接。
因此，第一部件100可以包括第一类型的半导体基板，例如诸如氮化镓/刚玉型基板的Ⅲ-Ⅳ半导体材料基板，第二部件包括诸如硅(Si)基板或锗(Ge)基板的第二类型的半导体基板。
为了实现第一部件100和第二部件200的连接，这种两个部件100、200的组件1包括：
第一部件100包括第一连接面101，第一连接面包括至少第一连接区域110和第二连接区域120，所述第一部件100进一步包括第一延性材料凸块111和第二延性材料凸块121，该第一延性材料凸块和第二延性材料凸块分别与第一连接区域110和第二连接区域120接触，
第二部件200包括第二连接面201，第二连接面包括分别面对第一连接区域110和第二连接区域120的至少第三连接区域210和第四连接区域220，第二部件200进一步包括分别与第三连接区域210和第四连接区域220接触的第一插入件211和第二插入件221，第一插入件211和第二插入件221分别被插入到第一延性材料凸块111和第二延性材料凸块121中，第二部件200进一步包括在其第二连接面上的第一混合屏障212和第二混合屏障222，该第一混合屏障212和第二混合屏障222被至少部分地布置在第一插入件211和第二插入件221之间并且彼此电绝缘，第一混合壁212和第二混合壁222分别位于第四连接区域220和第三连接区域210外部并且在第四连接区域210和第三连接区域220的方向上分别用作第一延性材料凸块111和第二延性材料凸块121的屏障。
第一部件100在第一连接面101上包括第一连接区域110和第二连接区域120。第一连接区域110和第二连接区域120中的每个区域由用作结构101的接触部的金属层形成。如果寻求焊接连接，则形成第一连接区域110和第二连接区域120的金属层由具有第一延性材料凸块111和第二延性材料凸块121的材料的可润湿材料制成。显然，如果寻求变形连接，则不需要这种部件。
形成第一连接区域110和第二连接区域120的金属层中的每个层可以由选自金Au、铝Al、银Ag、镍Ni、铂Pt、钯Pd及其合金的材料制成。
根据本发明的其中寻求焊接连接的选择，形成第一连接区域110和第二连接区域110的所述金属层可以由第一金属子层和第二金属子层形成，第一金属子层用于接触第一结构102的区域中的一个区域，并且第二金属子层覆盖第一金属层并且由具有由延性材料凸块111、121制成的材料的可润湿材料制成。
通过具有其中制造第一延性材料凸块111和第二延性材料凸块121的材料的可润湿材料，在本文件的此处及其下文中应当理解的是，可润湿材料相对于延性材料凸块的材料表现出完全润湿性。换言之，当延性材料凸块的材料处于液态时，该材料的膨胀系数S严格为正。
第一连接区域110和第二连接区域120分别装备有第一延性材料凸块111和第二延性材料凸块121。第一延性材料凸块111和第二延性材料凸块121中的每一个由诸如铟的延性材料制成。因此，第一延性材料凸块111和第二延性材料凸块121的材料可以选自包括铟In、锡Sn、铝Al、铜Cu、锌Zn及其诸如类似于铅锡合金(SnPb)和铜-银-锡合金(SnAgCu)的锡合金的合金的组。
因此，如果我们以焊接连接为例，则第一延性材料凸块和第二延性材料凸块可以由铟In、锡Sn或诸如铅锡合金(SnPb)和铜-银-锡合金(SnAgCu)的其合金中的一种制成，第一连接区域和第二连接区域可选地由金Au制成。
另一方面，如果我们以由变形获得的连接为例，则第一延性材料凸块和第二延性材料凸块可以由铝Al、铜Cu或锌Zn制成，第一连接区域和第二连接区域可选地由铝Al、铜Cu或锌Zn制成。
在图2中可以看出，第二部件200在第二连接面201上包括第三连接区域210和第四连接区域220。这些第三连接区域210和第四连接区域220中的每个区域由用作结构201的接触部的金属层形成。如果寻求焊接连接，则形成第三连接区域210和第四连接区域220的金属层由具有第一延性材料凸块111和第二延性材料凸块121的材料的可润湿材料制成。形成第三连接区域210和第四连接区域220的金属层中的每个层可以由选自金Au、铝Al、银Ag、镍Ni、铂Pt、钯Pd及其合金的材料制成。
显然，根据本发明未示出的其中寻求焊接连接的选择，并且类似于第一连接区域110和第二连接区域120，形成第三连接区域210和第四连接区域220的所述金属层可以由第一金属子层和第二金属子层形成，第一金属子层用于接触第一结构202的区域中的一个区域，并且第二金属子层覆盖第一金属层并且由具有由延性材料凸块111、121制成的材料的可润湿材料制成。
第三连接区域210和第四连接区域220分别装备有第一导电元件215和第二导电元件225。第一元件215包括第一插入件211和第一混合屏障212两者，而第二元件225包括第二插入件221和第二混合屏障222两者。如图2所示，第一导电元件215和第二导电元件225各自以同心的第一旋转圆柱形壁和第二旋转圆柱形壁的形式呈现并且垂直于相应的连接区域210、220的表面延伸。因此，第一导电元件215和第二导电元件225中的每一个的第一圆柱形壁和第二圆柱形壁具有垂直于相应的连接区域210、220的所述表面的旋转轴线。对于第一导电元件215和第二导电元件225中的每一个，第一壁位于第二壁内，即，第一壁被第二壁围绕。第一导电元件215和第二导电元件225中的每一个还包括环形基部，该环形基部与相应的连接区域210、220接触并且使所述导电元件215、225的第一壁和第二壁互连。
第一导电元件215和第二导电元件225由选自包括铜Cu、钛Ti、钨W、铬Cr、镍Ni、铂Pt、钯及其诸如硅化钨WSi、氮化钨WN和氮化钛TiN的合金的组中的金属材料制成。根据本发明的有利选择，第一导电元件215和第二导电元件225的金属材料是铜Cu。
根据本发明的选择，导电元件215、225中的每一个可以进一步包括诸如金层的金属涂层，以防止制造该导电元件的金属材料的氧化。
第一导电元件215和第二导电元件225被设计成使得：
当第一连接区域110和第二连接区域120分别面对第三连接区域210和第四连接区域220放置时，第一导电元件215和第二导电元件225的第一壁被布置在与第一延性材料凸块111和第二延性材料凸块121正交投影的表面分别对应的表面的内部，
当第一连接区域110和第二连接区域120分别面对第三连接区域210和第四连接区域220放置时，第一导电元件215和第二导电元件225的第二壁被布置在与第一延性材料凸块111和第二延性材料凸块121正交投影的表面分别对应的表面的外部。
此外，应当注意的是，在第一导电元件215和第二导电元件225分别被形成为与第三连接区域210和第四连接区域220接触的情况下，通过这种设计，第一导电元件215和第二导电元件225的第二壁分别位于第四连接区域220和第三连接区域220外部。类似地，第一导电元件215和第二导电元件225彼此相距一定距离，而在该第一导电元件和第二导电元件之间不存在任何电连接。因此，第一导电元件和第二导电元件彼此电绝缘。因此，分别由第一导电元件215和第二导电元件225的第二壁形成的第一混合屏障212和第二混合屏障222也彼此电绝缘。
因此，采用这种设计并如图1所示，第一导电元件215和第二导电元件225的第一壁分别形成第一插入件211和第二插入件221，并且第一导电元件215和第二导电元件225的第二壁的内表面分别形成第一混合屏障212和第二混合屏障222。
应当注意的是，实际上并且如图3所示，通常可以通过满足以下条件来获得这样的设计条件：
(1)d10<d20<d25
(2)h10～h20,
d10和d25分别是来自第一导电元件215和第二导电元件225的所述导电元件215、225的第一壁的外径和的第二壁的内径，h10是所述第一壁和第二壁的高度，d20和h20分别是延性材料凸块111、121对应于所述导电元件215、225的最大横向尺寸和最大高度。
显然地，相对于延性材料凸块111、121的这些尺寸对应于在连接第一部件100与第二部件200之前的延性材料凸块111、121的尺寸，延性材料凸块111、121在连接期间经历变形。类似地，这种设计适用于如下配置：其中，在组装第一部件100和第二部件200期间，延性材料凸块111、121面对相应的导电元件放置。通过相对于延性材料凸块111、121的尺寸减小第一壁的外径的尺寸并增大第二壁的内径的尺寸，显然地，可以选择第一导电元件215和第二导电元件225的第一壁的外径d10和第二壁的内径d25，以补偿导电元件215、225和相应的延性材料凸块111、121之间的任何未对准。
图4A至图4E示出了根据该第一实施例的用于在第二部件200的连接区域230、240、250、260上形成导电元件235、245、255、265的方法，所述部件包括两个第二结构202a、202b，每个第二结构分别通过两个连接区域230、240、250、260连接。这样的形成方法包括以下步骤：
如图4A所示，向第二部件200设置分别由金属层形成的连接区域230、240、250、260中的每个区域，
如图4B所示，对用于形成硬掩模的牺牲层310进行沉积，所述牺牲层具有大于待被形成的第一导电元件215和第二导电元件225所寻求的高度h10的厚度，
如图4C所示，对牺牲层310进行部分蚀刻，以便释放连接区域320中的每个区域的一部分311、312，该连接区域中的每个区域对应于待被形成的导电元件的环形基部，
如图4D所示，对用于形成连接区域230、240、250、260的导电元件235、245、255、265的金属材料的层320进行沉积，
如图4E所示，对金属材料的层320和牺牲层310的一部分进行抛光，以便去除覆盖牺牲层310的金属材料的层320的一部分并保留覆盖先前释放的部分311的金属材料的层的一部分，所述金属材料的层320的所述部分保留，从而形成连接区域230、240、250、260的导电元件235、245、255、265，
如图4F所示，对牺牲层310进行去除。
应当注意的是，特别是如果牺牲层310的材料和金属材料的层320的材料分别是二氧化硅SiO2和铜Cu，则这样的方法提供了利用微电子工业中完美掌握的诸如镶嵌蚀刻技术的传统技术的优点。因此，可以利用这样的方法实现包括例如并如图5所示以具有优化连接密度的形式组织的大量连接区域230、240、250、260、270、280的第二部件。然后将这些连接区域的设计和定位控制在约100纳米的范围内，并且可以设想区域之间的间距小于5μm。
实际上，可以采用WUXGA格式屏幕的这种5μm间距作为示例，该WUXGA格式屏幕具有1920×1080的分辨率并且需要超过200万个连接，由氮化镓GaN制成，通过第一部件100连接到作为硅CMOS技术控制电路的第二部件200。为了能够通过第一部件100连接该屏幕，参照图3，第一部件100的连接区域111中的每个区域可以分别装备有具有3μm的直径d20和2.5μm的高度h20的延性材料凸块111。控制电路又可以在这些连接区域210中的每个区域上包括高度为2.5μm的导电元件215并且其中插入件的外径d25和混合屏障的内径d10分别等于1.5μm和3.5μm。
以该方式，观察到等式(1)和等式(2)，通过有助于包含延性材料凸块211、221的变形的混合屏障，屏幕和控制电路之间的超过200万个连接可以以5μm的间距进行，而不存在两个相邻连接区域之间短路的风险。
根据该第一实施例的第一部件100和第二部件200可以根据连接方法互连。这样的联接方法包括以下步骤：
形成第一延性材料凸块111和第二延性材料凸块121，该第一延性材料凸块111和第二延性材料凸块121分别与第一连接区域110和第二连接区域120接触，
形成第一导电元件和第二导电元件，该第一导电元件和第二导电元件分别与第三连接区域210和第四连接区域220接触，以便因此形成由导电材料制成的第一插入件211和第二插入件221，并且第一混合屏障212和第二混合屏障222至少部分地被布置在第一插入件和第二插入件之间并且彼此电绝缘，
通过将第一插入件211和第二插入件221分别插入到第一延性材料凸块111和第二延性材料凸块121中而使第一连接区域110和第二连接区域120分别与第三连接区域210和第四连接区域220连接，第一连接区域110和第二连接区域120面对第三连接区域210和第四连接区域220，以及第一混合屏障212和第二混合屏障222，该第一杂交屏障212和第二杂交屏障222通过分别将第一延性材料凸块111的变形和第二延性材料凸块121分别在第四连接区域220和第三连接区域210的方向上的变形包含在内而用作屏障。
设置第一导电元件215和第二导电元件225的步骤可以是使用先前描述的制造第二部件200的方法的步骤。
连接步骤理想地是包括诸如在文献WO2009/115686中描述的那些步骤的两个压缩子步骤的连接步骤。参照图6，这样的子步骤是：
如图6中的a)中所示的，对第一部件100和第二部件200进行对准，以便将第一连接区域110、120放置成分别面对第三连接区域210和第四连接区域220，
如图6中的b)中所示的，将第一插入件211和第二插入件221分别部分插入第一延性材料凸块111和第二延性材料凸块121中，
如图6中的c)中所示的，将第一插入件211和第二插入件221分别最后插入第一延性材料凸块111和第二延性材料凸块121中，
可以注意的是，为了减少热冲击并防止空气被困在延性材料凸块111、121中的每一个和相应的插入件211、212之间，两个插入子步骤可以在室温下进行并且最后的插入步骤可以在诸如在初级真空(即，1000和1.10-3mbar之间的压力)中的低压环境中进行。
应当注意的是，在部分插入之前获得对准并且通过部分插入来维持对准的情况下，可以通过没有对准系统的压力机来执行最终插入步骤。
图7A至图7E示出了基本上由第一混合屏障212和第二混合屏障222以及第一插入件211和第二插入件221的形状区分的本发明的不同实施例，这些实施例中的一些未被本发明所涵盖。
因此，图7A示出了根据第一实施例的组件1，其中上方是组件1的示意性截面图，并且下方是第二部件200的俯视图。该图类似于图1至图3，我们向读者提及先前进行的描述。
图7B示出了根据未被本发明涵盖的第二实施例的组件1，其中根据文献WO2009/115686中描述的原理，第一混合屏障212和第二混合屏障222通过非导电元件216提供，插入件211、221本身由导电元件215、225提供。根据该第二实施例的这种组件1与根据第一实施例的组件1的区别在于设置插入件211、221的导电元件215、225中的每一个的形状以及设置第一混合屏障212和第二混合屏障222的非导电元件216的存在。
在未被本发明涵盖的该第二实施例中，非导电元件216是由电绝缘材料制成的壁，诸如例如被布置在第三连接区域210和第四连接区域220之间，在导电元件215、225的形成期间形成牺牲层310的壁。因此，面对第三连接区域210的非导电元件216的表面形成第一混合屏障212，而因此面对第四连接区域220的另一表面形成第二连接屏障222。
非导电元件216由电绝缘材料制成，第一混合屏障和第二混合屏障相对于彼此电绝缘。因此，当这些第一混合屏障212和第二混合屏障222包含延性材料凸块111、121的变形时，在第一延性材料凸块111和第二延性材料凸块121之间不存在短路的风险。
第一导电元件215和第二导电元件225与文献WO2009/115686中描述的插入件的类型相同，当第一连接区域110和第二连接区域120分别面对第三连接区域210和第四连接区域220时，第一导电元件215和第二导电元件225被布置在与第一延性材料凸块111和第二延性材料凸块121正交投影的表面分别对应的表面上。
当第一连接区域110和第二连接区域120分别面对第三连接区域210和第四连接区域220时，布置在第三连接区域210和第四连接区域220外部的非导电元件216位于第一延性材料凸块111和第二延性材料凸块121正交投影的表面的外部。
根据未被本发明涵盖的第二实施例的导电元件215、225和第二部件200的非导电元件226的形成方法与根据第一实施例的导电元件215、225的形成方法的区别在于在去除牺牲层310的步骤期间，去除仅是部分的，牺牲层310的一部分被保留以形成非导电元件216。
图7C示出了根据第三实施例的组件1，其中第一导电元件215和第二导电元件225中的每一个具有倾斜的内部部分，以便有利于将第一插入件211和第二插入件221中的每一个插入到相应的延性材料凸块111、112中。根据该第四实施例的组件与根据第一实施例的组件的区别在于第一导电元件215和第二导电元件225中的每一个的内部部分的倾斜的形状。
因此，第一导电元件215和第二导电元件225中的每一个均具有倾斜的内部圆柱部分。因此，也根据与文献WO2009/115686中描述的原理相似的原理来使相应的插入件211、221倾斜，并且连接第一部件100和第二部件200所需的力被降低。
图7D示出了根据本发明的未被本发明涵盖的第四实施例的组件1，其中第三连接区域210和第四连接区域220中的每一个装备有两个导电元件215a、215b、225a、225b。根据该第四实施例的组件1与根据第一实施例的组件1的区别在于设想到与第一连接区域210接触的第一导电元件215a和第二导电元件215b以及与第二连接区域220接触的第三导电元件225a和第四导电元件225b并且第一导电元件215a、第二导电元件215b、第三导电元件225a和第四导电元件225b具有椭圆形截面的圆柱形状。
第一导电元件215a、第二导电元件215b、第三导电元件225a和第四导电元件225b各自以椭圆形截面的圆柱形壳体的形式呈现，焦点的轴线基本上垂直于穿过第三连接区域210和第四连接区域220的线。
第一导电元件215a和第二导电元件215b根据相对于第一连接区域210的中心中心对称布置。以该方式，相对于第一连接区域210的中心的第一导电元件和第二导电元件中的每一个的近端壁形成第一插入件211，而第一导电元件215a和第二导电元件215b中的每一个的远端壁相对于第一连接区域210的中心形成第一混合屏障212。
以相同的方式，第三导电元件225a和第四导电元件225b根据相对于第二连接区域220的中心中心对称布置。相对于第一连接区域210的第三导电元件225a和第四导电元件225b中的每一个的近端壁形成第二插入件221，而第三导电元件和第四导电元件中的每一个的远端壁相对于第二连接区域220的中心形成第二混合屏障222。
第一导电元件至第四导电元件215a、215b、225a、225b的设计适于使得：
当第一连接区域110和第二连接区域120分别面对第三连接区域210和第四连接区域220放置时，对于第一导电元件215a和第二导电元件215b，第一导电元件215a、第二导电元件215b、第三导电元件225a和第四导电元件225b的近端壁部分被布置在与第一延性材料凸块111正交投影的表面对应的表面内，并且对于第三导电元件225a和第四导电元件225b，第一导电元件215a、第二导电元件215b、第三导电元件225a和第四导电元件225b的近端壁部分被布置在与第二延性材料凸块121正交投影的表面对应的表面内，
当第一连接区域110和第二连接区域120分别面对第三连接区域210和第四连接区域220放置时，对于第一导电元件215a和第二导电元件215b，第一导电元件215a、第二导电元件215b、第三导电元件225a和第四导电元件225b的远端壁部分被布置在与第一延性材料凸块111正交投影的表面对应的表面外，并且对于第三导电元件215a和第四导电元件225b，第一导电元件215a、第二导电元件215b、第三导电元件225a和第四导电元件225b的远端壁部分被布置在与第二凸块121正交投影的表面对应的表面外。
根据未被本发明涵盖的该第四实施例的连接元件215a、215b、225a、225b的形成方法可以是与文献WO2011/115686中描述的方法类型相同的方法，在文献WO2011/115686中描述的方法期间形成的插入件的形状和定位仅需要适合于对应于根据该实施例的连接元件215a、215b、225a、225b的形状和定位。
图7E示出了根据未被本发明涵盖的第五实施例的组件1，其中第一连接区域110和第二连接区域120分别被第一非导电元件216和第二非导电元件226围绕并且分别与第一导电元件215和第二导电元件225接触。根据该第五实施例的组件与根据第一实施例的组件的区别在于根据该第五实施例的组件包括分别形成第一混合屏障212和第二混合屏障222的第一非导电元件216和第二非导电元件226，第一导电元件215和第二导电元件225形成第一插入件211和第二插入件221。
在未被本发明涵盖的第五实施例中，第一连接区域210和第二连接区域220分别被第一非导电元件216和第二非导电元件226围绕。第一非导电元件216和第二非导电元件226中的每一个由非导电材料制成的壁形成。根据该实施例的一个有利选择，并且当牺牲层310的材料是绝缘的时，第一绝缘元件216和第二绝缘元件226中的每一个由与牺牲层的材料相同的材料制成。
以与未被本发明涵盖的第二实施例的方式相同的方式，第一导电元件215和第二导电元件225与第二实施例的第一导电元件和第二导电元件的类型相同。因此，当第一连接区域110和第二连接区域120分别面对第三连接区域210和第四连接区域220时，第一元件和第二元件225被布置在与第一延性材料凸块111和第二延性材料凸块121正交投影的表面分别对应的表面外部。
当第一连接区域110和第二连接区域120分别面对第三连接区域210和第四连接区域220时，布置在第一连接区域110和第二连接区域120外部的非导电元件216、226也位于第一延性材料凸块111和第二延性材料凸块121正交投影的表面的外部。
根据未被本发明涵盖的第五实施例的第二部件200的导电元件215、225和非导电元件216、226的形成方法类似于根据第二实施例的形成方法。因此，导电元件215、225和非导电元件216、226的形成方法与根据第二实施例的导电元件215、225的形成方法的区别在于在去除牺牲层310的步骤期间，去除仅是部分的，牺牲层310的一部分被保留以形成第一非导电元件216和第二非导电元件226。
虽然在以上描述的不同的实施例中，导电元件和绝缘元件具有旋转圆柱形状或椭圆形截面，但是本发明不仅限于这些类型的形状。因此，本发明涵盖任何类型的形状，只要第二部件的连接区域中的每个区域包括：
插入件211、221，该插入件211、221被插入第一部件100的相应的延性材料凸块111、121中，
至少一个混合屏障212、222，该至少一个混合屏障212、222被定位在当连接区域210、220面对第一部件100的相应的连接区域110、120放置时，相应的延性材料111、121在第二连接面上正交投影的表面的外部，
第一屏障和第二屏障212、222、232、242、252、262，该第一屏障和第二屏障212、222、232、242、252、262分别围绕第一插入件和第二插入件211、221、231、241、251、261，第一插入件和第一屏障通过仅在后两者之间形成的第一金属基部连接，第二插入件和第二屏障通过仅在后两者之间形成的第二金属基部连接。
因此，图8示出了与本发明兼容的插入件形状211、221和混合屏障212、222的四个示例。在图8的a)中，插入件211、221和混合屏障212、222由导电元件215、225设置，导电元件215、225以立方截面的双壁圆柱形壳体的形式呈现。
在图8的b)中，插入件211、221由圆形截面的圆柱形壳体设置，而混合屏蔽212、222由方形截面的圆柱形壳体设置，通过单个导电元件215而为连接区域210、220设置这些壳体中的每一个。
在图8的c)中，插入件211、221由圆形截面的实心圆柱体设置，而混合屏蔽212、222由六边形截面的圆柱形壳体设置，通过单个导电元件215而为连接区域210、220设置这些壳体中的每一个。
在图8的d)中，插入件211、221由圆形截面的实心圆柱体设置，而混合屏蔽212、222由六边形截面的圆柱形壳体设置，通过单个导电元件215而为给出的连接区域210、220设置该圆柱体和该壳体中的每一个。

Claims (9)

1.第一部件(100)到第二部件(200)的混合电连接方法，所述第一部件和所述第二部件(100，200)分别包括第一连接面和第二连接面(101，201)，所述第一连接面(101)包括至少第一连接区域和第二连接区域(110，120)，所述第一连接区域和所述第二连接区域分别被连接到所述第二连接面(201)的至少第三相应的连接区域和第四相应的连接区域(210，220，230，240，250，260)，
所述方法包括以下步骤：
形成第一金属延性材料凸块和第二金属延性材料凸块(111，121)，所述第一金属延性材料凸块和所述第二金属延性材料凸块分别与所述第一连接区域和所述第二连接区域(110，120)接触；
形成分别与所述第三连接区域和所述第四连接区域(210，220，230，240，250，260)接触的、由导电材料制成的第一插入件和第二插入件(211，221，231，241，251，261)，所述第一插入件和所述第二插入件(211，221，231，241，251，261)被用于分别插入所述第一延性材料凸块和所述第二延性材料凸块(111，121)，所述第一插入件和所述第二插入件以中空形状呈现，
所述电连接方法的特征在于：
在所述第一插入件和所述第二插入件的所述形成步骤期间，在所述第二连接面(201)上还形成被至少部分地布置在所述第一插入件和所述第二插入件(211，221，231，241，251，261)之间并且彼此电绝缘的至少第一混合屏障和第二混合屏障(212，222，232，242，252，262)，所述第一混合屏障和所述第二混合屏障(212，222，232，242，252，262)均被定位在当所述第一连接区域和所述第二连接区域(110，120)分别面对所述第三连接区域和所述第四连接区域(210，220，230，240，250，260)时，所述第一延性材料凸块和所述第二延性材料凸块(111，121)在所述第二连接面(201)上正交投影的表面的外部，所述第一混合壁和所述第二混合壁(212，222，232，242，252，262)分别位于所述第四连接区域和所述第三连接区域(220，210，230，240，250，260)外部，所述第一屏障和所述第二屏障(212，222，232，242，252，262)分别围绕所述第一插入件和所述第二插入件(211，221，231，241，251，261)，
所述方法进一步包括以下步骤：
通过将所述第一插入件和所述第二插入件(211，221，231，241，251，261)分别插入到所述第一延性材料凸块和所述第二延性材料凸块(111，121)中来使所述第一连接区域和所述第二连接区域(110，120)分别与所述第三连接区域和所述第四连接区域(210，220，230，240，250，260)连接，所述第一连接区域和所述第二连接区域(110，120)面对所述第三连接区域和所述第四连接区域(210，220，230，240，250，260)，并且所述第一混合屏障和所述第二混合屏障(212，222，232，242，252，262)通过分别将所述第一延性材料凸块和所述第二延性材料凸块(111，121)分别在所述第四连接区域和所述第三连接区域(210，220，230，240，250，260)的方向上的变形包含在内而用作屏障，
并且其中，形成所述第一插入件和所述第二插入件的步骤包括以下子步骤：
在所述第二连接面上沉积牺牲层(310)；
对所述牺牲层(310)进行部分蚀刻以便释放所述连接区域(320)中的每个连接区域的一部分(311)，该部分对应于存在于所述插入件和相应的混合屏障之间的区域部分；
沉积金属材料的层(320)，用于形成所述第一插入件和所述第二插入件以及所述第一混合屏障和所述第二混合屏障；
对所述第二面进行抛光，以便去除所述金属材料的层(320)中与所述牺牲层(310)的表面接触的部分，所述牺牲层的所述表面与所述第二连接面相对，并且保留所述金属材料的层(320)中覆盖先前所释放的部分(311)的部分，所保留的部分因此形成所述连接区域(230，240，250，260)的导电元件(235，245，255，265)；
去除所述牺牲层(310)。
2.根据权利要求1所述的电连接方法，其中，在所述第二连接面(201)上形成至少第一混合屏障和第二混合屏障(212，222，232，242，252，262)的步骤中，所述第一混合屏障和所述第二混合屏障(212，222，232，242，252，262)分别形成为与所述第三连接区域和所述第四连接区域(210，220，230，240，250，260)接触。
3.根据权利要求2所述的电连接方法，其中，在形成所述第一混合屏障和所述第二混合屏障(212，222，232，242，252，262)期间，所述第一混合屏障和所述第二混合屏障(212，222，232，242，252，262)由导电材料制成。
4.根据权利要求3所述的电连接方法，其中，所述第一插入件和所述第二插入件(211，221，231，241，251，261)以及所述第一混合屏障和所述第二混合屏障(212，222，232，242，252，262)由相同的导电材料制成。
5.根据权利要求4所述的电连接方法，其中，在所述第一插入件和所述第二插入件(211，221，231，241，251，261)的形成步骤以及所述第一混合屏障和所述第二混合屏障(212，222，232，242，252，262)的形成步骤期间，所述第一插入件(211)和所述第一混合屏障(212)的形成包括与所述第三连接区域(210)接触的第一导电元件(215)的形成，所述第二插入件(221)和所述第二混合屏障(222)的形成包括与所述第四连接区域(220)接触的第二导电元件(225)的形成。
6.根据权利要求5所述的电连接方法，其中，在所述第一插入件和所述第二插入件(211，221)的形成步骤以及所述第一混合屏障和所述第二混合屏障(212，222)的形成步骤期间，所述第一导电元件和所述第二导电元件(215，225)各自以同心的第一旋转圆柱形壁和第二旋转圆柱形壁的形式呈现，所述第一旋转圆柱形壁和所述第二旋转圆柱形壁各自基本上垂直于相应的连接区域表面(210，220)延伸，所述第一壁被所述第二壁包围并且形成对应于所述导电元件(215，225)的所述插入件(211，221)，所述第二壁的面对所述第一壁的表面形成对应于所述导电元件(215，225)的所述混合屏障(212，222)。
7.通过混合进行互连的两个部件(100，200)的组件(1)，
其中，所述第一部件(100)包括第一连接面(101)，所述第一连接面包括至少第一连接区域和第二连接区域(110，120)，所述第一连接区域和所述第二连接区域(110，120)中的每个区域，所述第一部件(100)进一步包括接触的第一延性材料凸块和第二延性材料凸块(111，121)，所述第一延性材料凸块和所述第二延性材料凸块分别与所述第一连接区域和所述第二连接区域(110，120)接触，
其中，所述第二部件(200)包括第二连接面(201)，所述第二连接面包括分别面对所述第一连接区域和所述第二连接区域(110，120)的至少第三连接区域和第四连接区域(210，220)，所述第二部件(200)进一步包括第一插入件和第二插入件(211，221)，所述第一插入件和所述第二插入件分别与所述第三连接区域和所述第四连接区域(210，220)接触，所述第一插入件和所述第二插入件(211，221)分别被插入所述第一连接区域和所述第二连接区域(110，120)的所述第一延性材料凸块和所述第二延性材料凸块(111，121)中，以便确保所述第一连接区域和所述第二连接区域(110，120)分别与所述第三连接区域和所述第四连接区域(210，220)之间的电连接，所述第一插入件和所述第二插入件以中空形状呈现，
所述组件(1)的特征在于：所述第二部件(200)在所述第二部件的所述第二连接面(201)上进一步包括至少部分地布置在所述第一插入件和所述第二插入件(211，221)之间的第一混合屏障和第二混合屏障(212，222)，所述第一混合壁和所述第二混合壁(212，222)分别位于所述第四连接区域和所述第三连接区域(220，210)外部并且在分别在第四连接区域和第三连接区域(210，220)的方向上分别用作所述第一延性材料凸块和所述第二延性材料凸块(111，121)的屏障，所述第一屏障和所述第二屏障(212，222，232，242，252，2620)分别围绕所述第一插入件和所述第二插入件(211，221，231，241，251，261)，所述第一插入件和所述第一屏障通过仅在所述第一插入件和所述第一屏障间形成的第一金属基部连接，所述第二插入件和所述第二屏障通过仅在所述第二插入件和所述第二屏障间形成的第二金属基部连接。
8.根据权利要求7所述的组件(1)，其中，所述第一混合屏障和所述第二混合屏障(212，222)以及所述第一插入件和所述第二插入件(211，221)由导电材料制成。
9.根据权利要求8所述的组件(1)，其中，所述第一插入件(211)和所述第一屏障(221)由与所述第一连接区域(210)接触的第一导电元件(215)来提供，所述第二插入件(221)和所述第二屏障(222)由与所述第二连接区域(220)接触的第二导电元件(225)来提供。
CN201780058209.5A 2016-08-18 2017-08-18 以最佳密度连接交叉部件的方法 Pending CN109791920A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1601237A FR3055166B1 (fr) 2016-08-18 2016-08-18 Procede de connection intercomposants a densite optimisee
FR1601237 2016-08-18
PCT/FR2017/052247 WO2018033689A1 (fr) 2016-08-18 2017-08-18 Procédé de connection intercomposants à densité optimisée

Publications (1)

Publication Number Publication Date
CN109791920A true CN109791920A (zh) 2019-05-21

Family

ID=57539297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780058209.5A Pending CN109791920A (zh) 2016-08-18 2017-08-18 以最佳密度连接交叉部件的方法

Country Status (5)

Country Link
US (1) US20210280628A1 (zh)
EP (1) EP3501042A1 (zh)
CN (1) CN109791920A (zh)
FR (1) FR3055166B1 (zh)
WO (1) WO2018033689A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3604792B1 (en) 2018-08-03 2021-11-10 GE Renewable Technologies Pre-formed plug with inter-blade profiles for hydraulic turbines
FR3091411B1 (fr) * 2018-12-28 2021-01-29 Commissariat Energie Atomique Procédés de fabrication optimisés d’une structure destinée à être assemblée par hybridation et d’un dispositif comprenant une telle structure
FR3113982A1 (fr) 2020-09-10 2022-03-11 Commissariat à l'Energie Atomique et aux Energies Alternatives procédé d’assemblage par hybridation de deux composants microélectroniques

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164185A (ja) * 1992-11-20 1994-06-10 Tatsuta Electric Wire & Cable Co Ltd ハイブリッドｉｃ
WO2006054005A1 (fr) * 2004-10-04 2006-05-26 Commissariat A L'energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
US20070173055A1 (en) * 2006-01-20 2007-07-26 Fujitsu Limited Fabrication method of semiconductor device
CN101414576A (zh) * 2007-10-16 2009-04-22 东部高科股份有限公司 半导体器件及形成其阻挡金属层的方法
WO2009115686A2 (fr) * 2008-02-22 2009-09-24 Commissariat A L'energie Atomique Composant de connexion muni d'inserts creux et son procede de realisation
US20100207266A1 (en) * 2009-02-16 2010-08-19 Industrial Technology Research Institute Chip package structure
US20110155914A1 (en) * 2009-12-28 2011-06-30 Omron Corporation Infrared sensor and infrared sensor module
US20120049333A1 (en) * 2010-08-24 2012-03-01 Qualcomm Incorporated Hybrid Multilayer Substrate
US20130056733A1 (en) * 2011-08-26 2013-03-07 Holger Vogt Sensor and method of producing a sensor
US20130109232A1 (en) * 2011-10-17 2013-05-02 Amphenol Corporation Electrical connector with hybrid shield
WO2014044463A1 (de) * 2012-09-18 2014-03-27 Robert Bosch Gmbh Vorrichtung mit mindestens zwei wafern zum detektieren von elektromagnetischer strahlung und verfahren zum herstellen der vorrichtung
US20160221819A1 (en) * 2015-01-29 2016-08-04 Invensense, Inc. Mems-cmos device that minimizes outgassing and methods of manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197488A (ja) * 2004-01-08 2005-07-21 Sony Corp 突起電極及びボンディングキャピラリ並びに半導体チップ
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
US8218918B2 (en) 2007-03-26 2012-07-10 Trex Enterprises Corp Optical fiber switch with movable lens
FR2977370B1 (fr) * 2011-06-30 2013-11-22 Commissariat Energie Atomique Composant de connexion muni d'inserts creux
US9437565B2 (en) * 2014-12-30 2016-09-06 Advanced Seminconductor Engineering, Inc. Semiconductor substrate and semiconductor package structure having the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164185A (ja) * 1992-11-20 1994-06-10 Tatsuta Electric Wire & Cable Co Ltd ハイブリッドｉｃ
WO2006054005A1 (fr) * 2004-10-04 2006-05-26 Commissariat A L'energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
US20070173055A1 (en) * 2006-01-20 2007-07-26 Fujitsu Limited Fabrication method of semiconductor device
CN101414576A (zh) * 2007-10-16 2009-04-22 东部高科股份有限公司 半导体器件及形成其阻挡金属层的方法
WO2009115686A2 (fr) * 2008-02-22 2009-09-24 Commissariat A L'energie Atomique Composant de connexion muni d'inserts creux et son procede de realisation
US20100207266A1 (en) * 2009-02-16 2010-08-19 Industrial Technology Research Institute Chip package structure
US20110155914A1 (en) * 2009-12-28 2011-06-30 Omron Corporation Infrared sensor and infrared sensor module
US20120049333A1 (en) * 2010-08-24 2012-03-01 Qualcomm Incorporated Hybrid Multilayer Substrate
US20130056733A1 (en) * 2011-08-26 2013-03-07 Holger Vogt Sensor and method of producing a sensor
US20130109232A1 (en) * 2011-10-17 2013-05-02 Amphenol Corporation Electrical connector with hybrid shield
WO2014044463A1 (de) * 2012-09-18 2014-03-27 Robert Bosch Gmbh Vorrichtung mit mindestens zwei wafern zum detektieren von elektromagnetischer strahlung und verfahren zum herstellen der vorrichtung
US20160221819A1 (en) * 2015-01-29 2016-08-04 Invensense, Inc. Mems-cmos device that minimizes outgassing and methods of manufacture

Also Published As

Publication number Publication date
US20210280628A1 (en) 2021-09-09
FR3055166B1 (fr) 2020-12-25
FR3055166A1 (fr) 2018-02-23
EP3501042A1 (fr) 2019-06-26
WO2018033689A1 (fr) 2018-02-22

Similar Documents

Publication Publication Date Title
CN103193193B (zh) Mems器件及其形成方法
TWI462197B (zh) 半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法
TWI261343B (en) Semiconductor device and method of manufacturing the same
CN100495674C (zh) 半导体器件
TWI273682B (en) Method for manufacturing wafer level chip scale package using redistribution substrate
TWI343084B (en) Semiconductor device having conductive bumps and fabrication methodthereof
TWI538065B (zh) 半導體三維封裝體、半導體結構及其製作方法
TWI544597B (zh) 積體電路元件以及半導體製程
JP2020509942A (ja) 接合構造物
JP4775007B2 (ja) 半導体装置及びその製造方法
US11848346B2 (en) Semiconductor device and method of manufacturing the same
CN109791920A (zh) 以最佳密度连接交叉部件的方法
CN106158781A (zh) 微凸块接合装置
CN107154387B (zh) 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
JP2001244360A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN107026138A (zh) 晶圆级芯片级封装及其形成方法
CN110447079A (zh) 检流电阻器
TW201227886A (en) Package structure having micro-electro-mechanical elements and manufacturing method thereof
US20210125966A1 (en) Die assembly and method of manufacturing the same
TW201133738A (en) Integrated circuit chip
CN105575927A (zh) 一种焊垫结构及其制作方法
US9515034B2 (en) Bond pad having a trench and method for forming
CN100511617C (zh) 立体式封装结构及其制造方法
KR20060054690A (ko) 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법
JP6858939B2 (ja) 外部接続機構、半導体装置及び積層パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521