CN100495674C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100495674C
CN100495674C CNB2005100728772A CN200510072877A CN100495674C CN 100495674 C CN100495674 C CN 100495674C CN B2005100728772 A CNB2005100728772 A CN B2005100728772A CN 200510072877 A CN200510072877 A CN 200510072877A CN 100495674 C CN100495674 C CN 100495674C
Authority
CN
China
Prior art keywords
metal film
film
layer
ball
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100728772A
Other languages
English (en)
Other versions
CN1700435A (zh
Inventor
民田浩靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1700435A publication Critical patent/CN1700435A/zh
Application granted granted Critical
Publication of CN100495674C publication Critical patent/CN100495674C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体器件，在焊接球和导电膜之间不发生界面断开，包括：互接层；在互接层上的绝缘膜；导电膜，其连接至互接层；以与导电膜和绝缘膜相接触的方式设置的焊接球。其中由焊接球中的金属元素和导电膜中的金属元素形成的合金层位于导电膜和焊接球之间；焊接球覆盖合金层；导电膜至少包括铜和镍，且导电膜包括球下金属膜、金属膜和隔离金属膜，球下金属膜至少包括对焊料显示出可湿性的材料，焊料被回流到球下金属膜的与焊料接触的面；且金属膜至少包含显示可湿性的材料，金属膜上的焊料被回流到金属膜与球下金属膜接触的面。隔离金属膜和金属膜形成为被暴露至球下金属膜端子部分的外部；而且焊接球至少形成为密封金属膜和球下金属膜。

Description

半导体器件
技术领域
本发明涉及一种配备有用于倒装晶片(flip-chip)安装的隆起(bump)结构的半导体器件。
背景技术
近年来，在考虑到环境问题的同时，在用于倒装晶片安装的焊接设计中实现无铅化已得到积极的发展。
对于无铅焊接，已表明包含Sn、Ag和Cu。相反，当使用这种焊料在衬垫形成焊接球时，在某些情况下，在衬垫和焊接球之间会发生界面脱落或者界面断开。
日本专利公报JP2001—93928提出了抑制装置界面脱落的技术。在日本专利公报JP2001—93928中描述的这种技术在铜衬垫上形成诸如Ni、Cr之类的铜扩散防止膜，从而防止铜到达具有已扩散的铜的焊接球的表面，从金属间化合物为因素的观点来看，铜到达具有已扩散的铜的焊接球的表面会导致发生焊接球的界面脱落。如上所述的这种方法，提高了半导体器件的可靠性，同时抑制了在铜衬垫和焊接球之间发生界面脱落。
但是，甚至是日本专利公报JP2001—93928中描述的技术，也仍然存在进一步改进相关点的空间，例如焊接隆起粘合等。另外，在同一文献描述的技术中，最好在铜扩散防止膜和焊接球之间形成诸如钯之类的金属膜，以确保焊接粘合。但是，在某些情况下，不能充分地获得衬垫部分的长期可靠性。
另外，急需在恶劣环境中使用产品的半导体器件；而且对于衬垫部分可靠性要求的程度变得更高。
在这种情况下，对抑制界面脱落并且提高产品可靠性的新技术提出了更强烈的需求。
发明内容
在研究了发生界面脱落的机理的基础上，本发明人获得了下列知识。
图24解释性地表示使用无铅焊接的隆起结构。罩层102形成在嵌入在绝缘膜中的多层互接层的最上层互接层101之上，而且无源膜103和绝缘树脂层105依次形成在罩层102之上。无源膜103配备有衬垫通道104，而且沿衬垫通道104形成隔离金属膜106和UBM膜107。
焊接球108设置在UBM膜107之上。这里，由包含在焊接隆起中的铜、镍和锡形成的合金层110形成在焊接球108和UBM膜107之间。如后面所述，合金层以这种方式形成，即经历诸如回流工艺之类的热处理工艺。
根据本发明人的研究，由于下述原因发生了界面断开。即，在衬底和芯片之间连接的焊接球中，由于衬垫和芯片之间的热膨胀率的不同在焊接球中产生了残留热应力。当残留热应力超出容限时，在具有小机械强度的合金层110上上产生断开部分，之后，以这个部位为初始点，破裂传播到合金层110，导致界面断开。这样，由于在由热压力引起的合金层110中产生了破裂的事实，通常会发生界面断开。特别是，本发明人已经发现，当存在合金层110暴露在合金层110没有被焊接球覆盖部分时，就容易发生界面断开。需要说明的是，这种术语“界面断开”与日本专利公报JP2001—93928中的“界面脱落”相对应。
本发明人已根据这种新知识实现了下列发明。
为解决上述问题，在根据本发明所述的半导体器件中，焊接球通过导电膜设置在电极之上，其特征在于由包含在焊接球中的金属元素和包含在导电膜中的金属元素形成的合金层位于导电膜和焊接球之间；所述焊接球形成为覆盖所述合金层；所述导电膜至少包括铜和镍，且所述导电膜包括球下金属膜，所述球下金属膜至少包括对焊料显示出可湿性的材料，所述焊料被回流到球下金属膜的与焊料接触的面；且所述导电膜进一步包括金属膜和隔离金属膜，其中所述金属膜上的焊料被回流到金属膜与所述球下金属膜接触的面、并且所述金属膜至少包含显示出可湿性的材料，所述隔离金属膜和所述金属膜形成为被暴露至球下金属膜端子部分的外部，且所述焊接球至少形成为密封所述金属膜和所述球下金属膜。
另外，根据本发明所述的半导体器件，其特征在于该半导体器件包括：互接层；绝缘膜，所述绝缘膜设置在所述互接层之上，而且设有到达所述互接层的孔；导电膜，所述导电膜在所述孔的底部连接至所述互接层、并且从所述孔的底部到所述孔的外部跨接形成；以及焊接球，所述焊接球以与所述导电膜和所述绝缘膜相接触的方式设置；其中由包含在所述焊接球中的金属元素和包含在所述导电膜中的金属元素形成的合金层位于所述导电膜和所述焊接球之间；所述焊接球形成为覆盖所述合金层；所述导电膜至少包括铜和镍，且所述导电膜包括球下金属膜，所述球下金属膜至少包括对焊料显示出可湿性的材料，所述焊料被回流到球下金属膜的与焊料接触的面；且所述导电膜进一步包括金属膜和隔离金属膜，其中所述金属膜上的焊料被回流到金属膜与所述球下金属膜接触的面、并且所述金属膜至少包含显示出可湿性的材料，所述隔离金属膜和所述金属膜形成为被暴露至球下金属膜端子部分的外部，且所述焊接球至少形成为密封所述金属膜和所述球下金属膜。
在上述半导体器件中，通过将设置在所述互接层上的保护层和设置在所述保护层之上的绝缘树脂层依次形成为层状结构、而组成所述绝缘膜。
在上述半导体器件中，在球下金属膜与焊料相接触的面中至少包含金属铜、金和铬中的一种。
进一步地，在上述半导体器件中，所述金属膜形成在所述球下金属膜和所述隔离金属膜之间；而且所述隔离金属膜在其与所述金属膜相接触的面上至少具有钛层。或者在上述半导体器件中，所述隔离金属膜自与金属膜接触的面依序形成钛层和钛-钨层。
进一步地，在上述半导体器件中，所述焊接球的端子部分设置在所述球下金属膜的端子部分外部，且相对于所述球下金属膜的端子部分具有不少于10微米的隔离。
在上述半导体器件中，所述焊接球由包含锡的无铅焊料组成。
采用这种结构，即便互接层形成在焊接球和导电膜之间，也可以产生焊接球形成为覆盖合金层的状态。因此，由于合金层没有暴露至外部，因此有可能产生不会发生由于合金层的存在而导致的界面断开的情况。
另外，一旦暴露包括在导电膜中的隔离金属膜和金属膜比球下金属膜更靠外部时，就利用熔化的焊料使金属膜变湿，这就有可能利用熔化的焊料使其稳固地湿至球下金属膜的侧壁，可以抑制其中的球下金属膜的侧壁被暴露的组成部分。从而，能够抑制由于合金层的存在而导致的界面断开的发生。
根据本发明，有可能提供能够保持高可靠性而不会在焊接球和导电膜之间发生界面断开的半导体器件。
附图说明
从下面结合附图的描述中，本发明的上述和其它目的、优点和特征将会更加清晰，其中：
图1的示意图表示根据第一实施例所述的半导体器件的主要部分；
图2的工艺截面图表示半导体器件的制作工艺的第一实施例；
图3的工艺截面图表示半导体器件的制作工艺的第一实施例；
图4的工艺截面图表示半导体器件的制作工艺的第一实施例；
图5的工艺截面图表示半导体器件的制作工艺的第一实施例；
图6的工艺截面图表示半导体器件的制作工艺的第一实施例；
图7的工艺截面图表示半导体器件的制作工艺的第一实施例；
图8的示意图表示半导体器件的焊接球的放大的端子部分的附近；
图9的曲线图表示焊接印刷掩模尺寸和形成焊接球的隔离金属膜之间的关系；
图10的放大示意图表示其合金层暴露在其外侧的半导体器件的焊接球端子的附近部分；
图11的工艺截面图表示半导体器件的制作工艺的第一实施例的改进实施例；
图12的工艺截面图表示半导体器件的制作工艺的第一实施例的另一改进实施例；
图13的工艺截面图表示半导体器件的制作工艺的第一实施例的另一改进实施例；
图14的工艺截面图表示半导体器件的制作工艺的第一实施例的另一改进实施例；
图15的工艺截面图表示半导体器件的制作工艺的第二实施例；
图16的工艺截面图表示半导体器件的制作工艺的第二实施例；
图17的工艺截面图表示半导体器件的制作工艺的第二实施例；
图18的工艺截面图表示半导体器件的制作工艺的第二实施例；
图19的示意图表示半导体器件的焊接球的端子附近放大部分；
图20的放大示意图表示其合金层暴露在其外侧的半导体器件的焊接球端子的附近部分；
图21的示意图表示用于实施例的焊接印刷掩模的开口和UBM的形状；
图22的曲线图表示半导体器件的可靠性提高的结果；
图23的曲线图表示形成在本实施例中的半导体器件的合金层结构确认测试的结果；
图24的示意图表示传统半导体器件的焊接球端子附近的放大部分。
具体实施方式
下面参照图示的实施例说明本发明。本领域的技术人员将会理解利用本发明的教导可实现许多可供选择的实施例，而且本发明并不局限于为了说明的目的而图示的实施例。
下面，参照附图详细说明根据本发明所述的半导体器件。
需要说明的是，在对附图说明时，省略了重复说明，同时对相同元件附加相同的标记。
(第一实施例)
图1的示意图表示根据第一实施例所述的半导体器件的主要部分。
在图1中，该半导体器件包括：最上层互接层101，其是电连接至内部电路的互接层；无源膜103和绝缘树脂层105，它们设置在最上层互接层101之上而且形成设有衬垫通道104的绝缘膜，该衬垫通道104为到达该最上层互接层101的孔；隔离金属膜106、金属膜和UBM膜107(球下金属或者下部隆起金属)，它们在衬垫通道104的底部连接至最上层合金层110并且形成导电膜，该导电膜从衬垫通道104的底部跨接至衬垫通道104的外侧形成，在与导电膜和绝缘膜接触的同时设置焊接球108；以及合金层110，其形成在焊接球108和UBM膜107之间的界面上，而且在隔离金属膜106之上形成在焊接球108和金属膜之间的界面上。合金层110通过包含在焊接球108中的金属元件和包含在导电膜中的金属元件组成。
绝缘树脂层105以与焊接球108接触的方式设置，而且作为应力缓冲层进行工作，以释放在焊接球108的形成工艺中和在焊接球形成工艺之后的制作工艺中产生的应力。对于绝缘树脂层105的材料，可以使用聚酰亚胺、聚苯并咪唑等。尽管优选绝缘树脂层105的膜厚度(后面所述的焙烤之后的最终尺寸)为1至10微米，但是在本发明中，膜厚度为7微米。
最上层互接层101由诸如铜、铝、或者它们的合金之类的导电材料制成，并且嵌入在绝缘膜100中。罩层102设置在最上层互接层101和衬垫通道104的开口之间。此外，最上层互接层101可以为层状结构。
罩层102由TiN、SiCN等形成，而且当铜作为最上层互接层101使用时，罩层102进行工作，以防止铜被扩散。以覆盖罩层102的方式形成的无源膜103由SiCN等形成，而且有效地防止潮气进入最上层互接层101和具有最上层互接层101的其余下层的电路元件。
隔离金属膜106工作，以防止锡从焊接球108扩散。另外，隔离金属膜106的形状形成为使隔离金属膜暴露在端子外侧而不是后面所述的UBM膜107的外侧。
UBM膜107为形成焊接球108的基础膜，而UBM膜107的最外层表面包含对焊料具有良好可湿性的物质，例如铜。由包含在UBM膜107中的金属元素和包含在焊接球108中的金属元素形成的合金层110形成在UBM膜107和焊接球108之间的界面处。相反，还是在UBM膜107和隔离金属膜106之间的界面处，对焊料具有良好可湿性的物质，例如通过包含铜而组成金属膜，就象隔离金属膜106那样形成，从而被暴露在UBM膜107的端子外侧。因此，合金层110形成在焊接球108和隔离金属膜106的表面的金属膜之间的界面处。这里，对于包含在UBM膜107的最外层表面和金属膜中的物质，例如被指示为铜(Cu)，金(Au)、铬(Cr)等，而且焊料对这些元素表现出良好的可湿性。附图中，示出了包括铜的实例。
在连接在衬底和芯片之间的焊接球108中，由于衬底和芯片之间热膨胀率之差而产生的焊接球108中出现残留热应力。当这种残留热应力超出容限时，利用小的机械强度在合金层110上产生断开部分，之后，以该部位为初始点，破裂传播到合金层110，引起界面断开。当合金层110作为外表面时，很容易产生界面断开。为了防止在焊接球108和UBM膜107之间发生界面断开，需要合金层110不作为外表面。
焊接球108例如由无铅焊料形成。焊接球108形成为覆盖在将作为后续工艺的焊料回流工艺中产生于焊接球108和UBM膜107之间的合金层110。在如上所述的这种方式中，合金层110并不作为外表面，这样在这种合金层110中，就有可能有效地抑制界面断开的发生。需要说明的是，在附图1中，一旦暴露金属膜至更外侧而不是暴露UBM膜107，就利用熔化的焊料弄湿金属膜，这就有可能利用熔化的焊料可靠地弄湿直到UBM膜的侧壁，具有抑制构造(constitution)的效果，其中UBM膜107的侧壁如图24所示被暴露。
下面，将说明图1所示隆起结构的制作工艺的一种实施例。
最初，制作图2所示的结构。首先，在硅衬底(附图中未示出)之上形成元件，之后，在采用波形花纹装饰工艺的同时，在硅衬底之上形成多层的铜互接层。图2示出了多层的铜互接层的最上层部分。最上层互接层101嵌入在绝缘膜100中。在绝缘膜100的上表面和最上层互接层101上形成由TiN或者SiCN组成的膜。之后，在有选择地进行蚀刻的同时，在最上层互接层101之上形成罩层102。需要说明的是，当使用将成为绝缘膜的SiCN作为罩层102的材料时，把接触孔设置到最上层互接层101。接下来，采用化学蒸汽沉积方法(CVD方法)形成膜厚度为大约0.3至1微米的无源膜103。从而，获得图2所示的结构。
接下来，在有选择地对无源膜103进行干蚀刻的同时，在罩层102上设置开口。之后，在罩层102的整个表面和无源膜103上形成绝缘树脂层105。对于绝缘树脂层105的材料，可以使用将成为感光材料的聚酰亚胺、聚苯并咪唑等。绝缘树脂层105的膜厚度例如设定为1至10微米。连续地，在利用掩模进行暴露的同时，形成衬垫通道104，在衬垫通道104处，罩层102暴露至底部，附图(图3)中未示出衬垫通道104。设置开口之后，在350℃的温度下进行焙烤20至30分钟。
在形成TiW膜113的同时，获得隔离金属膜106，并且采样采用喷溅方法在设有图3所示的衬垫通道104的结构上获得Ti膜112。进一步地，形成将作为对焊料(图4)具有良好可湿性物质的Cu膜111。Cu膜111变成后面所述的电镀方法的电极。每层膜的厚度能够设定为例如下面的值：
TiW膜113：100至500纳米
Ti膜112：10至200纳米
Cu膜111：100至500纳米
在本实施例中，TiW膜113设定为200纳米，Ti膜112设定为30纳米，而Cu膜111设定为300纳米。
在此之后，在Cu膜111上形成经历图案化的保护膜。之后，制成Ni膜115(膜厚度为3微米)和Cu膜114(膜厚度为400纳米)，以采用电镀方法进行生长。接下来，一旦对保护膜形成条纹，就获得UBM膜107(图5)。
后续地，形成在UBM膜107上经历图案化的保护层109。之后，把保护层109作为掩模，有选择地条纹式蚀刻Cu膜111和隔离金属膜106，以分开它们。对于蚀刻，可以采用湿蚀刻。另外，对于TiW膜113和Ti膜112，还可以采用干蚀刻。但是，对于这里的整个膜采用湿蚀刻。图6的工艺截面图示出了蚀刻之后的状态。组成隔离金属膜106的每层膜对于彼此不同的蚀刻剂都具有蚀刻速度；因此，如图所示，在端面上形成台阶。
在此之后，在对保护层109形成条纹之后，在与UBM膜107(图7)的上面接触的同时，形成焊接球108。对于焊接球108可以采用各种类型的材料。现在，在本实施例中，焊接球108由包含Sn、Ag和Cu的无铅焊料组成。首先，通过包括隔离金属膜106、Cu膜111和UBM膜107设置具有开口的掩模，开口具有暴露的衬垫部分。之后，采用丝网印刷方法印刷焊料材料。在对掩模形成条纹之后，在例如220℃至265℃的温度下进行回流时形成球形焊接球108。在此回流工艺中，以下述方式形成合金层，即在UBM膜107和焊接球108之间的界面处使包含在焊接球108中的金属元素和包含在UBM膜107中的金属元素相互混合。在本实施例中，形成焊接球108的包含Sn的合金层110、和UBM膜107的Cu和Ni。如图所示，从UBM膜107的上面至其侧面跨接形成这种合金层110。在如上所述的相同方式中，还以使Cu膜111与焊接球108相接触的方式形成合金层110，从而使包含在Cu膜111和焊接球108中的金属元素相互混合。
在上述工艺的基础上，形成设有焊接球108隆起结构。如图7所示，焊接球108形成为覆盖包括UBM膜107在内的整个衬垫。见于此，隔离金属膜106和UBM膜107的端面覆盖有焊接球108。在上述工艺中，在把焊接印刷掩模的开口设定地比衬垫宽时，就可实现这种结构。
图8的示意图表示放大半导体器件的焊接球108端子部分的附近的焊接球108。
如图8所示，在焊接球108的形成过程中，合金层110沿UBM膜107的端面107a形成，这样合金层110不生长至焊接球108的端子部分。另外，此时，焊接球108的端子部分被制成在UBM膜107的端子部分的外部位置不少于10微米。
图9的曲线图表示形成焊接球108的焊接印刷掩模尺寸和良好成品率(％)之间的关系。要说明的是，如图21所示，UBM膜107的尺寸设定为100微米。这样，需要形成焊接球108的焊料印刷掩模的开口(几乎为圆形)的直径就为130微米至150微米。
因此，在焊接球108的形成工艺中，即便合金层110生长以被形成，这种生长也停止在沿UBM膜107的端面107a的位置。也就是说，如图10所示，合金层110的形状结果形成为合金层110不被暴露在焊接球108的外部。因此，有可能防止由于暴露合金层110而引起的界面断开。
在上述实施例中，在图5所示的步骤之后，形成保护层109，该保护层109经历对上述UBM膜107图案化。之后，把保护层109作为掩模，有选择地条纹化蚀刻Cu膜111和隔离金属膜106。但是，也采用干蚀刻，以将Cu膜111和隔离金属膜106形成条纹。图11的工艺截面图表示蚀刻之后的状态。如图11所示，干蚀刻之后，Cu膜111和隔离金属膜106形成为组成Cu膜111和隔离金属膜106形成的各个膜的端面沿保护层109的端面布置。在采用如上所述的另一种条件时，实现类似于图7所示的结构。
另外，在上述实施例中，如图3所示，在无源膜103上形成开口。之后，形成绝缘树脂层105。接下来，采用打开绝缘树脂层105宽于开口的工艺，以在衬垫通道104内部设置台阶。也可以采用另一种工艺方法形成衬垫通道104。例如，如图12所示，形成无源膜103，之后，施加包括绝缘树脂的涂覆液，结果，使用附图中未示出的掩模进行暴露，以形成具有开口的绝缘树脂层105。接下来，在把绝缘树脂层105作为掩模对无源膜103进行干蚀刻的同时，形成衬垫通道104。在此之后，如图13所示，采用溅射方法形成TiW膜113和Ti膜112，以获取隔离金属膜106，另外，采用溅射方法形成Cu膜111。在上面所述的方法中，有可能实现在衬垫通道104内部不形成台阶的状态。
进一步地，如上所述，制成Ni膜105和Cu膜114，以采用电镀方法进行生长。之后，形成经历图案化的保护层109，并在此之后把保护层109作为掩模使Cu膜111、Ti膜112和TiW膜113经历蚀刻。在于UBM膜107的上表面接触的同时形成焊接球108(图14)。对于用作焊接球108的材料，形成焊接球108的条件等上述事项已说明了。在此情况下，在回流工艺中、在UBM膜107与焊接球108的之间的界面和Cu膜111与焊接球108之间的界面处形成合金层110，同时包含在焊接球108中的金属元素和包含在UBM膜107和Cu膜111中的元素相互扩散。在本实施例中，形成包含焊接球108的Sn、UBM膜107的Cu和Ni、以及Cu膜111的Cu的合金层110。
根据上述工艺，形成设有焊接球108的隆起结构。如图14所述，以覆盖包括UBM膜107在内的整个衬垫的方式形成焊接球108。隔离金属膜106和UBM膜107的端面覆盖焊接球108。在上述工艺中，一旦设定了宽于衬垫焊接印刷掩模的开口，就形成了这种结构。
(第二实施例)
一旦执行从图2至图4所述的工艺，就顺序形成TiW膜113、Ti膜112和Cu膜111，另外采用电镀方法(图15)在Cu膜111之上顺序形成Ni膜115和Cu膜114。例如，各个膜的厚度设定为下述结果：
TiW膜113：100至500纳米
Ti膜112：10至200纳米
Cu膜111：100至500纳米
Ni膜115：2至5微米
Cu膜114：200至500纳米
要说明的是，在本实施例中，TiW膜113的膜厚度设定为200纳米，Ti膜112的膜厚度设定为30纳米，Cu膜111的膜厚度设定为300纳米，Ni膜115的膜厚度设定为3微米，而且Cu膜114的厚度设定为400纳米。
顺序地，采用常用工艺，形成保护层109(图16)，该保护层109经历图案化，以覆盖变成Cu膜114之上的UBM膜107的一部分。之后，把保护层109作为掩模，有选择地条纹化蚀刻Cu膜114、Ni膜、Cu膜111Ti膜112和TiW膜113。图17的工艺截面图表示进行蚀刻之后的状态。
进一步地，如上所述，在对保护层109形成条纹之后，以与UBM膜107的上表面相接触的方式形成焊接球108(图18)。对于用作焊接球108的材料，形成焊接球108的条件等上述事项已说明了。在第二实施例中，以下述方式形成合金层110，即在UBM膜107与焊接球108的之间的界面处使包含在焊接球108、Cu膜114和Ni膜115中的金属元素相互扩散。在本实施例中，形成包含焊接球108的Sn以及UBM膜107的Cu和Ni的合金层110。如图所示，从UBM膜107的上面跨至其侧面形成这种合金层110。
采用上述工艺，形成设有焊接球108的隆起结构。如图18所述，焊接球108形成为覆盖包括UBM膜107在内的整个衬垫。隔离金属膜106、UBM膜107和Cu膜的端面覆盖焊接球108。在上述工艺中，一旦设定了宽于衬垫焊接印刷掩模的开口，就形成了这种结构。
图19的示意图表示对焊接球108的端子附近部分进行放大时的焊接球108。
如图19所述，在焊接球108的形成工艺中，沿UBM膜107的端面107a形成合金层110，从而使合金层110不生长到焊接球108的端子部分。另外，此时，焊接球108的端子部分可被设置在UBM膜107的端子部分外部不少于10微米。这样，在焊接球108的形成工艺中，即便合金层110生长以被形成，这种生长也停止在沿UBM膜107的端面107a的位置。也就是说，如图20所示，合金层110的形状结果形成为合金层110不被暴露在焊接球108的外部。因此，有可能防止由于暴露合金层110而引起的界面断开。
要说明的是，采用溅射方法形成与用于形成UBM膜107的Ni膜115相对应的膜，同时使用镍矾合金(Ni—V)代替镍作为材料。之后，一旦执行溅射Cu，就形成Cu膜114。这种镍矾合金(Ni—V)膜能够在3000至4000埃(300至400纳米)程度下通过溅射而形成。
如上所述，描述了本发明的实施例。不用说也可理解，在本发明的目的范围内，这些实施例可以改变。例如，采用无铅焊料作为焊料来形成焊接球；安全地使用带有铅的焊料。
另外，在本实施例中，也说明了焊接球密封隔离金属膜106的方式。但是，当采用隔离金属膜106的材料形成并不由其形成焊料和合金层的隔离金属膜时，就象本实施例所使用的，只要焊接球的端子部分设置在金属膜外部，焊接球的端子部分就可设置在隔离金属膜的端子内部。也就是说，隔离金属膜的端子部分也可设置在焊接球的端子部分外部。
(实施例的实例1)
下面将说明采用一种实施例的实例的本发明。不用说也可理解，本发明并不局限于该实施例的实例。
在本实施例的实例中，已基于第一实施例所述的工艺形成了半导体器件。这里，在参照图7所述的焊接球的形成工艺中，采用图21所示的掩模。图21示意图是从上面观到看的UBM膜107和焊接印刷掩模的开口。如图所示，从上面观看UBM膜107呈八角形。相对的面之间的距离为100微米。几乎为圆形的焊接印刷掩模的开口116的直径设定为150微米。
根据采用这种掩模的丝网印刷方法，一旦印刷焊接材料，就通过回流工艺形成焊接球108。焊接球108的形成条件正如下面一种。
焊接材料：包含Sn、Ag、和Cu的无铅焊料；
回流条件：220至260℃；
峰值温度持续时间：1至2分钟。
这里，通过采用比—45℃至+125℃的条件更加严格的—55℃至+125℃的条件执行加热循环测试，可获得良好成品率，其表示通常的可靠性。另外，相反，作为比较，在制作其内暴露合金层(金属间的化合物)的半导体器件的同时执行加热循环时，获得良好成品率。要说明的是，为了执行评估，各次使用50个样本。
这两种情况的结果示出在图22中。
根据图22，在合金层被暴露的半导体器件中，当超过1000次循环时，良好成品率几乎为零。相反，在不暴露合金层的半导体器件中，即便达到2500次循环，也可实现良好成品率不低于100％的状态。
另外，图23的曲线图表示形成在本实施例的实例中制作的半导体器件中的合金层的确认情况。已利用SEM(扫描电子显微镜)确认合金层的结构。
根据图23，在安装焊料之前不检测合金层。相反，安装焊料之后，观察大约为2.3微米(micro meter)的合金层，进一步地，在考虑到与根据倒装晶片形式的安装工艺之后的状态相对应的加热滞后的观察中，确定5微米(micro meter)的合金层。
很显然，本发明并不局限于上述实施例，不超出本发明的保护范围和精神实质可以改进和改变这些实施例。

Claims (13)

1.一种半导体器件，在该半导体器件中，焊接球通过导电膜设置在电极之上，其中：
由包含在所述焊接球中的金属元素和包含在所述导电膜中的金属元素形成的合金层位于所述导电膜和所述焊接球之间；
所述焊接球形成为覆盖所述合金层；
所述导电膜至少包括铜和镍，且所述导电膜包括球下金属膜，所述球下金属膜至少包括对焊料显示出可湿性的材料，所述焊料被回流到球下金属膜的与焊料接触的面以形成所述焊接球；且
所述导电膜进一步包括金属膜和隔离金属膜，其中所述金属膜上的焊料被回流到金属膜与所述球下金属膜接触的面、并且所述金属膜至少包含对焊料显示出可湿性的材料；其中所述隔离金属膜和所述金属膜形成为被暴露至球下金属膜端子部分的外部；而且所述焊接球至少形成为密封所述金属膜和所述球下金属膜。
2.如权利要求1所述的半导体器件，其中在球下金属膜与焊料相接触的面中包含金属铜、金和铬中的至少一种。
3.如权利要求1所述的半导体器件，其中所述金属膜形成在所述球下金属膜和所述隔离金属膜之间；而且所述隔离金属膜在其与所述金属膜相接触的面上至少具有钛层。
4.如权利要求1所述半导体器件，其中所述隔离金属膜自与所述金属膜接触的面依序至少包括钛层和钛—钨层。
5.如权利要求1所述的半导体器件，其中所述焊接球的端子部分设置在所述球下金属膜的端子部分外部，且相对于所述球下金属膜的端子部分具有不少于10微米的隔离。
6.如权利要求1所述的半导体器件，其中所述焊接球由包含锡的无铅焊料组成。
7.一种半导体器件，包括：
互接层；
绝缘膜，所述绝缘膜设置在所述互接层之上，而且设有到达所述互接层的孔；
导电膜，所述导电膜在所述孔的底部连接至所述互接层、并且从所述孔的底部到所述孔的外部跨接形成；以及
焊接球，所述焊接球以与所述导电膜和所述绝缘膜相接触的方式设置，
其中由包含在所述焊接球中的金属元素和包含在所述导电膜中的金属元素形成的合金层位于所述导电膜和所述焊接球之间；
所述焊接球形成为覆盖所述合金层；
所述导电膜至少包括铜和镍，且所述导电膜包括球下金属膜，所述球下金属膜至少包括对焊料显示出可湿性的材料，所述焊料被回流到球下金属膜的与焊料接触的面以形成所述焊接球；且
所述导电膜进一步包括金属膜和隔离金属膜，其中所述金属膜上的焊料被回流到金属膜与所述球下金属膜接触的面、并且所述金属膜至少包含对焊料显示出可湿性的材料；其中所述隔离金属膜和所述金属膜形成为被暴露至球下金属膜端子部分的外部；而且所述焊接球至少形成为密封所述金属膜和所述球下金属膜。
8.如权利要求7所述的半导体器件，其中通过将设置在所述互接层上的保护层和设置在所述保护层之上的绝缘树脂层依次形成为层状结构、而组成所述绝缘膜。
9.如权利要求7所述的半导体器件，其中在球下金属膜与焊料相接触的面中包含金属铜、金和铬中的至少一种。
10.如权利要求7所述的半导体器件，其中所述金属膜形成在所述球下金属膜和所述隔离金属膜之间；而且所述隔离金属膜在其与所述金属膜相接触的面上至少具有钛层。
11.如权利要求7所述半导体器件，其中所述隔离金属膜自与所述金属膜接触的面依序至少包括钛层和钛—钨层。
12.如权利要求7所述的半导体器件，其中所述焊接球的端子部分设置在所述球下金属膜的端子部分外部，且相对于所述球下金属膜的端子部分具有不少于10微米的隔离。
13.如权利要求7所述的半导体器件，其中所述焊接球由包含锡的无铅焊料组成。
CNB2005100728772A 2004-05-20 2005-05-17 半导体器件 Expired - Fee Related CN100495674C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004150712 2004-05-20
JP2004150712A JP4327656B2 (ja) 2004-05-20 2004-05-20 半導体装置

Publications (2)

Publication Number Publication Date
CN1700435A CN1700435A (zh) 2005-11-23
CN100495674C true CN100495674C (zh) 2009-06-03

Family

ID=35374432

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100728772A Expired - Fee Related CN100495674C (zh) 2004-05-20 2005-05-17 半导体器件

Country Status (5)

Country Link
US (1) US7642647B2 (zh)
JP (1) JP4327656B2 (zh)
KR (1) KR100674211B1 (zh)
CN (1) CN100495674C (zh)
TW (1) TWI285406B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859641B1 (ko) * 2006-02-20 2008-09-23 주식회사 네패스 금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체칩 및 제조 방법
US8367543B2 (en) * 2006-03-21 2013-02-05 International Business Machines Corporation Structure and method to improve current-carrying capabilities of C4 joints
US7635643B2 (en) * 2006-04-26 2009-12-22 International Business Machines Corporation Method for forming C4 connections on integrated circuit chips and the resulting devices
JP4611943B2 (ja) * 2006-07-13 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4354469B2 (ja) 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2008159948A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8436467B2 (en) 2007-06-15 2013-05-07 Rohm Co., Ltd. Semiconductor device
TWI447870B (zh) 2008-02-20 2014-08-01 Chipmos Technologies Inc 用於一半導體積體電路之導電結構
CN101515573B (zh) * 2008-02-22 2011-12-28 南茂科技股份有限公司 用于一半导体集成电路的导电结构
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
TWI384591B (zh) * 2008-11-17 2013-02-01 Everlight Electronics Co Ltd 發光二極體電路板
US9035459B2 (en) 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2012059738A (ja) * 2010-09-03 2012-03-22 Toshiba Corp 半導体装置
CN102487049B (zh) * 2010-12-02 2014-10-15 矽品精密工业股份有限公司 半导体基板及其制法
US8642469B2 (en) * 2011-02-21 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer
JP2012190854A (ja) * 2011-03-08 2012-10-04 Toshiba Corp 半導体装置及びその配線の形成方法
FR2977383A1 (fr) * 2011-06-30 2013-01-04 St Microelectronics Grenoble 2 Plot de reception d'un fil de cuivre
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
JP6326723B2 (ja) * 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
JP6155571B2 (ja) 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
KR20160066972A (ko) * 2014-12-03 2016-06-13 삼성전자주식회사 반도체 발광 소자 및 이를 구비한 반도체 발광 장치
CN104617069A (zh) * 2014-12-19 2015-05-13 南通富士通微电子股份有限公司 半导体圆片级封装结构
CN105070698B (zh) * 2015-07-22 2018-01-16 华进半导体封装先导技术研发中心有限公司 晶圆级焊锡微凸点及其制作方法
KR102601553B1 (ko) * 2016-12-08 2023-11-15 삼성전자주식회사 반도체 발광 소자
JP2019134007A (ja) * 2018-01-30 2019-08-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7430481B2 (ja) * 2018-05-31 2024-02-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102617086B1 (ko) 2018-11-15 2023-12-26 삼성전자주식회사 Ubm을 포함하는 웨이퍼-레벨 반도체 패키지
CN111354700A (zh) * 2018-12-24 2020-06-30 Nepes 株式会社 半导体封装件
US11276632B2 (en) 2018-12-24 2022-03-15 Nepes Co., Ltd. Semiconductor package
KR102153413B1 (ko) * 2018-12-24 2020-09-08 주식회사 네패스 반도체 패키지
KR102240409B1 (ko) * 2018-12-24 2021-04-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR102624169B1 (ko) 2019-06-24 2024-01-12 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 패키지
US11476211B2 (en) 2019-12-19 2022-10-18 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof
KR102589841B1 (ko) * 2019-12-19 2023-10-16 주식회사 네패스 반도체 패키지 및 그 제조방법
KR102446924B1 (ko) * 2020-04-07 2022-09-26 주식회사 네패스 반도체 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69632969T2 (de) * 1995-03-20 2005-07-28 Unitive International Ltd. Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
JP3400263B2 (ja) 1996-09-19 2003-04-28 株式会社東芝 半導体装置、回路配線基板及び半導体装置実装構造体
JPH11186309A (ja) 1997-12-19 1999-07-09 Sony Corp 半導体装置および半導体装置の製造方法
US6107180A (en) * 1998-01-30 2000-08-22 Motorola, Inc. Method for forming interconnect bumps on a semiconductor die
JP3859403B2 (ja) 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
KR100319813B1 (ko) 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
JP2001257210A (ja) 2000-03-10 2001-09-21 Hitachi Ltd 半導体集積回路装置
JP2002026056A (ja) 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
TW459362B (en) * 2000-08-01 2001-10-11 Siliconware Precision Industries Co Ltd Bump structure to improve the smoothness
US6689680B2 (en) * 2001-07-14 2004-02-10 Motorola, Inc. Semiconductor device and method of formation
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
US20040007779A1 (en) 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
TW578217B (en) * 2002-10-25 2004-03-01 Advanced Semiconductor Eng Under-bump-metallurgy layer
TW583759B (en) * 2003-03-20 2004-04-11 Advanced Semiconductor Eng Under bump metallurgy and flip chip
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers

Also Published As

Publication number Publication date
JP4327656B2 (ja) 2009-09-09
TWI285406B (en) 2007-08-11
KR100674211B1 (ko) 2007-01-25
CN1700435A (zh) 2005-11-23
KR20060047829A (ko) 2006-05-18
US20050258540A1 (en) 2005-11-24
US7642647B2 (en) 2010-01-05
JP2005333007A (ja) 2005-12-02
TW200603303A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
CN100495674C (zh) 半导体器件
US7221054B2 (en) Bump structure
US8507317B2 (en) Solder bump structure for flip chip semiconductor devices and method of manufacturing therefore
US6387793B1 (en) Method for manufacturing precision electroplated solder bumps
US6451681B1 (en) Method of forming copper interconnection utilizing aluminum capping film
US8492892B2 (en) Solder bump connections
CN102201375A (zh) 集成电路装置及封装组件
US20080054461A1 (en) Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
CN102386147B (zh) 半导体装置及半导体装置的制造方法
JP2000306914A (ja) 半導体装置およびその製造方法
US7508082B2 (en) Semiconductor device and method of manufacturing the same
KR20030016773A (ko) 솔더 터미널 및 그 제조방법
US8367543B2 (en) Structure and method to improve current-carrying capabilities of C4 joints
US10026706B2 (en) Adding cap to copper passivation flow for electroless plating
US10403591B2 (en) Chip package assembly with enhanced interconnects and method for fabricating the same
US20240014155A1 (en) Chip packaging structure and chip packaging method
JP2006108284A (ja) 半導体パッケージ
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
US11031361B2 (en) Semiconductor bonding structure and method of manufacturing the same
CN1319129C (zh) 焊锡凸块的形成方法
JPH07321114A (ja) 半導体装置のハンダバンプ形成の方法および構造
US20120080794A1 (en) Method for producing a metallization having two multiple alternating metallization layers for at least one contact pad and semiconductor wafer having said metallization for at least one contact pad
KR20070035459A (ko) 플립 칩 반도체 디바이스들을 위한 솔더 범프 구조 및 이의제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090603

Termination date: 20180517