JPH07321114A - 半導体装置のハンダバンプ形成の方法および構造 - Google Patents
半導体装置のハンダバンプ形成の方法および構造Info
- Publication number
- JPH07321114A JPH07321114A JP6108397A JP10839794A JPH07321114A JP H07321114 A JPH07321114 A JP H07321114A JP 6108397 A JP6108397 A JP 6108397A JP 10839794 A JP10839794 A JP 10839794A JP H07321114 A JPH07321114 A JP H07321114A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plating
- bump
- thin film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 Ａｕバンプ形成とハンダバンプ形成のプロセ
スラインをできる限り共用し、コストダウンを図る。 【構成】 半導体チップ１の電極部にＴｉＷ薄膜４とＡ
ｕ薄膜５を形成し、フォトレジスト６をパターニング
し、メッキＡｕ７を堆積し、必要に応じてさらにメッキ
Ｎｉ８を堆積し、さらに必要に応じてメッキハンダ９
（Ｓｎ／Ｐｂ）を堆積する。フォトレジスト６を剥離
し、Ａｕ薄膜５とＴｉＷ薄膜４の不要部分をエッチング
除去した後、メッキハンダ９を球状化してハンダバンプ
１０を得る。
スラインをできる限り共用し、コストダウンを図る。 【構成】 半導体チップ１の電極部にＴｉＷ薄膜４とＡ
ｕ薄膜５を形成し、フォトレジスト６をパターニング
し、メッキＡｕ７を堆積し、必要に応じてさらにメッキ
Ｎｉ８を堆積し、さらに必要に応じてメッキハンダ９
（Ｓｎ／Ｐｂ）を堆積する。フォトレジスト６を剥離
し、Ａｕ薄膜５とＴｉＷ薄膜４の不要部分をエッチング
除去した後、メッキハンダ９を球状化してハンダバンプ
１０を得る。
Description
【０００１】
【産業上の利用分野】本発明は、フリップチップボンデ
ィング方式によって半導体チップをフェイスダウン実装
する場合のハンダバンプの形成の方法および構造に関す
るものである。
ィング方式によって半導体チップをフェイスダウン実装
する場合のハンダバンプの形成の方法および構造に関す
るものである。
【０００２】
【従来の技術】近年、半導体素子の微細化に伴い、接続
端子数が多端子化の傾向にある。そのため、半導体チッ
プの実装工程においては、従来のワイヤボンディングに
よる端子接続方法では対処しきれなくなっており、新た
にＴＣＰ方式やフリップチップボンディング方式が脚光
を浴びるようになってきた。
端子数が多端子化の傾向にある。そのため、半導体チッ
プの実装工程においては、従来のワイヤボンディングに
よる端子接続方法では対処しきれなくなっており、新た
にＴＣＰ方式やフリップチップボンディング方式が脚光
を浴びるようになってきた。
【０００３】ＴＣＰ方式は、Ａｕによる突起電極（Ａｕ
バンプ）を介して半導体チップの取り出し電極部とテー
プキャリアのリードとを接合するＩＬＢ（インナーリー
ドボンディング）工程と、キャリアテープから打ち抜い
たリード付き半導体チップを基板上に実装するＯＬＢ
（アウターリードボンディング）工程とからなる。一般
に、Ａｕバンプは図６（ｅ）に示すようなバンプ構造が
採用されている。１は半導体チップ、２はＡｌ電極、３
はＳｉＮ絶縁層、４はＴｉＷ薄膜、５はＡｕ薄膜、１７
はＡｕバンプである。チップ上のＡｌ電極２とＡｕバン
プ１７との間の中間金属層には、ＴｉＷ，Ａｕ等の多層
金属膜がよく用いられている。
バンプ）を介して半導体チップの取り出し電極部とテー
プキャリアのリードとを接合するＩＬＢ（インナーリー
ドボンディング）工程と、キャリアテープから打ち抜い
たリード付き半導体チップを基板上に実装するＯＬＢ
（アウターリードボンディング）工程とからなる。一般
に、Ａｕバンプは図６（ｅ）に示すようなバンプ構造が
採用されている。１は半導体チップ、２はＡｌ電極、３
はＳｉＮ絶縁層、４はＴｉＷ薄膜、５はＡｕ薄膜、１７
はＡｕバンプである。チップ上のＡｌ電極２とＡｕバン
プ１７との間の中間金属層には、ＴｉＷ，Ａｕ等の多層
金属膜がよく用いられている。
【０００４】一方、フリップチップボンディング方式と
は、半導体チップの取り出し電極部としてハンダによる
突起電極を形成した後、これを基板上へフェイスダウン
ボンディングするものである。一般に図７（ｆ）に示す
ようなバンプ構造がよく採用されている。１は半導体チ
ップ、２はＡｌ電極、３はＳｉＮ絶縁層、４はＴｉＷ薄
膜、１５はＣｕ薄膜、１６はメッキＣｕ、１０はハンダ
バンプ（Ｓｎ／Ｐｂ）である。チップ上のＡｌ電極２と
ハンダバンプ１０との間の中間金属層には、ＴｉＷ，Ｃ
ｕやＣｒ，Ｃｕ等の多層金属膜がよく用いられている。
また、ハンダ材料としては、一般にＳｎ対Ｐｂが６３：
３７の共晶ハンダが用いられる。
は、半導体チップの取り出し電極部としてハンダによる
突起電極を形成した後、これを基板上へフェイスダウン
ボンディングするものである。一般に図７（ｆ）に示す
ようなバンプ構造がよく採用されている。１は半導体チ
ップ、２はＡｌ電極、３はＳｉＮ絶縁層、４はＴｉＷ薄
膜、１５はＣｕ薄膜、１６はメッキＣｕ、１０はハンダ
バンプ（Ｓｎ／Ｐｂ）である。チップ上のＡｌ電極２と
ハンダバンプ１０との間の中間金属層には、ＴｉＷ，Ｃ
ｕやＣｒ，Ｃｕ等の多層金属膜がよく用いられている。
また、ハンダ材料としては、一般にＳｎ対Ｐｂが６３：
３７の共晶ハンダが用いられる。
【０００５】以上に示したように、Ａｕバンプとハンダ
バンプとでは、各々バンプ材料や中間金属層が異なるた
めに、作製するプロセスも違っている。これらのバンプ
形成方法の一例を次に示す。
バンプとでは、各々バンプ材料や中間金属層が異なるた
めに、作製するプロセスも違っている。これらのバンプ
形成方法の一例を次に示す。
【０００６】図６の（ａ）〜（ｅ）は一般的なＡｕバン
プの形成プロセスを示している。まず、図６（ａ）で示
すＡｌ電極２上にＳｉＮ絶縁層３を形成した半導体ウェ
ーハ１上にスパッタリングによってＴｉＷ薄膜４および
Ａｕ薄膜５を堆積する（図６（ｂ））。次に、フォトレ
ジスト６をパターニングし、バンプ形成部のみを開口す
る（図６（ｃ））。次に、メッキＡｕ７を電解メッキに
よって開口部に堆積する（図６（ｄ））。さらに、フォ
トレジスト６を剥離し、バンプ直下以外のＴｉＷ薄膜
４，Ａｕ薄膜５をエッチングによって除去した後、アニ
ールを行い（図６（ｅ））、Ａｕバンプ１７を得る。
プの形成プロセスを示している。まず、図６（ａ）で示
すＡｌ電極２上にＳｉＮ絶縁層３を形成した半導体ウェ
ーハ１上にスパッタリングによってＴｉＷ薄膜４および
Ａｕ薄膜５を堆積する（図６（ｂ））。次に、フォトレ
ジスト６をパターニングし、バンプ形成部のみを開口す
る（図６（ｃ））。次に、メッキＡｕ７を電解メッキに
よって開口部に堆積する（図６（ｄ））。さらに、フォ
トレジスト６を剥離し、バンプ直下以外のＴｉＷ薄膜
４，Ａｕ薄膜５をエッチングによって除去した後、アニ
ールを行い（図６（ｅ））、Ａｕバンプ１７を得る。
【０００７】次に、図７の（ａ）〜（ｆ）は一般的なハ
ンダバンプの形成プロセスを示している。まず、図７
（ａ）で示すＡｌ電極２上にＳｉＮ絶縁層３を形成した
半導体チップ１上にスパッタリングによってＴｉＷ薄膜
４およびＣｕ薄膜１５を堆積する（図７（ｂ））。次
に、フォトレジスト６をパターニングし、バンプ形成部
のみを開口する（図７（ｃ））。次に、メッキＣｕ１６
およびメッキハンダ９（Ｓｎ／Ｐｂ）を電解メッキによ
って開口部に堆積する（図７（ｄ））。さらに、フォト
レジスト６を剥離し、バンプ直下以外のＴｉＷ薄膜４，
Ｃｕ薄膜１５をエッチングによって除去する（図７
（ｅ））。最後に、不活性雰囲気中でリフローを行うこ
とによってハンダを球状化し（図７（ｆ））、ハンダバ
ンプ１０を得る。
ンダバンプの形成プロセスを示している。まず、図７
（ａ）で示すＡｌ電極２上にＳｉＮ絶縁層３を形成した
半導体チップ１上にスパッタリングによってＴｉＷ薄膜
４およびＣｕ薄膜１５を堆積する（図７（ｂ））。次
に、フォトレジスト６をパターニングし、バンプ形成部
のみを開口する（図７（ｃ））。次に、メッキＣｕ１６
およびメッキハンダ９（Ｓｎ／Ｐｂ）を電解メッキによ
って開口部に堆積する（図７（ｄ））。さらに、フォト
レジスト６を剥離し、バンプ直下以外のＴｉＷ薄膜４，
Ｃｕ薄膜１５をエッチングによって除去する（図７
（ｅ））。最後に、不活性雰囲気中でリフローを行うこ
とによってハンダを球状化し（図７（ｆ））、ハンダバ
ンプ１０を得る。
【０００８】なお、ハンダバンプ構造において、メッキ
Ｃｕ１６を用いている理由は、Ｃｕがハンダ中に拡散し
やすいという物性をもつため、後のフリップチップボン
ディング工程や耐環境試験において、Ｃｕ薄膜１５の厚
さだけではすべてのＣｕがハンダ中へ拡散してしまい、
その結果、ＴｉＷ薄膜４とハンダバンプ１０との間で剥
離を起こす危険性があるためである。したがって、一般
的には、約５μｍ程度のＣｕをメッキ１６によりＣｕ薄
膜１５上に堆積している。
Ｃｕ１６を用いている理由は、Ｃｕがハンダ中に拡散し
やすいという物性をもつため、後のフリップチップボン
ディング工程や耐環境試験において、Ｃｕ薄膜１５の厚
さだけではすべてのＣｕがハンダ中へ拡散してしまい、
その結果、ＴｉＷ薄膜４とハンダバンプ１０との間で剥
離を起こす危険性があるためである。したがって、一般
的には、約５μｍ程度のＣｕをメッキ１６によりＣｕ薄
膜１５上に堆積している。
【０００９】
【発明が解決しようとする課題】しかしながら、ＴＣＰ
とフリップチップの両方式に対応するバンプ製造メーカ
ーにとっては、半導体装置のＡｌ電極２の部分にＡｕバ
ンプ１７を形成するプロセスラインとハンダバンプ１０
を形成するプロセスラインの両方を構築する必要があ
る。
とフリップチップの両方式に対応するバンプ製造メーカ
ーにとっては、半導体装置のＡｌ電極２の部分にＡｕバ
ンプ１７を形成するプロセスラインとハンダバンプ１０
を形成するプロセスラインの両方を構築する必要があ
る。
【００１０】図８は従来のＡｕバンプおよびハンダバン
プを形成する工程フロー図である。
プを形成する工程フロー図である。
【００１１】Ａｕバンプ形成の工程は実線で示してあ
り、ハンダバンプ形成の工程は破線で示してある。この
Ａｕバンプ作製プロセスとハンダバンプ作製プロセスを
比較した場合、次の点で相違している。
り、ハンダバンプ形成の工程は破線で示してある。この
Ａｕバンプ作製プロセスとハンダバンプ作製プロセスを
比較した場合、次の点で相違している。
【００１２】 中間金属層のスパッタリングプロセス メッキプロセス 中間金属層のエッチング除去プロセス リフロープロセス（Ａｕバンプの場合はアニールプ
ロセス） Ａｕバンプ形成のスパッタリング工程ｎ１１において
は、使用する装置はスパッタであり、プロセス条件は、
〔ＴｉＷ薄膜（数千Å）＋Ａｕ薄膜（数百Å）〕であ
る。
ロセス） Ａｕバンプ形成のスパッタリング工程ｎ１１において
は、使用する装置はスパッタであり、プロセス条件は、
〔ＴｉＷ薄膜（数千Å）＋Ａｕ薄膜（数百Å）〕であ
る。
【００１３】一方、ハンダバンプ形成のスパッタリング
工程ｎ１２においては、使用する装置はスパッタであ
り、プロセス条件は、〔ＴｉＷ薄膜（数千Å）＋Ｃｕ薄
膜（数百Å）〕である。Ａｕ薄膜とＣｕ薄膜で相違して
いる。
工程ｎ１２においては、使用する装置はスパッタであ
り、プロセス条件は、〔ＴｉＷ薄膜（数千Å）＋Ｃｕ薄
膜（数百Å）〕である。Ａｕ薄膜とＣｕ薄膜で相違して
いる。
【００１４】共通のフォト工程ｎ１３においては、使用
する装置はレジストコーター，アライナーおよび現像槽
であり、プロセス条件は、〔ポジ型レジスト（数μｍ
厚）〕である。
する装置はレジストコーター，アライナーおよび現像槽
であり、プロセス条件は、〔ポジ型レジスト（数μｍ
厚）〕である。
【００１５】Ａｕバンプ形成のメッキ工程ｎ１４におい
ては、使用する装置はＡｕメッキ槽であり、プロセス条
件は、〔Ａｕ（数μｍ厚〜数十μｍ厚）〕である。
ては、使用する装置はＡｕメッキ槽であり、プロセス条
件は、〔Ａｕ（数μｍ厚〜数十μｍ厚）〕である。
【００１６】一方、ハンダバンプ形成のメッキ工程ｎ１
５においては、使用する装置はハンダメッキ槽であり、
プロセス条件は、〔ハンダ（数μｍ厚〜数十μｍ厚）〕
である。装置も条件も相違している。
５においては、使用する装置はハンダメッキ槽であり、
プロセス条件は、〔ハンダ（数μｍ厚〜数十μｍ厚）〕
である。装置も条件も相違している。
【００１７】Ａｕバンプ形成のエッチング工程ｎ１６に
おいては、使用する装置はエッチング槽であり、プロセ
ス条件は、〔ヨウ素系エッチャントによるＡｕ薄膜のエ
ッチング、過酸化水素水系エッチャントによるＴｉＷ薄
膜のエッチング〕である。
おいては、使用する装置はエッチング槽であり、プロセ
ス条件は、〔ヨウ素系エッチャントによるＡｕ薄膜のエ
ッチング、過酸化水素水系エッチャントによるＴｉＷ薄
膜のエッチング〕である。
【００１８】一方、ハンダバンプ形成のエッチング工程
ｎ１７においては、使用する装置はエッチング槽であ
り、プロセス条件は、〔アルカエッチ剤（ヤマトヤ商
会）によるＣｕ薄膜のエッチング、過酸化水素水系エッ
チャントによるＴｉＷ薄膜のエッチング〕である。条件
が相違している。
ｎ１７においては、使用する装置はエッチング槽であ
り、プロセス条件は、〔アルカエッチ剤（ヤマトヤ商
会）によるＣｕ薄膜のエッチング、過酸化水素水系エッ
チャントによるＴｉＷ薄膜のエッチング〕である。条件
が相違している。
【００１９】Ａｕバンプ形成のアニール工程ｎ１８にお
いては、使用する装置はオーブンであり、プロセス条件
は、〔約３００℃〕である。
いては、使用する装置はオーブンであり、プロセス条件
は、〔約３００℃〕である。
【００２０】ハンダバンプ形成のリフロー工程ｎ１９に
おいては、使用する装置はリフロー浴であり、プロセス
条件は、〔２５０℃，グリセリン〕である。
おいては、使用する装置はリフロー浴であり、プロセス
条件は、〔２５０℃，グリセリン〕である。
【００２１】Ａｕバンプ形成のフローとハンダバンプ形
成のフローとにおいて、フォト工程ｎ１３のみしか共通
となっていない。
成のフローとにおいて、フォト工程ｎ１３のみしか共通
となっていない。
【００２２】したがって、両方のバンププロセスを構築
しようとすると、以上の各プロセスにおいて、それぞれ
特有の装置、プロセス条件が必要となるため、設備投資
の額が大きくなり、その結果、バンプ形成コストが増大
するという問題があった。
しようとすると、以上の各プロセスにおいて、それぞれ
特有の装置、プロセス条件が必要となるため、設備投資
の額が大きくなり、その結果、バンプ形成コストが増大
するという問題があった。
【００２３】本発明は、このような事情に鑑みて創案さ
れたものであって、ハンダバンプ構造およびプロセスを
改良することによって、両バンプ形成プロセスラインを
できる限り共用できるようにすることを目的としてい
る。
れたものであって、ハンダバンプ構造およびプロセスを
改良することによって、両バンプ形成プロセスラインを
できる限り共用できるようにすることを目的としてい
る。
【００２４】
（１） 本発明に係る請求項１の半導体装置のハンダバ
ンプ形成方法は、フリップチップ実装に用いるバンプ付
き半導体装置におけるハンダバンプの形成方法であっ
て、ハンダメッキ工程の前にＡｕバンプ形成のための電
解Ａｕメッキ工程を導入することを特徴とするものであ
る。
ンプ形成方法は、フリップチップ実装に用いるバンプ付
き半導体装置におけるハンダバンプの形成方法であっ
て、ハンダメッキ工程の前にＡｕバンプ形成のための電
解Ａｕメッキ工程を導入することを特徴とするものであ
る。
【００２５】（２） 本発明に係る請求項２の半導体装
置のハンダバンプ形成方法は、上記請求項１の方法にお
いて、Ａｕメッキ工程とハンダメッキ工程との間にＮｉ
メッキ工程を介入させることを特徴とするものである。
置のハンダバンプ形成方法は、上記請求項１の方法にお
いて、Ａｕメッキ工程とハンダメッキ工程との間にＮｉ
メッキ工程を介入させることを特徴とするものである。
【００２６】（３） 本発明に係る請求項３の半導体装
置のハンダバンプ形成方法は、上記請求項１の方法にお
いて、メッキによって形成するハンダがＩｎ／Ｐｂ合金
であることを特徴とするものである。
置のハンダバンプ形成方法は、上記請求項１の方法にお
いて、メッキによって形成するハンダがＩｎ／Ｐｂ合金
であることを特徴とするものである。
【００２７】（４） 本発明に係る請求項４の半導体装
置のハンダバンプ形成構造は、半導体チップに対する電
極部にメッキＡｕが堆積され、このメッキＡｕの上にメ
ッキハンダが堆積され、前記メッキハンダを球状化して
ハンダバンプに形成してあることを特徴とするものであ
る。
置のハンダバンプ形成構造は、半導体チップに対する電
極部にメッキＡｕが堆積され、このメッキＡｕの上にメ
ッキハンダが堆積され、前記メッキハンダを球状化して
ハンダバンプに形成してあることを特徴とするものであ
る。
【００２８】
【作用】Ａｕメッキ工程を行い、必要に応じてその後に
ハンダメッキ工程を行う。Ａｕメッキ工程でとどめれば
Ａｕバンプが形成され、ハンダメッキ工程まで行えばハ
ンダバンプが形成される。
ハンダメッキ工程を行う。Ａｕメッキ工程でとどめれば
Ａｕバンプが形成され、ハンダメッキ工程まで行えばハ
ンダバンプが形成される。
【００２９】ただし、従来の共晶ハンダ（Ｓｎ／Ｐｂ）
は先にメッキしたＡｕとハンダ中のＳｎ間で信頼性の低
下を引き起こす金属間化合物を形成しやすいため、その
対策として、ハンダメッキ工程の前にＮｉメッキ工程を
介入させたり、共晶ハンダの代わりにＩｎ／Ｐｂ合金を
用いることが好ましい。
は先にメッキしたＡｕとハンダ中のＳｎ間で信頼性の低
下を引き起こす金属間化合物を形成しやすいため、その
対策として、ハンダメッキ工程の前にＮｉメッキ工程を
介入させたり、共晶ハンダの代わりにＩｎ／Ｐｂ合金を
用いることが好ましい。
【００３０】なお、Ｉｎ／Ｐｂ合金ハンダの場合、組成
比としてはＩｎ／Ｐｂ＝４０／６０〜６０／４０が好ま
しく、さらには５０／５０が好ましい。この範囲の組成
比であれば、融点が共晶ハンダとほぼ同じ（約１８０
℃）のため、後の基板上へのフリップチップボンディン
グも従来と同じ条件で実施できる（ＳＭＴ部品との混載
も可能）。Ｉｎ／Ｐｂハンダのメッキについては、Ｉｎ
とＰｂを別々にメッキした方がハンダ組成比のバラツキ
が少なく、目的の組成比のハンダバンプを得やすい。Ａ
ｕメッキ厚さは従来のＡｕバンプのような厚さにする必
要はなく、数μｍでよい。
比としてはＩｎ／Ｐｂ＝４０／６０〜６０／４０が好ま
しく、さらには５０／５０が好ましい。この範囲の組成
比であれば、融点が共晶ハンダとほぼ同じ（約１８０
℃）のため、後の基板上へのフリップチップボンディン
グも従来と同じ条件で実施できる（ＳＭＴ部品との混載
も可能）。Ｉｎ／Ｐｂハンダのメッキについては、Ｉｎ
とＰｂを別々にメッキした方がハンダ組成比のバラツキ
が少なく、目的の組成比のハンダバンプを得やすい。Ａ
ｕメッキ厚さは従来のＡｕバンプのような厚さにする必
要はなく、数μｍでよい。
【００３１】さて、本発明によれば、Ａｕバンプの作製
ラインに対して、ハンダのメッキ装置とリフロー装置を
追加するだけでハンダバンプの作製を行うことが可能と
なり、設備投資を必要最小限に抑えることができる。
ラインに対して、ハンダのメッキ装置とリフロー装置を
追加するだけでハンダバンプの作製を行うことが可能と
なり、設備投資を必要最小限に抑えることができる。
【００３２】ＡｕとＳｎ／Ｐｂハンダ間にＮｉメッキを
しておけば、ハンダ中のＳｎがＡｕと拡散を起こすこと
が少なくなり、バンプの信頼性の向上が図れる。
しておけば、ハンダ中のＳｎがＡｕと拡散を起こすこと
が少なくなり、バンプの信頼性の向上が図れる。
【００３３】一方、ハンダの材質としてＩｎ／Ｐｂ合金
を用いれば、先にメッキしたＡｕとの拡散が起こりにく
いため、Ｎｉメッキをしなくてもバンプの信頼性が向上
する。
を用いれば、先にメッキしたＡｕとの拡散が起こりにく
いため、Ｎｉメッキをしなくてもバンプの信頼性が向上
する。
【００３４】図５及び図９は本発明によって形成したハ
ンダバンプ付半導体チップを基板上に実装した場合の断
面図を示す。図９は基板側のボンディングパッド部にハ
ンダダム（ソルダーレジストによるハンダの流れ出しを
防止するパターン）が形成されている場合の図であり、
（ハンダダムは図示していない）、実装後の接続部はハ
ンダの表面張力により、チップ−基板間のギャップを保
つことができる。一方、基板側のボンディングパッド部
にハンダダムを設けない場合、本発明によれば、図５で
示すように半導体チップを基板上へボンディングした時
にバンプのハンダが基板側パッド周辺に流れ出してしま
うが、半導体チップ上のメッキＡｕがストッパーの役目
を果たし、半導体チップと基板との接触を防いでくれる
というメリットがある。
ンダバンプ付半導体チップを基板上に実装した場合の断
面図を示す。図９は基板側のボンディングパッド部にハ
ンダダム（ソルダーレジストによるハンダの流れ出しを
防止するパターン）が形成されている場合の図であり、
（ハンダダムは図示していない）、実装後の接続部はハ
ンダの表面張力により、チップ−基板間のギャップを保
つことができる。一方、基板側のボンディングパッド部
にハンダダムを設けない場合、本発明によれば、図５で
示すように半導体チップを基板上へボンディングした時
にバンプのハンダが基板側パッド周辺に流れ出してしま
うが、半導体チップ上のメッキＡｕがストッパーの役目
を果たし、半導体チップと基板との接触を防いでくれる
というメリットがある。
【００３５】
【実施例】以下、本発明に係る半導体装置のハンダバン
プ形成方法の実施例を図面に基づいて詳細に説明する。
プ形成方法の実施例を図面に基づいて詳細に説明する。
【００３６】〔第１実施例〕この第１実施例は半導体チ
ップ上にハンダバンプを形成するプロセスの一例であ
る。図１の（ａ）〜（ｆ）にそのプロセスを示す。
ップ上にハンダバンプを形成するプロセスの一例であ
る。図１の（ａ）〜（ｆ）にそのプロセスを示す。
【００３７】図１（ａ）に示すＡｌ電極２上にＳｉＮ絶
縁層３を形成し電極部のみを窓開けした半導体チップ１
に対して、まず、その表面にスパッタリングによってＴ
ｉＷ薄膜４とＡｕ薄膜５とを連続的に形成する（図１
（ｂ））。次に、フォトレジスト６をパターニングし、
後に形成されるバンプ部のみを約７０μｍ径で開口する
（図１（ｃ））。次に、５μｍ厚さのメッキＡｕ７を電
解メッキによって堆積し、その後、必要に応じて、３μ
ｍ厚さのメッキＮｉ８およびメッキハンダ９（Ｓｎ／Ｐ
ｂ＝６３／３７）を連続的に電解メッキによって開口部
に堆積する（図１（ｄ））。さらに、フォトレジスト６
をアセトン溶液中で剥離した後、バンプ直下以外のＡｕ
薄膜５とＴｉＷ薄膜４の部分をそれぞれヨウ素系エッチ
ング液および過酸化水素水系エッチング液でエッチング
し除去する（図１（ｅ））。最後に、２５０℃のグリセ
リン浴中に投入してメッキハンダ９を球状化し、ハンダ
バンプ１０を得る（図１（ｆ））。
縁層３を形成し電極部のみを窓開けした半導体チップ１
に対して、まず、その表面にスパッタリングによってＴ
ｉＷ薄膜４とＡｕ薄膜５とを連続的に形成する（図１
（ｂ））。次に、フォトレジスト６をパターニングし、
後に形成されるバンプ部のみを約７０μｍ径で開口する
（図１（ｃ））。次に、５μｍ厚さのメッキＡｕ７を電
解メッキによって堆積し、その後、必要に応じて、３μ
ｍ厚さのメッキＮｉ８およびメッキハンダ９（Ｓｎ／Ｐ
ｂ＝６３／３７）を連続的に電解メッキによって開口部
に堆積する（図１（ｄ））。さらに、フォトレジスト６
をアセトン溶液中で剥離した後、バンプ直下以外のＡｕ
薄膜５とＴｉＷ薄膜４の部分をそれぞれヨウ素系エッチ
ング液および過酸化水素水系エッチング液でエッチング
し除去する（図１（ｅ））。最後に、２５０℃のグリセ
リン浴中に投入してメッキハンダ９を球状化し、ハンダ
バンプ１０を得る（図１（ｆ））。
【００３８】この実施例によれば、メッキＡｕ７の堆積
の後に、ハンダバンプ１０となるべきメッキハンダ９を
堆積している。すなわち、Ａｕメッキラインおよびハン
ダメッキラインの装置の一部分の共有化が可能となり、
設備投資を抑え、コストダウンが期待できる。
の後に、ハンダバンプ１０となるべきメッキハンダ９を
堆積している。すなわち、Ａｕメッキラインおよびハン
ダメッキラインの装置の一部分の共有化が可能となり、
設備投資を抑え、コストダウンが期待できる。
【００３９】また、メッキＡｕ７とメッキハンダ９（Ｓ
ｎ／Ｐｂ）との間にメッキＮｉ８を介在させることによ
り、Ａｕ−Ｓｎ拡散を抑制し、バンプの信頼性を向上さ
せることが可能となる。
ｎ／Ｐｂ）との間にメッキＮｉ８を介在させることによ
り、Ａｕ−Ｓｎ拡散を抑制し、バンプの信頼性を向上さ
せることが可能となる。
【００４０】〔第２実施例〕この第２実施例は半導体チ
ップ上にハンダバンプを形成するプロセスの他の一例で
ある。図２の（ａ）〜（ｆ）にそのプロセスを示す。
ップ上にハンダバンプを形成するプロセスの他の一例で
ある。図２の（ａ）〜（ｆ）にそのプロセスを示す。
【００４１】図２（ａ）に示すＡｌ電極２上にＳｉＮ絶
縁層３を形成し電極部のみを窓開けした半導体チップ１
に対して、まず、その表面にスパッタリングによってＴ
ｉＷ薄膜４とＡｕ薄膜５とを連続的に形成する（図２
（ｂ））。次に、フォトレジスト６をパターニングし、
後に形成されるバンプ部のみを約７０μｍ径で開口する
（図２（ｃ））。次に、５μｍ厚さのメッキＡｕ７、メ
ッキＰｂ１１およびメッキＩｎ１２を連続的に電解メッ
キによって開口部に堆積する（図２（ｄ））。さらに、
フォトレジスト６をアセトン溶液中で剥離した後、バン
プ直下以外のＡｕ薄膜５とＴｉＷ薄膜４の部分をそれぞ
れヨウ素系エッチング液および過酸化水素水系エッチン
グ液でエッチングし除去する（図２（ｅ））。最後に、
フラックスの存在下で約３５０℃のピーク温度をもつリ
フロー炉に投入することによってメッキＩｎ１２とメッ
キＰｂ１１をハンダ化するとともに、ハンダを球状化
し、ハンダバンプ１３を得る（図２（ｆ））。このよう
にして形成されたハンダバンプ１３は、Ｉｎ／Ｐｂがほ
ぼ５０／５０の組成比となっている。
縁層３を形成し電極部のみを窓開けした半導体チップ１
に対して、まず、その表面にスパッタリングによってＴ
ｉＷ薄膜４とＡｕ薄膜５とを連続的に形成する（図２
（ｂ））。次に、フォトレジスト６をパターニングし、
後に形成されるバンプ部のみを約７０μｍ径で開口する
（図２（ｃ））。次に、５μｍ厚さのメッキＡｕ７、メ
ッキＰｂ１１およびメッキＩｎ１２を連続的に電解メッ
キによって開口部に堆積する（図２（ｄ））。さらに、
フォトレジスト６をアセトン溶液中で剥離した後、バン
プ直下以外のＡｕ薄膜５とＴｉＷ薄膜４の部分をそれぞ
れヨウ素系エッチング液および過酸化水素水系エッチン
グ液でエッチングし除去する（図２（ｅ））。最後に、
フラックスの存在下で約３５０℃のピーク温度をもつリ
フロー炉に投入することによってメッキＩｎ１２とメッ
キＰｂ１１をハンダ化するとともに、ハンダを球状化
し、ハンダバンプ１３を得る（図２（ｆ））。このよう
にして形成されたハンダバンプ１３は、Ｉｎ／Ｐｂがほ
ぼ５０／５０の組成比となっている。
【００４２】この実施例によれば、メッキＡｕ７の堆積
の後に、ハンダバンプ１３となるべきメッキＰｂ１１お
よびメッキＩｎを堆積している。すなわち、Ａｕメッキ
ラインおよびハンダメッキラインの装置の一部分の共有
化が可能となり、設備投資を抑え、コストダウンが期待
できる。
の後に、ハンダバンプ１３となるべきメッキＰｂ１１お
よびメッキＩｎを堆積している。すなわち、Ａｕメッキ
ラインおよびハンダメッキラインの装置の一部分の共有
化が可能となり、設備投資を抑え、コストダウンが期待
できる。
【００４３】また、ハンダ材として、Ｉｎ／Ｐｂを用い
ることにより、Ａｕとの拡散を抑制し、バンプの信頼性
を向上させることができる。ＩｎとＰｂを別々にメッキ
することで、組成比のバラツキを抑えることができるた
め、ハンダバンプの融点のバラツキが小さくなり、フリ
ップチップ実装時の歩留まりが向上する。また、Ｉｎ／
Ｐｂの組成比を４０／６０〜６０／４０に制御し、ハン
ダの融点をＳｎ／Ｐｂの共晶ハンダのレベルに合わせる
ことによって、ＳＭＴ部品と同時リフローによる混載が
可能となる。
ることにより、Ａｕとの拡散を抑制し、バンプの信頼性
を向上させることができる。ＩｎとＰｂを別々にメッキ
することで、組成比のバラツキを抑えることができるた
め、ハンダバンプの融点のバラツキが小さくなり、フリ
ップチップ実装時の歩留まりが向上する。また、Ｉｎ／
Ｐｂの組成比を４０／６０〜６０／４０に制御し、ハン
ダの融点をＳｎ／Ｐｂの共晶ハンダのレベルに合わせる
ことによって、ＳＭＴ部品と同時リフローによる混載が
可能となる。
【００４４】〔第３実施例〕この第３実施例は半導体チ
ップ上にハンダバンプを形成するプロセスのさらに別の
一例である。図３の（ａ）〜（ｆ）にそのプロセスを示
す。
ップ上にハンダバンプを形成するプロセスのさらに別の
一例である。図３の（ａ）〜（ｆ）にそのプロセスを示
す。
【００４５】図３（ａ）に示すＡｌ電極２上にＳｉＮ絶
縁層３を形成し電極部のみを窓開けした半導体チップ１
に対して、まず、その表面にスパッタリングによってＴ
ｉＷ薄膜４とＡｕ薄膜５とを連続的に形成する（図３
（ｂ））。次に、フォトレジスト６をパターニングし、
後に形成されるバンプ部のみを約７０μｍ径で開口する
（図３（ｃ））。次に、５μｍ厚さのメッキＡｕ７およ
びメッキハンダ１４（Ｉｎ／Ｐｂ＝５０／５０）を連続
的に電解メッキによって開口部に堆積する（図３
（ｄ））。さらに、フォトレジスト６をアセトン溶液中
で剥離した後、バンプ直下以外のＡｕ薄膜５とＴｉＷ薄
膜４の部分をそれぞれヨウ素系エッチング液および過酸
化水素水系エッチング液でエッチングし除去する（図３
（ｅ））。最後に、２５０℃のグリセリン浴中に投入し
てメッキハンダ１４を球状化し、ハンダバンプ１３を得
る（図３（ｆ））。
縁層３を形成し電極部のみを窓開けした半導体チップ１
に対して、まず、その表面にスパッタリングによってＴ
ｉＷ薄膜４とＡｕ薄膜５とを連続的に形成する（図３
（ｂ））。次に、フォトレジスト６をパターニングし、
後に形成されるバンプ部のみを約７０μｍ径で開口する
（図３（ｃ））。次に、５μｍ厚さのメッキＡｕ７およ
びメッキハンダ１４（Ｉｎ／Ｐｂ＝５０／５０）を連続
的に電解メッキによって開口部に堆積する（図３
（ｄ））。さらに、フォトレジスト６をアセトン溶液中
で剥離した後、バンプ直下以外のＡｕ薄膜５とＴｉＷ薄
膜４の部分をそれぞれヨウ素系エッチング液および過酸
化水素水系エッチング液でエッチングし除去する（図３
（ｅ））。最後に、２５０℃のグリセリン浴中に投入し
てメッキハンダ１４を球状化し、ハンダバンプ１３を得
る（図３（ｆ））。
【００４６】この実施例によれば、メッキＡｕ７の堆積
の後に、ハンダバンプ１３となるべきメッキハンダ１４
を堆積している。すなわち、Ａｕメッキラインおよびハ
ンダメッキラインの装置の一部分の共有化が可能とな
り、設備投資を抑え、コストダウンが期待できる。
の後に、ハンダバンプ１３となるべきメッキハンダ１４
を堆積している。すなわち、Ａｕメッキラインおよびハ
ンダメッキラインの装置の一部分の共有化が可能とな
り、設備投資を抑え、コストダウンが期待できる。
【００４７】また、ハンダ材として、Ｉｎ／Ｐｂを用い
ることにより、Ａｕとの拡散を抑制し、バンプの信頼性
を向上させることができる。また、Ｉｎ／Ｐｂの組成比
を４０／６０〜６０／４０に制御し、ハンダの融点をＳ
ｎ／Ｐｂの共晶ハンダのレベルに合わせることによっ
て、ＳＭＴ部品と同時リフローによる混載が可能とな
る。
ることにより、Ａｕとの拡散を抑制し、バンプの信頼性
を向上させることができる。また、Ｉｎ／Ｐｂの組成比
を４０／６０〜６０／４０に制御し、ハンダの融点をＳ
ｎ／Ｐｂの共晶ハンダのレベルに合わせることによっ
て、ＳＭＴ部品と同時リフローによる混載が可能とな
る。
【００４８】図４は本発明の半導体装置のハンダバンプ
形成方法のフローを示したものである。Ａｕバンプ形成
の工程は実線で示してあり、ハンダバンプ形成の工程は
破線で示してある。
形成方法のフローを示したものである。Ａｕバンプ形成
の工程は実線で示してあり、ハンダバンプ形成の工程は
破線で示してある。
【００４９】スパッタリング工程ｎ１においては、使用
する装置はスパッタであり、プロセス条件は、〔ＴｉＷ
薄膜４（数千Å）＋Ａｕ薄膜５（数百Å）〕である。
する装置はスパッタであり、プロセス条件は、〔ＴｉＷ
薄膜４（数千Å）＋Ａｕ薄膜５（数百Å）〕である。
【００５０】フォト工程ｎ２においては、使用する装置
はレジストコーター，アライナーおよび現像槽であり、
プロセス条件は、〔ポジ型レジスト（数μｍ厚）〕であ
る。
はレジストコーター，アライナーおよび現像槽であり、
プロセス条件は、〔ポジ型レジスト（数μｍ厚）〕であ
る。
【００５１】メッキ工程ｎ３においては、使用する装置
はＡｕメッキ槽であり、プロセス条件は、〔Ａｕ（数μ
ｍ厚〜数十μｍ厚）〕である。
はＡｕメッキ槽であり、プロセス条件は、〔Ａｕ（数μ
ｍ厚〜数十μｍ厚）〕である。
【００５２】メッキ工程ｎ４においては、使用する装置
はハンダメッキ槽であり、プロセス条件は、〔ハンダ
（数μｍ厚〜数十μｍ厚）〕である。
はハンダメッキ槽であり、プロセス条件は、〔ハンダ
（数μｍ厚〜数十μｍ厚）〕である。
【００５３】Ａｕバンプのみを作製するときはメッキ工
程ｎ４は省略し、ハンダバンプを作製するときはメッキ
工程ｎ４を実施する。
程ｎ４は省略し、ハンダバンプを作製するときはメッキ
工程ｎ４を実施する。
【００５４】エッチング工程ｎ５においては、使用する
装置はエッチング槽であり、プロセス条件は、〔ヨウ素
系エッチャントによるＡｕ薄膜のエッチング、過酸化水
素水系エッチャントによるＴｉＷ薄膜のエッチング〕で
ある。
装置はエッチング槽であり、プロセス条件は、〔ヨウ素
系エッチャントによるＡｕ薄膜のエッチング、過酸化水
素水系エッチャントによるＴｉＷ薄膜のエッチング〕で
ある。
【００５５】アニール工程ｎ６においては、使用する装
置はオーブンであり、プロセス条件は、〔約３００℃〕
である。
置はオーブンであり、プロセス条件は、〔約３００℃〕
である。
【００５６】リフロー工程ｎ７においては、使用する装
置はリフロー浴であり、プロセス条件は、〔２５０℃，
グリセリン〕である。
置はリフロー浴であり、プロセス条件は、〔２５０℃，
グリセリン〕である。
【００５７】Ａｕバンプ形成のフローとハンダバンプ形
成のフローとにおいて、スパッタリング工程ｎ１，フォ
ト工程ｎ２，メッキ工程ｎ３およびエッチング工程ｎ５
が共通となっている。
成のフローとにおいて、スパッタリング工程ｎ１，フォ
ト工程ｎ２，メッキ工程ｎ３およびエッチング工程ｎ５
が共通となっている。
【００５８】図５は半導体チップを基板に対してフリッ
プチップ実装したときの一例を示したものである。１は
半導体チップ、７はメッキＡｕ、１０はハンダバンプ、
１８は基板、１９はボンディングパッドである。本例の
ように、基板側のボンディングパッド１９がハンダダム
を持たないためにハンダの濡れ領域が大きくなってしま
った場合でも、フリップチップ実装する時に、メッキＡ
ｕ７がストッパーの役目を果たすので、溶融ハンダが流
れ出してもチップ−基板間の接触を防ぐことが可能とな
る。
プチップ実装したときの一例を示したものである。１は
半導体チップ、７はメッキＡｕ、１０はハンダバンプ、
１８は基板、１９はボンディングパッドである。本例の
ように、基板側のボンディングパッド１９がハンダダム
を持たないためにハンダの濡れ領域が大きくなってしま
った場合でも、フリップチップ実装する時に、メッキＡ
ｕ７がストッパーの役目を果たすので、溶融ハンダが流
れ出してもチップ−基板間の接触を防ぐことが可能とな
る。
【００５９】
【発明の効果】本発明によれば、Ａｕバンプの作製ライ
ンに対して、ハンダのメッキ装置とリフロー装置を追加
するだけでハンダバンプの作製を行うことが可能とな
り、設備投資を必要最小限に抑えてコストダウンを図る
ことができる。
ンに対して、ハンダのメッキ装置とリフロー装置を追加
するだけでハンダバンプの作製を行うことが可能とな
り、設備投資を必要最小限に抑えてコストダウンを図る
ことができる。
【００６０】また、ＡｕとＳｎ／Ｐｂハンダ間にＮｉメ
ッキを施すことにより、ハンダ中のＳｎがＡｕと拡散を
起こすことを抑制し、バンプの信頼性を向上させること
ができる。
ッキを施すことにより、ハンダ中のＳｎがＡｕと拡散を
起こすことを抑制し、バンプの信頼性を向上させること
ができる。
【００６１】一方、ハンダの材質としてＩｎ／Ｐｂ合金
を用いれば、先にメッキしたＡｕとの拡散が起こりにく
いため、Ｎｉメッキをしなくてもバンプの信頼性を向上
させることができる。
を用いれば、先にメッキしたＡｕとの拡散が起こりにく
いため、Ｎｉメッキをしなくてもバンプの信頼性を向上
させることができる。
【００６２】ハンダバンプ形成構造として、メッキＡｕ
の上にメッキハンダが堆積され、そのメッキハンダを球
状化してハンダバンプに形成した構造とすれば、このバ
ンプ付きのチップを基板上にフリップチップ実装する場
合、基板側ボンディングパッド部にハンダの溶融、流れ
出しが起こってもメッキＡｕがストッパーの役目を果た
してチップ−基板間のギャップを保持することができ
る。
の上にメッキハンダが堆積され、そのメッキハンダを球
状化してハンダバンプに形成した構造とすれば、このバ
ンプ付きのチップを基板上にフリップチップ実装する場
合、基板側ボンディングパッド部にハンダの溶融、流れ
出しが起こってもメッキＡｕがストッパーの役目を果た
してチップ−基板間のギャップを保持することができ
る。
【図１】本発明の第１実施例に係り、半導体チップの電
極上にハンダバンプを形成するプロセスを示す工程断面
図である。
極上にハンダバンプを形成するプロセスを示す工程断面
図である。
【図２】本発明の第２実施例に係り、半導体チップの電
極上にハンダバンプを形成するプロセスを示す工程断面
図である。
極上にハンダバンプを形成するプロセスを示す工程断面
図である。
【図３】本発明の第３実施例に係り、半導体チップの電
極上にハンダバンプを形成するプロセスを示す工程断面
図である。
極上にハンダバンプを形成するプロセスを示す工程断面
図である。
【図４】実施例におけるＡｕバンプおよびハンダバンプ
を形成する工程フロー図である。
を形成する工程フロー図である。
【図５】実施例においてチップを基板に実装するときの
様子を示す断面図である。
様子を示す断面図である。
【図６】従来例におけるＡｕバンプの形成プロセスを示
す工程断面図である。
す工程断面図である。
【図７】従来例におけるハンダバンプの形成プロセスを
示す工程断面図である。
示す工程断面図である。
【図８】従来例におけるＡｕバンプおよびハンダバンプ
を形成する工程フロー図である。
を形成する工程フロー図である。
【図９】本発明においてチップを基板に実装するときの
様子を示す断面図である。
様子を示す断面図である。
１……半導体チップ ２……Ａｌ電極 ３……ＳｉＮ絶縁層 ４……ＴｉＷ薄膜 ５……Ａｕ薄膜 ６……フォトレジスト ７……メッキＡｕ ８……メッキＮｉ ９……メッキハンダ（Ｓｎ／Ｐｂ） １０……ハンダバンプ（Ｓｎ／Ｐｂ） １１……メッキＰｂ １２……メッキＩｎ １３……ハンダバンプ（Ｉｎ／Ｐｂ） １４……メッキハンダ（Ｉｎ／Ｐｂ） １５……Ｃｕ薄膜 １６……メッキＣｕ １７……Ａｕバンプ １８……基板 １９……ボンディングパッド
Claims (4)
- 【請求項１】 フリップチップ実装に用いるバンプ付き
半導体装置におけるハンダバンプの形成方法であって、
ハンダメッキ工程の前にＡｕバンプ形成のための電解Ａ
ｕメッキ工程を導入することを特徴とする半導体装置の
ハンダバンプ形成方法。 - 【請求項２】 Ａｕメッキ工程とハンダメッキ工程との
間にＮｉメッキ工程を介入させることを特徴とする請求
項１に記載の半導体装置のハンダバンプ形成方法。 - 【請求項３】 メッキによって形成するハンダがＩｎ／
Ｐｂ合金である請求項１に記載の半導体装置のハンダバ
ンプ形成方法。 - 【請求項４】 半導体チップに対する電極部にメッキＡ
ｕが堆積され、このメッキＡｕの上にメッキハンダが堆
積され、前記メッキハンダを球状化してハンダバンプに
形成してあることを特徴とする半導体装置のハンダバン
プ形成構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108397A JPH07321114A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置のハンダバンプ形成の方法および構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108397A JPH07321114A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置のハンダバンプ形成の方法および構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321114A true JPH07321114A (ja) | 1995-12-08 |
Family
ID=14483728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6108397A Pending JPH07321114A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置のハンダバンプ形成の方法および構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321114A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045871A1 (en) * | 1996-05-31 | 1997-12-04 | Elcoteq Network Oy | Solder alloy or tin contact bump structure for unencapsulated microcircuits as well as a process for the production thereof |
| WO1999060830A1 (de) * | 1998-05-20 | 1999-11-25 | Epcos Ag | Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergleichen auf dem mehrfachnutzen |
| JP2007081417A (ja) * | 2005-09-13 | 2007-03-29 | Philips Lumileds Lightng Co Llc | 半導体発光デバイスの相互接続 |
-
1994
- 1994-05-23 JP JP6108397A patent/JPH07321114A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045871A1 (en) * | 1996-05-31 | 1997-12-04 | Elcoteq Network Oy | Solder alloy or tin contact bump structure for unencapsulated microcircuits as well as a process for the production thereof |
| WO1999060830A1 (de) * | 1998-05-20 | 1999-11-25 | Epcos Ag | Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergleichen auf dem mehrfachnutzen |
| US6555758B1 (en) | 1998-05-20 | 2003-04-29 | Epcos Ag | Multiple blank for electronic components such as SAW components, and method of building up bumps, solder frames, spacers and the like |
| JP2007081417A (ja) * | 2005-09-13 | 2007-03-29 | Philips Lumileds Lightng Co Llc | 半導体発光デバイスの相互接続 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281106B1 (en) | Method of solder bumping a circuit component | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| KR100514230B1 (ko) | 범프의 형성방법 및 반도체장치의 제조방법 | |
| US6251501B1 (en) | Surface mount circuit device and solder bumping method therefor | |
| US6476494B1 (en) | Silver-tin alloy solder bumps | |
| KR100367702B1 (ko) | 티타늄장벽층을포함하는솔더범프제조방법및구조 | |
| JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
| KR100482721B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
| US5904859A (en) | Flip chip metallization | |
| US6375062B1 (en) | Surface bumping method and structure formed thereby | |
| JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| JP2011023721A (ja) | 銅の追加によるハンダ相互接続の改良 | |
| JP2005294827A (ja) | 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続 | |
| TW200416305A (en) | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer | |
| US20040121267A1 (en) | Method of fabricating lead-free solder bumps | |
| JP2008028112A (ja) | 半導体装置の製造方法 | |
| US11121101B2 (en) | Flip chip packaging rework | |
| US5877560A (en) | Flip chip microwave module and fabrication method | |
| JP2016006812A (ja) | 端子構造、半導体装置、電子装置及び端子の形成方法 | |
| JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JPH07321114A (ja) | 半導体装置のハンダバンプ形成の方法および構造 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| JP2730492B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040115 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080123 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090123 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100123 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110123 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 10 |