JP3700598B2 - 半導体チップ及び半導体装置、回路基板並びに電子機器 - Google Patents
半導体チップ及び半導体装置、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3700598B2 JP3700598B2 JP2001080705A JP2001080705A JP3700598B2 JP 3700598 B2 JP3700598 B2 JP 3700598B2 JP 2001080705 A JP2001080705 A JP 2001080705A JP 2001080705 A JP2001080705 A JP 2001080705A JP 3700598 B2 JP3700598 B2 JP 3700598B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- bump
- semiconductor chip
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ及び半導体装置、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体チップを基板に対してフェースダウン実装する場合に、半導体チップのバンプと、基板の配線パターンと、をハンダ接合する形態が知られている。その場合、バンプは金で形成されることが多かった。
【０００３】
ところで、近年、鉛を含まないハンダ（鉛フリーハンダ）を使用することが望まれている。鉛を含まないハンダは、従来のハンダよりも、スズを高い比率で含むものが多い。そのため、金バンプとスズとの間で、従来にも増して拡散が促され、両者間に厚い合金層が形成されることがあった。合金層は機械的性質が脆いため、これによって、半導体チップと基板の配線パターンとの電気的な接続不良を起こす可能性があった。
【０００４】
本発明は、この問題点を解決するためのものであり、その目的は、ロウ接合するときに合金層が過剰に形成されるのを防ぐ半導体チップ及び半導体装置、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体チップは、パッドに形成されたバンプを含み、
前記バンプは、ニッケルを除く金属で形成された第１の金属層と、前記第１の金属層の表面に形成されニッケルを含む第２の金属層と、を有し、
前記第１の金属層は、前記第２の金属層よりも軟らかい金属で形成され、かつ、前記バンプを構成する金属層のうち最も厚く形成されてなる。
【０００６】
本発明によれば、第２の金属層は、ニッケルを含む金属で形成されており、ロウ材に含まれるスズに対して拡散しにくい性質を有する。そのため、例えば、半導体チップを基板の配線パターンにロウ接合した場合に、バンプ及びロウ材の界面に形成される合金層が過剰に形成されるのを防ぐことができる。したがって、機械的性質が脆い合金層の形成を抑えて、バンプ及び配線パターンの間の電気的接続の信頼性を高めることができる。さらに、第１の金属層は、第２の金属層よりも軟らかいので、半導体チップのバンプに集中する応力を効果的に緩和することができる。
【０００９】
（２）この半導体チップにおいて、
前記バンプは、前記第２の金属層の表面に、前記第２の金属層よりも薄く形成された第３の金属層をさらに有してもよい。
【００１０】
これによれば、例えば、第３の金属層によって、第２の金属層が酸化することを防止することができる。
【００１１】
（３）この半導体チップにおいて、
前記第１の金属層は、銅を含む金属で形成されてもよい。
【００１２】
これによれば、銅は、ニッケルよりも柔軟性を有する。
【００１３】
（４）この半導体チップにおいて、
前記第３の金属層は、金を含む金属で形成されてもよい。
【００１４】
これによれば、金はニッケルよりも酸化しにくい。
【００１５】
（５）本発明に係る半導体装置は、上記半導体チップと、
前記半導体チップの前記バンプを有する面が対向され、前記バンプが、スズを含むロウ材によって接合された配線パターンを有する基板と、
を含む。
【００１６】
本発明によれば、第２の金属層は、ニッケルを含む金属で形成されており、ロウ材に含まれるスズに対して拡散しにくい性質を有する。そのため、バンプ及びロウ材の界面に形成される合金層が過剰に形成されるのを防ぐことができる。したがって、機械的性質が脆い合金層の形成を抑えて、バンプ及び配線パターンの間の電気的接続の信頼性を高めることができる。
【００２３】
（６）この半導体装置において、
前記バンプは、無電解メッキによって形成されてもよい。
【００２４】
無電解メッキを使用すれば、ニッケルを含む金属で形成されたバンプを簡単に形成できる。
【００２５】
（７）この半導体装置において、
前記ロウ材は、鉛を含まないロウ材であってもよい。
【００２６】
これによれば、鉛を含むロウ材に比べて、合金層が形成されやすい特徴を有する鉛を含まないロウ材を使用しても、合金層の形成を抑えることができる。したがって、バンプ及び配線パターンの間の電気的接続の信頼性を高めることができる。
【００２７】
（８）本発明に係る回路基板は、上記半導体装置を有する。
【００２８】
（９）本発明に係る電子機器は、上記半導体装置を有する。
【００２９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００３０】
（第１の実施の形態）
図１〜図２（Ｃ）は、本実施の形態に係るバンプの形成方法を示す図であり、図３及び図４は、本実施の形態に係る半導体装置を示す図である。
【００３１】
図１に示すように、半導体ウェーハ１０を用意する。本実施の形態では、バンプ形成プロセスをウェーハ状態で一括処理する。あるいは、バンプ形成プロセスをチップ状態で処理してもよい。
【００３２】
半導体ウェーハ１０は、複数のパッド１２を有する。パッド１２は、半導体ウェーハ１０の内部に形成された集積回路の電極となる。パッド１２は、切断されて形成される半導体チップの端部又は中央部に配置されてもよく、あるいはエリアアレイ状に複数行複数列に配置されてもよい。パッド１２は、集積回路が形成された領域の内側又は外側、あるいはその両方に形成されてもよい。パッド１２は、アルミニウム又は銅などで形成される。
【００３３】
半導体ウェーハ１０のパッド１２を有する面には、絶縁膜１４が形成されている。絶縁膜１４は、単一層又は複数層からなり、一般的なパッシベーション膜であってもよい。絶縁膜１４は、例えば、ＳｉＯ2、ＳｉＮ又はポリイミド樹脂などで形成される。
【００３４】
絶縁膜１４には、パッド１２の少なくとも一部を開口させる開口部１６が形成されている。開口部１６は、パッド１２の中央部を開口していることが好ましい。その場合、パッド１２の端部に、絶縁膜１４の一部が載っている。すなわち、半導体ウェーハ１０のパッド１２を有する面には、各パッド１２の少なくとも一部を露出して、それ以外の部分に絶縁膜１４が設けられている。
【００３５】
図２（Ａ）〜図２（Ｃ）に示すように、各パッド１２に電気的に接続するバンプ２４を形成する。バンプ２４は、ニッケルを含む金属層（第１の金属層２０）を有する。例えば、無電解メッキによってバンプ２４を形成してもよい。無電解メッキを使用すれば、ニッケルを含む金属層を簡単に形成できる。
【００３６】
図２（Ａ）に示すように、パッド１２上に、金属皮膜１８を形成する。例えば、パッド１２がアルミニウムからなる場合には、パッド１２上にジンケート処理を施して、アルミニウム上の表面を亜鉛に置換析出させる。こうして、亜鉛からなる金属皮膜１６を形成する。あるいは、金属皮膜１８は、クロムで形成してもよい。
【００３７】
図２（Ｂ）に示すように、第１の金属層２０をパッド１２上に形成する。第１の金属層２０は、ニッケルを含む。例えば、無電解ニッケルメッキ液中に、ジンケート処理が施されたパッド１２を浸し、亜鉛からなる金属皮膜１６とニッケルの置換反応を経てニッケルを堆積させる。第１の金属層２０は、単一層であってもよく、複数層であってもよい。また、第１の金属層２０は、ニッケルの他に、他の金属（例えばリン）を含むものであってもよい。なお、本実施の形態では、マスクを使用しないで形成するマッシュルーム型のバンプの例を示すが、後述するように、マスク（レジスト層）を使用して形成するストレートウォール型のバンプを適用してもよい。マスクを使用しないで形成する場合には、マスク形成の工程が不要であるため、工程を簡略化できる。また、マスクを使用した場合は、バンプの形状が制御できるため、隣接するパッド１２間の距離が狭い場合（狭ピッチの場合）に特に有効である。
【００３８】
図２（Ｃ）に示すように、必要があれば、第１の金属層２０の表面に、第２の金属層２２を形成する。第２の金属層２２は、第１の金属層２０の全面に形成してもよく、あるいは一部に形成してもよい。第２の金属層２２は、第１の金属層２０よりも薄く形成する。
【００３９】
第２の金属層２２は、金を含むものであってもよい。金はニッケルよりも酸化しにくいので、バンプの酸化を防止することができる。また、バンプ２４をロウ接合した場合に、第２の金属層（金層）２２をロウ材に積極的に拡散させて、第１の金属層２０とロウ材とにおいて適切な量の合金層を形成させることができる。
【００４０】
こうして、第１及び第２の金属層２０、２２を含むバンプ２４が形成される。半導体ウェーハ１０は、その後、所定の形状で切断されて、複数の半導体チップに個片化される。この半導体チップ３０（図４参照）は、バンプ２４を含む。
【００４１】
上述した例とは別に、バンプ２４は、電解メッキで形成してもよく、電解メッキ及び無電解メッキの組合わせで形成してもよい。あるいは、湿式法（メッキ）に換えて乾式法（スパッタなど）を用いた方法でバンプ２４を形成してもよく、それらを組み合わせた方法を適用してもよい。
【００４２】
図３に示すように、本実施の形態に係る半導体装置は、半導体チップ３０と、基板４０と、を含む。半導体チップ３０は、基板４０に対してフェースダウン実装されており、両者間は、ロウ材５０によって電気的に接続されている。
【００４３】
基板４０は、ポリイミド樹脂などで形成されるフレキシブル基板であってもよく、ガラスエポキシ基板などのリジッド基板であってもよい。基板４０は、半導体チップ３０と電気的に接続される配線パターン４２を有する。配線パターン４２は、ランドを有してもよい。その場合、半導体チップ３０のバンプ２４は、ランドに接合される。
【００４４】
基板４０の配線パターン４２を有する面には、絶縁膜４４が形成されることが多い。絶縁膜４４は、ランドなどのバンプ２４との接合部を避けて、配線パターン４２を覆って設けられる。言い換えると、絶縁膜４４には、バンプ２４との接合部（例えばランド）を露出する開口部４６が形成されている。開口部４６の壁面には、接合部から開口方向に開口幅が広くなるようなテーパが付されてもよい。こうすることで、バンプ２４のセルフアライメント効果を向上させることができる。なお、絶縁膜４４は、一般的なソルダレジストであってもよい。
【００４５】
ロウ材５０は、硬ロウであってもよいが、低融点で溶融できるハンダなどの軟ロウであることが好ましい。ロウ材５０は、スズ（Ｓｎ）を含む。また、スズに加えて、銅（Ｃｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、鉛（Ｐｂ）などからなるグループより選択された少なくとも１つの材料を含んでもよい。ロウ材５０は、基板４０側に設けてもよく、あるいは半導体チップ３０側に設けてもよい。なお、必要に応じて、フラックスを塗布してもよい。
【００４６】
ロウ材５０は、鉛を含まないロウ材、例えば鉛フリーハンダであってもよい。鉛を含まないハンダは、スズを高い比率で含むものが多く、また、最も一般的に使用されている鉛とスズの共晶ハンダに比べて融点が高いという特徴を有する。
【００４７】
図３に示すように、バンプ２４は、ロウ材５０に直接的に接する。そのため、バンプ２４とロウ材５０との間に合金化反応が起こる。すなわち、バンプ２４とロウ材５０との間に、図示しない金属間化合物（合金層）が形成される。合金層は、ロウ材５０に含まれるスズの比率や、拡散時の温度（ロウ接合部にかかる温度）が高く、その時間が長いほど厚く形成される。これによると、スズを高い比率で含み、比較的融点が高い性質を有する鉛を含まないロウ材５０を使用した場合には、合金層は厚く形成されやすい。合金層は機械的性質が脆いため、仮に合金層がバンプ２４とロウ材５０との間に厚く形成されると、両者間の電気的な接続不良を起こす可能性がある。電気的な接続不良の発生は、近年のパッド間の狭ピッチ化に伴い、ロウ付け部分が小さくなればなるほど顕著である。そのため、バンプ２４とロウ材５０との間に形成される合金層は、可能な限り薄いほうが好ましい。
【００４８】
ここで、合金層は、バンプ２４とロウ材５０との両者で拡散が起こることによって形成される。詳しくは、バンプ２４の金属がロウ材５０のスズ中に拡散したり、ロウ材５０のスズがバンプ２４の金属中に拡散したりして、両者間に合金層が形成される。そして、合金層の厚さは拡散係数の平方根に比例するので、拡散係数が小さいほど、合金層を薄くすることができる。言い換えれば、バンプ２４とロウ材５０との間で拡散が起こりにくいほど、両者間に形成される合金層を薄くすることができる。
【００４９】
本実施の形態では、バンプ２４として、ニッケルを含む金属を使用することによって、バンプ２４とロウ材５０との間に形成される合金層を薄くする。
【００５０】
一般に、拡散係数Ｄは、振動数項Ｄ0（ｍ2／ｓ）、拡散される金属に対する活性化エネルギーＱ（Ｊ／ｍｏｌ）、気体定数Ｒ＝８．３１４５１（Ｊ／（Ｋ・ｍｏｌ））、拡散時の温度Ｔ（Ｋ）、の値から算出される。詳しくは、アレニウスの式より、
Ｄ＝Ｄ0×ｅｘｐ（−Ｑ／ＲＴ）
で示される。
【００５１】
ここで、スズの金に対する拡散係数Ｄ1、スズの銅に対する拡散係数Ｄ2、スズのニッケルに対する拡散係数Ｄ3、とすると、アレニウスの式より以下の値が算出される。
【００５２】
拡散係数Ｄ1において、Ｄ0＝４．１×１０-6、Ｑ＝１８９×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｄ1＝１．９１７６３×１０-29
拡散係数Ｄ2において、Ｄ0＝１１×１０-6、Ｑ＝１８８×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｄ2＝６．８３１６１×１０-29
拡散係数Ｄ3において、Ｄ0＝３×１０-3、Ｑ＝２７４×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｄ3＝４．５１６１１×１０-37
そして、それぞれの拡散係数を比較すると、
Ｄ2＞Ｄ1＞Ｄ3
の関係が成立する。すなわち、金又は銅を含むバンプよりも、ニッケルを含むバンプ２４を使用するほうが、ロウ材５０からバンプ２４への拡散が起こりにくい。したがって、バンプ２４として、ニッケルを含む金属を使用すると、金バンプや銅バンプに比べて、ロウ材５０との間に形成される合金層を薄くすることができる。
【００５３】
また、同様にアレニウスの式より値を算出すると、ニッケルのスズに対する拡散係数は、金のスズに対する拡散係数、又は銅のスズに対する拡散係数よりも小さい。すなわち、金又は銅を含むバンプよりも、ニッケルを含むバンプ２４を使用するほうが、バンプ２４からロウ材５０への拡散が起こりにくい。したがって、バンプ２４として、ニッケルを含む金属を使用すると、金バンプや銅バンプに比べて、ロウ材５０との間に形成される合金層を薄くすることができる。
【００５４】
さらに、ニッケルは、自己拡散（同種類の金属原子の拡散）の拡散係数の値が、金や銅にくらべて小さいという特徴を有する。詳しくは、金の自己拡散係数Ｘ1、銅の自己拡散係数Ｘ2、ニッケルの自己拡散係数Ｘ3、とすると、アレニウスの式より以下の値が算出される。
【００５５】
自己拡散係数Ｘ1において、Ｄ0＝９１×１０-6、Ｑ＝１７５×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｘ1＝２．２７５９９×１０-26
自己拡散係数Ｘ2において、Ｄ0＝２０×１０-6、Ｑ＝１９７×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｘ2＝９．６２７１１×１０-30
自己拡散係数Ｘ3において、Ｄ0＝３４×１０-6、Ｑ＝２９２×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｘ3＝３．０７０５４×１０-41
そして、それぞれの自己拡散係数を比較すると、
Ｘ1＞Ｘ2＞Ｘ3
の関係が成立する。すなわち、金や銅よりも、ニッケルは拡散しにくい特徴を有する。このことからも、バンプ２４として、ニッケルを含む金属を使用すると、金バンプや銅バンプに比べて、ロウ材５０との間に形成される合金層を薄くできることが分かる。
【００５６】
なお、金を含む第２の金属層２２を第１の金属層２０の表面に形成した場合には、金とロウ材５０のスズとの間で拡散が起こるが、本実施の形態では、第２の金属層２２は極めて薄く形成するので合金層の厚さに影響を及ぼすことはない。
【００５７】
図４に示すように、半導体チップ３０と基板４０との間には、樹脂４８が充填されていてもよい。こうすることで、両者間を隙間なく封止できるので、耐湿性などが向上する。また、樹脂４８は、アンダーフィル材として使用してもよく、これによって、各バンプ２４（配線パターンとの接合部）に集中する応力を緩和することができる。
【００５８】
基板４０には、外部端子５２が設けられてもよい。外部端子５２は、図示しないスルーホールなどを介して配線パターン４２に電気的に接続される。外部端子５２は、ハンダボールであることが多い。また、積極的に外部端子５２を形成せずに、回路基板（マザーボード）実装時に回路基板側に塗布されるハンダクリームを使用し、その溶融時の表面張力で結果的に外部端子を形成してもよい。その場合には、基板４０の半導体チップ３０とは反対の面に、配線パターン４２と接続されたランドが露出する。なお、半導体装置のパッケージ形態は、限定されず、例えばＣＳＰ型、ＢＧＡ型などが挙げられる。
【００５９】
また、本実施の形態に係る半導体装置は、半導体チップ３０が回路基板（マザーボード）にベアチップ実装されるものであってもよい。
【００６０】
本実施の形態に係る半導体装置によれば、バンプ２４は、ニッケルを含む金属で形成されており、ロウ材５０に含まれるスズに対して拡散しにくい性質を有する。そのため、バンプ２４及びロウ材５０の界面に形成される合金層を薄くすることができる。したがって、機械的性質が脆い合金層の形成を抑えて、バンプ２４及び配線パターン４２の間の電気的接続の信頼性を高めることができる。
【００６１】
（第２の実施の形態）
図５（Ａ）〜図５（Ｃ）は、本実施の形態に係るバンプの形成方法を示す図である。図６は、本実施の形態に係る半導体チップを示す図であり、図７は、本実施の形態に係る半導体装置を示す図である。
【００６２】
本実施の形態に係るバンプ６６は、ニッケルを除く金属で形成された第１の金属層６０と、ニッケルを含む第２の金属層６２と、を含む。各金属層は、無電解メッキで形成してもよい。
【００６３】
図５（Ａ）に示すように、パッド１２上に、第１の金属層６０を形成する。第１の金属層６０は、第２の金属層６２（ニッケル）よりも軟らかい金属であることが好ましい。このような第１の金属層６０をバンプ６６の一部とすることによって、半導体装置に加えられてバンプに集中する応力を緩和し、バンプ６６の破壊を防ぐことができる。
【００６４】
第１の金属層６０は、銅（Ｃｕ）であってもよい。その場合、例えば、銅メッキ液を使用し、触媒であるパラジウムを核として溶液中の銅イオンを還元し、銅（第１の金属層６０）を析出してもよい。
【００６５】
図５（Ｂ）に示すように、第１の金属層２０の表面にニッケルを含む第２の金属層６２を形成する。例えば、触媒活性するために、パラジウムによる触媒化処理を行い、ニッケル（第２の金属層６２）を析出してもよい。
【００６６】
図５（Ｃ）に示すように、必要があれば、第２の金属層６２の表面に、第３の金属層６４を形成する。第３の金属層６４は、第２の金属層６２の全面に形成してもよく、あるいは一部に形成してもよい。第３の金属層６４は、第２の金属層６２よりも薄く形成する。第３の金属層６４は、金を含むものであってもよく、これによって、バンプの酸化を防止することができる。また、バンプ６６をロウ接合した場合に、第３の金属層（金層）６４をロウ材に積極的に拡散させて、第２の金属層６２とロウ材とにおいて適切な量の合金層を形成させることができる。
【００６７】
こうして、図６に示すように、第１から第３の金属層６０、６２、６４からなるバンプ６６が形成される。この半導体チップ１３０は、バンプ６６を含む。また、図７に示すように、本実施の形態に係る半導体装置は、半導体チップ１３０と、基板４０と、を含む。なお、本実施の形態の効果としては、上述の実施の形態で説明した内容が挙げられる。
【００６８】
（第３の実施の形態）
図８（Ａ）〜図８（Ｃ）は、本実施の形態に係るバンプの形成方法を示す図である。本実施の形態では、マスク（レジスト層７０）を使用して、ストレートウォール型のバンプ１２４を形成する。その他の形態は、第１の実施の形態で説明した内容を適用することができる。
【００６９】
図８（Ａ）に示すように、半導体ウェーハ１０のパッド１２を有する面にレジスト層７０を設ける。レジスト層７０は、パッド１２の上方に、貫通穴７２を有する。例えば、レジスト層７０を半導体ウェーハ１０の全面に設けた後に、フォトリソグラフィ技術を適用して貫通穴７２を形成してもよい。貫通穴７２の壁面は、半導体ウェーハ１０の面に対して、垂直に立ち上がることが好ましい。こうすることで、垂直に立ち上がるバンプ１２４を形成することができる。
【００７０】
図８（Ｂ）に示すように、パッド１２上に、ニッケルを含む第１の金属層１２０を形成する。パッド１２上には、貫通穴７２が形成されているので、第１の金属層１２０を貫通穴７２の平面形状に合わせて形成することができる。したがって、各パッド１２間が極めて狭ピッチであっても、バンプ１２４同士が接触することを防いで、パッド１２間の短絡を防ぐことができる。
【００７１】
図８（Ｃ）に示すように、必要があれば、第１の金属層１２０の表面に、第２の金属層１２２を形成する。第２の金属層１２２は、レジスト層７０を除去した後に形成してもよく、あるいは除去前に形成してもよい。図示する例とは別に、レジスト層７０を残したまま第２の金属層１２２を形成すると、第２の金属層１２２は、第１の金属層１２０の上面に形成される。なお、第２の金属層１２２は、金を含むものであってもよい。
【００７２】
こうして、第１及び第２の金属層１２０、１２２を含むバンプ１２４が形成される。これによれば、上述の効果に加えて、所望の幅及び高さのバンプ１２４を有する半導体装置を提供することができる。
【００７３】
なお、第２の実施の形態で説明したバンプ６６を、第３の実施の形態で説明したレジスト層７０を使用する方法で形成してもよい。
【００７４】
図９には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子５２とを機械的に接続することでそれらの電気的導通を図る。
【００７５】
そして、本発明を適用した半導体装置１を有する電子機器として、図１０にはノート型パーソナルコンピュータ１１００、図１１には携帯電話１２００が示されている。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係るバンプの形成方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明の第１の実施の形態に係るバンプの形成方法を示す図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図５】図５（Ａ）〜図５（Ｃ）は、本発明の第２の実施の形態に係るバンプの形成方法を示す図である。
【図６】図６は、本発明の第２の実施の形態に係る半導体チップを示す図である。
【図７】図７は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図８】図８（Ａ）〜図８（Ｃ）は、本発明の第３の実施の形態に係るバンプの形成方法を示す図である。
【図９】図９は、本発明の実施の形態に係る半導体装置を有する回路基板を示す図である。
【図１０】図１０は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１１】図１１は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１２ パッド
２０ 第１の金属層
２２ 第２の金属層
２４ バンプ
３０ 半導体チップ
４０ 基板
４２ 配線パターン
５０ ロウ材
６０ 第１の金属層
６２ 第２の金属層
６４ 第３の金属層
６６ バンプ
１２０ 第１の金属層
１２２ 第２の金属層
１２４ バンプ
１３０ 半導体チップ
【発明の属する技術分野】
本発明は、半導体チップ及び半導体装置、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体チップを基板に対してフェースダウン実装する場合に、半導体チップのバンプと、基板の配線パターンと、をハンダ接合する形態が知られている。その場合、バンプは金で形成されることが多かった。
【０００３】
ところで、近年、鉛を含まないハンダ（鉛フリーハンダ）を使用することが望まれている。鉛を含まないハンダは、従来のハンダよりも、スズを高い比率で含むものが多い。そのため、金バンプとスズとの間で、従来にも増して拡散が促され、両者間に厚い合金層が形成されることがあった。合金層は機械的性質が脆いため、これによって、半導体チップと基板の配線パターンとの電気的な接続不良を起こす可能性があった。
【０００４】
本発明は、この問題点を解決するためのものであり、その目的は、ロウ接合するときに合金層が過剰に形成されるのを防ぐ半導体チップ及び半導体装置、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体チップは、パッドに形成されたバンプを含み、
前記バンプは、ニッケルを除く金属で形成された第１の金属層と、前記第１の金属層の表面に形成されニッケルを含む第２の金属層と、を有し、
前記第１の金属層は、前記第２の金属層よりも軟らかい金属で形成され、かつ、前記バンプを構成する金属層のうち最も厚く形成されてなる。
【０００６】
本発明によれば、第２の金属層は、ニッケルを含む金属で形成されており、ロウ材に含まれるスズに対して拡散しにくい性質を有する。そのため、例えば、半導体チップを基板の配線パターンにロウ接合した場合に、バンプ及びロウ材の界面に形成される合金層が過剰に形成されるのを防ぐことができる。したがって、機械的性質が脆い合金層の形成を抑えて、バンプ及び配線パターンの間の電気的接続の信頼性を高めることができる。さらに、第１の金属層は、第２の金属層よりも軟らかいので、半導体チップのバンプに集中する応力を効果的に緩和することができる。
【０００９】
（２）この半導体チップにおいて、
前記バンプは、前記第２の金属層の表面に、前記第２の金属層よりも薄く形成された第３の金属層をさらに有してもよい。
【００１０】
これによれば、例えば、第３の金属層によって、第２の金属層が酸化することを防止することができる。
【００１１】
（３）この半導体チップにおいて、
前記第１の金属層は、銅を含む金属で形成されてもよい。
【００１２】
これによれば、銅は、ニッケルよりも柔軟性を有する。
【００１３】
（４）この半導体チップにおいて、
前記第３の金属層は、金を含む金属で形成されてもよい。
【００１４】
これによれば、金はニッケルよりも酸化しにくい。
【００１５】
（５）本発明に係る半導体装置は、上記半導体チップと、
前記半導体チップの前記バンプを有する面が対向され、前記バンプが、スズを含むロウ材によって接合された配線パターンを有する基板と、
を含む。
【００１６】
本発明によれば、第２の金属層は、ニッケルを含む金属で形成されており、ロウ材に含まれるスズに対して拡散しにくい性質を有する。そのため、バンプ及びロウ材の界面に形成される合金層が過剰に形成されるのを防ぐことができる。したがって、機械的性質が脆い合金層の形成を抑えて、バンプ及び配線パターンの間の電気的接続の信頼性を高めることができる。
【００２３】
（６）この半導体装置において、
前記バンプは、無電解メッキによって形成されてもよい。
【００２４】
無電解メッキを使用すれば、ニッケルを含む金属で形成されたバンプを簡単に形成できる。
【００２５】
（７）この半導体装置において、
前記ロウ材は、鉛を含まないロウ材であってもよい。
【００２６】
これによれば、鉛を含むロウ材に比べて、合金層が形成されやすい特徴を有する鉛を含まないロウ材を使用しても、合金層の形成を抑えることができる。したがって、バンプ及び配線パターンの間の電気的接続の信頼性を高めることができる。
【００２７】
（８）本発明に係る回路基板は、上記半導体装置を有する。
【００２８】
（９）本発明に係る電子機器は、上記半導体装置を有する。
【００２９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００３０】
（第１の実施の形態）
図１〜図２（Ｃ）は、本実施の形態に係るバンプの形成方法を示す図であり、図３及び図４は、本実施の形態に係る半導体装置を示す図である。
【００３１】
図１に示すように、半導体ウェーハ１０を用意する。本実施の形態では、バンプ形成プロセスをウェーハ状態で一括処理する。あるいは、バンプ形成プロセスをチップ状態で処理してもよい。
【００３２】
半導体ウェーハ１０は、複数のパッド１２を有する。パッド１２は、半導体ウェーハ１０の内部に形成された集積回路の電極となる。パッド１２は、切断されて形成される半導体チップの端部又は中央部に配置されてもよく、あるいはエリアアレイ状に複数行複数列に配置されてもよい。パッド１２は、集積回路が形成された領域の内側又は外側、あるいはその両方に形成されてもよい。パッド１２は、アルミニウム又は銅などで形成される。
【００３３】
半導体ウェーハ１０のパッド１２を有する面には、絶縁膜１４が形成されている。絶縁膜１４は、単一層又は複数層からなり、一般的なパッシベーション膜であってもよい。絶縁膜１４は、例えば、ＳｉＯ2、ＳｉＮ又はポリイミド樹脂などで形成される。
【００３４】
絶縁膜１４には、パッド１２の少なくとも一部を開口させる開口部１６が形成されている。開口部１６は、パッド１２の中央部を開口していることが好ましい。その場合、パッド１２の端部に、絶縁膜１４の一部が載っている。すなわち、半導体ウェーハ１０のパッド１２を有する面には、各パッド１２の少なくとも一部を露出して、それ以外の部分に絶縁膜１４が設けられている。
【００３５】
図２（Ａ）〜図２（Ｃ）に示すように、各パッド１２に電気的に接続するバンプ２４を形成する。バンプ２４は、ニッケルを含む金属層（第１の金属層２０）を有する。例えば、無電解メッキによってバンプ２４を形成してもよい。無電解メッキを使用すれば、ニッケルを含む金属層を簡単に形成できる。
【００３６】
図２（Ａ）に示すように、パッド１２上に、金属皮膜１８を形成する。例えば、パッド１２がアルミニウムからなる場合には、パッド１２上にジンケート処理を施して、アルミニウム上の表面を亜鉛に置換析出させる。こうして、亜鉛からなる金属皮膜１６を形成する。あるいは、金属皮膜１８は、クロムで形成してもよい。
【００３７】
図２（Ｂ）に示すように、第１の金属層２０をパッド１２上に形成する。第１の金属層２０は、ニッケルを含む。例えば、無電解ニッケルメッキ液中に、ジンケート処理が施されたパッド１２を浸し、亜鉛からなる金属皮膜１６とニッケルの置換反応を経てニッケルを堆積させる。第１の金属層２０は、単一層であってもよく、複数層であってもよい。また、第１の金属層２０は、ニッケルの他に、他の金属（例えばリン）を含むものであってもよい。なお、本実施の形態では、マスクを使用しないで形成するマッシュルーム型のバンプの例を示すが、後述するように、マスク（レジスト層）を使用して形成するストレートウォール型のバンプを適用してもよい。マスクを使用しないで形成する場合には、マスク形成の工程が不要であるため、工程を簡略化できる。また、マスクを使用した場合は、バンプの形状が制御できるため、隣接するパッド１２間の距離が狭い場合（狭ピッチの場合）に特に有効である。
【００３８】
図２（Ｃ）に示すように、必要があれば、第１の金属層２０の表面に、第２の金属層２２を形成する。第２の金属層２２は、第１の金属層２０の全面に形成してもよく、あるいは一部に形成してもよい。第２の金属層２２は、第１の金属層２０よりも薄く形成する。
【００３９】
第２の金属層２２は、金を含むものであってもよい。金はニッケルよりも酸化しにくいので、バンプの酸化を防止することができる。また、バンプ２４をロウ接合した場合に、第２の金属層（金層）２２をロウ材に積極的に拡散させて、第１の金属層２０とロウ材とにおいて適切な量の合金層を形成させることができる。
【００４０】
こうして、第１及び第２の金属層２０、２２を含むバンプ２４が形成される。半導体ウェーハ１０は、その後、所定の形状で切断されて、複数の半導体チップに個片化される。この半導体チップ３０（図４参照）は、バンプ２４を含む。
【００４１】
上述した例とは別に、バンプ２４は、電解メッキで形成してもよく、電解メッキ及び無電解メッキの組合わせで形成してもよい。あるいは、湿式法（メッキ）に換えて乾式法（スパッタなど）を用いた方法でバンプ２４を形成してもよく、それらを組み合わせた方法を適用してもよい。
【００４２】
図３に示すように、本実施の形態に係る半導体装置は、半導体チップ３０と、基板４０と、を含む。半導体チップ３０は、基板４０に対してフェースダウン実装されており、両者間は、ロウ材５０によって電気的に接続されている。
【００４３】
基板４０は、ポリイミド樹脂などで形成されるフレキシブル基板であってもよく、ガラスエポキシ基板などのリジッド基板であってもよい。基板４０は、半導体チップ３０と電気的に接続される配線パターン４２を有する。配線パターン４２は、ランドを有してもよい。その場合、半導体チップ３０のバンプ２４は、ランドに接合される。
【００４４】
基板４０の配線パターン４２を有する面には、絶縁膜４４が形成されることが多い。絶縁膜４４は、ランドなどのバンプ２４との接合部を避けて、配線パターン４２を覆って設けられる。言い換えると、絶縁膜４４には、バンプ２４との接合部（例えばランド）を露出する開口部４６が形成されている。開口部４６の壁面には、接合部から開口方向に開口幅が広くなるようなテーパが付されてもよい。こうすることで、バンプ２４のセルフアライメント効果を向上させることができる。なお、絶縁膜４４は、一般的なソルダレジストであってもよい。
【００４５】
ロウ材５０は、硬ロウであってもよいが、低融点で溶融できるハンダなどの軟ロウであることが好ましい。ロウ材５０は、スズ（Ｓｎ）を含む。また、スズに加えて、銅（Ｃｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、鉛（Ｐｂ）などからなるグループより選択された少なくとも１つの材料を含んでもよい。ロウ材５０は、基板４０側に設けてもよく、あるいは半導体チップ３０側に設けてもよい。なお、必要に応じて、フラックスを塗布してもよい。
【００４６】
ロウ材５０は、鉛を含まないロウ材、例えば鉛フリーハンダであってもよい。鉛を含まないハンダは、スズを高い比率で含むものが多く、また、最も一般的に使用されている鉛とスズの共晶ハンダに比べて融点が高いという特徴を有する。
【００４７】
図３に示すように、バンプ２４は、ロウ材５０に直接的に接する。そのため、バンプ２４とロウ材５０との間に合金化反応が起こる。すなわち、バンプ２４とロウ材５０との間に、図示しない金属間化合物（合金層）が形成される。合金層は、ロウ材５０に含まれるスズの比率や、拡散時の温度（ロウ接合部にかかる温度）が高く、その時間が長いほど厚く形成される。これによると、スズを高い比率で含み、比較的融点が高い性質を有する鉛を含まないロウ材５０を使用した場合には、合金層は厚く形成されやすい。合金層は機械的性質が脆いため、仮に合金層がバンプ２４とロウ材５０との間に厚く形成されると、両者間の電気的な接続不良を起こす可能性がある。電気的な接続不良の発生は、近年のパッド間の狭ピッチ化に伴い、ロウ付け部分が小さくなればなるほど顕著である。そのため、バンプ２４とロウ材５０との間に形成される合金層は、可能な限り薄いほうが好ましい。
【００４８】
ここで、合金層は、バンプ２４とロウ材５０との両者で拡散が起こることによって形成される。詳しくは、バンプ２４の金属がロウ材５０のスズ中に拡散したり、ロウ材５０のスズがバンプ２４の金属中に拡散したりして、両者間に合金層が形成される。そして、合金層の厚さは拡散係数の平方根に比例するので、拡散係数が小さいほど、合金層を薄くすることができる。言い換えれば、バンプ２４とロウ材５０との間で拡散が起こりにくいほど、両者間に形成される合金層を薄くすることができる。
【００４９】
本実施の形態では、バンプ２４として、ニッケルを含む金属を使用することによって、バンプ２４とロウ材５０との間に形成される合金層を薄くする。
【００５０】
一般に、拡散係数Ｄは、振動数項Ｄ0（ｍ2／ｓ）、拡散される金属に対する活性化エネルギーＱ（Ｊ／ｍｏｌ）、気体定数Ｒ＝８．３１４５１（Ｊ／（Ｋ・ｍｏｌ））、拡散時の温度Ｔ（Ｋ）、の値から算出される。詳しくは、アレニウスの式より、
Ｄ＝Ｄ0×ｅｘｐ（−Ｑ／ＲＴ）
で示される。
【００５１】
ここで、スズの金に対する拡散係数Ｄ1、スズの銅に対する拡散係数Ｄ2、スズのニッケルに対する拡散係数Ｄ3、とすると、アレニウスの式より以下の値が算出される。
【００５２】
拡散係数Ｄ1において、Ｄ0＝４．１×１０-6、Ｑ＝１８９×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｄ1＝１．９１７６３×１０-29
拡散係数Ｄ2において、Ｄ0＝１１×１０-6、Ｑ＝１８８×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｄ2＝６．８３１６１×１０-29
拡散係数Ｄ3において、Ｄ0＝３×１０-3、Ｑ＝２７４×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｄ3＝４．５１６１１×１０-37
そして、それぞれの拡散係数を比較すると、
Ｄ2＞Ｄ1＞Ｄ3
の関係が成立する。すなわち、金又は銅を含むバンプよりも、ニッケルを含むバンプ２４を使用するほうが、ロウ材５０からバンプ２４への拡散が起こりにくい。したがって、バンプ２４として、ニッケルを含む金属を使用すると、金バンプや銅バンプに比べて、ロウ材５０との間に形成される合金層を薄くすることができる。
【００５３】
また、同様にアレニウスの式より値を算出すると、ニッケルのスズに対する拡散係数は、金のスズに対する拡散係数、又は銅のスズに対する拡散係数よりも小さい。すなわち、金又は銅を含むバンプよりも、ニッケルを含むバンプ２４を使用するほうが、バンプ２４からロウ材５０への拡散が起こりにくい。したがって、バンプ２４として、ニッケルを含む金属を使用すると、金バンプや銅バンプに比べて、ロウ材５０との間に形成される合金層を薄くすることができる。
【００５４】
さらに、ニッケルは、自己拡散（同種類の金属原子の拡散）の拡散係数の値が、金や銅にくらべて小さいという特徴を有する。詳しくは、金の自己拡散係数Ｘ1、銅の自己拡散係数Ｘ2、ニッケルの自己拡散係数Ｘ3、とすると、アレニウスの式より以下の値が算出される。
【００５５】
自己拡散係数Ｘ1において、Ｄ0＝９１×１０-6、Ｑ＝１７５×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｘ1＝２．２７５９９×１０-26
自己拡散係数Ｘ2において、Ｄ0＝２０×１０-6、Ｑ＝１９７×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｘ2＝９．６２７１１×１０-30
自己拡散係数Ｘ3において、Ｄ0＝３４×１０-6、Ｑ＝２９２×１０3の値から、例えばＴ＝４２３．１５とすると、
Ｘ3＝３．０７０５４×１０-41
そして、それぞれの自己拡散係数を比較すると、
Ｘ1＞Ｘ2＞Ｘ3
の関係が成立する。すなわち、金や銅よりも、ニッケルは拡散しにくい特徴を有する。このことからも、バンプ２４として、ニッケルを含む金属を使用すると、金バンプや銅バンプに比べて、ロウ材５０との間に形成される合金層を薄くできることが分かる。
【００５６】
なお、金を含む第２の金属層２２を第１の金属層２０の表面に形成した場合には、金とロウ材５０のスズとの間で拡散が起こるが、本実施の形態では、第２の金属層２２は極めて薄く形成するので合金層の厚さに影響を及ぼすことはない。
【００５７】
図４に示すように、半導体チップ３０と基板４０との間には、樹脂４８が充填されていてもよい。こうすることで、両者間を隙間なく封止できるので、耐湿性などが向上する。また、樹脂４８は、アンダーフィル材として使用してもよく、これによって、各バンプ２４（配線パターンとの接合部）に集中する応力を緩和することができる。
【００５８】
基板４０には、外部端子５２が設けられてもよい。外部端子５２は、図示しないスルーホールなどを介して配線パターン４２に電気的に接続される。外部端子５２は、ハンダボールであることが多い。また、積極的に外部端子５２を形成せずに、回路基板（マザーボード）実装時に回路基板側に塗布されるハンダクリームを使用し、その溶融時の表面張力で結果的に外部端子を形成してもよい。その場合には、基板４０の半導体チップ３０とは反対の面に、配線パターン４２と接続されたランドが露出する。なお、半導体装置のパッケージ形態は、限定されず、例えばＣＳＰ型、ＢＧＡ型などが挙げられる。
【００５９】
また、本実施の形態に係る半導体装置は、半導体チップ３０が回路基板（マザーボード）にベアチップ実装されるものであってもよい。
【００６０】
本実施の形態に係る半導体装置によれば、バンプ２４は、ニッケルを含む金属で形成されており、ロウ材５０に含まれるスズに対して拡散しにくい性質を有する。そのため、バンプ２４及びロウ材５０の界面に形成される合金層を薄くすることができる。したがって、機械的性質が脆い合金層の形成を抑えて、バンプ２４及び配線パターン４２の間の電気的接続の信頼性を高めることができる。
【００６１】
（第２の実施の形態）
図５（Ａ）〜図５（Ｃ）は、本実施の形態に係るバンプの形成方法を示す図である。図６は、本実施の形態に係る半導体チップを示す図であり、図７は、本実施の形態に係る半導体装置を示す図である。
【００６２】
本実施の形態に係るバンプ６６は、ニッケルを除く金属で形成された第１の金属層６０と、ニッケルを含む第２の金属層６２と、を含む。各金属層は、無電解メッキで形成してもよい。
【００６３】
図５（Ａ）に示すように、パッド１２上に、第１の金属層６０を形成する。第１の金属層６０は、第２の金属層６２（ニッケル）よりも軟らかい金属であることが好ましい。このような第１の金属層６０をバンプ６６の一部とすることによって、半導体装置に加えられてバンプに集中する応力を緩和し、バンプ６６の破壊を防ぐことができる。
【００６４】
第１の金属層６０は、銅（Ｃｕ）であってもよい。その場合、例えば、銅メッキ液を使用し、触媒であるパラジウムを核として溶液中の銅イオンを還元し、銅（第１の金属層６０）を析出してもよい。
【００６５】
図５（Ｂ）に示すように、第１の金属層２０の表面にニッケルを含む第２の金属層６２を形成する。例えば、触媒活性するために、パラジウムによる触媒化処理を行い、ニッケル（第２の金属層６２）を析出してもよい。
【００６６】
図５（Ｃ）に示すように、必要があれば、第２の金属層６２の表面に、第３の金属層６４を形成する。第３の金属層６４は、第２の金属層６２の全面に形成してもよく、あるいは一部に形成してもよい。第３の金属層６４は、第２の金属層６２よりも薄く形成する。第３の金属層６４は、金を含むものであってもよく、これによって、バンプの酸化を防止することができる。また、バンプ６６をロウ接合した場合に、第３の金属層（金層）６４をロウ材に積極的に拡散させて、第２の金属層６２とロウ材とにおいて適切な量の合金層を形成させることができる。
【００６７】
こうして、図６に示すように、第１から第３の金属層６０、６２、６４からなるバンプ６６が形成される。この半導体チップ１３０は、バンプ６６を含む。また、図７に示すように、本実施の形態に係る半導体装置は、半導体チップ１３０と、基板４０と、を含む。なお、本実施の形態の効果としては、上述の実施の形態で説明した内容が挙げられる。
【００６８】
（第３の実施の形態）
図８（Ａ）〜図８（Ｃ）は、本実施の形態に係るバンプの形成方法を示す図である。本実施の形態では、マスク（レジスト層７０）を使用して、ストレートウォール型のバンプ１２４を形成する。その他の形態は、第１の実施の形態で説明した内容を適用することができる。
【００６９】
図８（Ａ）に示すように、半導体ウェーハ１０のパッド１２を有する面にレジスト層７０を設ける。レジスト層７０は、パッド１２の上方に、貫通穴７２を有する。例えば、レジスト層７０を半導体ウェーハ１０の全面に設けた後に、フォトリソグラフィ技術を適用して貫通穴７２を形成してもよい。貫通穴７２の壁面は、半導体ウェーハ１０の面に対して、垂直に立ち上がることが好ましい。こうすることで、垂直に立ち上がるバンプ１２４を形成することができる。
【００７０】
図８（Ｂ）に示すように、パッド１２上に、ニッケルを含む第１の金属層１２０を形成する。パッド１２上には、貫通穴７２が形成されているので、第１の金属層１２０を貫通穴７２の平面形状に合わせて形成することができる。したがって、各パッド１２間が極めて狭ピッチであっても、バンプ１２４同士が接触することを防いで、パッド１２間の短絡を防ぐことができる。
【００７１】
図８（Ｃ）に示すように、必要があれば、第１の金属層１２０の表面に、第２の金属層１２２を形成する。第２の金属層１２２は、レジスト層７０を除去した後に形成してもよく、あるいは除去前に形成してもよい。図示する例とは別に、レジスト層７０を残したまま第２の金属層１２２を形成すると、第２の金属層１２２は、第１の金属層１２０の上面に形成される。なお、第２の金属層１２２は、金を含むものであってもよい。
【００７２】
こうして、第１及び第２の金属層１２０、１２２を含むバンプ１２４が形成される。これによれば、上述の効果に加えて、所望の幅及び高さのバンプ１２４を有する半導体装置を提供することができる。
【００７３】
なお、第２の実施の形態で説明したバンプ６６を、第３の実施の形態で説明したレジスト層７０を使用する方法で形成してもよい。
【００７４】
図９には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子５２とを機械的に接続することでそれらの電気的導通を図る。
【００７５】
そして、本発明を適用した半導体装置１を有する電子機器として、図１０にはノート型パーソナルコンピュータ１１００、図１１には携帯電話１２００が示されている。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係るバンプの形成方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明の第１の実施の形態に係るバンプの形成方法を示す図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図５】図５（Ａ）〜図５（Ｃ）は、本発明の第２の実施の形態に係るバンプの形成方法を示す図である。
【図６】図６は、本発明の第２の実施の形態に係る半導体チップを示す図である。
【図７】図７は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図８】図８（Ａ）〜図８（Ｃ）は、本発明の第３の実施の形態に係るバンプの形成方法を示す図である。
【図９】図９は、本発明の実施の形態に係る半導体装置を有する回路基板を示す図である。
【図１０】図１０は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１１】図１１は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１２ パッド
２０ 第１の金属層
２２ 第２の金属層
２４ バンプ
３０ 半導体チップ
４０ 基板
４２ 配線パターン
５０ ロウ材
６０ 第１の金属層
６２ 第２の金属層
６４ 第３の金属層
６６ バンプ
１２０ 第１の金属層
１２２ 第２の金属層
１２４ バンプ
１３０ 半導体チップ
Claims (9)
- パッドに形成されたバンプを含み、
前記バンプは、ニッケルを除く金属で形成された第１の金属層と、前記第１の金属層の表面に形成されニッケルを含む第２の金属層と、を有し、
前記第１の金属層は、前記第２の金属層よりも軟らかい金属で形成され、かつ、前記バンプを構成する金属層のうち最も厚く形成されてなる半導体チップ。 - 請求項１記載の半導体チップにおいて、
前記バンプは、前記第２の金属層の表面に、前記第２の金属層よりも薄く形成された第３の金属層をさらに有する半導体チップ。 - 請求項２記載の半導体チップにおいて、
前記第３の金属層は、金を含む金属で形成されてなる半導体チップ。 - 請求項１から請求項３のいずれかに記載の半導体チップにおいて、
前記第１の金属層は、銅を含む金属で形成されてなる半導体チップ。 - 請求項１から請求項４のいずれかに記載の半導体チップと、
前記半導体チップの前記バンプを有する面が対向され、前記バンプが、スズを含むロウ材によって接合された配線パターンを有する基板と、
を含む半導体装置。 - 請求項５記載の半導体装置において、
前記バンプは、無電解メッキによって形成されてなる半導体装置。 - 請求項５又は請求項６記載の半導体装置において、
前記ロウ材は、鉛を含まないロウ材である半導体装置。 - 請求項５から請求項７のいずれかに記載の半導体装置を有する回路基板。
- 請求項５から請求項７のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080705A JP3700598B2 (ja) | 2001-03-21 | 2001-03-21 | 半導体チップ及び半導体装置、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080705A JP3700598B2 (ja) | 2001-03-21 | 2001-03-21 | 半導体チップ及び半導体装置、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280407A JP2002280407A (ja) | 2002-09-27 |
| JP3700598B2 true JP3700598B2 (ja) | 2005-09-28 |
Family
ID=18936942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001080705A Expired - Fee Related JP3700598B2 (ja) | 2001-03-21 | 2001-03-21 | 半導体チップ及び半導体装置、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3700598B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781886B2 (en) * | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US7215032B2 (en) | 2005-06-14 | 2007-05-08 | Cubic Wafer, Inc. | Triaxial through-chip connection |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US20060278331A1 (en) | 2005-06-14 | 2006-12-14 | Roger Dugas | Membrane-based chip tooling |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US8138426B2 (en) | 2007-11-05 | 2012-03-20 | Panasonic Corporation | Mounting structure |
| JP5518211B2 (ja) * | 2010-11-16 | 2014-06-11 | 三菱電機株式会社 | 半導体素子、半導体装置及び半導体素子の製造方法 |
| CN103718280B (zh) * | 2011-09-16 | 2016-12-21 | 松下知识产权经营株式会社 | 安装结构及其制造方法 |
| JP6128367B2 (ja) * | 2012-08-28 | 2017-05-17 | 東芝ライテック株式会社 | 発光装置、および配線基板の製造方法 |
| JP6546376B2 (ja) * | 2014-08-07 | 2019-07-17 | 浜松ホトニクス株式会社 | 電子部品 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3331635B2 (ja) * | 1992-10-01 | 2002-10-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP2000091369A (ja) * | 1998-09-11 | 2000-03-31 | Sony Corp | 半導体装置及びその製造方法 |
| JP2000286299A (ja) * | 1999-03-30 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 半導体装置の接続方法 |
| JP2000315707A (ja) * | 1999-04-28 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
| JP2000349230A (ja) * | 1999-06-08 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 半導体モジュールおよびその製造方法 |
-
2001
- 2001-03-21 JP JP2001080705A patent/JP3700598B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002280407A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100876485B1 (ko) | 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ｕｂｍ층 | |
| KR100514230B1 (ko) | 범프의 형성방법 및 반도체장치의 제조방법 | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| US8952271B2 (en) | Circuit board, semiconductor device, and method of manufacturing semiconductor device | |
| JP2003234367A (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
| JPH098447A (ja) | チップ実装回路カード構造 | |
| US10192804B2 (en) | Bump-on-trace packaging structure and method for forming the same | |
| US20140159235A1 (en) | Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus | |
| US7126211B2 (en) | Circuit carrier | |
| JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| US20040065949A1 (en) | [solder bump] | |
| JP6702108B2 (ja) | 端子構造、半導体装置、電子装置及び端子の形成方法 | |
| US20030227096A1 (en) | Semiconductor device | |
| TWI223883B (en) | Under bump metallurgy structure | |
| JP2008098285A (ja) | 半導体装置 | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| EP1039527A2 (en) | Semiconductor device mounting structure | |
| KR100348126B1 (ko) | 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법 | |
| US20040256737A1 (en) | [flip-chip package substrate and flip-chip bonding process thereof] | |
| JP2017092341A (ja) | 電極構造、接合方法及び半導体装置 | |
| KR101009192B1 (ko) | 반도체 장치의 범프 구조물 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |