JP2008098285A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008098285A JP2008098285A JP2006276526A JP2006276526A JP2008098285A JP 2008098285 A JP2008098285 A JP 2008098285A JP 2006276526 A JP2006276526 A JP 2006276526A JP 2006276526 A JP2006276526 A JP 2006276526A JP 2008098285 A JP2008098285 A JP 2008098285A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- silver plating
- terminal
- silver
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】低コストで簡単に作製することができ、半田からなる接合材のクリープ特性に優れ、かつ、封止樹脂との密着性に優れる半導体装置を提供すること。
【解決手段】基板2の一方面2Aには、内部端子8およびアイランド5が所定の位置に形成されている。内部端子8およびアイランド5は、銅を用いて形成されており、その表面には、銀を用いためっきにより形成される内部端子銀めっき層9およびアイランド銀めっき層6が形成されている。また、基板2の他方面2Bには、端子パッド11およびサーマルパッド17が形成されている。端子パッド11およびサーマルパッドの表面には、銀を用いためっきにより形成される外部端子銀めっき層12およびサーマル銀めっき層18が形成されている。そして、外部端子銀めっき層12およびサーマル銀めっき層18の上には、半田を用いて外部端子16およびサーマルバンプ19が形成されている。
【選択図】 図2
【解決手段】基板2の一方面2Aには、内部端子8およびアイランド5が所定の位置に形成されている。内部端子8およびアイランド5は、銅を用いて形成されており、その表面には、銀を用いためっきにより形成される内部端子銀めっき層9およびアイランド銀めっき層6が形成されている。また、基板2の他方面2Bには、端子パッド11およびサーマルパッド17が形成されている。端子パッド11およびサーマルパッドの表面には、銀を用いためっきにより形成される外部端子銀めっき層12およびサーマル銀めっき層18が形成されている。そして、外部端子銀めっき層12およびサーマル銀めっき層18の上には、半田を用いて外部端子16およびサーマルバンプ19が形成されている。
【選択図】 図2
Description
この発明は、半導体装置、詳しくは、BGA(Ball Grid Array)型半導体装置、LGA(Land Grid Array)型半導体装置に関する。
従来、半導体装置を配線基板上に高密度に実装するために、配線基板上への表面実装を可能とした表面実装型パッケージが多用されている。この表面実装型パッケージの代表的なものとして、たとえば、BGAが知られている。
BGAが採用されるBGA型半導体装置では、基板上に半導体チップが搭載される。基板の一方面には、半導体チップの裏面と電気的に接続されるアイランドと、半導体チップの表面上のパッドと電気的に接続される内部端子とが配置されている。アイランドおよび内部端子は、銅層と、この銅層上に積層されたニッケル層とを備え、それらの表面は、たとえば、ニッケルの酸化を抑制し、また、半導体チップとの接続のための半田や金細線との接合強度を向上させるために、金めっき層で覆われている。そして、基板の一方面上は、封止樹脂(たとえば、エポキシ樹脂)により封止されている。
BGAが採用されるBGA型半導体装置では、基板上に半導体チップが搭載される。基板の一方面には、半導体チップの裏面と電気的に接続されるアイランドと、半導体チップの表面上のパッドと電気的に接続される内部端子とが配置されている。アイランドおよび内部端子は、銅層と、この銅層上に積層されたニッケル層とを備え、それらの表面は、たとえば、ニッケルの酸化を抑制し、また、半導体チップとの接続のための半田や金細線との接合強度を向上させるために、金めっき層で覆われている。そして、基板の一方面上は、封止樹脂(たとえば、エポキシ樹脂)により封止されている。
一方、基板の他方面には、基板を挟んでアイランドおよび内部端子と対向する位置に、銅からなるサーマルパッドおよび端子パッドが配置されている。また、基板には、アイランドおよび内部端子とこれに対向するサーマルパッドおよび端子パッドとを接続するスルーホールが貫通形成されている。このスルーホールには、金属材料が充填されている。これにより、スルーホール内の金属材料を介して、アイランドおよび内部端子とサーマルパッドおよび端子パッドとの間が、導通可能、熱伝導可能に接続される。サーマルパッドおよび端子パッドの表面は、これらの酸化防止のために金めっき層で被覆されており、この金めっき層に、実装基板(配線基板)上のランド(電極)と電気的に接続するため、および、半導体チップで発生する熱を実装基板に逃がすための、半田からなるバンプが接合される。
特開2000−349186号公報
ところが、上述の構成では、次のア〜エのような問題がある。
(ア)金は、高価な金属であるため、製造コストが嵩む。
(イ)金は、半田に対して容易に拡散する。また、半田の組成によっては、銅層も半田中に拡散し、いわゆる銅食われが生じる。そのため、銅層と金めっき層との間に、拡散防止層としてのニッケル層を形成して、金めっき層とともに銅層が半田中へ拡散することを防ぐ必要がある。その結果、余計な製造コストや製造工程が必要となり、製造効率が低下する場合がある。
(ウ)アイランドおよび内部端子の表面の金めっき層は、アイランドおよび内部端子とともに樹脂に封止されているが、金と封止樹脂との密着性が高くないため、それらの接触界面から封止樹脂が剥離するおそれがある。
(エ)BGA型半導体装置のサーマルパッドおよび端子パッドに接合されるバンプには、一定温度下で連続的に応力がかかる場合があるため、バンプのクリープ特性を向上させることが望まれるところ、金とバンプ(半田)との合金では、十分なクリープ特性を得ることが困難である。
(ア)金は、高価な金属であるため、製造コストが嵩む。
(イ)金は、半田に対して容易に拡散する。また、半田の組成によっては、銅層も半田中に拡散し、いわゆる銅食われが生じる。そのため、銅層と金めっき層との間に、拡散防止層としてのニッケル層を形成して、金めっき層とともに銅層が半田中へ拡散することを防ぐ必要がある。その結果、余計な製造コストや製造工程が必要となり、製造効率が低下する場合がある。
(ウ)アイランドおよび内部端子の表面の金めっき層は、アイランドおよび内部端子とともに樹脂に封止されているが、金と封止樹脂との密着性が高くないため、それらの接触界面から封止樹脂が剥離するおそれがある。
(エ)BGA型半導体装置のサーマルパッドおよび端子パッドに接合されるバンプには、一定温度下で連続的に応力がかかる場合があるため、バンプのクリープ特性を向上させることが望まれるところ、金とバンプ(半田)との合金では、十分なクリープ特性を得ることが困難である。
そこで、この発明の目的は、低コストで簡単に作製することができ、半田からなる接合材のクリープ特性に優れ、かつ、封止樹脂との密着性に優れる半導体装置を提供することにある。
上記目的を達成するための請求項1記載の発明は、樹脂製の基板と、前記基板の一方面上に搭載される半導体チップと、前記基板の前記一方面上に銅を用いて形成され、前記半導体チップと電気的に接続される内部接続部と、前記内部接続部の表面上に銀を用いて形成される内部銀めっき層と、前記基板の前記一方面上を封止する封止樹脂と、前記基板の前記一方面と反対側の他方面上に銅を用いて形成され、外部との電気接続のための外部接続部と、前記外部接続部の表面上に銀を用いて形成される外部銀めっき層と、前記外部銀めっき層上に半田を用いて形成されるバンプと、を含むことを特徴としている。
この構成によれば、銅を用いて形成される内部接続部の表面上には、銀を用いて内部銀めっき層が形成されている。このように、内部接続部の表面上に形成されるめっき層が銀めっき層であるため、高価な金を用いて金めっき層を形成する場合と比べて、原料費を安く抑えることができる。
また、半導体チップと内部接続部とが、高融点半田などを用いて接合される場合、高融点半田の錫の含有量が少ないので、内部銀めっき層の銀の一部と半田に含まれる錫とが反応することによって、接合界面において凹凸が形成される。その結果、いわゆるアンカー効果が生じるので、半導体チップと内部接続部との接合強度を高めることができる。また、この場合には、銀が内部接続部に残存して銅の拡散防止層として機能するので、内部接続部と内部銀めっき層との間にニッケルめっき層を形成する必要がない。その結果、半導体装置全体としての製造コストを低減することができ、製造工程を簡略にすることができる。
また、半導体チップと内部接続部とが、高融点半田などを用いて接合される場合、高融点半田の錫の含有量が少ないので、内部銀めっき層の銀の一部と半田に含まれる錫とが反応することによって、接合界面において凹凸が形成される。その結果、いわゆるアンカー効果が生じるので、半導体チップと内部接続部との接合強度を高めることができる。また、この場合には、銀が内部接続部に残存して銅の拡散防止層として機能するので、内部接続部と内部銀めっき層との間にニッケルめっき層を形成する必要がない。その結果、半導体装置全体としての製造コストを低減することができ、製造工程を簡略にすることができる。
また、内部接続部が形成された基板の一方面上は、封止樹脂によって封止されている。銀は、封止樹脂との密着性に優れているため、基板の一方面上を封止樹脂によって封止したときに、内部接続部に形成された内部銀めっき層と封止樹脂との間で、高い密着性を達成することができる。その結果、これらの接着界面から封止樹脂が剥離することを抑制することができる。
また、銅を用いて形成される外部接続部の表面上には、銀を用いて外部銀めっき層が形成されている。そして、この外部銀めっき層上に、半田を用いてバンプが形成されている。このとき、錫の含有量が多い半田などを用いてバンプを形成すれば、バンプ中に拡散する銀の量を増加させることができ、バンプのクリープ特性を向上させることができる。
なお、バンプ中の錫の含有量を適切に制御することによって、外部銀めっき層の一部を外部接続部の表面に残存させて銅の拡散防止層として機能させることもできる。
なお、バンプ中の錫の含有量を適切に制御することによって、外部銀めっき層の一部を外部接続部の表面に残存させて銅の拡散防止層として機能させることもできる。
また、金を使用しないので、上述した製造コストの低減も図ることができる。
さらに、内部銀めっき層および外部銀めっき層は、双方ともに銀を用いためっきにより形成される層である。そのため、これらのめっき層を、同じ工程(銀めっき工程)で並行して形成することができる。その結果、製造工程を簡略にすることができる。また、内部接続部および外部接続部を構成する銅は、内部銀めっき層および外部銀めっき層によって、それぞれ被覆されるため、銅の酸化を抑制するという効果を図ることもできる。
さらに、内部銀めっき層および外部銀めっき層は、双方ともに銀を用いためっきにより形成される層である。そのため、これらのめっき層を、同じ工程(銀めっき工程)で並行して形成することができる。その結果、製造工程を簡略にすることができる。また、内部接続部および外部接続部を構成する銅は、内部銀めっき層および外部銀めっき層によって、それぞれ被覆されるため、銅の酸化を抑制するという効果を図ることもできる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の実装基板に対向する面の図解的な平面図である。図2は、図1に示すA−Aの切断面で切断したときの半導体装置を図解的に示す断面図である。なお、以下の説明において、本発明の請求項記載の構成要素に対応するものについては、請求項記載の構成要素を括弧書きで併記する。
図1は、この発明の一実施形態に係る半導体装置の実装基板に対向する面の図解的な平面図である。図2は、図1に示すA−Aの切断面で切断したときの半導体装置を図解的に示す断面図である。なお、以下の説明において、本発明の請求項記載の構成要素に対応するものについては、請求項記載の構成要素を括弧書きで併記する。
主として図2を参照して、この半導体装置1は、BGA(Ball Grid Array)が採用された半導体装置であり、基板2と、基板2上に搭載される半導体チップ3と、基板2上を封止する封止樹脂4とを備えている。
基板2は、絶縁性樹脂(たとえば、ガラスエポキシ樹脂)からなる基板である。
基板2の一方面2Aには、その中央部に、平面視で半導体チップ3よりやや大きいサイズを有する矩形薄板状のアイランド5(内部接続部)が形成されている。また、基板2の一方面2Aの、アイランド5を取り囲む周縁部には、複数(この実施形態では、16個)の内部端子8(内部接続部)が形成されている。
基板2は、絶縁性樹脂(たとえば、ガラスエポキシ樹脂)からなる基板である。
基板2の一方面2Aには、その中央部に、平面視で半導体チップ3よりやや大きいサイズを有する矩形薄板状のアイランド5(内部接続部)が形成されている。また、基板2の一方面2Aの、アイランド5を取り囲む周縁部には、複数(この実施形態では、16個)の内部端子8(内部接続部)が形成されている。
アイランド5および内部端子8は、銅を用いて形成され、導電性および熱伝導性を有している。
アイランド5の表面には、銀を用いためっきにより形成される、アイランド銀めっき層6(内部銀めっき層)が形成されている。また、内部端子8の表面には、銀を用いためっきにより形成される、内部端子銀めっき層9(内部銀めっき層)が形成されている。
アイランド5の表面には、銀を用いためっきにより形成される、アイランド銀めっき層6(内部銀めっき層)が形成されている。また、内部端子8の表面には、銀を用いためっきにより形成される、内部端子銀めっき層9(内部銀めっき層)が形成されている。
そして、アイランド5上に、たとえば、高融点半田(融点が260℃以上の半田)からなる接合剤7を介して、半導体チップ3の裏面が接合(ダイボンディング)される。
半導体チップ3の基体をなす半導体基板(たとえば、シリコン基板)には、たとえば、パワーICが作り込まれている。また、半導体チップ3の最表面は、表面保護膜で覆われており、複数のパッド(図示せず)が、表面保護膜から露出した状態に設けられている。この複数のパッドが、各内部端子8(より詳しくは、内部端子8の表面に形成される内部端子銀めっき層9)と、たとえば、金細線からなるボンディングワイヤ10を介して接続(ワイヤボンディング)される。
半導体チップ3の基体をなす半導体基板(たとえば、シリコン基板)には、たとえば、パワーICが作り込まれている。また、半導体チップ3の最表面は、表面保護膜で覆われており、複数のパッド(図示せず)が、表面保護膜から露出した状態に設けられている。この複数のパッドが、各内部端子8(より詳しくは、内部端子8の表面に形成される内部端子銀めっき層9)と、たとえば、金細線からなるボンディングワイヤ10を介して接続(ワイヤボンディング)される。
このように、半導体チップ3がアイランド5に接合され、内部端子8が半導体チップ3の複数のパッド(図示せず)に接続されることにより、半導体チップ3は、その裏面がアイランド5と熱伝導可能および導通可能に接続され、内部回路(図示せず)がボンディングワイヤ10を介して内部端子8と導通可能に接続される。
そして、基板2の一方面2A上に封止樹脂4が形成されており、この封止樹脂4によって、半導体チップ3、アイランド銀めっき層6が形成されたアイランド5、および、内部端子銀めっき層9が形成された内部端子8が、封止されている。
そして、基板2の一方面2A上に封止樹脂4が形成されており、この封止樹脂4によって、半導体チップ3、アイランド銀めっき層6が形成されたアイランド5、および、内部端子銀めっき層9が形成された内部端子8が、封止されている。
封止樹脂4に用いられる材料としては、たとえば、ビフェニル系エポキシ樹脂、オルソクレゾールノボラック(OCN)系エポキシ樹脂、多官能系エポキシ樹脂、および、ジシクロペンタジエン系エポキシ樹脂などが挙げられる。封止樹脂4の材料として、好ましくは、ビフェニル系エポキシ樹脂が挙げられる。
これらのエポキシ樹脂と銀との密着性は、特に優れているため、封止樹脂4と内部端子銀めっき層9との間で、優れた密着性を達成することができる。
これらのエポキシ樹脂と銀との密着性は、特に優れているため、封止樹脂4と内部端子銀めっき層9との間で、優れた密着性を達成することができる。
一方、基板2の他方面(下面)2Bには、その中央部(基板2を挟んでアイランド5と対向する位置)に、アイランド5とほぼ同じ形状(平面形状および厚み)を有するサーマルパッド17(外部接続部)が形成されている。また、基板2の他方面2Bの、サーマルパッド17を取り囲む周縁部には、内部端子8とほぼ同じ形状(平面形状および厚み)を有する複数の端子パッド11(外部接続部)が形成されている。
サーマルパッド17および複数の端子パッド11は、銅を用いて形成され、導電性および熱伝導性を有している。
サーマルパッド17表面には、銀を用いためっきにより形成される、サーマル銀めっき層18(外部銀めっき層)が形成されている。また、端子パッド11の表面には、銀を用いためっきにより形成される、外部端子銀めっき層12(外部銀めっき層)が形成されている。
サーマルパッド17表面には、銀を用いためっきにより形成される、サーマル銀めっき層18(外部銀めっき層)が形成されている。また、端子パッド11の表面には、銀を用いためっきにより形成される、外部端子銀めっき層12(外部銀めっき層)が形成されている。
そして、基板2には、内部端子8と端子パッド11との間において、これらを導通可能に接続するための端子間接続ビア13が貫通して形成されている。
端子間接続ビア13は、たとえば、基板2を貫通するビアホールを形成し、このビアホール内を金属材料(たとえば、銅)で埋め尽くすことにより形成されている。これにより、内部端子8と端子パッド11とが、端子間接続ビア13を介して、導通可能に接続される。
端子間接続ビア13は、たとえば、基板2を貫通するビアホールを形成し、このビアホール内を金属材料(たとえば、銅)で埋め尽くすことにより形成されている。これにより、内部端子8と端子パッド11とが、端子間接続ビア13を介して、導通可能に接続される。
また、基板2には、アイランド5とサーマルパッド17との間において、それらを熱伝導可能および導通可能に接続するための複数のサーマルビア20が貫通して形成されている。
サーマルビア20は、たとえば、基板2を貫通するビアホールを形成し、このビアホール内を金属材料(たとえば、銅)で埋め尽くすことにより形成されている。これにより、アイランド5とサーマルパッド17とは、複数のサーマルビア20を介して、熱伝導可能に接続されるとともに、電気的にも接続されている。
サーマルビア20は、たとえば、基板2を貫通するビアホールを形成し、このビアホール内を金属材料(たとえば、銅)で埋め尽くすことにより形成されている。これにより、アイランド5とサーマルパッド17とは、複数のサーマルビア20を介して、熱伝導可能に接続されるとともに、電気的にも接続されている。
端子パッド11の外部端子銀めっき層12には、実装基板(配線基板)14上のランド(電極)15と電気的に接続するための外部端子16(バンプ)が接合されている。
サーマルパッド17のサーマル銀めっき層18には、半導体チップ3から発生した熱を実装基板14に逃がすためのサーマルバンプ19(バンプ)が接合されている。
外部端子16およびサーマルバンプ19は、半田を用いて形成され、たとえば、ボール状、ペースト状に形成されている。
サーマルパッド17のサーマル銀めっき層18には、半導体チップ3から発生した熱を実装基板14に逃がすためのサーマルバンプ19(バンプ)が接合されている。
外部端子16およびサーマルバンプ19は、半田を用いて形成され、たとえば、ボール状、ペースト状に形成されている。
外部端子16およびサーマルバンプ19(半田)の組成としては、たとえば、各外部端子16および各サーマルバンプ19全重量に対して、Sn(錫)が89〜96.9重量%、Ag(銀)が3〜10重量%およびCu(銅)が0.1〜1重量%含まれることが好ましい。このような組成を有する半田としては、たとえば、96.5Sn−3Ag−0.5Cu、95.8Sn−3.5Ag−0.7Cuおよび95.4Sn−3.9Ag−0.7Cuで示される組成となる半田が挙げられる。外部端子16およびサーマルバンプ19が、このように、錫の含有量が相対的に多い半田であれば、外部端子16およびサーマルバンプ19のクリープ特性を向上させることができる。
なお、基板2の他方面2Bは、ソルダレジスト21で覆われている。外部端子16およびサーマルバンプ19は、ソルダレジスト21から一部が突出した状態に設けられている。
そして、この半導体装置1は、基板2の他方面2B側を実装基板14に対向させて、外部端子16を実装基板14上のランド15に接続することにより、実装基板14に対する表面実装が達成される。すなわち、基板2の一方面2A上の内部端子8と他方面2B上の外部端子16とが、端子間接続ビア13によって電気的に接続されているので、外部端子16を実装基板14上のランド15に接続することにより、ランド15と内部端子8との電気的な接続を達成することができ、ひいてはランド15と半導体チップ3との電気的な接続を達成することができる。
そして、この半導体装置1は、基板2の他方面2B側を実装基板14に対向させて、外部端子16を実装基板14上のランド15に接続することにより、実装基板14に対する表面実装が達成される。すなわち、基板2の一方面2A上の内部端子8と他方面2B上の外部端子16とが、端子間接続ビア13によって電気的に接続されているので、外部端子16を実装基板14上のランド15に接続することにより、ランド15と内部端子8との電気的な接続を達成することができ、ひいてはランド15と半導体チップ3との電気的な接続を達成することができる。
さらに、実装基板14上にグランド電極22が設けられる場合、半導体装置1が実装基板14に実装された状態で、サーマルバンプ19が実装基板14上のグランド電極22に接続されることにより、半導体チップ3の裏面が、接合剤7、アイランド銀めっき層6、アイランド5、サーマルビア20、サーマルパッド17、サーマル銀めっき層18およびサーマルバンプ19を介してグランド電極22と電気的に接続される。これにより、半導体チップ3の裏面をグランド電位とすることができ、半導体チップ3の良好な動作(パワーICの動作)を確保することができる。つまり、この場合、サーマルバンプ19は、外部のグランド電極22と電気接続される外部端子として機能する。
以上のように、半導体装置1において、銅を用いて形成される内部端子8の表面には、銀を用いて内部端子銀めっき層9が形成されている。そのため、高価な金を用いて金めっき層を形成する場合と比べて、原料費を安く抑えることができる。
また、銀は封止樹脂4との密着性に優れているため、基板2の一方面2A上を封止樹脂4によって封止したときに、内部端子8に形成された内部端子銀めっき層9と封止樹脂4との間で、高い密着性を達成することができる。その結果、これらの接着界面から封止樹脂4が剥離することを抑制することができる。なお、アイランド5の表面に、銀を用いてアイランド銀めっき層6を形成することによっても、内部端子8の表面に、内部端子銀めっき層9を形成した場合と同様の効果を得ることができる。
また、銀は封止樹脂4との密着性に優れているため、基板2の一方面2A上を封止樹脂4によって封止したときに、内部端子8に形成された内部端子銀めっき層9と封止樹脂4との間で、高い密着性を達成することができる。その結果、これらの接着界面から封止樹脂4が剥離することを抑制することができる。なお、アイランド5の表面に、銀を用いてアイランド銀めっき層6を形成することによっても、内部端子8の表面に、内部端子銀めっき層9を形成した場合と同様の効果を得ることができる。
また、アイランド5の表面に、銀を用いてアイランド銀めっき層6が形成されている。そのため、接合剤7として、高融点半田を用いて半導体チップ3とアイランド5とを接合すれば、高融点半田の錫の含有量が少ないので、アイランド銀めっき層6の銀の一部と半田に含まれる錫とが反応することによって、接合界面において凹凸が形成される。その結果、いわゆるアンカー効果が生じるので、半導体チップ3とアイランド5との接合強度を高めることができる。また、この場合には、銀がアイランド5の表面に残存して銅の拡散防止層として機能するので、アイランド5とアイランド銀めっき層6との間にニッケルめっき層を形成する必要がない。その結果、半導体装置全体としての製造コストを低減することができ、製造工程を簡略にすることができる。
また、銅を用いて形成される端子パッド11の表面には、銀を用いて外部端子銀めっき層12が形成されている。そして、この外部端子銀めっき層12の上に、半田からなる外部端子16が接合されている。外部端子銀めっき層12が銀を用いて形成されているため、外部端子銀めっき層12に外部端子16が接合されると、外部端子銀めっき層12の銀の一部が外部端子16中に拡散し、外部端子16中の銀の含有量が増加する。その結果、外部端子16のクリープ特性を向上させることができる。
さらに、外部端子銀めっき層12として、金を使用しないので、上述した製造コストの低減も図ることができる。なお、サーマルパッド17の表面に、銀を用いてサーマル銀めっき層18を形成し、さらに、サーマル銀めっき層18の上にサーマルバンプ19を接合することによっても、外部端子銀めっき層12に外部端子16を接合した場合と同様の効果を得ることができる。
また、内部端子銀めっき層9、アイランド銀めっき層6、外部端子銀めっき層12、および、サーマル銀めっき層18は、全て銀を用いためっきにより形成される層であるため、これらのめっき層を、同じ工程(銀めっき工程)で並行して形成することができる。その結果、製造工程を簡略にすることができる。
そのうえ、内部端子8、アイランド5、端子パッド11、および、サーマルパッド17を構成する銅は、内部端子銀めっき層9、アイランド銀めっき層6、外部端子銀めっき層12、および、サーマル銀めっき層18によって、それぞれ被覆されるため、銅の酸化を抑制するという効果を図ることもできる。
そのうえ、内部端子8、アイランド5、端子パッド11、および、サーマルパッド17を構成する銅は、内部端子銀めっき層9、アイランド銀めっき層6、外部端子銀めっき層12、および、サーマル銀めっき層18によって、それぞれ被覆されるため、銅の酸化を抑制するという効果を図ることもできる。
以上、この発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。
たとえば、上述の実施形態では、内部端子8、アイランド5、端子パッド11、および、サーマルパッド17の表面上に、直接内部端子銀めっき層9、アイランド銀めっき層6、外部端子銀めっき層12、および、サーマル銀めっき層18を形成したが、内部端子8と内部端子銀めっき層9との間、アイランド5とアイランド銀めっき層6との間、端子パッド11と外部端子銀めっき層12との間、および、サーマルパッド17とサーマル銀めっき層18との間に、下地層としてニッケルめっき層を形成してもよい。
たとえば、上述の実施形態では、内部端子8、アイランド5、端子パッド11、および、サーマルパッド17の表面上に、直接内部端子銀めっき層9、アイランド銀めっき層6、外部端子銀めっき層12、および、サーマル銀めっき層18を形成したが、内部端子8と内部端子銀めっき層9との間、アイランド5とアイランド銀めっき層6との間、端子パッド11と外部端子銀めっき層12との間、および、サーマルパッド17とサーマル銀めっき層18との間に、下地層としてニッケルめっき層を形成してもよい。
また、上述の実施形態では、接合剤7として、高融点半田を用いたが、たとえば、銀ペーストを用いてもよい。
また、上述の実施形態では、外部端子銀めっき層12の一部を端子パッド11の表面に残すことのできる半田組成を例示したが、外部端子16のクリープ特性のさらなる向上を図るべく、外部端子銀めっき層12の銀が、全て外部端子16中に拡散するように、外部端子16の半田組成を調整してもよい。
また、上述の実施形態では、外部端子銀めっき層12の一部を端子パッド11の表面に残すことのできる半田組成を例示したが、外部端子16のクリープ特性のさらなる向上を図るべく、外部端子銀めっき層12の銀が、全て外部端子16中に拡散するように、外部端子16の半田組成を調整してもよい。
また、上述の実施形態では、BGAが採用された半導体装置を取り上げたが、この発明は、基板2の他方面2Bに複数のランド(薄板状の外部端子)が整列した、いわゆるLGA(Land Grid Array)が採用された半導体装置に適用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 半導体装置
2 基板
3 半導体チップ
4 封止樹脂
5 アイランド
6 アイランド銀めっき層
8 内部端子
9 内部端子めっき層
11 端子パッド
12 外部端子銀めっき層
16 外部端子
17 サーマルパッド
18 サーマル銀めっき層
2 基板
3 半導体チップ
4 封止樹脂
5 アイランド
6 アイランド銀めっき層
8 内部端子
9 内部端子めっき層
11 端子パッド
12 外部端子銀めっき層
16 外部端子
17 サーマルパッド
18 サーマル銀めっき層
Claims (1)
- 樹脂製の基板と、
前記基板の一方面上に搭載される半導体チップと、
前記基板の前記一方面上に銅を用いて形成され、前記半導体チップと電気的に接続される内部接続部と、
前記内部接続部の表面上に銀を用いて形成される内部銀めっき層と、
前記基板の前記一方面上を封止する封止樹脂と、
前記基板の前記一方面と反対側の他方面上に銅を用いて形成され、外部との電気接続のための外部接続部と、
前記外部接続部の表面上に銀を用いて形成される外部銀めっき層と、
前記外部銀めっき層上に半田を用いて形成されるバンプと、を含むことを特徴とする、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276526A JP2008098285A (ja) | 2006-10-10 | 2006-10-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276526A JP2008098285A (ja) | 2006-10-10 | 2006-10-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008098285A true JP2008098285A (ja) | 2008-04-24 |
Family
ID=39380839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276526A Pending JP2008098285A (ja) | 2006-10-10 | 2006-10-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008098285A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013077691A (ja) * | 2011-09-30 | 2013-04-25 | Fujikura Ltd | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 |
JP2013538010A (ja) * | 2010-09-23 | 2013-10-07 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド | 集積化された受動素子と電力増幅器 |
JP2014038993A (ja) * | 2012-08-13 | 2014-02-27 | Samsung Electro-Mechanics Co Ltd | コア基板及びこれを用いたプリント回路基板 |
US10115671B2 (en) | 2012-08-03 | 2018-10-30 | Snaptrack, Inc. | Incorporation of passives and fine pitch through via for package on package |
-
2006
- 2006-10-10 JP JP2006276526A patent/JP2008098285A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013538010A (ja) * | 2010-09-23 | 2013-10-07 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド | 集積化された受動素子と電力増幅器 |
US8970516B2 (en) | 2010-09-23 | 2015-03-03 | Qualcomm Mems Technologies, Inc. | Integrated passives and power amplifier |
JP2013077691A (ja) * | 2011-09-30 | 2013-04-25 | Fujikura Ltd | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 |
EP2763518A4 (en) * | 2011-09-30 | 2015-07-22 | Fujikura Ltd | ASSEMBLY BODY FOR COMPONENT EMBEDDED SUBSTRATE, MANUFACTURING METHOD AND COMPONENT EMBEDDED SUBSTRATE |
US9635763B2 (en) | 2011-09-30 | 2017-04-25 | Fujikura Ltd. | Component built-in board mounting body and method of manufacturing the same, and component built-in board |
US10115671B2 (en) | 2012-08-03 | 2018-10-30 | Snaptrack, Inc. | Incorporation of passives and fine pitch through via for package on package |
JP2014038993A (ja) * | 2012-08-13 | 2014-02-27 | Samsung Electro-Mechanics Co Ltd | コア基板及びこれを用いたプリント回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
TWI233684B (en) | Electronic device | |
CN100468674C (zh) | 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置 | |
WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
US20100270667A1 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
KR20080014004A (ko) | 인터포저 및 반도체 장치 | |
JP2006156492A (ja) | 半導体装置 | |
JP2000269369A (ja) | 半導体装置 | |
JP4777692B2 (ja) | 半導体装置 | |
JP2008135627A (ja) | 半導体装置 | |
JP2008098285A (ja) | 半導体装置 | |
JPWO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
JP2010525553A (ja) | 半導体装置のバンプ構造 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20070166881A1 (en) | Package structure and method for manufacturing the same | |
JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
JP2005322948A (ja) | 半導体集積回路装置 | |
KR19980025624A (ko) | 볼 그리드 어레이 반도체 패키지 | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008124390A (ja) | 半導体装置 | |
JP2007142187A (ja) | 半導体装置 | |
JP3938017B2 (ja) | 電子装置 | |
US20240079366A1 (en) | Semiconductor package |