JP2014038993A - コア基板及びこれを用いたプリント回路基板 - Google Patents

コア基板及びこれを用いたプリント回路基板 Download PDF

Info

Publication number
JP2014038993A
JP2014038993A JP2012209320A JP2012209320A JP2014038993A JP 2014038993 A JP2014038993 A JP 2014038993A JP 2012209320 A JP2012209320 A JP 2012209320A JP 2012209320 A JP2012209320 A JP 2012209320A JP 2014038993 A JP2014038993 A JP 2014038993A
Authority
JP
Japan
Prior art keywords
core substrate
circuit board
printed circuit
members
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012209320A
Other languages
English (en)
Inventor
Yong Zhi Kim
ジ キム・ヨン
Kyoung Ro Yoon
ロ ユン・キュン
Joung Gul Ryu
ギョル リュ・ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014038993A publication Critical patent/JP2014038993A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】製造工程中に発生する歪みを減少させ、また、プリント回路基板の部分ごとに歪みの程度を調節できるコア基板及びこれを用いたプリント回路基板を提供する。
【解決手段】コア基板１００は、少なくとも一つ以上形成された接続部材１０１と、接続部材１０１に隣接して複数個に分割形成された放熱部材１０３と、複数個に分割形成された放熱部材１０３同士の間、及び接続部材１０１と放熱部材１０３との間に形成された絶縁部材１０５と、を含む。
【選択図】図１

Description

本発明はコア基板及びこれを用いたプリント回路基板に関する。
電子部品の小型化、高密度化、薄型化に伴い、半導体パッケージ基板に対する薄型化、高機能化の研究が活発に進められている。
特に、多数の半導体チップを一つの基板にスタックして実装する技術（ＭＣＰ；Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）あるいはチップが実装された多数の基板をスタックする技術（ＰＯＰ；Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）を具現するためには、チップと類似した水準の熱膨張挙動を有し、且つチップの実装後の歪み特性に優れた基板の開発が必要になった。
また、近年チップの高性能化に伴う動作速度の増加により、発熱の問題が深刻になっており、これによる基板の歪み問題に対する対策もまた至急必要な状態である。
従って、基板上にチップを実装した後、チップの駆動によって発生する熱を外部に効果的に放出するために、熱伝導度に優れたメタルコアを挿入した基板を製造するようになった。
しかし、前記メタルコアが挿入された基板を使用することにより、チップの駆動によって発生する熱を外部に効果的に放出することで、チップから発生する熱による基板の歪みを減少させることはできるが、メタルコアが挿入された基板の製造中に加えられる熱又は圧力に対する内側のメタルコアと、積層形成されるビルドアップ層との熱ひずみの差によって基板に歪みが生じる問題がある。
一方、米国特許第６８２８２２４号明細書には、従来技術によるメタルコアが挿入された基板構造についての開示がされている。
特開２００３−０３１７１９号公報
本発明の一つの目的は、製造工程中に発生する歪みを減少させることができるコア基板及びこれを用いたプリント回路基板を提供することにある。
本発明の他の目的は、プリント回路基板の部分ごとに歪みの程度を調節できるコア基板及びこれを用いたプリント回路基板を提供することにある。
本実施例によるコア基板は、少なくとも一つ以上形成された接続部材と、前記接続部材と隣接して複数個に分割形成された放熱部材と、この複数個に分割形成された放熱部材同士の間及び前記接続部材と前記放熱部材との間に形成された絶縁部材と、を含む。
この際、前記接続部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つとすることができる。
また、前記放熱部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つとすることができる。
また、前記コア基板の厚さは３０μｍ以下とすることができる。
また、前記絶縁部材は格子状に形成され、前記放熱部材は前記格子状内に前記絶縁部材と接するように形成することができる。
また、前記放熱部材は格子状に形成され、前記絶縁部材は前記格子状内に前記放熱部材と接するように形成することができる。
また、前記複数個の放熱部材はそれぞれ円柱状に形成することができる。
また、本実施例によるプリント回路基板は、少なくとも一つ以上形成された接続部材と、前記接続部材と隣接して位置し、複数個に分割形成された放熱部材と、前記複数個に分割形成された放熱部材同士の間及び前記接続部材と前記放熱部材との間に形成された絶縁部材と、からなるコア基板と、前記コア基板上に形成された絶縁層と、前記絶縁層上に形成された回路パターンと、前記絶縁層に形成され、前記接続部材と前記回路パターンとを電気的に連結する第１ビアと、を含む。
この際、前記接続部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つとすることができる。
また、前記放熱部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つとすることができる。
また、前記コア基板の厚さは３０μｍ以下とすることができる。
また、前記絶縁層上に形成され、前記回路パターンの一部を露出させる開口部を有するソルダレジスト層をさらに含むことができる。
また、前記開口部によって露出された回路パターン上に形成された表面処理層を、さらに含むことができる。
また、前記コア基板に厚さ方向に組み込まれ、一面に電極が形成された電子部品と、前記回路パターンと前記電極とを電気的に連結する第２ビアと、をさらに含むことができる。
本発明によれば、プリント回路基板の内部に挿入されるコア基板中に放熱機能を果たす放熱部材を複数個に分割形成することで、外部から加えられる熱と圧力に対する放熱部材の残留応力を分散させ、プリント回路基板に生じる歪みを減少させることができる効果がある。
また、本発明によれば、プリント回路基板全体に対して領域ごとに異なる放熱部材の分割数を適用することで、各領域別の歪みの程度を調節することができ、プリント回路基板の製造工程中に発生する様々な歪みの形態に対応することができる効果がある。
本発明の一実施例によるコア基板の構造を示す断面図である。 本発明の一実施例によるコア基板の放熱部材及び絶縁部材のパターン形状を図示した平面図である。 本発明の一実施例によるプリント回路基板の構造を示す断面図である。 図３のプリント回路基板に電子部品が組み込まれた（ｅｍｂｅｄｄｅｄ）構造を示す断面図である。
本発明の目的、特定の利点及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ相違する図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある公知技術についての詳細な説明は省略する。
以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。
コア基板
図１は本発明の一実施例によるコア基板の構造を示す断面図であり、図２は図１のコア基板における放熱部材及び絶縁部材形状を図示した平面図である。
図１を参照すると、本実施例によるコア基板１００は、接続部材１０１と、前記接続部材１０１と隣接して形成され、複数個に分割形成された放熱部材１０３と、前記複数個に分割形成された放熱部材１０３同士の間及び前記接続部材１０１と放熱部材１０３との間に形成された絶縁部材１０５と、を含むことができる。
本実施例において、接続部材１０１は、図３に図示したように、後続工程によりコア基板１００上に形成される絶縁層２０１に形成される第１ビア２０３と電気的に連結され、回路パターン２０５の層間接続のためのブリッジ機能を果たすものである。
本実施例において、接続部材１０１は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つとすることができるが、特にこれに限定されるものではない。
本実施例において、放熱部材１０３は、図１のように、接続部材１０１に隣接して形成されるが、複数個に分割することができる。
ここで、放熱部材１０３は、上述した接続部材１０１と同様に、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つとすることができるが、特にこれに限定されるものではない。
従来技術によるコア基板の放熱部材は、本発明のように分割形成されていない。これに起因して、従来コア基板を用いてプリント回路基板を製造する際、製品に加えられる熱又は圧力に対する放熱部材の残留応力によってプリント回路基板に歪みが生じ得る。
即ち、プリント回路基板の製造時に、製品には熱又は圧力が加えられ得るが、メタルからなるコア基板と、絶縁材及びメタルからなるビルドアップ層との間の熱ひずみが互いに異なる結果、製造されるプリント回路基板に歪みが生じる。
従って、本実施例のように、熱ひずみが相対的に大きいメタルからなる放熱部材１０３を複数個に分割し、放熱部材１０３同士の間に熱ひずみが相対的に小さい絶縁部材１０５を形成することで、従来、一箇所に集中する残留応力を、コア基板１００全体に分散することができる。
このように、コア基板１００の一箇所に集中した残留応力を分散させることで、後続工程により形成されるプリント回路基板のひずみ挙動の程度を調節することができる。
この際、放熱部材１０３の分割数は、状況に応じて調節することができる。
例えば、プリント回路基板２００を全体的に平坦に形成するために、歪みの程度を最小化すべき領域と最大化すべき領域が存在する場合、該領域に位置する放熱部材１０３の分割数を適宜調節することで、領域別の歪みの程度を最小化又は最大化することができる。
また、上述したように、単純に領域別に放熱部材１０３の分割数を調節することもでき、又は、領域別に放熱部材１０３と絶縁部材１０５の面積を調節することもまた可能であると言える。
また、本実施例によるコア基板１００は、複数個に分割形成された各放熱部材１０３同士の間及び放熱部材１０３と接続部材１０１との間に形成された絶縁部材１０５を含むことができる。
前記絶縁部材１０５を介して複数個に分割形成された各放熱部材１０３、放熱部材１０３と接続部材１０１を電気的に絶縁することができる。
このような絶縁部材１０５は、メタルコアの一部をエッチングして貫通孔（不図示）を形成し、絶縁材を前記貫通孔（不図示）に充填することで形成することができるが、これは一つの実施例に過ぎず、その方法は特にこれに限定されるものではない。
この際、図２（ａ）に図示したように、放熱部材１０３は格子状に形成され、絶縁部材１０５は、前記格子状内に放熱部材１０３と接するように形成することができる。
又は、図２（ｂ）に図示したように、上述した形状とは反対に、絶縁部材１０５が格子状に形成され、放熱部材１０３は、前記格子状内に絶縁部材１０５と接するように形成することができる。
又は、図２（ｃ）に図示したように、複数個の放熱部材１０３を、それぞれ円柱状をなし、絶縁部材１０５に離隔するように形成することができる。
本実施例によるコア基板１００の放熱部材１０３及び絶縁部材１０５の形状は、上述した例に限定されず、様々な形態に具現できることは勿論である。
ここで、絶縁部材１０５としては、樹脂絶縁材を用いることが可能である。前記樹脂絶縁材としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いることができ、また熱硬化性樹脂及び／又は光硬化性樹脂などを用いることができるが、特にこれに限定されるものではない。
本実施例において、コア基板１００の厚さは３０μｍ以下とすることができるが、特にこれに限定されるものではない。
これは、最近薄板化しつつあるプリント回路基板において、その内部に挿入されるコア基板の厚さもまた薄くなることが好ましいためであり、万一、コア基板の厚さが従来と同一であり、コア基板上に形成されたビルドアップ層のみが薄板化されると、コア基板の熱ひずみがビルドアップ層の熱ひずみよりはるかに大きくなり、プリント回路基板に歪みが生じ得るためである。
プリント回路基板
図３は、本発明の一実施例によるプリント回路基板の構造を示す断面図である。
図３を参照すると、本実施例によるプリント回路基板２００は、接続部材１０１と、前記接続部材１０１と隣接して位置して複数個に分割形成された放熱部材１０３と、この複数個に分割形成された放熱部材１０３同士の間及び前記接続部材１０１と前記放熱部材１０３との間に形成された絶縁部材１０５と、からなるコア基板１００、並びに、コア基板１００上に形成された絶縁層２０１と、絶縁層２０１上に形成された回路パターン２０５と、絶縁層２０１に形成され、前記接続部材１０１と前記回路パターン２０５とを電気的に連結する第１ビア２０３、を含むことができる。
また、図面上に示されてはいないが、コア基板１００上には絶縁層２０１との接着信頼性を向上させるための表面処理層（不図示）を形成することができる。この際、前記表面処理層（不図示）は、酸化被膜層、Ｃｕスパッタ（ｓｐｕｔｔｅｒ）又は銅めっき層とすることができるが、特にこれに限定されるものではない。
本実施例において、コア基板１００は、図３に示したように、半導体チップを実装するためのプリント回路基板２００内に挿入され、実装される半導体チップの作動時に半導体チップから発生する熱を外部に放出することでプリント回路基板２００の歪みを防止することができる。
本実施例において、コア基板１００は、少なくとも一つ以上形成された接続部材１０１と、接続部材１０１に隣接して複数個に分割形成された放熱部材１０３と、複数個に分割形成された放熱部材１０３同士の間及び接続部材１０１と放熱部材１０３との間に形成された絶縁部材１０５と、からなることができる。
ここで、接続部材１０１は、絶縁層２０１に形成される第１ビア２０３と電気的に連結されることで、回路パターン２０５の層間の接続のためのブリッジとしての機能を果たすことができる。
また、接続部材１０１は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つとすることができるが、特にこれに限定されるものではない。
また、放熱部材１０３は、以降にプリント回路基板２００上に実装される半導体チップ（不図示）の駆動時に、半導体チップ（不図示）から発生する熱を効果的に放出する機能を果たす。
本実施例において、放熱部材１０３は、前記接続部材１０１と同様に、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つとすることができるが、特にこれに限定されるものではない。
本実施例において、放熱部材１０３は、図３に示したように、接続部材１０１に隣接して形成されるが、複数個に分割することができる。
従来技術によるコア基板の放熱部材は、本発明のように分割形成されない。そのため、従来、コア基板を用いてプリント回路基板を製造する際、製品に加えられる熱又は圧力に対する放熱部材の残留応力によってプリント回路基板に歪みが生じ得る。
即ち、プリント回路基板の製造時に、製品には熱又は圧力が加えられ得るが、メタルからなるコア基板と、絶縁材及びメタルからなるビルドアップ層との間の熱ひずみが互いに異なり、製造されるプリント回路基板には歪みが生じる。
これにより、本実施例のように、熱ひずみが相対的に大きいメタルからなる放熱部材１０３を複数個に分割し、放熱部材１０３同士の間に、熱ひずみが相対的に小さい絶縁部材１０５を形成することで、従来の一箇所に集中する残留応力を、コア基板１００全体に分散させることができる。
このように、コア基板１００の一箇所に集中した残留応力を分散させることで、後続工程により形成されるプリント回路基板のひずみ挙動の程度を調節することができる。
この際、放熱部材１０３の分割数は、状況に応じて調節することができる。
例えば、プリント回路基板２００を全体的に平坦に形成するために歪みの程度を最小化すべき領域と最大化すべき領域とが存在する場合、該領域に位置する放熱部材１０３の分割数を適宜調節することで、領域別の歪みの程度を最小化又は最大化することができる。
また、上述したように、単純に領域別で放熱部材１０３の分割数を調節することもでき、又は、領域別に放熱部材１０３及び絶縁部材１０５の面積を調節することもまた可能であると言える。
本実施例では各放熱部材１０３同士の間だけでなく、放熱部材１０３と接続部材１０１との間にも絶縁部材１０５が形成され、放熱部材１０３と接続部材１０１とを電気的に絶縁させる。
このような絶縁部材１０５は、メタルコアの一部をエッチングして貫通孔（不図示）を形成し、絶縁材を前記貫通孔（不図示）に充填することで形成することができるが、これは一つの実施例に過ぎず、その方法は特にこれに限定されるものではない。
この際、図２（ａ）に示したように、放熱部材１０３は格子状に形成され、絶縁部材１０５は前記格子状内に放熱部材１０３と接するように形成することができる。
又は、図２（ｂ）に示したように、上述した形状とは反対に、絶縁部材１０５が格子状に形成され、放熱部材１０３は前記格子状内に絶縁部材１０５と接するように形成することができる。
又は、図２（ｃ）に示したように、複数個の放熱部材１０３がそれぞれ円柱状をなし、絶縁部材１０５に離隔して形成されることができる。
本実施例によるコア基板１００の放熱部材１０３、及び絶縁部材１０５の形状は、上述した例に限定されるものではなく、様々な形態に具現することができることは言うまでもない。
ここで、絶縁部材１０５としては樹脂絶縁材が用いることができる。前記樹脂絶縁材としてはエポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが用いることができ、また熱硬化性樹脂及び／又は光硬化性樹脂などを用いることができるが、特にこれに限定されるものではない。
本実施例において、コア基板１００の厚さは３０μｍ以下とすることができるが、特にこれに限定されるものではない。
これは、最近薄板化しつつあるプリント回路基板において、その内部に挿入されるコア基板の厚さもまた薄いことが好ましいためであり、万一、コア基板の厚さが従来と同一であり、コア基板上に形成されたビルドアップ層のみが薄板化されると、コア基板の熱ひずみがビルドアップ層の熱ひずみよりはるかに大きいため、プリント回路基板に歪みが発生し得るためである。
本実施例によるプリント回路基板２００は、コア基板１００上に形成された絶縁層２０１、及びこの絶縁層２０１に形成された第１ビア２０３と回路パターン２０５をさらに含むことができる。
図３では、コア基板１００の両面にそれぞれ絶縁層２０１、第１ビア２０３及び回路パターン２０５を含むビルドアップ層が形成されることを示しているが、特にこれに限定されるものではなく、コア基板１００の一面のみにビルドアップ層を形成することもまた可能であると言える。
また、本実施例では、コア基板１００の両面にそれぞれ１層のビルドアップ層が形成されることを示しているが、２層以上のビルドアップ層を形成することもまた可能であると言える。
ここで、絶縁層２０１は、上述した絶縁部材１０５と同様に、樹脂絶縁材を用いることができるが、特にこれに限定されるものではない。
本実施例において、絶縁層２０１に、第１ビア２０３及び回路パターン２０５を形成する過程は、次の通りである。
絶縁層２０１のうちコア基板１００の接続部材１０１に対応する位置にビアホール（不図示）を加工した後、前記ビアホール（不図示）の内壁を含み絶縁層２０１上にシード層（不図示）を形成し、前記シード層（不図示）上に回路パターン２０５形成用の開口部を有するメッキレジストパターン（不図示）を形成する。
その後、メッキ工程を実施して、前記回路パターン２０５の形成用の開口部にメッキ層を形成し、前記メッキレジストパターン（不図示）を除去した後、露出されたシード層（不図示）を除去することで、第１ビア２０３及び回路パターン２０５を形成することができる。
ここで、前記シード層及びメッキ層は、それぞれ無電解メッキ法及び電解メッキ法により形成することができ、前記ビアホールの加工及びメッキレジストパターンに形成は既に当業界において公知の技術であるため、その詳細な説明は省略する。
また、本実施例によるプリント回路基板２００は絶縁層２０１上に形成され、回路パターン２０５の、例えば、パッド（ｐａｄ）になる部分を露出させる開口部２１０ａを有するソルダレジスト層２１０をさらに含むことができる。
ソルダレジスト層２１０は、最外層回路を保護する保護層の機能を果たし、電気的な絶縁のために形成されるものである。前記ソルダレジスト層２１０は、当業界において公知であり、例えば、ソルダレジストインク、ソルダレジストフィルム又はカプセル化剤などで構成することができるが、特にこれに限定されるものではない。
また、本実施例によるプリント回路基板２００は、ソルダレジスト層２１０の開口部２１０ａによって露出した回路パターン２０５上に形成された表面処理層（不図示）をさらに含むことができる。
前記表面処理層（不図示）は、回路パターン２０５の酸化防止及び以降に接続される半導体チップバンプとの結合力を高めるために形成されるものであって、当業界において公知のものであれば特に限定されず、例えば、電解金メッキ（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金メッキ（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）、又は無電解スズメッキ（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀メッキ（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ ａｎｄ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ；無電解ニッケルメッキ／置換金メッキ）、ＤＩＧメッキ（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などによって形成することができる。
一方、図４には、電子部品が組み込まれた（ｅｍｂｅｄｄｅｄ）プリント回路基板の構造を示す。
ここで、前記プリント回路基板は、図３に示したプリント回路基板と同一の構造を有するため、図３のプリント回路基板に対応する同一の構成に対する説明は省略する。
図４を参照すると、本実施例によるプリント回路基板３００は、図３に示すプリント回路基板２００のコア基板１００に厚さ方向に組み込まれた（ｅｍｂｅｄｄｅｄ）電子部品３１０を、さらに含むことができる。
この際、電子部品３１０の一面には、回路パターン２０５に連結される電極３１１を形成することができ、絶縁層２０１には、回路パターン２０５と電子部品３１０の電極３１１とを電気的に連結する第２ビア３１３を形成することができる。
また、コア基板１００に組み込まれた（ｅｍｂｅｄｄｅｄ）電子部品３１０と接続部材１０１との間の放熱部材１０３は、図４に示すように、二つ以上に分割することができるが、特にこれに限定されるものではない。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
１００ コア基板
１０１ 接続部材
１０３ 放熱部材
１０５ 絶縁部材
２００、３００ プリント回路基板
２０１ 絶縁層
２０３ 第１ビア
２０５ 回路パターン
２１０ ソルダレジスト層
２１０ａ 開口部
３１０ 電子部品
３１１ 電極
３１３ 第２ビア

Claims (14)

  1. 少なくとも一つ以上形成された接続部材と、
    前記接続部材と隣接して位置し、複数個に分割形成された放熱部材と、
    前記複数個に分割形成された放熱部材同士の間、及び前記接続部材と前記放熱部材との間に形成された絶縁部材と、
    を含む、コア基板。
  2. 前記接続部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つである、請求項１に記載のコア基板。
  3. 前記放熱部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つである、請求項１に記載のコア基板。
  4. 前記コア基板の厚さは３０μｍ以下である、請求項１に記載のコア基板。
  5. 前記絶縁部材は格子状に形成され、前記放熱部材は前記格子状内に前記絶縁部材と接するように形成される、請求項１に記載のコア基板。
  6. 前記放熱部材は格子状に形成され、前記絶縁部材は前記格子状内に前記放熱部材と接するように形成される、請求項１に記載のコア基板。
  7. 前記複数個の放熱部材はそれぞれ円柱状に形成される、請求項１に記載のコア基板。
  8. 少なくとも一つ以上形成された接続部材、この接続部材に隣接して複数個に分割形成された放熱部材、並びにこの複数個に分割形成された放熱部材同士の間及び前記接続部材と前記放熱部材との間に形成された絶縁部材、からなるコア基板と、
    前記コア基板上に形成された絶縁層と、
    前記絶縁層上に形成された回路パターンと、
    前記絶縁層に形成され、前記接続部材と前記回路パターンとを電気的に連結する第１ビアと、
    を含む、プリント回路基板。
  9. 前記接続部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つである、請求項８に記載のプリント回路基板。
  10. 前記放熱部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びこれらの合金からなる群から選択される少なくとも何れか一つである、請求項８に記載のプリント回路基板。
  11. 前記コア基板の厚さは３０μｍ以下である、請求項８に記載のプリント回路基板。
  12. 前記絶縁層上に形成され、前記回路パターンの一部を露出させる開口部を有するソルダレジスト層をさらに含む、請求項８に記載のプリント回路基板。
  13. 前記開口部によって露出された回路パターン上に形成された表面処理層をさらに含む、請求項１２に記載のプリント回路基板。
  14. 前記コア基板に厚さ方向に組み込まれ、一面に電極が形成された電子部品と、
    前記回路パターンと前記電極とを電気的に連結する第２ビアと、
    をさらに含む、請求項８に記載のプリント回路基板。
JP2012209320A 2012-08-13 2012-09-24 コア基板及びこれを用いたプリント回路基板 Pending JP2014038993A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0088424 2012-08-13
KR20120088424A KR20140021910A (ko) 2012-08-13 2012-08-13 코어기판 및 이를 이용한 인쇄회로기판

Publications (1)

Publication Number Publication Date
JP2014038993A true JP2014038993A (ja) 2014-02-27

Family

ID=50065325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012209320A Pending JP2014038993A (ja) 2012-08-13 2012-09-24 コア基板及びこれを用いたプリント回路基板

Country Status (3)

Country Link
US (1) US20140041907A1 (ja)
JP (1) JP2014038993A (ja)
KR (1) KR20140021910A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127290A (ja) * 2014-12-29 2016-07-11 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板及び回路基板の製造方法
JP2016134622A (ja) * 2015-01-22 2016-07-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． エンベデッドエンベデッド基板及びエンベデッド基板の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
KR102222608B1 (ko) 2014-08-01 2021-03-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102374209B1 (ko) 2014-12-24 2022-03-15 삼성전기주식회사 인쇄회로기판
KR20160095487A (ko) * 2015-02-03 2016-08-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102411997B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR102149392B1 (ko) 2015-04-10 2020-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102472945B1 (ko) * 2015-04-23 2022-12-01 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN110958758A (zh) 2018-09-26 2020-04-03 奥特斯(中国)有限公司 部件承载件及板件
TWI672711B (zh) * 2019-01-10 2019-09-21 健策精密工業股份有限公司 絕緣金屬基板及其製造方法
TW202402107A (zh) * 2022-06-24 2024-01-01 旭德科技股份有限公司 基板結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058699A (ja) * 1998-08-04 2000-02-25 Sony Corp 半導体装置およびその製造方法
JP2001168529A (ja) * 1999-12-13 2001-06-22 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2003309207A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板
JP2008098285A (ja) * 2006-10-10 2008-04-24 Rohm Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
KR100751995B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
EP2267799A1 (en) * 2008-04-18 2010-12-29 Asahi Glass Company, Limited Light-emitting diode package
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101167427B1 (ko) * 2010-09-29 2012-07-19 삼성전기주식회사 양극산화 방열기판 및 그 제조방법
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR101847938B1 (ko) * 2011-03-14 2018-04-13 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
TWI505755B (zh) * 2012-04-13 2015-10-21 Subtron Technology Co Ltd 封裝載板及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058699A (ja) * 1998-08-04 2000-02-25 Sony Corp 半導体装置およびその製造方法
JP2001168529A (ja) * 1999-12-13 2001-06-22 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2003309207A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板
JP2008098285A (ja) * 2006-10-10 2008-04-24 Rohm Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127290A (ja) * 2014-12-29 2016-07-11 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板及び回路基板の製造方法
JP2016134622A (ja) * 2015-01-22 2016-07-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． エンベデッドエンベデッド基板及びエンベデッド基板の製造方法

Also Published As

Publication number Publication date
US20140041907A1 (en) 2014-02-13
KR20140021910A (ko) 2014-02-21

Similar Documents

Publication Publication Date Title
JP2014038993A (ja) コア基板及びこれを用いたプリント回路基板
US9867296B2 (en) Printed circuit board and package substrate
JP5141076B2 (ja) 半導体装置
TWM589898U (zh) 晶片結構
US9773753B1 (en) Semiconductor devices and methods of manufacturing the same
US9107313B2 (en) Method of manufacturing a hybrid heat-radiating substrate
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9844142B2 (en) Radiant heat circuit board and method for manufacturing the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
US9935029B2 (en) Printed wiring board for package-on-package
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2019033178A (ja) 半導体モジュール
JP2013077691A (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP5611315B2 (ja) パッケージキャリア
US10062623B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
EP2856501B1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
US10615109B2 (en) Substrate, semiconductor device package and method of manufacturing the same
JP5128180B2 (ja) チップ内蔵基板
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
CN102664170A (zh) 半导体封装结构及其制造方法
US20120175044A1 (en) Manufacturing method of thermal conductivity substrate
JP2018101776A (ja) プリント回路基板及びパッケージ
JP2016225398A (ja) 半導体装置
JP2008177382A (ja) 熱伝導基板とその製造方法及びこれを用いた回路モジュール

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207