CN102664170A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN102664170A
CN102664170A CN2012101180962A CN201210118096A CN102664170A CN 102664170 A CN102664170 A CN 102664170A CN 2012101180962 A CN2012101180962 A CN 2012101180962A CN 201210118096 A CN201210118096 A CN 201210118096A CN 102664170 A CN102664170 A CN 102664170A
Authority
CN
China
Prior art keywords
substrate
semiconductor package
layer
packing colloid
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101180962A
Other languages
English (en)
Other versions
CN102664170B (zh
Inventor
赵兴华
翁肇甫
刘昭源
谢慧英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210118096.2A priority Critical patent/CN102664170B/zh
Publication of CN102664170A publication Critical patent/CN102664170A/zh
Application granted granted Critical
Publication of CN102664170B publication Critical patent/CN102664170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装结构及其制造方法。此半导体封装结构的制造方法包括：将芯片及多个第一电性连接组件设置于基板的第一表面上，再将一封装胶体及一强化金属层压合于基板的第一表面上，以包覆芯片及第一电性连接组件，接着，在强化金属层上形成至少一窗孔，然后，形成至少一开孔于窗孔暴露出的封装胶体上，用于暴露出第一电性连接组件。本发明的半导体封装结构可做为堆叠式封装体(POP)中的底部封装体，以符合薄型化的要求，并可确保结构强度。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构及其制造方法，特别是涉及一种堆叠式封装体(p ackage on p ackage，P OP)的半导体封装结构及其制造方法。
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装(system in p ackage，SIP)设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块(multi chip module，MCM)、堆叠式封装体(POP)及封装体内堆叠封装体(package inpackage，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述堆叠式封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另一完整的第二封装体，第二封装体透过适当转接组件电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是利用另一封装胶体将第二封装体、转接组件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。
在现有的堆叠式封装体(POP)的结构中，底部的第一封装体的基板一般为印刷电路基板，及其封装胶体一般是掺杂有固态填充物的环氧树脂基材，且是利用移转注模成型(transfer molding)工艺来制作，上述的印刷电路基板及移转注模成型的封装胶体具有较大的厚度。然而，为了满足电子产品的轻薄化要求，现有堆叠式封装体(POP)封装结构的厚度已逐渐无法符合薄型化的需求，而需进一步改良。又，在堆叠式封装体(POP)的厚度逐渐减少的情形下，堆叠式封装体(PoP)的整体结构强度亦会被逐渐减弱，容易因为印刷电路基板与封装胶体之间的热膨胀系数(coefficient of thermal expansion，CTE)不同而导致封装结构的翘曲(warpage)，进而容易导致封装结构的断裂(crack)，大幅影响堆叠式封装体(POP)中底部的第一封装体的产品可靠度及使用寿命。
故，有必要提供一种半导体封装结构及其制造方法，以解决现有技术所存在的问题。
发明内容
本发明提供一种半导体封装结构，以解决现有堆叠式封装体(POP)底部封装体的轻薄化问题。
本发明的主要目的在于提供一种半导体封装结构，所述半导体封装结构包括：基板、芯片、多个第一电性连接组件、封装胶体及强化金属层。芯片是设置于所述基板的第一表面上；第一电性连接组件是设置于所述基板的所述第一表面上，并位于所述芯片的周围；封装胶体压合于所述基板的第一表面上，以包覆所述芯片及所述第一电性连接组件，其中所述封装胶体具有至少一开孔，用于暴露出所述第一电性连接组件；强化金属层是形成于所述封装胶体上，并具有至少一窗孔，用于暴露出所述开孔，其中所述强化金属层的厚度是介于10微米与150微米之间。
本发明的另一目的在于提供一种半导体封装结构的制造方法。首先，将一芯片及多个第一电性连接组件设置于基板的第一表面上，其中第一电性连接组件是位于芯片的周围。再将一封装胶体及一强化金属层压合于基板的第一表面上，以包覆芯片及第一电性连接组件，其中强化金属层是形成于封装胶体上。接着，在强化金属层上形成窗孔，然后在窗孔暴露出的封装胶体上形成开孔，用于暴露出第一电性连接组件。
本发明的半导体封装结构可通过交替堆叠数个激光激活材料层与数个导线层增层制作增层电路基板做为基板，以减少基板的厚度，同时通过压合方式形成封装胶体，以达到使堆叠式封装体(POP)中底部封装体符合轻薄化的要求，且通过强化金属层的设置，可确保半导体封装结构的结构强度，避免或减少因堆叠式封装体(POP)中底部封装体因变薄而造成的翘曲或断裂情形，以改善堆叠式封装体(POP)封装结构中底部封装体的产品可靠度及使用寿命。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示依照本发明的一实施例的封装体上堆叠封装体的结构剖面图；
图2显示依照本发明的一实施例的半导体封装结构的剖面图；
图3显示依照本发明的一实施例的封装胶体与强化金属层的部分剖面图；
图4A至图4H，其显示依照本发明的一实施例的半导体封装结构的制造流程图；
图5A及图5B显示依照本发明的一实施例的图案化强化金属层的上视图；以及
图6A及图6B显示依照本发明的一实施例的图案化强化金属层及封装胶体的上视图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，其显示依照本发明的一实施例的封装体上堆叠封装体的结构剖面图。本发明的半导体封装结构100的上方可用于堆叠一或多个封装结构200，而形成封装体上堆叠封装体(package on packag e，POP)，其中本发明的半导体封装结构100可做为堆叠式封装体(POP)的封装结构中的底部封装体；而封装结构200是堆叠并电性连接于半导体封装结构100上的顶部封装体。此半导体封装结构100包括基板110、芯片120、多个第一电性连接组件130、封装胶体140、强化金属层150及多个第二电性连接组件160。芯片120及第一电性连接组件130是设置于基板110的第一表面111上，封装胶体140是形成于基板110的第一表面111上，并包覆芯片120及第一电性连接组件130，强化金属层150是形成于封装胶体140上，第二电性连接组件160是设置于基板110的第二表面112上。再者，封装结构200则基本上可以是任一类型的封装结构，特别是具有基板及转接用锡球的封装结构。
请参照图2，其显示依照本发明的一实施例的半导体封装结构的剖面图。本实施例的基板110可为增层(build-up)电路基板，其有利于减少基板厚度。此时，基板110可为多层堆叠的介电材料层及金属材料层，介电材料层可包含交替堆叠的数个激光激活材料层(未标示)与数个导线层113，所述激光激活材料层中包含至少一种有机材料，所述有机材料会经由激光的激活而挥发。通过激光对有机材料的激活作用，多个导线层113可形成于基板110中，以作为基板110中的电性连接路径(电路)。此外，所述激光激活材料主要包含有机金属化合物(organometallic compound)，特别是或有机钯金属化合物、有机铜金属化合物、有机镍金属化合物或有机锡金属化合物。所述有机金属化合物在被激光烧蚀后，其有机部份将挥发，并留下还原的金属粒子于烧蚀后的孔壁上，以利进行无电镀工艺。导线层113的导线则可选自无电镀材料，特别是无电镀铜、无电镀镍或无电镀锡，但并不限于此。
在本实施例中，相较于现有的印刷电路基板，本实施例的基板110因属于包含激光激活材料层与导线层113的增层电路基板，故基板110的厚度(高度)可仅介于50微米(μm)与70微米之间，例如介于64微米(μm)与70微米之间，因而可大幅减少半导体封装结构100的整体厚度。
如图2所示，本实施例的芯片120可例如通过倒装芯片(Flip-Chip)技术来设置于基板110的第一表面111上，并电性连接于基板110的导线层113。其中，芯片120的厚度(高度)可介于50微米(μm)与100微米之间。
如图2所示，本实施例的第一电性连接组件130是设置于基板110的第一表面111上，并位于芯片120的周围。第二电性连接组件160是设置于基板110的第二表面112上。第一电性连接组件130及第二电性连接组件160可例如为多个锡球(SolderBall)，其材料例如为锡、铝、镍、银、铜、铟、铅或其合金，并可分别利用例如焊球植球机(未绘示)来设置于基板110的相对两侧表面111、112上，且电性连接于基板110的导线层113裸露出的焊垫114，以作为基板110对外的电性连接组件。其中，第一电性连接组件130的顶端相对于基板110的第一表面111的高度是大于芯片120的上表面相对于基板110的高度。
如图2所示，本实施例的封装胶体140是形成于基板110的第一表面111上，并包覆住芯片120及部分的第一电性连接组件130，用以保护及封装芯片120及第一电性连接组件130。封装胶体140可通过压合工艺(Lamination process)来形成于基板110上，封装胶体140的材料可为绝缘树脂材料，例如环氧树脂(epoxy)，特别是可B阶化的环氧树脂胶片(prepreg)。其中，封装胶体140具有至少一开孔141，开孔141是对位于第一电性连接组件130，用于暴露出第一电性连接组件130，且开孔141的孔径是大于等于第一电性连接组件130的直径(例如0.25mm)或宽度。其中，封装胶体140的厚度(高度)可介于150至250微米(μm)之间。通过压合工艺形成封装胶体140也可大幅减少半导体封装结构100的整体厚度。
请参照图3，其显示依照本发明的一实施例的封装胶体与强化金属层的部分剖面图。在一实施例中，半导体封装结构100可更包括一高热导复合材料层170，此高热导复合材料层可形成于封装胶体140及强化金属层150之间，用于提高半导体封装结构100的导热效果，以改善半导体封装结构100的散热性。
如图3所示，在一实施例中，封装胶体140可包括绝缘材料层142及绝缘材料强化层143，绝缘材料层142的厚度(高度)(例如小于240μm)是大于芯片120或第一电性连接组件130的厚度，用于包覆芯片120及第一电性连接组件130。绝缘材料强化层143可形成于绝缘材料层142及高热导复合材料层170之间，绝缘材料强化层143的材料总体刚性可高于绝缘材料层142的材料刚性，用于进一步增加半导体封装结构100的结构强度。绝缘材料层142的材料可例如为环氧树脂材料；绝缘材料强化层143的材料可例如为掺杂有玻璃纤维(glass fiber)的环氧树脂材料，其厚度(高度)可介于10至50微米(μm)之间，例如约为40微米(μm)。绝缘材料强化层143除了掺杂有玻璃纤维外，其与绝缘材料层142之间并不存在明显分层结构。
如图2所示，本实施例的强化金属层150是形成于封装胶体140上，用于增加半导体封装结构100的整体结构强度。强化金属层150的材料可例如为铜、铜铝合金等散热性佳的金属，以进一步改善半导体封装结构100的散热性。其中，强化金属层150的厚度(高度)可介于10微米(μm)与150微米之间，例如介于18微米(μm)与50微米之间。因此，通过强化金属层150的设置，可确保半导体封装结构100的结构强度，避免或减少因封装结构100变薄而造成的翘曲或断裂情形。在一实施例中，强化金属层150的厚度亦可大约相同或相似于基板110的厚度(如70μm)，以平衡整体的结构强度；或是，强化金属层150的厚度可使其提供的结构强度大约相同或相似于基板110提供的结构强度，以平衡整体的结构强度。强化金属层150具有至少一窗孔151，窗孔151是对位于开孔141，且窗孔151的孔径可大于开孔141的孔径，用于暴露出开孔141及第一电性连接组件130。
请参照图4A至图4H，其显示依照本发明的一实施例的半导体封装结构的制造流程图。本实施例的半导体封装结构100的制造方法可包括如下步骤：提供基板110；设置芯片120及多个第一电性连接组件130于基板110的第一表面111上；压合封装胶体140及强化金属层150于基板110的第一表面111上，以包覆芯片120及第一电性连接组件130；压合强化金属层150于封装胶体140上；在所述强化金属层150上形成至少一窗孔151；在所述窗孔151暴露出的所述封装胶体140上形成至少一开孔141，用于暴露出所述第一电性连接组件130；以及设置多个第二电性连接组件160于基板110的第二表面112上。
在提供基板110的步骤中，首先，如图4A所示，可提供一载板102。接着，如图4B所示，依序形成金属层(例如铜层)104及介电材料层106。接着，对介电材料层106中的有机材料照射激光，以烧蚀出多个穿透孔，而形成激光激活材料层(未标示)与导线层113。接着，重复上述的介电材料层106涂布步骤及激光激活步骤，直到达到所预设的所述介电材料层106的多层厚度或导线层113的长度为止，因而形成增层电路基板(基板110)于载板102上。
如图4C所示，在设置芯片120及第一电性连接组件130的步骤中，芯片120可通过倒装芯片(Flip-Chip)技术来设置于基板110的第一表面111上。此时，金属凸块108可形成于芯片120的下表面(即有源表面)。接着，接合芯片120上的金属凸块108于基板110上。接着，在基板110的第一表面111及芯片120之间的空隙填入底部填充层109。接着，固化后的底部填充层109可稳固芯片120与基板110之间的接合。
或者，在另一实施方式中，金属凸块108也可形成于基板110的上表面。以及，也可在基板110的上表面先涂布底部填充(under-fill)层109，再接合芯片120与基板110上的金属凸块108。
如图4D所示，在压合封装胶体140及强化金属层150的步骤中，可预先将所述强化金属层150结合在所述封装胶体140(环氧树脂胶片)上，接着加热所述封装胶体140至B阶化而产生黏性，再同时压合强化金属层150及封装胶体140于基板110上。具有黏性的所述封装胶体140可以变形及填隙，使得芯片120及第一电性连接组件130埋入封装胶体140中。接着，可在真空或减压环境中再次加热封装胶体140，使得封装胶体140可完全固化及结合于基板110上，并完全包覆芯片120及第一电性连接组件130。
值得注意的是，在压合封装胶体140及强化金属层150的步骤之前，强化金属层150可预先贴覆或电镀形成于封装胶体140的材料(如树脂)上，而结合成一体。接着，再同时将结合后的封装胶体140及强化金属层150压合于基板110上，以包覆芯片120及第一电性连接组件130。然而，压合方式并不限于此，在其它实施例中，封装胶体140及强化金属层150亦可是依序地形成于基板110上，也就是先将封装胶体140压合于基板110上，再将强化金属层150压合贴覆于封装胶体140上。
在一实施例中，在压合封装胶体140的步骤后，本发明的制造方法可还包括：压合高热导复合材料170于封装胶体140上的步骤。
请参照图4E、5A及5B，图5A及5B显示依照本发明的一实施例的图案化强化金属层的上视图。在压合封装胶体140及强化金属层150的步骤之后，接着，可通过涂布光刻胶层(photoresist)及显影蚀刻的方式来图案化强化金属层150，以形成至少一窗孔151。在本实施例中，强化金属层150的至少一窗孔151可为多个圆形开孔(如图5A所示)或一环形开孔(如图5B所示)，以暴露出封装胶体140的表面。
请参照图4F、6A及6B，图6A及6B显示依照本发明的一实施例的图案化强化金属层及封装胶体的上视图。在形成窗孔151之后，接着，可通过激光的蚀刻方式来移除窗孔151内暴露出的胶体材料，以形成至少一开孔141，并暴露出第一电性连接组件130。在本实施例中，封装胶体140的至少一开孔141可为多个圆形开孔(如图6A所示)或一环形开孔(如图6B所示)，以暴露出第一电性连接组件130。
在设置第二电性连接组件160的步骤之前，如图4G所示，可移除上述的载板102。接着，如图4H所示，可通过蚀刻方式来移除金属层104，并可对基板110的第二表面112上的接垫(未显示)进行防污处理与保焊剂(如有机保焊剂)处理，以维持第二表面112上接垫的良好焊锡性，有助于后续第二电性连接组件160的焊接设置。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种半导体封装结构，其特征在于：所述半导体封装结构包括：
一基板；
一芯片，设置于所述基板的第一表面上；
多个第一电性连接组件，设置于所述基板的所述第一表面上，并位于所述芯片的周围；
一封装胶体，压合于所述基板的第一表面上，以包覆所述芯片及所述第一电性连接组件，其中所述封装胶体具有至少一开孔，用于暴露出所述第一电性连接组件；以及
一强化金属层，形成于所述封装胶体上，并具有至少一窗孔，用于暴露出所述开孔，其中所述强化金属层的厚度是介于10微米与150微米之间。
2.根据权利要求1所述的半导体封装结构，其特征在于：所述基板为一增层电路基板，包含交替堆叠的数个激光激活材料层与数个导线层，且所述基板的厚度介于50微米与70微米之间。
3.根据权利要求1所述的半导体封装结构，其特征在于：所述半导体封装结构还包括一高热导复合材料层，所述高热导复合材料层是形成于所述封装胶体及所述强化金属层之间。
4.根据权利要求3所述的半导体封装结构，其特征在于：所述封装胶体包括绝缘材料层及绝缘材料强化层，所述绝缘材料强化层是形成于所述绝缘材料层及所述高热导复合材料层之间。
5.根据权利要求4所述的半导体封装结构，其特征在于：所述绝缘材料强化层的材料为掺杂有玻璃纤维的树脂材料。
6.根据权利要求1所述的半导体封装结构，其特征在于：所述强化金属层的材料为铜或铜铝合金。
7.根据权利要求1所述的半导体封装结构，其特征在于：所述强化金属层的厚度介于介于18微米与50微米之间。
8.一种半导体封装结构的制造方法，其特征在于：所述制造方法包括：
提供一基板；
设置一芯片及多个第一电性连接组件于所述基板的第一表面上，其中所述第一电性连接组件是位于所述芯片的周围；
压合一封装胶体于所述基板的第一表面上，以包覆所述芯片及所述第一电性连接组件；
压合一强化金属层于所述封装胶体上；
形成至少一窗孔于所述强化金属层上；以及
形成至少一开孔于所述窗孔暴露出的所述封装胶体上，用于暴露出所述第一电性连接组件。
9.根据权利要求8所述的半导体封装结构的制造方法，其特征在于：所述提供基板的步骤包括：
提供一载板；
交替堆叠数个激光激活材料层与数个导线层增层，以形成所述基板于所述载板上，所述基板为增层电路基板；以及
移除所述载板。
10.根据权利要求8所述的半导体封装结构的制造方法，其特征在于：在压合所述封装胶体的步骤后，还包括压合一高热导复合材料于所述封装胶体上的步骤。
CN201210118096.2A 2012-04-19 2012-04-19 半导体封装结构及其制造方法 Active CN102664170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210118096.2A CN102664170B (zh) 2012-04-19 2012-04-19 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210118096.2A CN102664170B (zh) 2012-04-19 2012-04-19 半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102664170A true CN102664170A (zh) 2012-09-12
CN102664170B CN102664170B (zh) 2015-06-17

Family

ID=46773627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210118096.2A Active CN102664170B (zh) 2012-04-19 2012-04-19 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102664170B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078435A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
CN104078432A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
CN108962842A (zh) * 2017-05-26 2018-12-07 南茂科技股份有限公司 指纹识别芯片的封装结构及其制造方法
CN111005056A (zh) * 2019-12-24 2020-04-14 宁波革创新材料科技有限公司 一种pcb电镀用复合长寿命导电挂钩及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347140A (zh) * 2001-11-02 2002-05-01 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板制程
US20060183269A1 (en) * 2003-07-28 2006-08-17 Edward Fuergut Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method
CN101090077A (zh) * 2006-06-12 2007-12-19 矽品精密工业股份有限公司 半导体封装件及其制法
CN101819960A (zh) * 2010-05-07 2010-09-01 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN102074516A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体元件封装及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347140A (zh) * 2001-11-02 2002-05-01 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板制程
US20060183269A1 (en) * 2003-07-28 2006-08-17 Edward Fuergut Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method
CN101090077A (zh) * 2006-06-12 2007-12-19 矽品精密工业股份有限公司 半导体封装件及其制法
CN102074516A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体元件封装及其制作方法
CN101819960A (zh) * 2010-05-07 2010-09-01 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078435A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
CN104078432A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
CN108962842A (zh) * 2017-05-26 2018-12-07 南茂科技股份有限公司 指纹识别芯片的封装结构及其制造方法
CN111005056A (zh) * 2019-12-24 2020-04-14 宁波革创新材料科技有限公司 一种pcb电镀用复合长寿命导电挂钩及其制备方法

Also Published As

Publication number Publication date
CN102664170B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
US7768119B2 (en) Carrier structure embedded with semiconductor chip
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TWI377653B (en) Package substrate strucutre with cavity and method for making the same
KR101494413B1 (ko) 지지프레임 및 이를 이용한 반도체패키지 제조방법
US8580608B2 (en) Fabrication method of package structure having embedded semiconductor component
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
CN202384323U (zh) 半导体封装构造
CN104766848A (zh) 具有背侧管芯连接的芯片嵌入的封装
EP2763518A1 (en) Component embedded substrate mounting body, method for manufacturing same and component embedded substrate
JP2013162071A (ja) 半導体装置及びその製造方法
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
JP2017228719A (ja) 配線基板、半導体装置及び配線基板の製造方法
US11139230B2 (en) Flip-chip package substrate and method for preparing the same
US10062623B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
CN102664170A (zh) 半导体封装结构及其制造方法
KR20150137829A (ko) 패키지 기판 및 패키지 기판 제조 방법
US9466543B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
CN103227164A (zh) 半导体封装构造及其制造方法
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
CN105321894B (zh) 半导体封装件及其制法
CN102751203A (zh) 半导体封装结构及其制作方法
CN207624678U (zh) 一种三维pop封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant