JP2017228719A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents
配線基板、半導体装置及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2017228719A JP2017228719A JP2016125463A JP2016125463A JP2017228719A JP 2017228719 A JP2017228719 A JP 2017228719A JP 2016125463 A JP2016125463 A JP 2016125463A JP 2016125463 A JP2016125463 A JP 2016125463A JP 2017228719 A JP2017228719 A JP 2017228719A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- metal film
- wiring
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 273
- 239000002184 metal Substances 0.000 claims description 273
- 229910000679 solder Inorganic materials 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 44
- 238000001039 wet etching Methods 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 13
- 230000003746 surface roughness Effects 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 5
- 239000010410 layer Substances 0.000 description 411
- 239000011347 resin Substances 0.000 description 52
- 229920005989 resin Polymers 0.000 description 52
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- 239000010949 copper Substances 0.000 description 19
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 18
- 238000005530 etching Methods 0.000 description 18
- 238000007789 sealing Methods 0.000 description 17
- 239000010936 titanium Substances 0.000 description 13
- 229910052759 nickel Inorganic materials 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- 229910052715 tantalum Inorganic materials 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 239000011651 chromium Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000002335 surface treatment layer Substances 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- -1 azole compound Chemical class 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- KAESVJOAVNADME-UHFFFAOYSA-N 1H-pyrrole Natural products C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000011121 sodium hydroxide Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1605—Shape
- H01L2224/16057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16113—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図1(a)等の鉛直方向(図中上下方向)から視ることを言い、「平面形状」とは、対象物を図1(a)等の鉛直方向から視た形状のことを言う。
図1(b)に示すように、配線層15は、ランド15Lと、隣接するランド15Lの間に形成された配線パターン15Wとを有している。配線層15は、例えば、絶縁層16の下面16Aに形成された金属膜30と、金属膜30の下面に形成された金属膜31と、金属膜31の下面に形成された金属層32とを有している。ランド15Lの金属層32は、絶縁層16の下面16Aに形成された金属膜31の下面及びビア配線23の下面に形成されている。
図1(c)に示すように、本例の凹部34は、金属層33の上端面33Bの平面視略中央に形成されている。また、凹部34の平面形状は、例えば、直径が2〜10μm程度の円形状とすることができる。
半導体装置50は、配線基板10と、1つ又は複数(図2では、1つ)の半導体素子60と、封止樹脂70とを有している。
配線基板10では、絶縁層16の下面16A側から絶縁層16の上面16B側に向かうに連れて細くなる先細り形状に形成されたビア配線23の上端部(つまり、幅の小さい上端部)を電極パッドとして利用した。さらに、ビア配線23の上端面23Bに、凹部26を形成して段差(凹凸)を形成した。これにより、ビア配線23の上端部にはんだ40が形成された場合に、そのはんだ40が凹部26に入り込み、ビア配線23の上端面23B及び凹部26の内面にはんだ40が接触される。すなわち、はんだ40とビア配線23とが3次元的(立体的)に接続されるため、はんだ40とビア配線23の上端面23Bのみとが2次元的(平面的)に接続される場合に比べて、はんだ40とビア配線23との接触面積を増大させることができる。これにより、はんだ40とビア配線23との接続信頼性を向上させることができる。
図3(a)に示す工程では、支持体101と、その支持体101の下面に形成された離型層102とを有する支持基板100を準備する。支持体101の材料としては、例えば、シリコン、ガラス、金属(例えば、銅)などの剛性の高い板状材料を用いることができる。離型層102としては、例えば、紫外線による光エネルギーを加えることによって粘着力が低下する紫外線剥離型接着剤や、熱エネルギーを加えることによって粘着力が低下する熱剥離型接着剤を用いることができる。また、離型層102としては、例えば、レーザ光のエネルギーを加えることによって粘着力が低下するレーザ剥離型接着剤を用いることもできる。離型層102は、シート状の接着剤を支持体101の下面に貼着する方法や、ワニス状の接着剤を支持体101の下面に塗布する方法などにより形成することができる。
次に、図4(a)に示す工程では、離型層102の下面102Aに、所要の箇所に貫通孔16Xを有する絶縁層16を形成する。貫通孔16Xは、犠牲パターン108と平面視で重なる位置に形成される。このとき、犠牲パターン108は、貫通孔16Xの底部で外部に露出された状態となる。
例えば、金属膜104と金属膜30とが異種の導電材料からなる場合(例えば、金属膜104がNi層、金属膜30がTi層である場合)には、ウェットエッチングにより金属膜104を除去する。この場合には、金属膜30(Ti層)に対して金属膜104(Ni層)が選択的にエッチングされるようにエッチング液等のエッチング条件が設定される。このウェットエッチングにより金属膜104を除去する場合には、ウェットエッチングとは別に、絶縁層16,17の薄化処理を行う。絶縁層16,17の薄化処理は、例えば、CF4ガス等を添加せずに、O2ガスのみを用いたドライエッチング(プラズマエッチング)により行うことができる。このようなO2ガスのみを用いたドライエッチングによれば、金属は削られず、絶縁層16,17(感光性樹脂層)のみが削られる。本工程において、絶縁層16,17の薄化処理は、ウェットエッチングによる金属膜104の除去処理の前であっても後であってもよい。なお、ウェットエッチングにより金属膜104を除去する場合の金属膜104の材料としては、例えば、Ni,Al,Cr,Taの中から選択することができる。また、この場合の金属膜30の材料としては、例えば、Ti,Ni,Al,Cr,Taのうち金属膜104の材料とは異なる金属を選択することができる。
次に、図9(b)に示す工程では、凹部16Y内に突出されたバンプ25上にはんだ40を形成する。はんだ40は、例えば、はんだボールの搭載やはんだペーストの塗布により形成することができる。このとき、はんだ40は、ビア配線23の凹部26に入り込み、凹部26を充填するように形成される。これにより、はんだ40とビア配線23の上端面23Bのみとが接触される場合に比べて、バンプ25とはんだ40との接触面積を増大させることができる。
(1)絶縁層16の下面16A側から絶縁層16の上面16B側に向かうに連れて細くなる先細り形状に形成されたビア配線23の上端部、つまり幅の小さい上端部を電極パッドとして利用した。これにより、電極パッドの平面形状を容易に小さくできるため、半導体素子60の接続端子61の狭ピッチ化に対応することができる。さらに、ビア配線23の上端面23Bに、凹部26を形成して段差(凹凸)を形成した。これにより、はんだ40とビア配線23とを3次元的に接続させることができるため、はんだ40とビア配線23の上端面23Bのみとが2次元的に接続される場合に比べて、はんだ40とビア配線23との接触面積を増大させることができる。したがって、ビア配線23の上端部(つまり、電極パッド)の平面形状を小さくした場合であっても、はんだ40と電極パッドとの接続信頼性が低下することを好適に抑制できる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図11に示すように、凹部26の内側面及び底面を、例えば、ビア配線23の上端面23Bよりも表面粗度が大きく設定された粗化面30Rに形成してもよい。この粗化面30Rの形成により、バンプ25上にはんだ40(図2参照)を形成した場合に、ビア配線23(金属膜30)とはんだ40との接触面積を増大させることができる。この場合に、金属層33の凹部34の内側面及び底面を、例えば、金属層33の上端面33Bやビア配線23の上端面23Bよりも表面粗度が大きく設定された粗化面33Rに形成してもよい。また、粗化面33Rを被覆する金属膜31の表面を、ビア配線23の上端面23Bよりも表面粗度が大きく設定された粗化面31Rに形成してもよい。
・図12に示すように、金属層33の凹部34の内側面を被覆する金属膜30,31を省略してもよい。すなわち、この場合の金属膜30,31は、凹部34の内側面を露出するように形成される。具体的には、金属膜31は、金属層33の外側面及び上端面33Bと凹部34の底面とを被覆し、凹部34の内側面を露出するように形成される。金属膜30は、金属膜31の上面及び外側面を被覆し、凹部34の内側面を露出するように形成される。ここで、金属層33の上端面33Bを被覆する金属膜31と、凹部34の底面を被覆する金属膜31とは互いに分離されている。同様に、金属層33の上端面33Bの上に形成された金属膜30と、凹部34の底面の上に形成された金属膜30とは互いに分離されている。
まず、図13(a)に示す工程では、支持基板100の離型層102の下面102Aに、犠牲パターン108Aを形成する。ここで、犠牲パターン108Aの材料としては、後工程で形成される金属膜30,31及び金属層33に対して選択的にエッチング除去することのできる導電材料を用いることができる。犠牲パターン108Aの材料としては、例えば、Ni,Al,Cr,Taの中から選択することができる。なお、犠牲パターン108Aは、1層の金属層からなる構造であってもよいし、複数層の金属層が積層された構造であってもよい。
次いで、図13(b)に示す工程では、図4(b)〜図5(a)に示した工程と同様に、金属膜30,31及び金属層33からなるビア配線23を形成するとともに、金属膜30,31及び金属層32からなる配線層15を形成する。このとき、金属膜30は、絶縁層16の下面16Aと貫通孔16Xの内側面と貫通孔16Xの底面とを連続的に被覆するとともに、犠牲パターン108Aの下面を被覆するように形成されている。金属膜31は、金属膜30の下面及び側面を被覆するように形成されている。すなわち、本工程では、金属膜30,31が犠牲パターン108Aの外側面の一部を露出するように形成されている。換言すると、犠牲パターン108Aの外側面の一部は、金属膜30,31から露出され、金属層33によって被覆されている。
・図14(a)に示すように、離型層102の下面102Aに形成される犠牲パターン108Bを、図14(a)において上側(支持基板100側)から下側(犠牲パターン108Bの下面側)に向かうに連れて細くなるテーパ状に形成してもよい。例えば、犠牲パターン108Bを、下面の面積が上面の面積よりも小さくなる略逆円錐台形状に形成してもよい。なお、犠牲パターン108Bの材料としては、後工程で形成される金属膜30に対して選択的にエッチング除去することのできる導電材料を用いることができる。犠牲パターン108Bの材料としては、例えば、Ni,Al,Cr,Taの中から選択することができる。また、犠牲パターン108Bは、1層の金属層からなる構造であってもよいし、複数層の金属層が積層された構造であってもよい。
図14(a)に示す工程では、犠牲パターン108Bを形成した後に、離型層102の下面102Aに、貫通孔16Xを有する絶縁層16を形成する。
・上記実施形態では、バンプ25の外側面を、断面視において直線状に傾斜するように形成した。これに限らず、例えば、バンプ25の外側面を曲面に形成してもよい。
・図16に示すように、絶縁層12の下面に、配線層11を被覆するようにソルダーレジスト層80を形成するようにしてもよい。ソルダーレジスト層80には、例えば、最下層の配線層11の一部を外部接続用パッド11Pとして露出させるための開口部80Xが形成されている。必要に応じて、開口部80Xに露出する配線層11上(つまり、外部接続用パッド11P上)に表面処理層を形成するようにしてもよい。
・上記実施形態の絶縁層17を省略してもよい。
例えば、図17(a)に示すように、凹部26の平面形状を、略十字状に形成してもよい。また、図17(b)に示すように、凹部26の平面形状を、略格子状に形成してもよい。図17(a)及び図17(b)に示した例では、凹部26の平面方向の端部がビア配線23の外側面まで延在するように形成されている。この場合には、凹部26の内面がビア配線23の外側面から露出される。これに限らず、凹部26の平面方向の端部をビア配線23の外側面まで延在しないように形成してもよい。
・上記実施形態では、配線基板10に半導体素子60を実装するようにした。これに限らず、例えば、半導体素子60の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの電子部品を配線基板10に実装するようにしてもよい。
・上記実施形態並びに各変形例は適宜組み合わせてもよい。
15 配線層
16 絶縁層(第1絶縁層)
16X 貫通孔(第1貫通孔)
16Y 凹部(第1凹部)
17 絶縁層(第2絶縁層)
23 ビア配線
25 バンプ
26 凹部(第2凹部)
30 金属膜(第2金属膜)
30R 粗化面
31 金属膜(第1金属膜)
33 金属層(第1金属層)
50 半導体装置
60 半導体素子(電子部品)
100 支持基板
104 金属膜(第3金属膜)
105 金属膜(第4金属膜)
107 金属層(第2金属層)
108,108A,108B 犠牲パターン
Claims (11)
- 第1絶縁層と、
前記第1絶縁層の下面に形成された配線層と、
前記第1絶縁層を厚さ方向に貫通する第1貫通孔と、
前記第1貫通孔に充填され前記配線層と接続され、前記第1絶縁層の下面側から前記第1絶縁層の上面側に向かうに連れて細くなる先細り形状のビア配線と、
前記ビア配線の上端面に形成された第1凹部と、を有し、
前記ビア配線の上端部は、電子部品と電気的に接続するための電極パッドであることを特徴とする配線基板。 - 前記第1絶縁層には、前記第1貫通孔と平面視で重なる位置に、前記ビア配線の上端部の外側面を露出させる第2凹部が形成され、
前記ビア配線の上端部は、前記第2凹部の底面よりも上方に突出して形成されており、
前記ビア配線の上端部は、平面視において、前記第2凹部の内側面を構成する前記第1絶縁層に取り囲まれていることを特徴とする請求項1に記載の配線基板。 - 前記第1絶縁層の上面に形成された第2絶縁層を有し、
前記第2絶縁層には、前記ビア配線の上端面全面を露出させる第2貫通孔が形成されていることを特徴とする請求項1又は2に記載の配線基板。 - 前記ビア配線は、前記第1絶縁層の下面側から前記第1絶縁層の上面側に向かうに連れて細くなる先細り形状の金属層と、前記金属層の表面を被覆する第1金属膜と、前記第1金属膜の表面を被覆し、前記第1貫通孔の内側面に接する第2金属膜とを有し、
前記第2金属膜は、前記第1金属膜よりも前記第1絶縁層との密着性が高い材料からなることを特徴とする請求項1〜3のいずれか一項に記載の配線基板。 - 前記第1凹部の内面は、前記ビア配線の上端面よりも表面粗度の大きい粗化面であることを特徴とする請求項1〜4のいずれか一項に記載の配線基板。
- 請求項1〜5のいずれか一項に記載の配線基板と、
前記ビア配線の上端部の上に形成され、前記第1凹部を充填するように形成されたはんだと、
前記はんだを介して前記ビア配線に接続された前記電子部品と、
を有することを特徴とする半導体装置。 - 支持基板を準備する工程と、
前記支持基板の下面に犠牲パターンを形成する工程と、
前記支持基板の下面に、前記犠牲パターンと平面視で重なる位置に第1貫通孔を有する第1絶縁層を形成する工程と、
前記第1貫通孔を充填するビア配線を形成するとともに、前記ビア配線と接続される配線層を前記第1絶縁層の下面に形成する工程と、
前記支持基板を除去する工程と、
前記犠牲パターンを除去する工程と、
を有することを特徴とする配線基板の製造方法。 - 前記支持基板を除去する工程の後に、
前記第1絶縁層の上面に、前記ビア配線の上端面全面を露出する第2貫通孔を有する第2絶縁層を形成する工程と、
前記第2絶縁層の上面側から前記第2絶縁層及び前記第1絶縁層を薄化し、前記第1絶縁層の上面に、前記ビア配線の上端部の外側面を露出させる第2凹部を形成する工程と、
を有することを特徴とする請求項7に記載の配線基板の製造方法。 - 前記ビア配線を形成する工程は、
前記第1貫通孔の底部に露出した前記犠牲パターンの下面及び側面と、前記犠牲パターンから露出した前記第1貫通孔の内面とを被覆する第2金属膜を形成する工程と、
前記第2金属膜の表面を被覆する第1金属膜を形成する工程と、
前記第1金属膜よりも内側の前記第1貫通孔を充填する第1金属層を形成する工程と、を有し、
前記犠牲パターンを除去する工程では、ウェットエッチングにより、前記第2金属膜に対して前記犠牲パターンが選択的に除去されることを特徴とする請求項7又は8に記載の配線基板の製造方法。 - 前記犠牲パターンを形成する工程では、前記支持基板の下面に、第3金属膜と第4金属膜と第2金属層とが順に積層された構造を有する前記犠牲パターンが形成され、
前記ビア配線を形成する工程は、
前記第1貫通孔の底部に露出した前記犠牲パターンの下面及び側面と、前記犠牲パターンから露出した前記第1貫通孔の内面とを被覆し、前記第3金属膜よりも厚い第2金属膜を形成する工程と、
前記第2金属膜の表面を被覆する第1金属膜を形成する工程と、
前記第1金属膜よりも内側の前記第1貫通孔を充填する第1金属層を形成する工程と、を有し、
前記犠牲パターンを除去する工程は、
ドライエッチングにより、前記第3金属膜を除去するとともに、前記第2金属膜を薄化する工程と、
ウェットエッチングにより、前記第2金属膜に対して前記第4金属膜及び前記第2金属層を選択的に除去する工程と、
を有することを特徴とする請求項7又は8に記載の配線基板の製造方法。 - 前記犠牲パターンを形成する工程では、前記支持基板側から前記犠牲パターンの下面側に向かうに連れて細くなる前記犠牲パターンが形成されることを特徴とする請求項7〜10のいずれか一項に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125463A JP6615701B2 (ja) | 2016-06-24 | 2016-06-24 | 配線基板、半導体装置及び配線基板の製造方法 |
US15/627,542 US10396024B2 (en) | 2016-06-24 | 2017-06-20 | Wiring substrate and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125463A JP6615701B2 (ja) | 2016-06-24 | 2016-06-24 | 配線基板、半導体装置及び配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017228719A true JP2017228719A (ja) | 2017-12-28 |
JP2017228719A5 JP2017228719A5 (ja) | 2019-02-07 |
JP6615701B2 JP6615701B2 (ja) | 2019-12-04 |
Family
ID=60677898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016125463A Active JP6615701B2 (ja) | 2016-06-24 | 2016-06-24 | 配線基板、半導体装置及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10396024B2 (ja) |
JP (1) | JP6615701B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019192885A (ja) * | 2018-04-27 | 2019-10-31 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
KR20200009623A (ko) * | 2018-07-19 | 2020-01-30 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6122561B2 (ja) * | 2015-04-27 | 2017-04-26 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
US10276528B2 (en) * | 2017-07-18 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semicondcutor device and manufacturing method thereof |
US10573583B2 (en) | 2018-06-20 | 2020-02-25 | Texas Instruments Incorporated | Semiconductor device package with grooved substrate |
JP7240909B2 (ja) * | 2019-03-13 | 2023-03-16 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
WO2020215225A1 (zh) * | 2019-04-23 | 2020-10-29 | 庆鼎精密电子(淮安)有限公司 | 电路板及其制作方法 |
US10950531B2 (en) * | 2019-05-30 | 2021-03-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
JP2021093417A (ja) * | 2019-12-09 | 2021-06-17 | イビデン株式会社 | プリント配線板、及び、プリント配線板の製造方法 |
CN113517209A (zh) * | 2020-04-10 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
KR20220086321A (ko) * | 2020-12-16 | 2022-06-23 | 삼성전기주식회사 | 인쇄회로기판 및 전자부품 패키지 |
US20230187400A1 (en) * | 2021-12-13 | 2023-06-15 | Amkor Technology Singapore Holding Pte. Ltd. | Electronic devices and methods of manufacturing electronic devices |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003109987A (ja) * | 2001-10-02 | 2003-04-11 | Toshiba Corp | フリップチップ実装基板および半導体装置 |
JP2012019080A (ja) * | 2010-07-08 | 2012-01-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
JP2013211497A (ja) * | 2012-03-30 | 2013-10-10 | Keihin Corp | 部品接合構造 |
JP2015095590A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
US20150179591A1 (en) * | 2013-12-20 | 2015-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside Redistribution Layer (RDL) Structure |
JP2016004888A (ja) * | 2014-06-17 | 2016-01-12 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7190078B2 (en) * | 2004-12-27 | 2007-03-13 | Khandekar Viren V | Interlocking via for package via integrity |
US20060178007A1 (en) * | 2005-02-04 | 2006-08-10 | Hiroki Nakamura | Method of forming copper wiring layer |
TWI390692B (zh) * | 2009-06-23 | 2013-03-21 | Unimicron Technology Corp | 封裝基板與其製法暨基材 |
JP5355380B2 (ja) | 2009-12-25 | 2013-11-27 | 新光電気工業株式会社 | 多層配線基板 |
KR101677507B1 (ko) * | 2010-09-07 | 2016-11-21 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
CN103985683B (zh) * | 2013-02-08 | 2017-04-12 | 精材科技股份有限公司 | 晶片封装体 |
-
2016
- 2016-06-24 JP JP2016125463A patent/JP6615701B2/ja active Active
-
2017
- 2017-06-20 US US15/627,542 patent/US10396024B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003109987A (ja) * | 2001-10-02 | 2003-04-11 | Toshiba Corp | フリップチップ実装基板および半導体装置 |
JP2012019080A (ja) * | 2010-07-08 | 2012-01-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
JP2013211497A (ja) * | 2012-03-30 | 2013-10-10 | Keihin Corp | 部品接合構造 |
JP2015095590A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
US20150179591A1 (en) * | 2013-12-20 | 2015-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside Redistribution Layer (RDL) Structure |
JP2016004888A (ja) * | 2014-06-17 | 2016-01-12 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019192885A (ja) * | 2018-04-27 | 2019-10-31 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP7202784B2 (ja) | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
KR20200009623A (ko) * | 2018-07-19 | 2020-01-30 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
KR102145203B1 (ko) * | 2018-07-19 | 2020-08-18 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
US20170372997A1 (en) | 2017-12-28 |
US10396024B2 (en) | 2019-08-27 |
JP6615701B2 (ja) | 2019-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6615701B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US10383228B2 (en) | Electronic component device and method for manufacturing the same | |
JP6816964B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US9859201B2 (en) | Wiring substrate, semiconductor device, and method for manufacturing wiring substrate | |
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
US10892216B2 (en) | Wiring substrate and semiconductor device | |
US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
US20140048944A1 (en) | Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
US9824963B2 (en) | Wiring board, and semiconductor device | |
TWI517319B (zh) | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 | |
US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
JP2017157666A (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
US20160240462A1 (en) | Semiconductor substrate structure, semiconductor package and method of manufacturing the same | |
US9711476B2 (en) | Wiring board and electronic component device | |
JP2011071315A (ja) | 配線基板及び配線基板の製造方法 | |
US20160111359A1 (en) | Electronic package and fabrication method thereof | |
JP6626687B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US11749596B2 (en) | Wiring substrate | |
JP7532208B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6223858B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2013084812A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2015088557A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6615701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |