JP2019192885A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP2019192885A
JP2019192885A JP2018087608A JP2018087608A JP2019192885A JP 2019192885 A JP2019192885 A JP 2019192885A JP 2018087608 A JP2018087608 A JP 2018087608A JP 2018087608 A JP2018087608 A JP 2018087608A JP 2019192885 A JP2019192885 A JP 2019192885A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
opening
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018087608A
Other languages
English (en)
Other versions
JP7202784B2 (ja
Inventor
潤 古市
Jun Furuichi
古市　　潤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018087608A priority Critical patent/JP7202784B2/ja
Priority to US16/390,684 priority patent/US10892216B2/en
Publication of JP2019192885A publication Critical patent/JP2019192885A/ja
Application granted granted Critical
Publication of JP7202784B2 publication Critical patent/JP7202784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

【課題】保護絶縁層の剥離を抑制できる配線基板を提供する。【解決手段】配線基板１０は、絶縁層２０と、絶縁層２０の下面２０Ｂに形成された凹部２０Ｘと、凹部２０Ｘ内に形成された配線層３０と、配線層３０の一部を露出させる開口部１２Ｘを有し、絶縁層２０の下面２０Ｂに積層されたソルダーレジスト層１２と、配線層３０とソルダーレジスト層１２との間に介在され、配線層３０よりもソルダーレジスト層１２との密着性が高い密着層４０とを有する。配線層３０は、密着層４０を介してソルダーレジスト層１２の上面１２Ａに形成され、凹部２０Ｘ内に形成されたパッド部３１と、パッド部３１の下面３１Ｂの一部から開口部１２Ｘ内に突出する突出部３２とを有する。密着層４０は、パッド部３１の下面３１Ｂと突出部３２の側面３２Ｓとを被覆するとともに、突出部３２の下端面３２Ｂを露出するように形成されている。【選択図】図１

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
半導体チップ等の電子部品を実装するための配線基板は、様々な形状・構造のものが提案されている。近年は、半導体チップの高集積化及び高機能化に伴い、半導体チップが実装される配線基板においても配線の微細化の要求が高まっている。
従来の配線基板としては、最外層の絶縁層から配線パターンを突出させ、その配線パターンを覆うようにソルダーレジスト層等の保護絶縁層を最外層の絶縁層上に形成し、その保護絶縁層から露出する配線パターンを接続パッドとした配線基板が提案されている（例えば、特許文献１参照）。
特開２０１７−１５７６６６号公報
ところで、従来の配線基板において、配線パターンが銅や銅合金からなる場合には配線パターンと保護絶縁層との密着性が良好ではない。このため、例えば配線基板に反りや熱応力が発生すると、保護絶縁層が配線パターンから剥離し易いという問題がある。
本発明の一観点によれば、第１絶縁層と、前記第１絶縁層の下面に形成された凹部と、前記凹部内に形成された第１配線層と、前記第１配線層の一部を露出させる開口部を有し、前記第１絶縁層の下面に積層された保護絶縁層と、前記第１配線層と前記保護絶縁層との間に介在され、前記第１配線層よりも保護絶縁層との密着性が高い密着層と、を有し、前記第１配線層は、前記密着層を介して前記保護絶縁層の上面に形成され、前記凹部内に形成されたパッド部と、前記パッド部の下面の一部から前記開口部内に突出する突出部とを有し、前記密着層は、前記パッド部の下面と前記突出部の側面とを被覆するとともに、前記突出部の下端面を露出するように形成されている。
本発明の一観点によれば、保護絶縁層の剥離を抑制できるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 一実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 変更例の配線基板の一部を拡大した拡大断面図。 変更例の配線基板の一部を拡大した拡大断面図。 変更例の配線基板を示す概略断面図。 変更例の配線基板を示す概略断面図。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、図１に従って、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、配線構造１１と、配線構造１１の下側に積層されたソルダーレジスト層１２と、配線構造１１の上側に積層された配線構造１３と、配線構造１３の上側に積層されたソルダーレジスト層１４と、外部接続端子１５とを有している。
まず、配線構造１１の構造について説明する。
配線構造１１は、配線構造１３よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造１１は、１層の絶縁層２０と、配線層３０と、密着層４０と、絶縁層２０を厚さ方向に貫通するビア配線５０とを有している。
ここで、絶縁層２０の材料としては、例えば、熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。例えば、絶縁層２０の材料としては、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。絶縁層２０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
本例の絶縁層２０は、所要数（ここでは、１個）のガラスクロス２０Ｇを有している。ガラスクロス２０Ｇは、例えば、絶縁層２０内において、絶縁層２０の厚さ方向の中心よりも配線構造１３側（上側）に偏在している。具体的には、ガラスクロス２０Ｇの厚さ方向の中心は、絶縁層２０の厚さ方向の中心よりも配線構造１３側に片寄った位置に配置されている。但し、本例のガラスクロス２０Ｇは、絶縁層２０の上面２０Ａに露出されていない。
絶縁層２０の下面２０Ｂには、所要の箇所に、当該絶縁層２０の上面２０Ａ側に凹む複数の凹部２０Ｘが形成されている。各凹部２０Ｘは、絶縁層２０の下面２０Ｂから絶縁層２０の厚さ方向の中途位置まで形成されている。すなわち、各凹部２０Ｘは、その底面が絶縁層２０の厚さ方向の中途に位置するように形成されている。凹部２０Ｘの深さは、例えば、１２〜２０μｍ程度とすることができる。凹部２０Ｘの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、凹部２０Ｘの平面形状は、直径が１５０〜３００μｍ程度の円形状とすることができる。
ここで、本明細書において、「平面視」とは、対象物をソルダーレジスト層１２の下面１２Ｂの法線方向から視ることを言い、「平面形状」とは、対象物をソルダーレジスト層１２の下面１２Ｂの法線方向から視た形状のことを言う。
各凹部２０Ｘ内には、配線層３０が形成されている。配線層３０は、凹部２０Ｘ内に形成されるとともに、絶縁層２０の下面２０Ｂよりも下方に突出するように形成されている。配線層３０は、例えば、断面視略Ｔ字状に形成されている。配線層３０は、凹部２０Ｘ内に形成されたパッド部３１と、パッド部３１の下面３１Ｂから下方に突出するように形成された突出部３２とを有している。これらパッド部３１及び突出部３２は一体に形成されている。
なお、配線層３０のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。配線層３０の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層２０の下面２０Ｂには、最下層の配線層３０の一部を外部接続用パッドＰ１として露出させるための開口部１２Ｘを有するソルダーレジスト層１２が積層されている。ソルダーレジスト層１２は、配線基板１０における最外層（ここでは、最下層）に形成された保護絶縁層である。外部接続用パッドＰ１には、配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだバンプやリードピン等の外部接続端子１５が接続されるようになっている。なお、ソルダーレジスト層１２の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。また、ソルダーレジスト層１２の材料としては、例えば、シリコーン系樹脂やエポキシ系樹脂、シクロオレフィン系樹脂、ベンゾシクロブテン系樹脂等を主成分とする感光性の絶縁性樹脂を用いることもできる。ソルダーレジスト層１２は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
開口部１２Ｘは、ソルダーレジスト層１２を厚さ方向に貫通するように形成されている。開口部１２Ｘは、ソルダーレジスト層１２の上面１２Ａ側（図１（ａ）の上側）からソルダーレジスト層１２の下面１２Ｂ側（図１（ａ）の下側）に向かうに連れて開口幅が小さくなるテーパ状に形成されている。本例の開口部１２Ｘは、例えば、下側の開口端の径が上側の開口端の径よりも小径となる円錐台形状に形成されている。開口部１２Ｘ及び外部接続用パッドＰ１の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、開口部１２Ｘの平面形状は、直径が１００〜１５０μｍ程度の円形状とすることができる。外部接続用パッドＰ１の平面形状は、開口部１２Ｘの平面形状よりも一回り小さく形成されている。
図１（ｂ）に示すように、ソルダーレジスト層１２と配線層３０との間には、密着層４０が介在するように設けられている。密着層４０は、パッド部３１の下面３１Ｂと突出部３２の側面３２Ｓとを被覆し、突出部３２の下端面３２Ｂを露出するように形成されている。密着層４０としては、配線層３０を構成する金属材料（例えば、銅）よりもソルダーレジスト層１２との密着性が高い金属材料から構成されている。密着層４０の材料としては、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）などの金属、又はこれら金属から選択される少なくとも一種を含む合金を用いることができる。これらの材料からなる密着層４０は、例えば、配線層３０（例えば、Ｃｕ層）からソルダーレジスト層１２等に銅が拡散することを抑制する金属バリア層としても機能する。なお、密着層４０としては、例えば、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。
次に、図１（ｂ）に従って、配線層３０、密着層４０、ソルダーレジスト層１２及び外部接続端子１５の構造について詳述する。
パッド部３１は、凹部２０Ｘの底面に形成されている。パッド部３１は、凹部２０Ｘの一部（上部）を充填するように形成されている。パッド部３１の平面形状は、凹部２０Ｘの平面形状と同様の形状（例えば、円形状）に形成されている。パッド部３１の平面形状は、突出部３２の平面形状よりも大きく形成されている。例えば、パッド部３１は、突出部３２よりも大径に形成されている。パッド部３１の厚さは、凹部２０Ｘの深さよりも薄く形成されている。具体的には、パッド部３１の厚さは、凹部２０Ｘの深さよりも密着層４０の厚さ分だけ薄く形成されている。パッド部３１は、例えば、その上面と下面３１Ｂとが略同じ大きさの柱状（例えば、円柱状）に形成されている。
突出部３２は、パッド部３１の下面３１Ｂの一部から下方に延びるように柱状に形成され、その一部がソルダーレジスト層１２の開口部１２Ｘ内に入り込むように形成されている。換言すると、突出部３２の下部は、絶縁層２０の下面２０Ｂよりも下方に突出するように形成されている。突出部３２の上部は凹部２０Ｘ内に配置されており、突出部３２の下部は開口部１２Ｘ内に配置されている。詳述すると、本例の突出部３２は、その大部分が開口部１２Ｘ内に配置されており、上端から密着層４０の厚さ分だけ凹部２０Ｘ内に配置されている。
突出部３２は、図１（ｂ）において上側（パッド部３１側）から下側に向かうに連れて幅が小さくなるテーパ状に形成されている。本例の突出部３２は、例えば、下端面３２Ｂが上面よりも小径となる略逆円錐台形状に形成されている。突出部３２は、開口部１２Ｘの内側面に沿った形状に形成されている。例えば、突出部３２の側面３２Ｓは、開口部１２Ｘの内側面の傾斜に沿って傾斜するように形成されている。突出部３２は、開口部１２Ｘよりも一回り小さく形成されている。突出部３２の下端面３２Ｂは、その全面がソルダーレジスト層１２から露出されている。ソルダーレジスト層１２から露出された突出部３２の下端面３２Ｂは外部接続用パッドＰ１として機能する。突出部３２の下端面３２Ｂは、ソルダーレジスト層１２の下面１２Ｂよりも上方に位置するように設けられている。例えば、突出部３２の下端面３２Ｂは、ソルダーレジスト層１２の下面１２Ｂよりも密着層４０の厚さ分だけ上方に位置するように設けられている。換言すると、突出部３２は、ソルダーレジスト層１２の下面１２Ｂよりも下方には突出していない。突出部３２は、ソルダーレジスト層１２の下面１２Ｂよりも上方に凹んでいる。このような突出部３２の高さは、例えば、１２〜２０μｍ程度とすることができる。突出部３２の下端面３２Ｂの直径は、例えば８０〜１２０μｍ程度とすることができる。
以上説明したパッド部３１及び突出部３２（配線層３０）は、金属層３３と、その金属層３３の下面に沿って形成されたシード層３４とが積層された構造を有している。金属層３３としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。シード層３４としては、例えば、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。なお、金属層３３及びシード層３４の材料としては、例えば、銅や銅合金を用いることができる。
金属層３３は、例えば、配線層３０全体の構造と同様に、断面視Ｔ字状に形成されている。シード層３４は、金属層３３の下面全面を被覆するように形成されている。具体的には、シード層３４は、パッド部３１を構成する金属層３３の下面と、突出部３２を構成する金属層３３の側面及び下面とを連続して被覆するように形成されている。このようなシード層３４は、例えば、中空ハット状に形成されている。具体的には、シード層３４は、断面視コ字状に形成された本体部３５と、その本体部３５の端部から外側（側方）に突出する鍔部３６とを有している。本体部３５には、鍔部３６からソルダーレジスト層１２の下面１２Ｂに向かって下方に延びる凹部３５Ｘが形成されている。この凹部３５Ｘには、突出部３２を構成する金属層３３が充填されている。また、本体部３５の下面によって突出部３２の下端面３２Ｂが構成されている。
鍔部３６は、凹部２０Ｘ内に配置されている。鍔部３６は、パッド部３１を構成する金属層３３の下面を被覆するように形成されている。鍔部３６の側面は、例えば、パッド部３１を構成する金属層３３の側面と略面一になるように形成されている。
密着層４０は、パッド部３１の下面３１Ｂ及び突出部３２の側面３２Ｓに接し、それらパッド部３１の下面３１Ｂと突出部３２の側面３２Ｓとを連続して被覆するように形成されている。また、密着層４０は、ソルダーレジスト層１２の開口部１２Ｘの内側面及びソルダーレジスト層１２の上面１２Ａに接し、それら開口部１２Ｘの内側面とソルダーレジスト層１２の上面１２Ａとを連続して被覆するように形成されている。すなわち、密着層４０は、ソルダーレジスト層１２の上面１２Ａとパッド部３１の下面３１Ｂとの間に介在するように設けられるとともに、開口部１２Ｘの内側面と突出部３２の側面３２Ｓとの間に介在するように設けられている。換言すると、パッド部３１は密着層４０を介してソルダーレジスト層１２の上面１２Ａ上に形成されており、突出部３２は密着層４０を介して開口部１２Ｘ内に形成されている。このように、配線基板１０では、ソルダーレジスト層１２と配線層３０（パッド部３１及び突出部３２）との間には密着層４０が介在されており、ソルダーレジスト層１２と配線層３０とが直接接触していない。
密着層４０は、突出部３２の側面３２Ｓを周方向全周に亘って被覆し、突出部３２の下端面３２Ｂを露出する筒状部４１と、筒状部４１の上端部から外側（側方）に突出する鍔部４２とを有している。筒状部４１は、開口部１２Ｘ内に配置されている。筒状部４１は、絶縁層２０の下面２０Ｂよりも下方に延びるように形成されている。筒状部４１は、突出部３２の側面３２Ｓに沿って形成されるとともに、開口部１２Ｘの内側面に沿って形成されている。このため、筒状部４１は、図１（ｂ）において上側から下側に向かうに連れて幅が小さくなるテーパ状に形成されている。
筒状部４１の下端面４１Ｂは、ソルダーレジスト層１２の開口部１２Ｘに露出されている。筒状部４１の下端面４１Ｂは、例えば、突出部３２の下端面３２Ｂよりも上方に凹むように形成されている。すなわち、密着層４０は、突出部３２の側面３２Ｓの一部（具体的には、突出部３２の下端部における側面３２Ｓ）を露出するように形成されている。
鍔部４２は、凹部２０Ｘ内に配置されている。鍔部４２は、例えば、パッド部３１の下面３１Ｂ全面（具体的には、シード層３４の鍔部３６の下面全面）を被覆するように形成されている。鍔部４２の側面は、例えば、パッド部３１を構成する金属層３３の側面及び鍔部３６の側面と略面一になるように形成されている。
ソルダーレジスト層１２の開口部１２Ｘには、突出部３２の下端面３２Ｂが外部接続用パッドＰ１として露出されるとともに、突出部３２の側面３２Ｓの一部が露出されている。
なお、必要に応じて、密着層４０から露出する突出部３２の表面（下端面３２Ｂ及び側面３２Ｓ、又は下端面３２Ｂのみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、表面処理層としては、密着層４０から露出する突出部３２の表面（下端面３２Ｂ及び側面３２Ｓ、又は下端面３２Ｂのみ）に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。
外部接続用パッドＰ１上には、外部接続端子１５が形成されている。この外部接続端子１５は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子１５としては、例えば、はんだバンプやリードピンを用いることができる。なお、本例では、外部接続端子１５として、はんだバンプを用いている。
外部接続端子１５は、突出部３２の下端面３２Ｂ（外部接続用パッドＰ１）全面を被覆するように形成されている。外部接続端子１５は、開口部１２Ｘ内に入り込むように形成されている。外部接続端子１５は、例えば、突出部３２及び密着層４０から露出された開口部１２Ｘを充填するように形成されている。例えば、外部接続端子１５は、密着層４０の下端面４１Ｂを被覆し、密着層４０から露出された突出部３２の側面３２Ｓを被覆するように形成されている。
本例の外部接続端子１５は、密着層４０から露出する開口部１２Ｘの内側面を被覆するとともに、開口部１２Ｘの周縁に位置するソルダーレジスト層１２の下面１２Ｂを被覆するように形成されている。このとき、本例では、ソルダーレジスト層１２の開口部１２Ｘが上側から下側に向かうに連れて開口幅が小さくなるテーパ状に形成されている。このため、開口部１２Ｘの下側の開口端であるソルダーレジスト層１２の角部１２Ｃは、ソルダーレジスト層１２の下面１２Ｂと開口部１２Ｘの内側面とがなす角度が鋭角になるように形成されており、密着層４０の一部と平面視で重なるように形成されている。したがって、本例の外部接続端子１５は、ソルダーレジスト層１２の角部１２Ｃに食い込むように形成されている。換言すると、ソルダーレジスト層１２の角部１２Ｃが外部接続端子１５に食い込むように形成されている。
図１（ａ）に示すように、絶縁層２０には、上面２０Ａの所要の箇所に開口し、当該絶縁層２０を厚さ方向に貫通して配線層３０の上面の一部を露出する貫通孔２０Ｙが形成されている。貫通孔２０Ｙは、図１（ａ）において上側（配線構造１３側）から下側（配線層３０側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔２０Ｙは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。例えば、貫通孔２０Ｙの上側の開口端の開口径は５０〜１００μｍ程度とすることができる。
絶縁層２０の上面２０Ａは、凹凸が少ない平滑面（低粗度面）である。例えば、絶縁層２０の上面２０Ａは研磨面である。絶縁層２０の上面２０Ａは、例えば、貫通孔２０Ｙの内側面よりも表面粗度が小さくなっている。絶縁層２０の上面２０Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。また、貫通孔２０Ｙの内側面の粗度は、表面粗さＲａ値で例えば３００〜４００ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
貫通孔２０Ｙ内には、配線層３０と接続されたビア配線５０が形成されている。このビア配線５０は、絶縁層２０を厚さ方向に貫通するように形成されている。本例のビア配線５０は、貫通孔２０Ｙ内に充填されている。このため、ビア配線５０は、貫通孔２０Ｙと同様に、下端面が上端面５０Ａよりも小さくなる略逆円錐台形状に形成されている。
ビア配線５０の上端面５０Ａは、絶縁層２０の上面２０Ａから露出されている。例えば、ビア配線５０の上端面５０Ａは、絶縁層２０の上面２０Ａと略面一に形成されている。ビア配線５０の上端面５０Ａは、絶縁層２０の上面２０Ａと同様に、凹凸が少ない平滑面（低粗度面）である。例えば、ビア配線５０の上端面５０Ａは研磨面である。ビア配線５０の上端面５０Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。
ビア配線５０の下端面は、配線層３０の上面の一部に直接接続されている。すなわち、配線層３０の上面の一部とビア配線５０の下端面とが接しており、配線層３０とビア配線５０とが電気的に接続されている。換言すると、配線層３０とビア配線５０とは電気的に接続されているが、一体的ではなく、別体に形成されている。なお、ビア配線５０の材料としては、例えば、銅や銅合金を用いることができる。
次に、図１（ａ）に従って、配線構造１３の構造について説明する。
配線構造１３は、絶縁層２０の上面２０Ａに積層された配線構造である。配線構造１３は、配線構造１１よりも配線密度の高い配線層が形成された高密度配線層である。
配線構造１３は、絶縁層２０の上面２０Ａに積層された配線層６０と、絶縁層６１と、配線層６２と、絶縁層６３と、配線層６４とが順に積層された構造を有している。
ここで、絶縁層６１，６３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。これら絶縁層６１，６３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、配線層６０，６２，６４の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層６１，６３は、配線構造１１内の絶縁層２０よりも薄い絶縁層である。絶縁層６１，６３の厚さは、例えば、３〜１０μｍ程度とすることができる。配線層６０，６２，６４は、配線構造１１の配線層３０よりも薄い配線層である。絶縁層２０，６１上に形成された配線層６０，６２の厚さは、例えば、１〜５μｍ程度とすることができる。絶縁層６３上に形成された配線層６４の厚さは、例えば、５〜１０μｍ程度とすることができる。配線層６０，６２，６４の配線幅及び配線間隔は、配線構造１１内の配線層３０の配線幅及び配線間隔よりも小さい。配線層６０，６２，６４のラインアンドスペース（Ｌ／Ｓ）は、例えば、２μｍ／２μｍ〜３μｍ／３μｍ程度とすることができる。
配線層６０は、ビア配線５０の上端面５０Ａと接続するように、絶縁層２０の上面２０Ａ上に積層されている。すなわち、配線層６０の下面の一部がビア配線５０の上端面５０Ａと接しており、配線層６０とビア配線５０とが電気的に接続されている。換言すると、配線層６０とビア配線５０とは電気的に接続されているが、一体的ではない。
絶縁層６１は、絶縁層２０の上面２０Ａに、配線層６０を被覆するように形成されている。絶縁層６１には、所要の箇所に、当該絶縁層６１を厚さ方向に貫通して配線層６０の上面の一部を露出する貫通孔６１Ｘが形成されている。
配線層６２は、絶縁層６１の上面に積層されている。配線層６２は、配線層６０と電気的に接続されている。この配線層６２は、貫通孔６１Ｘ内に充填されたビア配線と、絶縁層６１の上面に形成された配線パターンとを有している。
絶縁層６３は、絶縁層６１の上面に、配線層６２を被覆するように形成されている。絶縁層６３には、所要の箇所に、当該絶縁層６３を厚さ方向に貫通して配線層６２の上面の一部を露出する貫通孔６３Ｘが形成されている。
ここで、貫通孔６１Ｘ，６３Ｘは、図１（ａ）において上側（配線層６４側）から下側（配線構造１１側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔６１Ｘ，６３Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。貫通孔６１Ｘ，６３Ｘの上側の開口端の開口径は、例えば、５〜１０μｍ程度とすることができる。
配線層６４は、絶縁層６３の上面６３Ａに形成されている。配線層６４は、配線層６２と電気的に接続されている。この配線層６４は、貫通孔６３Ｘ内に充填されたビア配線と、絶縁層６３の上面６３Ａから上方に突出する接続端子Ｐ２とを有している。接続端子Ｐ２は、例えば、絶縁層６３の上面６３Ａから上方に延びるように形成された柱状の接続端子（金属ポスト）である。接続端子Ｐ２の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、接続端子Ｐ２の平面形状は、直径が２０〜２５μｍ程度の円形状とすることができる。接続端子Ｐ２のピッチは、例えば、４０〜５０μｍ程度とすることができる。この接続端子Ｐ２は、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、接続端子Ｐ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層やＯＳＰ膜などを挙げることができる。
ソルダーレジスト層１４は、配線構造１３の最上層の絶縁層６３の上面６３Ａに積層されている。ソルダーレジスト層１４は、配線基板１０における最外層（ここでは、最上層）に形成された保護絶縁層である。
ソルダーレジスト層１４は、例えば、半導体チップ７１（図２参照）が搭載されるチップ搭載領域を囲むように枠状に形成されている。換言すると、ソルダーレジスト層１４には、チップ搭載領域に位置する配線層６４及び絶縁層６３を露出する開口部１４Ｘが形成されている。
ソルダーレジスト層１４の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。また、ソルダーレジスト層１４の材料としては、例えば、シリコーン系樹脂やエポキシ系樹脂、シクロオレフィン系樹脂、ベンゾシクロブテン系樹脂等を主成分とする感光性の絶縁性樹脂を用いることもできる。ソルダーレジスト層１４は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
次に、図２に従って、半導体装置７０の構造について説明する。
半導体装置７０は、配線基板１０と、一つ又は複数の半導体チップ７１と、アンダーフィル樹脂７３とを有している。
半導体チップ７１は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ７１の回路形成面（ここでは、下面）に配設されたバンプ７２を、配線基板１０の接続端子Ｐ２に接合することにより、半導体チップ７１は、バンプ７２を介して配線層６４と電気的に接続されている。
半導体チップ７１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ７１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１０に複数の半導体チップ７１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
バンプ７２としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂７３は、配線基板１０と半導体チップ７１との隙間を充填するように設けられている。アンダーフィル樹脂７３の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、配線基板１０の製造方法について説明する。以下の説明では、１つの配線基板１０を拡大して説明するが、実際には１つの基板上に複数の配線基板１０となる部材を一括して作製した後、個々の配線基板１０に個片化される。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図３（ａ）に示すように、支持基板１００を準備する。支持基板１００としては、例えば、金属板や金属箔を用いることができる。本例の支持基板１００は、支持体銅箔１０１と、支持体銅箔１０１の上面に剥離層１０２を介して貼り合わされた極薄の銅箔１０３とを有している。支持体銅箔１０１の厚さは、例えば、３５〜７０μｍ程度とすることができる。銅箔１０３の厚さは、例えば、２〜５μｍ程度とすることができる。
次いで、図３（ｂ）に示す工程では、銅箔１０３上に、銅箔１０３の上面の一部を露出する開口部１２Ｘを有するソルダーレジスト層１２を形成する。ソルダーレジスト層１２は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法によりパターニングすることにより形成することができる。本例の開口部１２Ｘは、上側から下側に向かうに連れて開口幅が小さくなるテーパ状に形成されている。
次に、図３（ｃ）に示す工程では、開口部１２Ｘの内面（開口部１２Ｘの内側面及び開口部１２Ｘに露出する銅箔１０３の上面）を含むソルダーレジスト層１２の表面全面を被覆するように密着層４０を形成する。密着層４０は、例えば、スパッタ法や蒸着法により形成することができる。
続いて、密着層４０上にシード層３４を形成する。シード層３４は、例えば、密着層４０の上面全面を被覆するように形成される。シード層３４は、例えば、スパッタ法、蒸着法、電解めっき法、無電解めっき法により形成することができる。
例えば、密着層４０及びシード層３４をスパッタ法により形成する場合には、まず、開口部１２Ｘの内面を含むソルダーレジスト層１２の表面全面を被覆するように、その表面全面にチタンをスパッタリングにより堆積させて密着層４０（Ｔｉ層）を形成する。その後、密着層４０上に銅をスパッタリングにより堆積させてシード層３４（Ｃｕ層）を形成する。このとき、密着層４０及びシード層３４は、開口部１２Ｘの内面及びソルダーレジスト層１２の上面１２Ａの形状に沿って形成される。
次いで、図３（ｄ）に示す工程では、シード層３４上に、所定の箇所に開口パターン１０５Ｘを有するレジスト層１０５を形成する。開口パターン１０５Ｘは、金属層３３の形成領域に対応する部分のシード層３４を露出するように形成される。レジスト層１０５の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１０５の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層３４の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１０５Ｘを有するレジスト層１０５を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１０５を形成することができる。
次に、レジスト層１０５をめっきマスクとして、レジスト層１０５の開口パターン１０５Ｘから露出されたシード層３４上に、そのシード層３４をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施す。これにより、密着層４０及びシード層３４よりも内側の開口部１２Ｘを充填するとともに、密着層４０及びシード層３４を介してソルダーレジスト層１２の上面１２Ａ上に形成された金属層３３が形成される。
続いて、レジスト層１０５を剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど）により除去する。
次いで、図４（ａ）に示す工程では、金属層３３をエッチングマスクとして、不要なシード層３４をエッチング（例えば、ウェットエッチング）により除去する。ウェットエッチングのエッチング液としては、例えば、硫酸過水液（硫酸と過酸化水素水の混合水溶液）などの酸性水溶液を用いることができる。本工程により、ソルダーレジスト層１２の上面１２Ａに密着層４０を介して形成されたパッド部３１と、そのパッド部３１の下面３１Ｂの一部から下方に突出して開口部１２Ｘ内に突出する突出部３２とを有する配線層３０が形成される。この配線層３０は、金属層３３と、その金属層３３の下面を被覆するシード層３４とによって構成されている。このとき、配線層３０とソルダーレジスト層１２との間には密着層４０が介在して設けられている。
次いで、配線層３０をエッチングマスクとして、密着層４０をエッチングにより除去する。例えば、密着層４０の材料としてＴｉを用いる場合には、四フッ化炭素（ＣＦ４）等のエッチングガスを用いたドライエッチングや、水酸化カリウム（ＫＯＨ）系のエッチング液を用いたウェットエッチングにより、配線層３０に対して選択的に密着層４０をエッチング除去する。
次に、図４（ｂ）に示す工程では、ソルダーレジスト層１２の上面１２Ａに、密着層４０の側面全面と、配線層３０の上面全面及び側面全面とを被覆する絶縁層２０を形成する。この絶縁層２０は、例えば、ソルダーレジスト層１２の上面１２Ａに樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜２００℃程度の温度で熱処理して硬化させることにより形成することができる。ここで、樹脂フィルムとしては、補強材であるガラスクロス２０Ｇにエポキシ樹脂等の熱硬化性樹脂を含浸させた樹脂フィルムを用いることができる。本工程により形成された絶縁層２０では、ガラスクロス２０Ｇの上面が樹脂層２１によって被覆され、ガラスクロス２０Ｇの下面が樹脂層２１と同じ厚さの樹脂層２２によって被覆されている。このため、この場合の絶縁層２０では、ガラスクロス２０Ｇが絶縁層２０の厚さ方向の中心付近に配設されている。なお、本工程では、ガラスクロス２０Ｇの中心から樹脂層２１の上面までの厚さを例えば２０〜２５μｍ程度とすることができ、ガラスクロス２０Ｇの中心から樹脂層２２の下面までの厚さを例えば２０〜２５μｍ程度とすることができる。
また、本工程により、絶縁層２０の下面２０Ｂに、配線層３０及び密着層４０を収容する凹部２０Ｘが形成される。
続いて、図４（ｃ）に示す工程では、配線層３０の上面の一部が露出されるように絶縁層２０の所定箇所に貫通孔２０Ｙを形成する。この貫通孔２０Ｙは、例えば、ＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。
次いで、貫通孔２０Ｙをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔２０Ｙの底部に露出する配線層３０の露出面に付着した樹脂スミアを除去する。なお、このデスミア処理により、貫通孔２０Ｙの内側面及び絶縁層２０の上面２０Ａが粗化される。
次に、絶縁層２０の上面２０Ａと貫通孔２０Ｙの内側面と貫通孔２０Ｙに露出する配線層３０の上面全面とを被覆するシード層（図示略）を形成し、そのシード層を給電層とする電解めっきを施す。例えば、シード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施す。これにより、貫通孔２０Ｙを充填するとともに、絶縁層２０の上面２０Ａ全面を被覆する導電層１０６が形成される。
続いて、例えばＣＭＰ法（Chemical Mechanical Polishing）等により、絶縁層２０の上面２０Ａから突出する導電層１０６を研磨するとともに、粗化面である絶縁層２０の上面２０Ａの一部を研磨する。これにより、図５（ａ）に示すように、貫通孔２０Ｙ内に充填されたビア配線５０が形成され、そのビア配線５０の上端面５０Ａと絶縁層２０の上面２０Ａとが略面一になるように形成される。また、絶縁層２０の上面２０Ａの一部を研磨することにより、絶縁層２０の上面２０Ａが平滑化される。本工程の研磨により、絶縁層２０の上面２０Ａとビア配線５０の上端面５０Ａとが研磨面となる。
さらに、上述のように絶縁層２０の上面２０Ａの一部を研磨することにより、絶縁層２０のうちガラスクロス２０Ｇの上面を被覆する樹脂層２１が薄化される。このため、樹脂層２１の厚さが、ガラスクロス２０Ｇの下面を被覆する樹脂層２２よりも薄くなる。これにより、研磨前には絶縁層２０の厚さ方向の中心付近に設けられていたガラスクロス２０Ｇが、絶縁層２０の厚さ方向の中心よりも上側（絶縁層２０の上面２０Ａ側）に片寄って設けられることになる。なお、本例では、絶縁層２０のガラスクロス２０Ｇが樹脂層２１から露出されないように、絶縁層２０の研磨が行われる。本工程における絶縁層２０の削り量は、例えば、５〜１０μｍ程度とすることができる。このため、研磨後の樹脂層２１の厚さは例えば１０〜１５μｍ程度となる。
次に、図５（ｂ）に示す工程では、絶縁層２０の上面２０Ａ全面及びビア配線５０の上端面５０Ａ全面を被覆するように密着膜８１を形成する。密着膜８１の材料としては、Ｔｉ、ＴｉＮ、ＴａＮ、Ｔａ、Ｎｉ、Ｃｒなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。この密着膜８１は、例えば、スパッタ法や蒸着法により形成することができる。続いて、密着膜８１の上面全面を被覆するようにシード層８２を形成する。シード層８２の材料としては、例えば、銅や銅合金を用いることができる。このシード層８２は、例えば、スパッタ法、蒸着法、電解めっき法、無電解めっき法により形成することができる。
例えば、密着膜８１及びシード層８２をスパッタ法により形成する場合には、まず、絶縁層２０の上面２０Ａ及びビア配線５０の上端面５０Ａを被覆するように、それら上面２０Ａ及び上端面５０Ａ上にチタンをスパッタリングにより堆積させて密着膜８１を形成する。その後、密着膜８１上に銅をスパッタリングにより堆積させてシード層８２を形成する。
続いて、シード層８２上に、所定の箇所に開口パターン１０７Ｘを有するレジスト層１０７を形成する。開口パターン１０７Ｘは、配線層６０（図１（ａ）参照）の形成領域に対応する部分のシード層８２を露出するように形成される。レジスト層１０７の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。レジスト層１０７の材料としては、例えば、レジスト層１０５（図３（ｄ）参照）と同様の材料を用いることができる。また、レジスト層１０７は、レジスト層１０５と同様の方法により形成することができる。
次に、レジスト層１０７をめっきマスクとして、シード層８２の上面に、そのシード層８２をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層１０７の開口パターン１０７Ｘから露出されたシード層８２の上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、そのシード層８２の上面に金属層８３（電解めっき金属層）を形成する。これにより、レジスト層１０７の開口パターン１０７Ｘに露出する絶縁層２０の上面２０Ａ上には、密着膜８１とシード層８２と金属層８３とが順に積層される。
続いて、レジスト層１０７を例えばアルカリ性の剥離液により除去する。次いで、金属層８３をエッチングマスクとして、不要なシード層８２をエッチングにより除去する。その後、金属層８３及びエッチング後のシード層８２（ここでは、Ｃｕ膜）をエッチングマスクとして、不要な密着膜８１（ここでは、Ｔｉ膜）をエッチングにより除去する。これらの除去処理により、図５（ｃ）に示すように、ビア配線５０の上端面５０Ａ及び絶縁層２０の上面２０Ａ上に、密着膜８１とシード層８２と金属層８３とが順に積層された構造を有する配線層６０が形成される。このように、配線層６０は、セミアディティブ法によって形成される。なお、これ以降の図６〜図８では、密着膜８１とシード層８２と金属層８３との図示を省略し、配線層６０として図示する。
次に、図６（ａ）に示す工程では、絶縁層２０の上面２０Ａに、配線層６０の上面の一部を露出する貫通孔６１Ｘを有する絶縁層６１を形成する。例えば、絶縁層６１として樹脂フィルムを用いる場合には、絶縁層２０の上面２０Ａに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層６１を形成する。また、絶縁層２０の上面２０Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層６１を形成する。
続いて、図６（ｂ）に示す工程では、図５（ｂ）〜図５（ｃ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔６１Ｘに充填されたビア配線と、そのビア配線を介して配線層６０と電気的に接続され、絶縁層６１上に積層された配線パターンとを有する配線層６２を形成する。次いで、図６（ａ）に示した工程と同様に、絶縁層６１上に、配線層６２の上面の一部を露出する貫通孔６３Ｘを有する絶縁層６３を形成する。次に、図５（ｂ）〜図５（ｃ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔６３Ｘに充填されたビア配線と、そのビア配線を介して配線層６２と電気的に接続され、絶縁層６３の上面６３Ａに積層された接続端子Ｐ２とを有する配線層６４を形成する。なお、必要に応じて、接続端子Ｐ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。
以上の製造工程により、絶縁層２０の上面２０Ａに配線構造１３を製造することができる。
続いて、絶縁層６３の上面６３Ａに、開口部１４Ｘを有するソルダーレジスト層１４を形成する。ソルダーレジスト層１４は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法によりパターニングすることにより形成することができる。
次いで、支持基板１００の支持体銅箔１０１を極薄の銅箔１０３から機械的に剥離する。このとき、支持体銅箔１０１と銅箔１０３との間には剥離層１０２が介在されており、支持体銅箔１０１と銅箔１０３との間の接着力は弱いため、支持体銅箔１０１を銅箔１０３から容易に剥離することができる。これにより、図７（ａ）に示すように、ソルダーレジスト層１２の下面１２Ｂに銅箔１０３のみが残る。
続いて、ソルダーレジスト層１２の下面１２Ｂ及び密着層４０の下面に残った銅箔１０３を、例えば、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去する。このとき、密着層４０及びソルダーレジスト層１２は、銅箔１０３をエッチングする際のストッパ層として機能する。本工程により、図７（ｂ）に示すように、ソルダーレジスト層１２の下面１２Ｂ及び密着層４０の下面が外部に露出される。このとき、銅箔１０３（図７（ａ）参照）の上面に接していたソルダーレジスト層１２の下面１２Ｂ及び密着層４０の下面は略面一に形成される。
次に、図８（ａ）に示す工程では、密着層４０を下面側から薄化し、配線層３０の突出部３２の下端面３２Ｂを外部に露出させる。本例では、突出部３２の側面３２Ｓの一部が露出されるまで密着層４０が薄化される。本工程により、突出部３２の下端面３２Ｂが外部接続用パッドＰ１としてソルダーレジスト層１２の開口部１２Ｘから露出される。例えば、密着層４０の材料としてＴｉを用いる場合には、ＣＦ４等のエッチングガスを用いたドライエッチングや、ＫＯＨ系のエッチング液を用いたウェットエッチングにより、配線層３０に対して選択的に密着層４０をエッチング除去し、密着層４０を薄化することができる。なお、必要に応じて、密着層４０から露出された突出部３２の表面（下端面３２Ｂ及び側面３２Ｓ、又は下端面３２Ｂのみ）に表面処理層を形成するようにしてもよい。
続いて、図８（ｂ）に示す工程では、外部接続用パッドＰ１上に外部接続端子１５を形成する。例えば、ソルダーレジスト層１２の開口部１２Ｘに露出する外部接続用パッドＰ１上に、適宜フラックスを塗布した後、はんだボールを搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。これにより、外部接続用パッドＰ１上に外部接続端子１５（はんだバンプ）が形成される。
以上の製造工程により、本実施形態の配線基板１０を製造することができる。
次に、本実施形態の作用及び効果について説明する。
（１）外部接続用パッドＰ１として機能する配線層３０とソルダーレジスト層１２との間に、配線層３０よりもソルダーレジスト層１２との密着性が高い密着層４０を介在させるようにした。この密着層４０により、配線層３０とソルダーレジスト層１２との密着性を向上させることができる。このため、例えば配線基板１０に反りや熱応力が発生した場合であっても、ソルダーレジスト層１２が配線層３０から剥離することを抑制できる。
また、配線層３０を、密着層４０を介してソルダーレジスト層１２の上面１２Ａに形成されたパッド部３１と、パッド部３１の下面３１Ｂからソルダーレジスト層１２の開口部１２Ｘ内に突出する突出部３２とによって構成した。さらに、パッド部３１の下面３１Ｂと突出部３２の側面３２Ｓとを被覆するように密着層４０を形成した。これにより、密着層４０を立体的（３次元的）に形成することができるため、密着層４０とソルダーレジスト層１２との接触面積を増大させることができる。したがって、密着層４０とソルダーレジスト層１２との密着性をより向上させることができる。
（２）密着層４０の下端面４１Ｂを、突出部３２の下端面３２Ｂよりも上方に凹むように形成した。これにより、密着層４０及びソルダーレジスト層１２から突出部３２の側面３２Ｓの一部が露出される。このため、外部接続用パッドＰ１上に外部接続端子１５を形成した際に、外部接続端子１５が突出部３２の側面３２Ｓの一部及び突出部３２の下端面３２Ｂに接合される。したがって、外部接続端子１５が突出部３２の下端面３２Ｂのみに接合される場合に比べて、外部接続端子１５と突出部３２との接合面積を増大させることができ、外部接続端子１５と突出部３２との接続信頼性を向上させることができる。この結果、外部接続端子１５が外部接続用パッドＰ１から脱離することを好適に抑制できる。
（３）ソルダーレジスト層１２の開口部１２Ｘを、ソルダーレジスト層１２の上面１２Ａ側から下面１２Ｂ側に向かうに連れて開口幅が小さくなるように形成した。このため、開口部１２Ｘの下側の開口端であるソルダーレジスト層１２の角部１２Ｃは、ソルダーレジスト層１２の下面１２Ｂと開口部１２Ｘの内側面とがなす角度が鋭角になるように形成され、密着層４０の一部と平面視で重なるように形成される。これにより、外部接続用パッドＰ１上に外部接続端子１５を形成した際に、その外部接続端子１５にソルダーレジスト層１２の角部１２Ｃを食い込ませることができる。この角部１２Ｃ（つまり、開口部１２Ｘの下側の開口端）が楔となるため、外部接続端子１５が外部接続用パッドＰ１から脱離することを好適に抑制できる。
（４）突出部３２の下端面３２Ｂを、ソルダーレジスト層１２の下面１２Ｂよりも上方に位置するように設けるようにした。このため、ソルダーレジスト層１２の下面１２Ｂと突出部３２の下端面３２Ｂとによって段差が形成される。このような段差が外部に露出した状態の開口部１２Ｘ内に対してはんだボールを振り込むと、はんだボールの移動が開口部１２Ｘ内の段差によって規制される。これにより、例えばリフロー時に、はんだボールが開口部１２Ｘの外に移動しにくくなるため、外部接続用パッドＰ１上に外部接続端子１５（はんだバンプ）が形成されない、所謂ミッシングバンプの発生を抑制できる。
（５）ところで、従来の配線基板の製造方法では、支持基板上に配線構造を形成し、支持基板を除去した後に、配線構造の最外層にソルダーレジスト層を形成していた。しかし、配線構造のみで十分な剛性を有していない場合には、支持基板を除去した後に、配線構造が反ってしまうため、配線構造の最外層にソルダーレジスト層を形成することができないという問題があった。
これに対し、本実施形態では、支持基板１００上にソルダーレジスト層１２を形成し、そのソルダーレジスト層１２上に配線構造１１及び配線構造１３を形成し、配線構造１３の最外層にソルダーレジスト層１４を形成した後に、支持基板１００を除去するようにした。すなわち、支持基板１００を除去する前に、ソルダーレジスト層１２，１４を形成するようにした。このため、支持基板１００を除去した後に配線構造１１，１３に反りが発生したとしても、ソルダーレジスト層１２，１４を形成できないという問題は発生しない。特に、支持基板１００上に形成される外部接続用パッドＰ１側のソルダーレジスト層１２を、支持基板１００を除去する前に形成するようにしたため、反りが原因でソルダーレジスト層１２を形成できなくなるという問題の発生を未然に防止できる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記実施形態では、密着層４０の下端面４１Ｂを、突出部３２の下端面３２Ｂよりも上方に凹むように形成するようにしたが、これに限定されない。
例えば図９に示すように、密着層４０の下端面４１Ｂを、突出部３２の下端面３２Ｂと略面一になるように形成してもよい。この場合には、突出部３２の側面３２Ｓ全面が密着層４０によって被覆される。
・上記実施形態では、外部接続端子１５としてはんだバンプを用いたが、これに限定されない。
例えば図１０に示すように、外部接続端子１５Ａを、複数の金属層１６，１７，１８によって構成するようにしてもよい。本例の外部接続端子１５Ａは、外部接続用パッドＰ１の表面から、金属層１６と、金属層１７と、金属層１８とが順に積層された３層構造の金属層である。これら金属層１６，１７，１８は、例えば、無電解めっき法によって形成することができる。
金属層１６は、突出部３２の下端面３２Ｂ（外部接続用パッドＰ１）全面を被覆するように形成されている。金属層１６は、開口部１２Ｘ内に入り込むように形成されている。金属層１６は、例えば、突出部３２及び密着層４０から露出された開口部１２Ｘを充填するように形成されている。例えば、金属層１６は、密着層４０の下端面４１Ｂを被覆し、密着層４０から露出された突出部３２の側面３２Ｓを被覆するように形成されている。金属層１６は、密着層４０から露出する開口部１２Ｘの内側面を被覆するとともに、開口部１２Ｘの周縁に位置するソルダーレジスト層１２の下面１２Ｂを被覆し、ソルダーレジスト層１２の角部１２Ｃに食い込むように形成されている。換言すると、ソルダーレジスト層１２の角部１２Ｃが金属層１６に食い込むように形成されている。また、金属層１６は、例えば、ソルダーレジスト層１２の下面１２Ｂ上に断面視略半楕円状に形成されている。
金属層１６の材料としては、配線層３０を構成する金属（ここでは、Ｃｕ）よりも弾性率の高い金属材料であることが好ましい。金属層１６の材料としては、例えば、Ｎｉを含む金属材料を用いることができる。すなわち、金属層１６の材料としては、例えば、ＮｉやＮｉ合金を用いることができる。
金属層１７は、金属層１６の下面全面を被覆するように形成されている。金属層１７の材料としては、例えば、ＰｄやＰｄ合金を用いることができる。金属層１７の厚さは、例えば、０．１〜０．５μｍ程度とすることができる。
金属層１８は、金属層１７の下面全面を被覆するように形成されている。金属層１８の材料としては、例えば、配線層３０を構成する金属（ここでは、Ｃｕ）よりも酸化し難い金属材料を用いることができる。例えば、金属層１８の材料としては、ＡｕやＡｕ合金を用いることができる。金属層１８の厚さは、例えば、０．１〜０．３μｍ程度とすることができる。
以上説明した金属層１６，１７，１８からなる外部接続端子１５Ａを採用した場合であっても、上記実施形態と同様の効果を得ることができる。
さらに、外部接続端子１５Ａでは、ソルダーレジスト層１２の角部１２Ｃを被覆する金属層１６を、配線層３０を構成する金属（ここでは、Ｃｕ）よりも弾性率の高い金属材料で構成するようにした。ここで、ソルダーレジスト層１２の角部１２Ｃは、応力が集中しやすい部分である。このような角部１２Ｃを弾性率が比較的高い金属層１６によって被覆するようにしたため、外部接続端子１５Ａが破損することを好適に抑制できる。
・上記変更例では、外部接続端子１５Ａとして、外部接続用パッドＰ１の表面から、Ｎｉ層である金属層１６と、Ｐｄ層である金属層１７と、Ａｕ層である金属層１８とを順に積層した金属層を採用したが、これに限定されない。例えば、外部接続端子１５Ａとして、外部接続用パッドＰ１の表面から、Ｎｉ層とＡｕ層とを順に積層した金属層、Ｎｉ層とＰｄ層とＡｇ層とを順に積層した金属層、Ｎｉ層とＰｄ層とＡｇ層とＡｕ層とを順に積層した金属層を採用することもできる。
・上記実施形態では、ソルダーレジスト層１２の開口部１２Ｘを、ソルダーレジスト層１２の上面１２Ａ側から下面１２Ｂ側に向かうに連れて開口幅が小さくなるように形成したが、これに限定されない。例えば、開口部１２Ｘをストレート形状（断面視略矩形状）に形成するようにしてもよい。具体的には、開口部１２Ｘを、上側の開口端における開口幅と下側の開口端における開口幅が略同じになるように形成してもよい。
・上記実施形態の配線構造１３における配線層６０，６２，６４及び絶縁層６１，６３の層数や配線の取り回しなどは様々に変形・変更することが可能である。例えば配線構造１３から配線層６０を省略してもよい。
この場合には、図１１に示すように、例えば、絶縁層６１を厚さ方向に貫通するビア配線６５の下端面がビア配線５０の上端面５０Ａの一部に直接接続される。すなわち、ビア配線５０の上端面５０Ａとビア配線６５の下端面とが接しており、ビア配線５０とビア配線６５とが電気的に接続されている。換言すると、ビア配線５０とビア配線６５とは電気的に接続されているが、一体的ではなく、別体に形成されている。なお、この場合の配線層６２は、ビア配線６５と、絶縁層６１の上面に形成され、ビア配線６５を介してビア配線５０と電気的に接続される配線パターン６６とから構成されている。これらビア配線６５と配線パターン６６とは一体に形成されている。
・上記実施形態では、ガラスクロス２０Ｇを、絶縁層２０の上面２０Ａから露出させないように絶縁層２０内に配設したが、これに限定されない。例えば、ガラスクロス２０Ｇの一部を絶縁層２０の上面２０Ａから露出させるようにしてもよい。但し、この場合には、露出されたガラスクロス２０Ｇによって絶縁層２０の上面２０Ａの粗度が大きくなる。このため、絶縁層２０の上面２０Ａに微細な配線を形成することが困難となる。そこで、ガラスクロス２０Ｇを絶縁層２０の上面２０Ａから露出させた場合には、図１１に示した配線基板１０のように、ビア配線６５の下端面をビア配線５０の上端面５０Ａに直接接続することが好ましい。
・上記実施形態では、ガラスクロス２０Ｇを、絶縁層２０の厚さ方向の中心よりも配線構造１３側に偏在するように設けるようにしたが、これに限定されない。例えば、ガラスクロス２０Ｇを、絶縁層２０の厚さ方向の中心付近に設けるようにしてもよい。
・上記実施形態では、外部接続用パッドＰ１として機能する配線層３０を被覆する絶縁層２０を補強材入りの絶縁層としたが、これに限定されない。例えば、絶縁層２０を、補強材を含有していない絶縁層で構成してもよい。このような絶縁層２０の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。
・上記実施形態では、ビア配線５０の上端面５０Ａを絶縁層２０の上面２０Ａと面一になるように形成した。これに限らず、例えば、ビア配線５０の上端面５０Ａを、絶縁層２０の上面２０Ａよりも下方に凹むように形成してもよい。また、ビア配線５０の上端面５０Ａを、絶縁層２０の上面２０Ａよりも上方に突出するように形成してもよい。
・上記実施形態の配線構造１１におけるビア配線５０及び配線層３０の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、低密度配線層である配線構造１１の上に高密度配線層である配線構造１３を形成するようにしたが、これに限定されない。
例えば図１２に示すように、配線構造１１，１３に代えて、コア基板を含まないコアレス構造を有する配線構造９０に変更してもよい。
配線構造９０は、ソルダーレジスト層１２の上面１２Ａに、配線層３０と、絶縁層２０と、配線層９１と、絶縁層９２と、配線層９３と、絶縁層９４と、配線層９５とが順次積層された構造を有している。
配線層９１，９３，９５の材料としては、例えば、銅や銅合金を用いることができる。絶縁層２０，９２，９４の材料としては、例えば、エポキシ系樹脂等の熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。また、絶縁層２０，９２，９４の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。
配線層９１は、配線層３０と電気的に接続されている。配線層９１は、貫通孔２０Ｙ内に充填されたビア配線と、絶縁層２０の上面２０Ａに形成された配線パターンとが一体に形成された構造を有している。
絶縁層９２は、絶縁層２０の上面２０Ａに、配線層９１を被覆するように形成されている。絶縁層９２には、所要の箇所に、当該絶縁層９２を厚さ方向に貫通して配線層９１の上面の一部を露出する貫通孔９２Ｘが形成されている。
配線層９３は、配線層９１と電気的に接続されている。配線層９３は、貫通孔９２Ｘ内に充填されたビア配線と、絶縁層９２の上面に形成された配線パターンとが一体に形成された構造を有している。
絶縁層９４は、絶縁層９２の上面に、配線層９３を被覆するように形成されている。絶縁層９４には、所要の箇所に、当該絶縁層９４を厚さ方向に貫通して配線層９３の上面の一部を露出する貫通孔９４Ｘが形成されている。
ここで、貫通孔２０Ｙ，９２Ｘ，９４Ｘは、例えば、図１２において上側（配線層９５側）から下側（配線層３０側）に向かうに連れて開口幅が小さくなるテーパ状に形成されている。例えば、貫通孔２０Ｙ，９２Ｘ，９４Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。
配線層９５は、配線層９３と電気的に接続されている。配線層９５は、貫通孔９４Ｘ内に充填されたビア配線と、絶縁層９４の上面に形成された配線パターンとが一体に形成された構造を有している。
絶縁層９４の上面には、配線層９５の一部を接続端子Ｐ２として露出させるための開口部９７Ｘを有するソルダーレジスト層９７が形成されている。
なお、配線構造９０における配線層３０，９１，９３，９５及び絶縁層２０，９２，９４の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、配線基板１０に半導体チップ７１を実装するようにした。これに限らず、例えば、半導体チップ７１の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの電子部品を配線基板１０に実装するようにしてもよい。
・また、半導体チップ７１、チップ部品及び水晶振動子などの電子部品の実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記実施形態におけるソルダーレジスト層１４を省略してもよい。
・上記実施形態では、配線基板１０の最外層となる保護絶縁層の一例としてソルダーレジスト層１２を例示したが、各種の感光性を有する絶縁性樹脂から保護絶縁層を形成することができる。
・上記実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。
１０ 配線基板
１１ 配線構造
１２ ソルダーレジスト層（保護絶縁層）
１２Ｘ 開口部
１３ 配線構造
１５，１５Ａ 外部接続端子
２０ 絶縁層（第１絶縁層）
２０Ｘ 凹部
３０ 配線層（第１配線層）
３１ パッド部
３２ 突出部
４０ 密着層
６４，８５ 配線層（最上層の配線層）
７０ 半導体装置
７１ 半導体チップ（電子部品）
１００ 支持基板

Claims (10)

  1. 第１絶縁層と、
    前記第１絶縁層の下面に形成された凹部と、
    前記凹部内に形成された第１配線層と、
    前記第１配線層の一部を露出させる開口部を有し、前記第１絶縁層の下面に積層された保護絶縁層と、
    前記第１配線層と前記保護絶縁層との間に介在され、前記第１配線層よりも保護絶縁層との密着性が高い密着層と、を有し、
    前記第１配線層は、前記密着層を介して前記保護絶縁層の上面に形成され、前記凹部内に形成されたパッド部と、前記パッド部の下面の一部から前記開口部内に突出する突出部とを有し、
    前記密着層は、前記パッド部の下面と前記突出部の側面とを被覆するとともに、前記突出部の下端面を露出するように形成されていることを特徴とする配線基板。
  2. 前記密着層の下端面は、前記突出部の下端面よりも上方に凹むように形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記開口部は、前記保護絶縁層の上面側から下面側に向かうに連れて開口幅が小さくなるように形成されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記突出部の下端面は、前記保護絶縁層の下面よりも上方に位置するように設けられていることを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記突出部の下端面は、前記保護絶縁層の下面よりも前記密着層の厚さ分だけ上方に位置するように設けられていることを特徴とする請求項４に記載の配線基板。
  6. 前記開口部から露出する前記突出部の下端面に接続された外部接続端子を有することを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 前記外部接続端子は、前記密着層から露出する前記開口部の内側面を被覆するとともに、前記開口部の周縁に位置する前記保護絶縁層の下面を被覆するように形成されていることを特徴とする請求項６に記載の配線基板。
  8. 前記第１絶縁層の上面に積層され、前記第１配線層と電気的に接続された配線層と絶縁層とを含む配線構造を有することを特徴とする請求項１〜７のいずれか一項に記載の配線基板。
  9. 請求項８に記載の配線基板と、
    前記配線構造の最上層の配線層に接続された電子部品と、
    を有することを特徴とする半導体装置。
  10. 支持基板上に、前記支持基板の上面を露出する開口部を有する保護絶縁層を形成する工程と、
    前記保護絶縁層の上面及び前記開口部の内面を被覆する密着層を形成する工程と、
    前記密着層上に、前記開口部を充填する突出部と前記保護絶縁層の上面に前記密着層を介して形成されたパッド部とを有する第１配線層を形成する工程と、
    前記第１配線層をマスクにして前記密着層を除去する工程と、
    前記保護絶縁層の上面に、前記第１配線層及び前記密着層を被覆する第１絶縁層を形成する工程と、
    前記支持基板を除去する工程と、
    前記密着層を下面側から薄化して前記突出部の下端面を露出させる工程と、
    を有することを特徴とする配線基板の製造方法。
JP2018087608A 2018-04-27 2018-04-27 配線基板、半導体装置及び配線基板の製造方法 Active JP7202784B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018087608A JP7202784B2 (ja) 2018-04-27 2018-04-27 配線基板、半導体装置及び配線基板の製造方法
US16/390,684 US10892216B2 (en) 2018-04-27 2019-04-22 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018087608A JP7202784B2 (ja) 2018-04-27 2018-04-27 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019192885A true JP2019192885A (ja) 2019-10-31
JP7202784B2 JP7202784B2 (ja) 2023-01-12

Family

ID=68292883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018087608A Active JP7202784B2 (ja) 2018-04-27 2018-04-27 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US10892216B2 (ja)
JP (1) JP7202784B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11166387B2 (en) 2020-03-06 2021-11-02 Unimicron Technology Corp. Wiring board and manufacturing method thereof
WO2023074262A1 (ja) * 2021-11-01 2023-05-04 株式会社村田製作所 回路モジュール
JP7459492B2 (ja) 2019-11-29 2024-04-02 大日本印刷株式会社 配線基板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7016147B2 (ja) * 2017-11-29 2022-02-04 深▲セン▼通鋭微電子技術有限公司 チップオンフィルム型半導体装置
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
KR20220009193A (ko) * 2020-07-15 2022-01-24 삼성전자주식회사 반도체 패키지 장치
CN111816626B (zh) * 2020-09-03 2020-12-15 苏州科阳半导体有限公司 一种晶圆级芯片封装结构以及封装方法
KR20230081779A (ko) * 2021-11-29 2023-06-08 코닝 인코포레이티드 전기도금 층을 포함하는 비아들 및 비아들의 제조 방법들

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281793A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2010045371A (ja) * 2008-08-18 2010-02-25 Samsung Electronics Co Ltd 導電性保護膜を有する貫通電極構造体及びその形成方法
JP2017126688A (ja) * 2016-01-15 2017-07-20 株式会社ジェイデバイス 半導体パッケージの製造方法及び半導体パッケージ
JP2017228719A (ja) * 2016-06-24 2017-12-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4145301B2 (ja) * 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
TWI239629B (en) * 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
JP6661232B2 (ja) 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281793A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2010045371A (ja) * 2008-08-18 2010-02-25 Samsung Electronics Co Ltd 導電性保護膜を有する貫通電極構造体及びその形成方法
JP2017126688A (ja) * 2016-01-15 2017-07-20 株式会社ジェイデバイス 半導体パッケージの製造方法及び半導体パッケージ
JP2017228719A (ja) * 2016-06-24 2017-12-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7459492B2 (ja) 2019-11-29 2024-04-02 大日本印刷株式会社 配線基板
US11166387B2 (en) 2020-03-06 2021-11-02 Unimicron Technology Corp. Wiring board and manufacturing method thereof
WO2023074262A1 (ja) * 2021-11-01 2023-05-04 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
US20190333849A1 (en) 2019-10-31
US10892216B2 (en) 2021-01-12
JP7202784B2 (ja) 2023-01-12

Similar Documents

Publication Publication Date Title
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
US9520352B2 (en) Wiring board and semiconductor device
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5101169B2 (ja) 配線基板とその製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
US9167692B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6690929B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6951838B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2022016495A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP7430481B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7265877B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221226

R150 Certificate of patent or registration of utility model

Ref document number: 7202784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150