TWI517319B - 於中介層及無芯基板之間具有雙重連接通道之半導體組體 - Google Patents

於中介層及無芯基板之間具有雙重連接通道之半導體組體 Download PDF

Info

Publication number
TWI517319B
TWI517319B TW102128224A TW102128224A TWI517319B TW I517319 B TWI517319 B TW I517319B TW 102128224 A TW102128224 A TW 102128224A TW 102128224 A TW102128224 A TW 102128224A TW I517319 B TWI517319 B TW I517319B
Authority
TW
Taiwan
Prior art keywords
interposer
layer
coreless substrate
dielectric layer
pad
Prior art date
Application number
TW102128224A
Other languages
English (en)
Other versions
TW201407731A (zh
Inventor
林文強
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/917,776 external-priority patent/US20140048951A1/en
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Publication of TW201407731A publication Critical patent/TW201407731A/zh
Application granted granted Critical
Publication of TWI517319B publication Critical patent/TWI517319B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73277—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

於中介層及無芯基板之間具有雙重連接通道之半導體組體
本發明係關於一種半導體組體，尤指於一中介層上具有倒裝之一半導體元件之半導體組體，其中該中介層係固定於一無芯基板上。該中介層具有一穿孔，且該中介層以及該無芯基板之間之連接係經由導電微孔以及打線靈活的連接。
高性能之半導體晶片通常採用具有低k值之介電層作為中間層材料。當具有低k值之介電材料為多孔性結構、脆弱、且對介面應力非常敏感時，具有層壓基板之傳統的覆晶封裝會面臨由於低k值晶片以及層壓基板之間熱膨脹係數不匹配，而導致各種可靠度問題以及良率的問題。為了解決以上問題，已嘗試透過結合熱膨脹係數匹配之中介層(如矽)於晶片以及層壓基板之間，以試圖減低介面應力。此外，中介層更可提供超精細之電路路由，因此，經由穿孔將晶片連接至層壓基板前，先將多個晶片設置於 中介層上，以製備高堆積密度以及性能改善之半導體組體之製備方法受到了關注。
此外，提供中介層機械性支撐以及信號路由之層壓基板通常包括一雙面之電路板「核心層」，其於核心層之每一面具有多個「增層」結構。該雙面核心層係使用多個被覆穿孔作為內部垂直的連接，以及使用具有微孔之增層結構作為層與層之間的連接。舉例來說，一4-2-4基板係指一種具有四個增層結構附加至各面之兩層核心層，為了減低一封裝基板之翹曲變形，通常會使用厚度約為0.8-0.4毫米之核心層。厚核心層的使用可降低翹曲變形的問題，然而高性能元件對於較短的路由長度的要求，則是幾乎不可能達成的。為解決此問題，長足的研究係發展出一種具有多種加強支撐件之無芯基板，以最小化翹曲以及變形。
因此，透過與矽晶片具有類似熱膨脹係數之具有穿孔之中介層，以解決產率及其可靠度方面的問題，以及使用無核心層之無芯基板以改善組體之電性效能之方法為非常理想的。
Ohno等人之美國專利第7,738,258號、Lee等人之美國專利第8,183,678號、Sanuhara之美國專利第8,379,400號、Rahman等人之美國專利第8,384,225號、以及Wang之美國專利第8,310,063號揭示了一種組體，其中具有通孔之矽中介層係堆疊於晶片以及層壓基板之間，以提供側面方向及垂直方向的連接。雖然矽中介層之穿孔可提高系統之性能，然而當穿孔的密度非常高時，穿孔之間的相 互干擾將成為一大限制因素，此外，直徑小的通孔以及高密度的通孔會使生產成本增加，且由於產量低，而該產品之價格也將被提高。
Ahn等人之美國專利第6,570,248號以及第6,281,042號、Do等人之美國專利第7,750,452號、以及Pagaila等人之美國專利第8,263,434號揭示了一種包括一矽中介層於基板凹穴內之組體結構。透過為微加工形成穿過矽中介層之複數個穿孔係用於配對位於矽中介層之相反表面上之多個半導體元件。此種結構可提供貼附的元件之間優異的電性性能，然而以傳統的打線技術連接中介層以及層壓基板會遭遇到性能的限制，且僅能夠容納較低數量之引腳模組。此外，當矽與樹脂基板之間具有不同的熱膨脹係數，以及中介層幾乎不貼附於周圍基板之側壁，支撐不足所導致的脆弱，以及由於中介層過薄且脆之性質導致熱循環過程中容易產生裂紋等問題，使得此種結構的製備令人望而卻步，且不切實際。
Lee等人之美國專利第7,902,660號、Lin等人之美國專利第7,754,598號、Maruyamo等人之美國專利第8,227,703號、Mortensen等人之美國專利申請案第2012/0005887號、以及Wu等人之美國專利申請案第2012/0074209號揭示了多種封裝用之無芯基板結構。一些無芯基板可經由增強材料或結構的改良而具有可接受的共平面性質，然而翹曲的現象通常於基板的尺寸達到一定的大小時或當基板於組體製程中遭遇高溫處理時會再次發生。 舉例來說，當封裝一大於10平方毫米之半導體晶片時，於焊料回流後，基板的共平面性質可能會增加至超過30微米，而對於封裝上的要求來說，是不可接受的。
Gritti之美國專利第7,605,476號、Lim之美國專利第7,663,245號、Liou等人之美國專利第8,372,692號、以及Shim等人之美國專利第7,309,913號揭示了一種組體結構，其具有堆疊於半導體元件以及封裝基板之中介層，當中介層不具有穿孔以提供垂直方向上之最短路由時，當系統需要發送或接收高頻的信號時，組體元件之信號完整性將受到不利的影響。
儘管文獻中已報導了多種使用主動或被動中介層之組體架構，許多性能或可靠性的問題仍然存在。舉例來說，儘管使用樹脂材料填充其介面以增強其結構，用以連接矽中介層以及封裝基板之間的焊料可能會具有可靠度的問題。
本發明係有鑑於以上的情形而發展，其目的在於提供一種半導體組體，其中該半導體元件係倒裝於一中介層上，該中介層係固定於作為機械性支撐之一無芯基板上。一加強層係作為該中介層以及該無芯基板更進一步的支撐，可用於抑制組體的翹曲以及彎曲。該加強層具有一通孔，且該中介層延伸進入該加強層之通孔，並電性連接至該無芯基板。該中介層以及該無芯基板之間之電性連接係經由該中介層內之一或多個導電通孔及該無芯基板內之 一或多個導電微孔而靈活連結，以及藉由一或多個機械性形成之打線直接連接至該無芯基板，故可減少該中介層之該導電通孔的數量，且可根據系統的要求，使用打線平衡之，從而可提高組體的產率以及得到實惠的成本。舉例來說，半導體元件之電源/接地之I/Os可經由導電穿孔而連接，而信號之I/Os可經由打線而連接，反之亦然。據此，本發明係提供一種複合電路板以及一種半導體組體，其包括電性連接至複合電路板之一半導體元件，其中該複合電路板包括一中介層、一無芯基板、以及一加強層。
在一較佳實施態樣中，如微處理器、控制器、或記憶體晶片之一半導體元件，可經由一凸塊陣列倒裝設置於該中介層之第一表面上。然而，在大多數的情況下，會有一個以上之晶片需要連接至該中介層上。舉例來說，一邏輯晶片可能會連接四個記憶體晶片以快速處理數據，或是一個陣列之分割邏輯晶片於一中介層上彼此連接，相較於製造單一的大晶片可降低其成本。該凸塊可為焊料、金、或經焊料塗覆之銅柱，凸塊的選擇可取決於其對於間距的要求。舉例來說，於一具有非常細的間距的元件中，較佳為使用塗覆焊料之銅柱，其原因在於焊料回流過程中，可使焊料坍塌少量化以避免焊料間的橋接。
中介層可由矽、陶瓷、或玻璃所製成，且於兩個相反的表面上具有複數個接觸墊。具體而言，中介層中，面朝一第一垂直方向之一第一表面上可包括複數個第一接觸墊，以及一或多個接合指(bond finger)，而面朝一第二垂 直方向之一第二表面上具有複數個第二接觸墊。於該第一表面上之該第一接觸墊可經由垂直的連接元件(如導電穿孔)而電性連接至對應之於該第二表面上之該第二接觸墊。或者，於該第一表面上之第一接觸墊可經由形成於該中介層中之一側向電路而電性連接之於該第一表面上之該接合指。該中介層中之該電路可具有一或多個佈線層，且於一位置上可在側面方向上分發信號至其他位置。因此，部分之該第一接觸墊可經由導電穿孔垂直的連接至於第二表面上之第二接觸墊，而其他部分之該第一接觸墊可經由電路連接至該第一表面之該接合指。據此，當倒裝之晶片組體中，該半導體元件被連接至該中介層之第一接觸墊上後，該倒裝之半導體元件之I/O接墊可經由導電穿孔連接至該中介層之第二接觸墊上，接著經由導電微孔連接至該無芯基板上，或者可連接至該接合指，該接合指係以打線取代該中介層中之該導電穿孔以電性連接至該無芯基板。更具體來說，於該倒裝晶片之外圍邊緣之該第一接觸墊可發送/接收來自電路、導電穿孔、以及第二接觸墊之電子信號，或可發送/接收來自電路、接合指、以及打線之電子信號。雖然本實施態樣所描述之該中介層為一非主動元件，然而，應當理解到該中介層可包括整合於該中介層中之電晶體，如此一來，該中介層可成為一主動之半導體元件。
打線可由金、鋁、銅、或其合金所組成。該打線係作為該中介層以及該無芯基板之間之連接通道，且可具有與該中介層之一接合指接觸之一端，以及與該無芯基 板之一連接墊連接之另一端。
該無芯基板之該連接墊可由金屬所組成。舉例來說，作為連接的目的，該連接墊基本上可由銅、以及經鎳、鈀、金塗佈之銅、或其合金所組成。該打線可於該第一垂直方向由該無芯基板表面顯露，且對準於該加強層之該通孔，並延伸至該加強層之該通孔。更具體來說，該連接墊可於側面方向側向對準於該中介層之外圍邊緣以及該加強層之該通孔之側壁，且於側面方向自該中介層之外圍邊緣以及該加強層之該通孔之側壁之間側向延伸。該連接墊係經由該打線而電性連接至該中介層之該連接墊，也可經由該無芯基板中之該導電微孔而電性連接至該無芯基板之電路。
該無芯基板可於該第二垂直方向覆蓋該中介層以及該加強層，且包括一或多個連接墊、一第一介電層、以及一或多個第一導線。舉例來說，該第一介電層係於該第二垂直方向覆蓋該中介層、該連接墊、以及該加強層，且延伸至該組體之外圍邊緣。該第一介電層包括一或多個第一微孔，且該微孔係設置於鄰接該連接墊以及該中介層之該第二接觸墊，且可選擇性的鄰接於該加強層。一或多個第一導線係被設置於該第一介電層上(例如：自該第一介電層朝該第二垂直方向延伸，且於該第一介電層上側向延伸)且於該第一垂直方向延伸進入該第一微孔以形成一或多個導電微孔，且該導電微孔電性連接至該連接墊以及該第二接觸墊，從而提供該連接墊以及該中介層之該第二接觸 墊之信號路由，且選擇性地提供了該加強層之電性連接。具體而言，該第一導線可直接接觸該連接墊以及該第二接觸墊，以提供該中介層之信號路由，因此，該中介層以及該無芯基板之間之電性連接可經由雙向之通道，且可不含焊料。該第一導線也可直接接觸該加強層作為接地，或作為設置於該加強層上之如薄膜電晶體或電容體等被動元件之電性連接。
如有更進一步的信號路由需求，該無芯基板可包括額外的介電層、額外的微孔層、以及額外的導線層。舉例來說，該無芯基板可進一步的包括一第二介電層、一或多個第二微孔、以及一或多個第二導線。其內部設置有一或多個第二微孔之該第二介電層係設置於該第一介電層以及該第一導線上(例如：自該第一介電層以及該第一導線朝該第二垂直方向延伸)，且可延伸至該組體之外圍邊緣。該第二微孔係設置鄰接於該第一導線。一或多個第二導線係被設置於該第二介電層上(例如：自該第二介電層朝該第二垂直方向延伸，且於該第二介電層上側向延伸)，且於該第一垂直方向延伸進入該第二微孔以提供該第一導線之電性連接。此外，該第一微孔以及該第二微孔可具有相同的大小，且該第一介電層、該第一導線、該第二介電層、以及該第二導線可具有細長且平坦之表面，其面朝該第二垂直方向。
該無芯基板可包括一或多個內連接墊，以提供下一級組體(如主板)、以及/或另一電子元件(如半導體元件)、 或另一半導體組體(如BGA半導體組體)之電性連接。該內連接墊可於該第二垂直方向延伸至該第一導線，或延伸超過該第一導線，且包括一面朝該第二垂直方向顯露之接觸表面。舉例來說，該內連接墊可鄰接且與該第二導線一體成形。此外，該第一導線以及該第二導線可提供該內連接墊、該連接墊、以及該中介層之第二接觸墊間之電性連接。因此，該電性連接點(例如：該中介層之該第一接觸墊以及該無芯基板之內連接墊)可彼此電性連接，且坐落於面朝相反垂直方向之相反表面上，使一或多個半導體晶片可倒裝至一半導體組體上。
該加強層具有一通孔，且可延伸至該組體之外圍邊緣，以提供該無芯基板以及該中介層之機械性支撐，且該加強層可為單層結構或多層結構(例如一線路板、或多層陶瓷版、或基板與導電層之層壓板)。該加強層可由陶瓷、金屬、或其他無機材料所製成，如氧化鋁(Al2O3)、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)、銅(Cu)、銅合金(例如：Cu/Mo/Cu)、鋁(Al)、不鏽鋼等。該加強層也可由如銅箔層壓板之有機材料所製成。
本發明之該無芯基板可更進一步的包括一定位件，該定位件係作為該中介層之配置導件，並側向對準於該中介層之外圍邊緣及該連接墊，並於該中介層之外圍邊緣以及該連接墊外側向延伸，以防止貼附該中介層時，該中介層之不必要的位移。在任何的情況下，該中介層以及該定位件可對準於該加強層之該通孔，且延伸進入該加 強層之該通孔。該定位件可由如銅、鋁、鎳、鐵、錫、或其合金之金屬所製備。
本發明之無芯基板可更包括一配置導件，該加強層之配置導件可靠近該加強層之外圍邊緣，側向對準於該加強層之外圍邊緣，且於該加強層之外圍邊緣外側向延伸。如同該定位件，該加強層之配置導件可由如銅、鋁、鎳、鐵、錫、或其合金之金屬所製成。
該定位件、該配置導件、以及該連接墊可接觸該無芯基板之該第一介電層，且自該無芯基板之該第一介電層朝該第一垂直方向延伸，且可同時以相同材料(如銅)形成。此外，該定位件以及該配置導件可具有圖案以分別避免該中介層以及該加強層之不必要移動。舉例來說，該定位件以及該配置導件可包括一連續或不連續之條板或突柱陣列，該定位件以及該配置導件可同時形成且具有相同或不同的圖案。具體來說，該定位件可側向對齊該中介層之四個側表面，以停止該中介層之橫向位移。舉例來說，該定位件可沿著中介層之四個側面、兩個對角、或四個角對齊，且該中介層以及該定位件間之間隙較佳約於0.001至1毫米的範圍之內，該中介層可藉由該定位件以及該連接墊與該通孔之內壁保持距離，且可添加接合材料至該中介層以及該加強層之間以增加其剛性。同理，該配置導件可側向對齊於該加強層之四個外側表面，以停止該加強層之橫向位移。舉例來說，該配置導件可沿著該加強層之四個外側面、兩個外對角、或四個外角對齊，且該加強層之外圍 邊緣以及該配置導件間之間隙較佳約於0.001至1毫米的範圍之內，此外，該定位件以及該配置導件之厚度範圍較佳為10至200微米。
該中介層以及該加強層可使用一黏著劑固定且機械性的連接於該無芯基板之該第一介電層上。該黏著劑可接觸該中介層、該加強層、該定位件、該配置導件、以及該第一介電層，且介於該中介層以及該無芯基板之間，以及介於該加強層以及該無芯基板之間。在任何的情況下，該黏著劑可與該定位件、該配置導件、及該連接墊於該第二垂直方向共平面，且於第一垂直方向低於該定位件、該配置導件、及該連接墊。當該中介層以及該加強層下方之該黏著劑係於該第一垂直方向低於該定位件以及該配置導件時，該定位件以及該配置導件可防止該中介層以及該加強層因固化黏著劑造成之不必要的位移。
本發明亦提供了一種三維半導體組件，其中該中介層係為一主動半導體元件。在此種應用中，如晶片之一第一半導體元件可使用各種連接媒介以電性連接至由該加強層之該通孔顯露之該中介層(如一半導體晶片)之該第一接觸墊，該連接媒介係包括金、焊料、或銅柱凸點。
本發明具有許多優點，於該中介層中之導電穿孔可改善貼附晶片之電源穩定性。除了該中介層中之穿孔以外，該打線可提供該中介層以及該無芯基板之間替代的內連接通路，從而減少了中介層中所需的穿孔數量。因此，可減小該中介層之尺寸，或由於該中介層中較低的穿孔密 度，可提高該產品的產率。因此，增加打線可顯著的降低該中介層以及該半導體組體之成本。該無芯基板之該定位件可準確地限制該中介層之放置位置，以避免該因該中介層的橫向位移導致該中介層以及該無芯基板間之電性連接錯誤，進而大幅度的改善了產品良率。該中介層以及該無芯基板間之電性連接不含焊料而直接連接，因此有利於展現高I/O值、高性能、及高可靠度。該加強層可提供電源/接地之平台、散熱座以及該中介層以及該無芯基板之穩定的機械支撐。使用其之該半導體組體之可靠度高、價格低廉、且非常適合大量製造生產。
101‧‧‧複合線路板
113‧‧‧定位件
111‧‧‧連接墊
131‧‧‧黏著劑
11‧‧‧金屬層
115‧‧‧配置導件
110、210‧‧‧半導體組體
23‧‧‧支撐板
20‧‧‧無芯基板
293‧‧‧開口
241‧‧‧第一導線
24‧‧‧被覆層
21‧‧‧第一介電層
281‧‧‧第二導線
284‧‧‧內連接墊
261‧‧‧第二介電層
213‧‧‧第一微孔
291‧‧‧防焊層材料
243‧‧‧第一導電微孔
263‧‧‧第二微孔
283‧‧‧第二導電微孔
310‧‧‧三維組體
311‧‧‧第一表面
313‧‧‧第二表面
31‧‧‧中介層
312‧‧‧第一接觸墊
314‧‧‧第二接觸墊
321‧‧‧打線
318‧‧‧導電穿孔
316‧‧‧接合指
320‧‧‧側向電路
41‧‧‧加強層
411‧‧‧通孔
51、53‧‧‧半導體晶片
61、63‧‧‧焊料凸塊
71‧‧‧密封材料
81‧‧‧散熱座
801‧‧‧導熱黏著劑
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1A-1J係本發明一實施態樣中，包括一中介層、一半導體晶片、一加強層、以及電性連接至該中介層之一無芯基板之半導體組體之製造方法剖視圖。
圖1K係本發明一實施態樣中，包括半導體元件貼附於一複合電路板兩側之三維組體剖視圖。
圖2係本發明另一實施態樣中為於該加強層以及該無芯基板之間具有一額外的內部連接、以及一散熱座貼附於該半導體晶片以及該加強層上之三維組體剖視圖。
在下文中，將提供實施例以詳細說明本發明 之實施態樣。本發明之其他優點以及功效將藉由本發明所揭露之內容而更為顯著。應當注意的是，該些隨附圖式為簡化之圖式，圖式中所示之組件數量、形狀、以及大小可根據實際條件而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不背離本發明所定義之精神與範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1A-1J為根據本發明之一實施態樣中，一半導體組體之製造方法，該半導體組體包括一中介層、一半導體晶片、一加強層、以及一無芯基板，該無芯基板係經由打線以及導電微孔電性連接至該中介層。
如圖1J所示，半導體組體110包括中介層31、加強層41、半導體晶片51、無芯基板20、以及打線321。中介層31包括第一表面311、與第一表面311相反之第二表面313、於第一表面311上之第一接觸墊312以及接合指316、於第二表面313上之第二接觸墊314、部分連接至第一接觸墊312以及第二接觸墊314之導電穿孔318、以及電性連接至接合指316以及部分之第一接墊312之側向電路320。中介層31可為一矽中介層、一玻璃中介層、或陶瓷中介層，其係包含了導線圖案，該導線圖案係由部份第一接觸墊312之細微間距扇出至第二接觸墊314之粗間距，且更包括一導線圖案，該導電圖案自部分之第一接觸墊312側向延伸至接合指316。無芯基板20係電性連接至中介層31， 且包括連接墊111、定位件113、配置導件115、第一介電層21、第一導線241、第二介電層261、以及第二導線281。定位件113係自第一介電層21朝向上方向延伸，且靠近中介層31之外圍邊緣。連接墊111、定位件113、以及中介層31係對齊於加強層41之通孔411，且延伸進入加強層41之通孔411。
圖1A為一層壓基板之剖視圖，該層壓基板包括金屬層11、第一介電層21、以及支撐板23。圖中所示之金屬層11為厚度35微米之銅層。然而，金屬層11也可為各種金屬材料，並不受限於銅層。此外，金屬層11可藉由各種技術而被沉積於介電層21上，包括層壓、電鍍、無電電鍍、蒸鍍、濺鍍及其組合以沉積單層或多層之結構，且其厚度較佳為10至200微米之範圍內。
第一介電層21通常為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，且具有50微米之厚度。在此實施態樣中，第一介電層21介於金屬層11以及支撐板23之間。然而，支撐板23在某些態樣下可被省略。支撐板23通常由銅所製成，但銅合金以及其他材料皆可被使用，支撐板23之厚度可於25至1000微米之範圍內，而以製程以及成本做為考量，其較佳為35至100微米之範圍內。在此實施態樣中，支撐板23為厚度35微米之銅板。
圖1B及1B’係各自為形成連接墊111、定位件113、以及配置導件115於第一介電層21上之結構剖視圖及俯視圖。連接墊111、定位件113、以及配置導件115 可藉由光刻法以及溼式蝕刻法移除金屬層11之選定部位而形成，在此圖示中，如圖1B’所示，定位件113包含矩形陣列之複數個金屬突柱，且與隨後設置於介電層21上之中介層的四個側面相符。同樣地，配置導件115包含矩形陣列之複數個金屬突柱，且與隨後設置於第一介電層21上之加強層41的四個側面相符。然而，定位件113以及配置導件115的形式不受限於此，且可為防止隨後設置之中介層以及加強層之不必要位移之任何圖案。舉例來說，定位件113以及配置導件115亦可由連續或不連續的條板所組成，且符合隨後設置之中介層以及加強層之四個側面、兩個對角、或四個角落。此外，定位件113以及配置導件115是可以省略，但考量到隨後配置之元件之精確度，定位件113、以及配置導件115係存在為較佳。
圖1C為使用黏著劑131將中介層31設置於第一介電層21上之結構剖視圖。中介層31包括第一表面311、與第一表面311相反之第二表面313、於第一表面311上之第一接觸墊312以及接合指316、於第二表面313上之的第二接觸墊314、電性連接至部分第一接觸墊312以及第二接觸墊314之導電穿孔318、以及電性連接至接合指316以及部分之第一接觸墊312之側向電路320。中介層31可為一矽中介層、一玻璃中介層、或一陶瓷介電層，其係包含了導線圖案，該導線圖案係由部份第一接觸墊312之細微間距扇出至第二接觸墊314之粗間距，且更包括一導線圖案，該導電圖案自部分之第一接觸墊312側向延伸至接合指 316。
定位件113可作為中介層31之配置導件，且從而中介層31被準確地放置於一預定位置上，且其第二表面313面朝第一介電層21。定位件113係自第一介電層21朝向上方向延伸，且延伸超過中介層31之第二表面313，且於側面方向側向對準於中介層31之四個側面，且於中介層31的四個側面外側向延伸。當定位件113靠近中介層31之四個側面且符合中介層31之四個側面，以及中介層31下之黏著劑131低於定位件113時，可避免中介層31於固化黏著劑時之任何不必要的位移。較佳地，中介層31以及定位件113之間的間隙係於0.001至1毫米之範圍內。
圖1D為使用黏著劑131將加強層41設置於第一介電層21上之結構剖視圖。中介層31、定位件113、以及連接墊111係對準於加強層41之通孔411，且插入加強層41之通孔411。通孔411係藉由雷射鑽孔而形成於加強層41上，亦可透過其他如沖壓及機械性鑽孔之技術形成。圖式中之加強層41為厚度為約0.6毫米之陶瓷片，但也可以是其他單層或多層結構，如多層電路板、玻璃板、或金屬板。
中介層31以及通孔411之內側壁係藉由定位件113以及連接墊111而與彼此保持距離，在此圖式中，加強層41可經由配置導件115準確地被設置於一預定位置上，配置導件115係自第一介電層21朝向上方向延伸，且延伸超過加強層41之貼附表面，並側向延伸超過加強層41之四 個外圍邊緣，以及側向對準加強層41之四個外圍邊緣，另外，於加強層41下之黏著劑131係低於配置導件115。當配置導件115係於側面方向靠近且符合加強層41之四個外側表面，且加強層41下之黏著劑131係低於配置導件時，從而可避免加強層41於黏著劑131完全固化前有任何不必要的位移。較佳地，加強層41以及配置導件115之間的間隙係於0.001至1毫米之範圍內。
圖1E為形成穿過支撐板23、第一介電層21、以及黏著劑131之第一微孔213，以顯露第二接觸墊314以及連接墊111之結構剖視圖。第一微孔213可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術。可使用脈衝雷射提高雷射鑽孔效能，或者，可使用金屬光罩以及掃描雷射光束。舉例來說，可先蝕刻銅板以製造一金屬窗口後再照射雷射光束。第一微孔213通常具有50微米之直徑。參照圖1F，形成於第一介電層21上之第一導線241係經由沉積被覆層24於支撐板23上，以及沉積進入第一微孔213中，接著圖案化支撐板23及其上之被覆層24而形成。或者，當層壓基板不具有支撐板23或於圖1D之步驟後移除支撐板23之一些實施態樣中，可於形成第一微孔213後，直接金屬化第一介電層21以形成第一導線241。
被覆層24可藉由各種技術沉積形成單層或多層結構，其包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合。舉例來說，沉積被覆層24係首先藉由將該結構浸入活化劑溶液中，使第一介電層21與無電鍍銅產生觸媒反應，接著 以無電電鍍方式被覆一薄銅層做為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜，一旦達到所需之厚度，即可使用各種技術圖案化支撐板23以及被覆層24以形成第一導線241，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其與蝕刻掩膜(圖未示)之組合，以定義出第一導線241。因此，第一導線241係自第一介電層21朝向下方向延伸，於第一介電層21上側向延伸，且於向上方向延伸進入第一微孔213以形成電性連接至第二接觸墊314以及連接墊111之第一導電微孔243。
為了便於說明，支撐板23以及於其上之被覆層24係以單一層表示，由於銅為同質被覆，金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺，然而被覆層24與第一介電層21之間之界線則清楚可見。
圖1G為將第二介電層261設置於第一導線241以及第一介電層21上之結構剖面圖。第二介電層261可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，並經由各種技術形成，其包括膜壓合、輥輪塗佈、旋轉塗佈及噴塗沉積法，並通常具有50微米之厚度。較佳地，第一介電層21與第二介電層261為相同材料。
圖1H為形成穿過第二介電層261之第二微孔263，以顯露第一導線241之選定部分之結構剖視圖。如同第一微孔213，第二微孔263可藉由各種技術形成，其包括 雷射鑽孔、電漿蝕刻及微影技術，且其直徑通常為50微米。較佳地，第一微孔213以及第二微孔263具有相同的尺寸。
參照圖1I，於第二介電層261上形成第二導線281以完成複合電路板101。複合電路板101包括中介層31、加強層41、以及無芯基板20。在此圖式中，無芯基板20包括定位件113、連接墊111、配置導件115、以及包括第一介電層21、第一導線241、第二介電層261、以及第二導線281之增層電路。第二導線281係自第二介電層261朝向下方向延伸，且於第二介電層261上側向延伸，並於向上方向延伸進入第二微孔263以形成與第一導線241電性連接之第二導電微孔283。
第二導線281可經由各種技術沉積為一導電層，其包括電鍍、無電電鍍、濺鍍及其組合，接著經由各種方式圖案化該導電層，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其與蝕刻掩膜(圖未示)之組合，以定義出第二導線281。較佳地，第一導線241以及第二導線281係使用相同的材料且具有相同之厚度。
中介層31以及加強層41係經由黏著劑131貼附於第一介電層21上，黏著劑131接觸中介層31以及第一介電層21，且介於中介層31與第一介電層21、以及加強層41與第一介電層21之間，中介層31以及加強層41係由介於中介層31以及加強層41之間之定位件113以及無芯基板20之連接墊111而與彼此保持距離。定位件113、連接墊111、以及配置導件115係自第一介電層21朝向上方向延伸， 其中定位件113靠近中介層31之外圍邊緣、連接墊111係位於定位件113之外圍邊緣以及加強層41之內側壁之間，而配置導件115係靠近加強層41之外側壁之外圍邊緣。黏著劑131接觸定位件113、連接墊111、以及配置導件115，且於向下方向與定位件113、連接墊111、以及配置導件115共平面，而於向上方向低於定位件113、連接墊111、以及配置導件115。
如圖1J所示，利用打線321電性連接無芯基板21之連接墊111與中介層31之接合指316，以及經由中介層31之第一接觸墊312上之焊料凸塊61將半導體晶片51倒裝於中介層31之第一表面311上。無芯基板20之第一導線241係與中介層31之第二接觸墊314直接接觸。第一導線241亦與連接墊111直接接觸，且無芯基板21之連接墊111係經由打線321電性連接至中介層31之接合指316。從而，中介層31以及無芯基板20之間之電性連接係經由打線321及第一導電微孔243的組合而靈活的連接，且中介層31以及無芯基板20之間係不含焊料。據此，於倒裝晶片組體後，半導體晶片51與無芯基板20間之連接可經由中介層31之第一接觸墊312、導電穿孔318、以及中介層31之第二接觸墊314，接著經由微孔連接至無芯基板20，同時藉由中介層31之接合指316，接著藉由打線連接至無芯基板20。
圖1K係具有另一半導體晶片53貼附於無芯基板20上之半導體組體210剖視圖。半導體晶片53係對準於中介層31之配置位置，且經由內連接墊284上之焊料凸塊 63電性連接至無芯基板20，內連接墊284係自防焊層材料291之開口293顯露。據此，半導體晶片51、53可經由中介層31、無芯基板20、以及焊料凸塊61、63彼此電性連接。
此外，自防焊層材料291之開口293顯露之其餘的內連接墊284可容納一導電接頭，如焊料凸塊、錫球、接腳、及其類似物，以作為其他組體或外部元件之電性互聯以及機械性貼附。防焊層開口293可藉由各種方法形成，其包括微影製程、雷射鑽孔及電漿蝕刻。
[實施例2]
圖2為根據本發明另一實施態樣之另一三維組體310具有與中介層41直接接觸之額外第一導電微孔243，以作為接地或與被動元件之電性連接之結構剖視圖。圖2中亦示出密封材料71以及散熱座81。密封材料71(如模塑化合物)係於向上方向填充通孔411且覆蓋連接墊111、定位件113、第一介電層21、以及中介層31。散熱座81(如銅或鋁)經由導熱黏著劑801係貼附於加強層41以及半導體晶片51以協助散熱，且散熱座81係於向上方向覆蓋加強層41、密封材料71、以及半導體晶片51。
上述之半導體組體以及線路板僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。例如，加強層可包括陶瓷材料或環氧類層壓體，且可嵌埋有單層導線或多層導線。加強層可包括多個通孔以容納額外的中介層、被動元件、或其他電 子元件，且無芯基板可包括額外之導線，以容納高I/O元件、被動元件、或其他電子元件。
如上述實施例所示，本發明之半導體元件可獨自使用或與其他半導體元件共用一中介層。例如，可將單一半導體元件設置於中介層上，或者將多個半導體元件設置於中介層上。舉例而言，可將四枚排列成2x2陣列之小型晶片附著於中介層上，而該中介層可提供用於額外晶片之額外電性連接點以接收額外晶片墊之路由。相較每一晶片設置一中介層，此作法更具經濟效益。同樣地，加強層之通孔可包括多組定位件以容納多個額外的中介層於其中，且增層電路可包括額外的導線以容納額外的中介層。
本案之半導體元件可為已封裝或未封裝晶片。此外，該半導體元件可為裸晶片或晶圓級封裝晶片(wafer level packaged die)等。可利用多種連結媒介將半導體元件機械性連結及電性連結至中介層，包括利用金或焊錫凸塊。定位件可依中介層而客製化，舉例來說，定位件之圖案可為正方形或矩形，俾與中介層之形狀相同或相似。散熱元件如散熱片或散熱座可經由熱導電性黏著劑或焊接材料貼附於半導體元件，該散熱元件也可貼附於加強層以延伸接觸面積以增加半導體元件的散熱途徑效率。
在本文中，「鄰接」一詞意指元件係一體成型(形成單一個體)或相互接觸(彼此無間隔或未隔開)。例如，第一導線鄰接於第二接觸墊，但並未鄰接於第一接觸墊。
「重疊」一詞意指位於上方並延伸於一下方元 件之周緣內。「重疊」包含延伸於該周緣之內、外或坐落於該周緣內。例如，在中介層之第二接觸墊面朝向上方向時，加強層係重疊於介電層，此乃因一假想垂直線可同時貫穿該加強層與該介電層，不論加強層與介電層之間是否存有另一同樣被該假想垂直線貫穿之元件(如黏著劑)，且亦不論是否有另一假想垂直線僅貫穿介電層而未貫穿加強層(位於加強層之通孔內)。同樣地，黏著劑係重疊於介電層，加強層係重疊於黏著劑，且加強層被黏著劑重疊。此外，「重疊」與「位於上方」同義，「被重疊」則與「位於下方」同義。
「接觸」一詞意指直接接觸。例如，導線接觸第二接觸墊但並未接觸第一接觸墊。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在中介層之第一接觸墊面朝向上方向之狀態下，無芯基板於向下方向覆蓋中介層，但中介層並未從向上方向覆蓋無芯基板。
「層」字包含圖案化及未圖案化之層體。例如，當金屬層設置於介電層上時，金屬層可為一空白未光刻及濕式蝕刻之平板。此外，「層」可包含複數疊合層。
「開口」、「通孔」與「穿孔」等詞同指貫穿孔洞。例如，中介層之第一接觸墊面朝向上方向時，中介層被插入加強層之通孔中，並於向上方向由加強層中顯露出。
「插入」一詞意指元件間之相對移動。例如，「將中介層插入通孔中」係不論加強層為固定不動而中介 層朝加強層移動；中介層層固定不動而由加強層朝中介層層移動；或中介層與加強層兩者彼此靠合。又例如，「將中介層插入(或延伸至)通孔內」包含：貫穿(穿入並穿出)通孔；以及插入但未貫穿(穿入但未穿出)通孔。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線貫穿定位件及中介層時，定位件側向對準於中介層，不論定位件與中介層之間是否具有其他被假想之水平線貫穿之元件，且不論是否具有另一貫穿中介層但不貫穿定位件之假想水平線。同樣地，第一微孔對準於中介層之第二接觸墊，且中介層與定位件對準於通孔。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當中介層以及定位件間之間隙不夠窄時，由於中介層於間隙中之橫向位移而導致之位置誤差可能會超過可接受之最大誤差限制，一旦中介層之位置誤差超過最大極限時，則不可能使用雷射光束對準接觸墊，而導致中介層以及無芯基板間的電性連接錯誤。因此，根據中介層之接觸墊的尺寸，於本領域之技術人員可經由試誤法以確認中介層以及定位件間之間隙的最大可接受範圍，從而避免中介層以及無芯基板間之電性連接錯誤。由此，「定位件靠近中介層之外圍邊緣」之用語係指中介層之外圍邊緣以及定位件間之間隙係窄到足以防止中介層之位置誤差超過可接受之最大誤差限制。
「設置」一語包含與單一或多個支撐元件間之接觸與非接觸。例如，中介層係設置於介電層上，不論此中介層係實際接觸介電層或與介電層以一黏著劑相隔。
「電性連接」一詞意指直接或間接電性連接。例如，第一導線提供了內連接墊以及第二接觸墊之電性連接，其不論第一導線是否鄰接內連接墊、或經由第二導線電性連接至內連接墊。
「上方」一詞意指向上延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，當中介層之第一連接墊面朝向上方向時，定位件於其上方延伸，鄰接介電層並自介電層突伸而出。
「下方」一詞意指向下延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，在中介層之第二連接墊面朝向上方向時，無芯基板延伸於其下方，鄰接黏著劑並自黏著劑朝向下方向突伸而出。同樣地，增層電路即使並未鄰接加強層或中介層，其仍可延伸於加強層及中介層下方。
「第一垂直方向」及「第二垂直方向」並非取決於組體之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，中介層之第一接觸墊面朝第一垂直方向，且中介層之第二接觸墊面朝第二垂直方向，此與組體是否倒置無關。同樣地，定位件係沿一側向平面「側向」對準中介層，此與線路板是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相反且垂直於側面方 向，且側向對準之元件係在垂直於第一與第二垂直方向之側向平面相交。再者，當中介層之第二接觸墊面朝向上方向時，第一垂直方向為向下方向，第二垂直方向為向上方向；當中介層之第二接觸墊面朝向下方向時，第一垂直方向為向上方向，第二垂直方向為向下方向。
本發明之半導體組體具有多項優點。半導體組體之可靠度高、價格平實且極適合量產。加強層提供了機械性支撐、尺寸穩定性以及控制整體的平整性，且無芯基板(如中介層)之熱膨脹，即使中介層與無芯基板間之熱膨脹係數(CTE)不同，於熱循環的情況下，中介層依然能穩固連接至無芯基板。中介層與無芯基板之間為直接的電性連接，其不含焊料係有利於高I/O值以及高性能。特別是定位件可準確的定義中介層設置的位置，並避免由中介層之橫向位移所導致之中介層以及無芯基板間的電性連接錯誤，從而改善生產的良率。
本案之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性連結及機械性連結技術。此外，本案之製作方法不需昂貴工具即可實施。因此，相較於傳統封裝技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
精於此項技藝之人士針對本文所述之實施例當可輕易思及各種變化及修改之方式。例如，前述之材料、尺寸、形狀、大小、步驟之內容與步驟之順序皆僅為範例。本領域人士可於不悖離如隨附申請專利範圍所定義之本發明精神與範疇之條件下，進行變化、調整與均等技藝。
雖然本發明已於較佳實施態樣中說明，然而應當了解的是，在不悖離本發明申請專利範圍的精神以及範圍的條件下，可對於本發明進行可能的修改以及變化。
110‧‧‧半導體組體
113‧‧‧定位件
111‧‧‧連接墊
115‧‧‧配置導件
20‧‧‧無芯基板
241‧‧‧第一導線
21‧‧‧第一介電層
281‧‧‧第二導線
243‧‧‧第一導電微孔
261‧‧‧第二介電層
311‧‧‧第一表面
313‧‧‧第二表面
31‧‧‧中介層
312‧‧‧第一接觸墊
314‧‧‧第二接觸墊
321‧‧‧打線
318‧‧‧導電穿孔
316‧‧‧接合指
320‧‧‧側向電路
41‧‧‧加強層
51‧‧‧半導體晶片
61‧‧‧焊料凸塊

Claims (5)

  1. 一種半導體組件，包括：一中介層，其包括複數個第一接觸墊以及一接合指於一第一表面上，以及複數個第二接觸墊於一第二表面上，該第一表面面朝一第一垂直方向，且該第二表面面朝與該第一垂直方向相反之一第二垂直方向，其中，至少一該第一接觸墊係經由該中介層之一導電穿孔以電性連接至一對應之該第二接觸墊；一半導體元件，其係倒裝設置於該中介層之該第一表面上，並連接至該些第一接觸墊；一加強層，其包括一通孔，且該中介層延伸至該通孔中；一黏著劑，其接觸該中介層以及一無芯基板，並介於該中介層與該無芯基板之間；以及該無芯基板，其係於該第二垂直方向覆蓋該黏著劑、該中介層、以及該加強層，且該無芯基板包括一連接墊，該連接墊係經由一打線電性連接至該中介層之該接合指，並且更包括一導電微孔，該導電微孔係延伸穿過該黏著劑、且電性連接至該中介層之該第二接觸墊。
  2. 如申請專利範圍第1項所述之半導體組件，其中，該中介層以及該無芯基板間之電性連接不含焊料。
  3. 如申請專利範圍第1項所述之半導體組件，其中該連接墊係於該第一垂直方向自該無芯基板顯露，且於側向方向於該中介層之外圍邊緣與該加強層之該通孔之側壁之間側向延伸。
  4. 如申請專利範圍第1項所述之半導體組件，其中該無芯基板更包括一定位件，該定位件係對齊於該加強層之該通孔，並作為該中介層之配置導件，且靠近該中介層之外圍邊緣與該連接墊，並且於該中介層之外圍邊緣與該連接墊之間側向延伸。
  5. 如申請專利範圍第1項所述之半導體組件，其中該無芯基板更包括一配置導件，該配置導件靠近該加強層之外圍邊緣，且側向對準該加強層之外圍邊緣，並於該加強層之外圍邊緣外側向延伸。
TW102128224A 2012-08-14 2013-08-07 於中介層及無芯基板之間具有雙重連接通道之半導體組體 TWI517319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261682801P 2012-08-14 2012-08-14
US13/917,776 US20140048951A1 (en) 2012-08-14 2013-06-14 Semiconductor assembly with dual connecting channels between interposer and coreless substrate

Publications (2)

Publication Number Publication Date
TW201407731A TW201407731A (zh) 2014-02-16
TWI517319B true TWI517319B (zh) 2016-01-11

Family

ID=50084523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128224A TWI517319B (zh) 2012-08-14 2013-08-07 於中介層及無芯基板之間具有雙重連接通道之半導體組體

Country Status (2)

Country Link
CN (1) CN103594444B (zh)
TW (1) TWI517319B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150257316A1 (en) * 2014-03-07 2015-09-10 Bridge Semiconductor Corporation Method of making thermally enhanced wiring board having isolator incorporated therein
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US20160174365A1 (en) * 2014-12-15 2016-06-16 Bridge Semiconductor Corporation Wiring board with dual wiring structures integrated together and method of making the same
CN109087908B (zh) * 2015-12-31 2020-10-27 华为技术有限公司 封装结构、电子设备及封装方法
TWI647805B (zh) * 2016-09-09 2019-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN107958876A (zh) * 2016-10-14 2018-04-24 钰桥半导体股份有限公司 具有嵌入式元件及加强层的线路板及其制法
TWI605576B (zh) * 2016-10-19 2017-11-11 友達光電股份有限公司 顯示面板結構與其製造方法
US9899305B1 (en) * 2017-04-28 2018-02-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098528B2 (en) * 2003-12-22 2006-08-29 Lsi Logic Corporation Embedded redistribution interposer for footprint compatible chip package conversion
US7042077B2 (en) * 2004-04-15 2006-05-09 Intel Corporation Integrated circuit package with low modulus layer and capacitor/interposer
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
CN103594444B (zh) 2016-12-28
CN103594444A (zh) 2014-02-19
TW201407731A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
TWI493674B (zh) 具有內建定位件、中介層、以及增層電路之複合線路板
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US20140048951A1 (en) Semiconductor assembly with dual connecting channels between interposer and coreless substrate
TWI521669B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI529879B (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TW201709474A (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
US9087847B2 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP4730426B2 (ja) 実装基板及び半導体モジュール
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
US20160174365A1 (en) Wiring board with dual wiring structures integrated together and method of making the same
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
US20140048319A1 (en) Wiring board with hybrid core and dual build-up circuitries
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TW201517224A (zh) 半導體裝置以及其製備方法
US20140048950A1 (en) Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees