TWI521669B - 具有堆疊式封裝能力之半導體封裝件及其製作方法 - Google Patents

具有堆疊式封裝能力之半導體封裝件及其製作方法 Download PDF

Info

Publication number
TWI521669B
TWI521669B TW103142071A TW103142071A TWI521669B TW I521669 B TWI521669 B TW I521669B TW 103142071 A TW103142071 A TW 103142071A TW 103142071 A TW103142071 A TW 103142071A TW I521669 B TWI521669 B TW I521669B
Authority
TW
Taiwan
Prior art keywords
interposer
substrate carrier
build
circuit
layer
Prior art date
Application number
TW103142071A
Other languages
English (en)
Other versions
TW201523834A (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Publication of TW201523834A publication Critical patent/TW201523834A/zh
Application granted granted Critical
Publication of TWI521669B publication Critical patent/TWI521669B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

具有堆疊式封裝能力之半導體封裝件及其製作方法
本發明是關於一種具有堆疊式封裝能力之半導體封裝件，尤指一種將半導體元件設置於基底載體之貫穿開口中，且電性連接至中介層之可堆疊式半導體封裝件及其製作方法。
為了整合行動、通訊以及運算功能，半導體封裝產業面臨極大的散熱、電性以及可靠度挑戰。儘管在文獻中已報導許多堆疊式封裝組體，但該些組體仍然存在許多有關生產良率不足的問題。舉例來說，美國專利公開號No.2013/0249106及美國專利案號No.5,432,677、6,590,291、6,909,054、8,410,614、8,736,073、8,786,103、8,823,187中所揭露之堆疊式封裝組體，其係使用雷射或光顯像製程，於嵌埋晶片I/O墊上直接形成微盲孔，以電性連接晶片與增層電路。然而，隨著晶片製造技術的進步，晶片之I/O墊數目持續地增加，造成I/O墊之間隔(間距)減小。因此，使用微盲孔之技術會因為微盲孔彼此非常靠近，而導致相鄰微盲孔短路。
上述可堆疊式組體之製造方法會造成另一嚴重之缺點是在封膠或層壓製程時，會造成嵌埋晶片之位移。如美國專利案號No.8,501,544 中描述之晶片位移會造成不完全之微盲孔金屬化，其劣化電性連接之品質，因此降低組體之可靠度及生產良率。
為了上述理由及以下所述之其他理由，目前亟需發展一種用於互連嵌埋晶片之新裝置與方法，其無須使用位於I/O墊上之微盲孔，以改善晶片級之可靠度，並且避免因為半導體晶片I/O墊彼此非常靠近，而導致關於元件可靠度之許多疑慮及低生產良率。
本發明之主要目的係提供一種用於堆疊式封裝(package-on-package)之半導體封裝件，其中晶片或3D堆疊晶片藉由複數個凸塊與中介層組裝，以形成晶片-中介層堆疊次組體，避免於晶片I/O墊上直接使用雷射或光顯像製程，藉以改善半導體封裝件之生產良率及可靠度。
本發明之另一目的係提供一種用於堆疊式封裝之半導體封裝件，其中中介層係對於接置其上之晶片提供扇出路由。因為晶片係電性連接至中介層之一側，並且藉由該中介層扇出，因此增層電路可連接至中介層具有較大接觸墊間距之另一側，藉以解決晶片I/O墊間彼此過於靠近之問題，以改善半導體封裝件之生產良率及可靠度。
本發明之再一目的係提供一種用於堆疊式封裝之半導體封裝件，其中基底載體係作為晶片-中介層堆疊次組體貼附用之平台，並使晶片插入基底載體之貫穿開口中，且中介層靠在基底載體上並位於貫穿開口外，以於設置增層電路前，對插入於貫穿開口中之晶片提供充分的機械性支撐力。
依據上述及其他目的，本發明提出一種具有堆疊式封裝能力 之半導體封裝件，其包括半導體元件、中介層、黏著劑、基底載體、第一增層電路、第二增層電路、以及披覆穿孔。中介層係藉由複數凸塊互連至半導體元件，提供半導體元件之初級扇出路由，以避免因為過小I/O墊間距所可能導致的未連接接觸墊之問題。基底載體係作為中介層貼附其上之平台，其中基底載體係具有貫穿開口，且中介層係藉由黏著劑貼附至基底載體，並使半導體元件置放於貫穿開口中。設置於封裝件相反兩側上之第一及第二增層電路提供第二扇出路由，並且藉由披覆穿孔彼此相互電性連接，以提供具有堆疊能力之封裝件。另一半導體封裝件可設置於該封裝件之頂部增層電路或底部增層電路上，以形成一堆疊式封裝組體。
在另一態樣中，本發明提供一種具有堆疊式封裝能力之半導體封裝件之製作方法，其包括以下步驟：提供一半導體元件；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該半導體元件至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一基底載體，其具有一第一表面、相反之一第二表面、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口；使用一黏著劑貼附該晶片-中介層堆疊次組體至該基底載體，並使該半導體元件插入該貫穿開口中，且該中介層側向延伸於該貫穿開口外；於該晶片-中介層堆疊次組體貼附至該基底載體後，於該中介層之該第一表面上以及該基底載體之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸 墊；於該半導體元件上以及該基底載體之該第二表面上形成一第二增層電路；以及形成延伸穿過該基底載體之複數個披覆穿孔，以提供該第一增層電路與該第二增層電路間之電性及熱性連接。
除非特別描述或必須依序發生之步驟，上述步驟之順序並無限制於以上所列，且可根據所需設計而變化或重新安排。
於再一實施態樣中，本發明提供一種具有堆疊式封裝能力之半導體封裝件，其包括：一半導體元件、一中介層、一基底載體、一第一增層電路、一第二增層電路、以及複數個披覆穿孔，其中(i)該中介層具有一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；(ii)該半導體元件係藉由複數個凸塊電性耦接至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；(iii)該基底載體具有一第一表面、相反之一第二表面、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口；(iv)該晶片-中介層堆疊次組體係藉由一黏著劑貼附至該基底載體，並使該半導體元件插入該貫穿開口中，且該中介層側向延伸於該貫穿開口外；(v)該第一增層電路係形成於該中介層之該第一表面上以及該基底載體之該第一表面上，且經由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；(vi)該第二增層電路係形成於該半導體元件上以及該基底載體之該第二表面上；以及(vii)該些披覆穿孔係延伸穿過該基底載體，以提供該第一增層電路與該第二增層電路間之電性及熱性連接。
本發明用於堆疊式封裝之半導體封裝件製作方法具有許多 優點。舉例來說，先形成晶片-中介層堆疊次組體後，再貼附至基底載體，其可確保電性連接半導體元件，因此可避免於微盲孔製程中會遭遇的未連接接觸墊之問題。藉由晶片-中介層堆疊次組體將半導體元件插入貫穿開口中是特別具有優勢的，其原因在於，在製程中無須嚴格控制貫穿開口之形狀。此外，以兩步驟形成連線於半導體元件之互連基板是具有益處的，其原因在於，中介層可提供初級扇出路由，而增層電路則提供上封裝件與下封裝件間的進一步扇出路由及水平互連。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
10‧‧‧晶片-中介層堆疊次組體
100‧‧‧堆疊式封裝組體
11‧‧‧中介層面板
110‧‧‧半導體封裝件
11’‧‧‧中介層
111‧‧‧第一表面
112‧‧‧第一接觸墊
113‧‧‧第二表面
114‧‧‧第二接觸墊
116‧‧‧貫孔
117‧‧‧被動元件
120‧‧‧半導體封裝件
13‧‧‧半導體元件
131‧‧‧主動面
132‧‧‧I/O墊
133‧‧‧非主動面
15‧‧‧凸塊
16‧‧‧底部充填材料
191‧‧‧黏著劑
193‧‧‧填充材料
20‧‧‧基底載體
200‧‧‧堆疊式封裝組體
205‧‧‧貫穿開口
206‧‧‧屏蔽側壁
21‧‧‧介電層
201‧‧‧第一表面
203‧‧‧第二表面
210‧‧‧半導體封裝件
220‧‧‧半導體封裝件
23‧‧‧導電層
237‧‧‧定位件
25‧‧‧金屬層
251‧‧‧開口
257‧‧‧定位件
300‧‧‧堆疊式封裝組體
301‧‧‧第一增層電路
302‧‧‧第二增層電路
31‧‧‧第一金屬板
31’‧‧‧第一披覆層
310‧‧‧半導體封裝件
320‧‧‧半導體封裝件
311‧‧‧平衡層
312‧‧‧第一絕緣層
313、314‧‧‧第一盲孔
315‧‧‧第一導線
317、318‧‧‧第一導電盲孔
32‧‧‧第二金屬板
32’‧‧‧第二披覆層
322‧‧‧第二絕緣層
323‧‧‧第二盲孔
325‧‧‧第二導線
326‧‧‧金屬罩層
327‧‧‧第二導電盲孔
33‧‧‧第三金屬板
33’‧‧‧第三披覆層
332‧‧‧第三絕緣層
333‧‧‧第三盲孔
335‧‧‧第三導線
337‧‧‧第三導電盲孔
34‧‧‧第四金屬板
34’‧‧‧第四披覆層
342‧‧‧第四絕緣層
343‧‧‧第四盲孔
345‧‧‧第四導線
347‧‧‧第四導電盲孔
400‧‧‧堆疊式封裝組體
401‧‧‧穿孔
403‧‧‧連接層
405‧‧‧穿孔
407‧‧‧連接層
410‧‧‧半導體封裝件
411‧‧‧披覆穿孔
415‧‧‧披覆穿孔
420‧‧‧半導體封裝件
421‧‧‧絕緣性填充物
51‧‧‧焊料遮罩
61‧‧‧焊球
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1及2分別為本發明之第一實施態樣中，中介層面板之剖視及頂部立體視圖；圖3為本發明之第一實施態樣中，將凸塊設置於晶片上之剖視圖；圖4及5分別為本發明之第一實施態樣中，圖3晶片電性耦接至圖1及2中介層面板之面板組體剖視及頂部立體視圖；圖6及7分別為本發明之第一實施態樣中，圖4及5之面板組體切割後之剖視及頂部立體視圖；圖8及9分別為本發明之第一實施態樣中，對應於圖6及7切離單元之晶片-中介層堆疊次組體的剖視及頂部立體視圖；圖10及11分別為本發明之第一實施態樣中，基底載體之剖視及底部立 體視圖；圖12及13分別為本發明之第一實施態樣中，將圖8及9之晶片-中介層堆疊次組體貼附至圖10及11基底載體之剖視及底部立體視圖；圖14為本發明之第一實施態樣中，於圖12之結構塗佈填充材料後之剖視圖；圖15分別為本發明之第一實施態樣中，平衡層、絕緣層、以及金屬板設置於圖14結構上之剖視圖；圖16為本發明之第一實施態樣中，於圖15之結構形成盲孔及穿孔後之剖視圖；圖17為本發明之第一實施態樣中，於圖16之結構形成導線及披覆穿孔，以製作完成半導體封裝件之剖視圖；圖18為本發明之第一實施態樣中，於圖17之半導體封裝件上設置另一半導體封裝件之堆疊式封裝組體剖視圖；圖19及20分別為本發明之第二實施態樣中，基底載體之剖視及底部立體視圖；圖21為本發明之第二實施態樣中，圖8晶片-中介層堆疊次組體貼附至圖19基底載體之剖視圖；圖22為本發明之第二實施態樣中，平衡層、絕緣層、以及金屬板設置於圖21結構之剖視圖；圖23為本發明之第二實施態樣中，於圖22之結構形成盲孔及穿孔後之剖視圖；圖24為本發明之第二實施態樣中，於圖23之結構形成導線及披覆穿孔 後之剖視圖；圖25為本發明之第二實施態樣中，絕緣層以及金屬板設置於圖24結構之剖視圖；圖26為本發明之第二實施態樣中，於圖25之結構形成盲孔後之剖視圖；圖27為本發明之第二實施態樣中，於圖26之結構形成導線，以製作完成半導體封裝件之剖視圖；圖28為本發明之第二實施態樣中，於圖27之半導體封裝件上設置另一半導體封裝件之堆疊式封裝組體剖視圖；圖29為本發明之第三實施態樣中，層壓基板之剖視圖；圖30及31分別為本發明之第三實施態樣中，圖29之層壓基板形成定位件之剖視及底部立體視圖；圖32為本發明之第三實施態樣中，具有開口之層壓基板剖視圖；圖33為本發明之第三實施態樣中，圖32之層壓基板形成定位件之剖視圖；圖34為本發明之第三實施態樣中，於圖30之層壓基板形成貫穿開口，以製作完成基底載體之剖視圖；圖35為本發明之第三實施態樣中，晶片-中介層堆疊次組體貼附至圖34基底載體之剖視圖；圖36為本發明之第三實施態樣中，平衡層、絕緣層、以及金屬板設置於圖35結構上之剖視圖；圖37為本發明之第三實施態樣中，於圖36之結構形成盲孔及穿孔後之剖視圖； 圖38為本發明之第三實施態樣中，於圖37之結構形成導線及披覆穿孔，以製作完成半導體封裝件之剖視圖之剖視圖；圖39為本發明之第三實施態樣中，於圖38之半導體封裝件上設置另一半導體封裝件之堆疊式封裝組體剖視圖；圖40為本發明之第四實施態樣中，層壓基板之剖視圖；圖41為本發明之第四實施態樣中，晶片-中介層堆疊次組體貼附至圖40基底載體之剖視圖；圖42為本發明之第四實施態樣中，平衡層、絕緣層、以及金屬板設置於圖41結構上之剖視圖；圖43為本發明之第四實施態樣中，於圖42之結構形成盲孔及穿孔後之剖視圖；圖44為本發明之第四實施態樣中，於圖43之結構形成導線及披覆穿孔後之剖視圖；圖45為本發明之第四實施態樣中，絕緣層以及金屬板設置於圖44結構上之剖視圖；圖46為本發明之第四實施態樣中，於圖45之結構形成盲孔及穿孔後之剖視圖；圖47為本發明之第四實施態樣中，於圖46之結構形成導線及披覆穿孔，以製作完成半導體封裝件之剖視圖之剖視圖；以及圖48為本發明之第四實施態樣中，於圖47之半導體封裝件上設置另一半導體封裝件之堆疊式封裝組體剖視圖。
在下文中，將提供實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-17為本發明一實施態樣中，一種用於堆疊式封裝之半導體封裝件製作方法圖，其包括中介層、半導體元件、基底載體、雙重增層電路、以及披覆穿孔。
如圖17所示，應用於堆疊式封裝之半導體封裝件110包括中介層11’、半導體元件13、基底載體20、第一增層電路301、第二增層電路302、以及披覆穿孔411。使用黏著劑191將中介層11’及半導體元件13貼附至基底載體20，並使半導體元件13置放於基底載體20之貫穿開口205中。第一增層電路301由下方覆蓋中介層11’及基底載體20，並且藉由第一導電盲孔317電性耦接至中介層11’之第一接觸墊112。第二增層電路302由上方覆蓋半導體元件13及基底載體20。披覆穿孔411延伸穿過基底載體20，並且提供第一增層電路301及第二增層電路302間之電性及熱性連接。
圖1、3、4、6、8為本發明一實施態樣之晶片-中介層堆疊次組體製程剖視圖，圖2、5、7、9分別為對應圖1、4、6、8之頂部立體視圖。
圖1及2分別為中介層面板11之剖視及頂部立體視圖，其包括第一表面111、與第一表面111相反之第二表面113、第一表面111上之第一接 觸墊112、第二表面113上之第二接觸墊114、以及電性耦接第一接觸墊112與第二接觸墊114之貫孔116。中介層面板11可為矽中介層、玻璃中介層、陶瓷中介層、石墨中介層或樹脂中介層，其包含導線圖案，且該導線圖案係由第二接觸墊114之較細微間距扇出至第一接觸墊112之較粗間距。
圖3為凸塊15設置於半導體元件13上之剖視圖。於此實施態樣中，該半導體元件13係為晶片，其包括主動面131、與主動面131相反之非主動面133、以及位於主動面131上之I/O墊132。凸塊15係設置於半導體元件13之I/O墊132上，並且該凸塊可為錫凸柱、金凸柱、或銅凸柱。
圖4及5分別為面板組體(panel-scale assembly)之剖視圖及頂部立體視圖，其係將複數個半導體元件13電性耦接至中介層面板11。藉由熱壓、迴焊、或熱超音波接合技術，可將半導體元件13經由凸塊15電性耦接至中介層面板11之第二接觸墊114。或者，可先沉積凸塊15於中介層面板11之第二接觸墊114上，然後半導體元件13再藉由凸塊15電性耦接至中介層面板11。此外，可選擇性地進一步提供底部充填材料16，以填充中介層面板11與半導體元件13間之間隙。
圖6及7分別為面板組體切割成個別單件之剖視圖及頂部立體視圖。面板組體沿著切割線“L”被單離成個別的晶片-中介層堆疊次組體(chip-on-interposer subassembly)10。
圖8及9分別為個別的晶片-中介層堆疊次組體10之剖視圖及頂部立體視圖。在此圖中，晶片-中介層堆疊次組體10包括兩個半導體元件13，其係電性耦接至切割後之中介層11’上。由於中介層11’之第一接觸墊112之尺寸及墊間之間隔設計為比晶片之I/O墊132大，故中介層11’能提供半導 體元件13之初級扇出路由，以確保下一級增層電路互連具有較高之生產良率。此外，於互連至下一級互連結構前，中介層11’也提供相鄰半導體元件13間之主要電性連接。
圖10及11分別為基底載體20之剖視圖及底部立體視圖，其具有第一表面201、相反之第二表面203、以及貫穿開口205，貫穿開口205係朝垂直方向延伸穿過基底載體20之第一表面201與第二表面203間。可藉由於介電層21中形成貫穿開口205以提供基底載體20。介電層21之厚度可於0.1毫米至10毫米之範圍內，並且通常為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成。基底載體20亦可為其他種類之非金屬材料製成，例如陶瓷、氧化鋁(Al2O3)、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)、或玻璃。在此實施態樣中，介電層21具有0.15毫米之厚度，其接近於0.1毫米晶片及0.05毫米導電凸塊之總合厚度。貫穿開口205可藉由雷射切割、衝孔、或機械鑽孔形成，並且每一貫穿開口205可以具有不同之尺寸。在此實施態樣中，每一貫穿開口205具有與隨後設置之半導體元件幾乎相同之尺寸，或是具有比隨後設置之半導體元件稍大之尺寸。
圖12及13分別為晶片-中介層堆疊次組體10藉由黏著劑191貼附至基底載體20之剖視圖及底部立體視圖，其中黏著劑191係設置於基底載體20之第一表面201以及中介層11’之第二表面113間，並且接觸基底載體20之第一表面201以及中介層11’之第二表面113。半導體元件13係插入貫穿開口205中，並且中介層11’位於貫穿開口205外，同時中介層11’與基底載體20之外圍邊緣保持距離。
圖14為塗佈填充材料193後之剖視圖。填充材料193塗佈於貫 穿開口205之剩餘空間中，且圍繞半導體元件13，並且於向上方向與半導體元件13及基底載體20實質上共平面。
圖15為平衡層311、第一絕緣層312、以及第一金屬板31由下方層壓/塗佈於中介層11’及基底載體20上，以及第二絕緣層322及第二金屬板32由上方層壓/塗佈於半導體元件13及基底載體20上之剖視圖。平衡層311係接觸基底載體20之第一表面201，且自基底載體20之第一表面201朝向下方向延伸，以及側向覆蓋、圍繞及共形塗佈中介層11’之側壁，同時自中介層11’側向延伸至該結構之外圍邊緣。第一絕緣層312係接觸中介層11’之第一表面111及平衡層311，且於向下方向覆蓋中介層11’之第一表面111及平衡層311，同時側向延伸於中介層11’之第一表面111上以及平衡層311上。第二絕緣層322係接觸半導體元件13、填充材料193、以及基底載體20之第二表面203，且於向上方向覆蓋半導體元件13、填充材料193、以及基底載體20之第二表面203，同時側向延伸於導體元件13、填充材料193、以及基底載體20之第二表面203上。第一金屬板31接觸第一絕緣層312，且由下方覆蓋第一絕緣層312，第二金屬板32則接觸第二絕緣層322，且由上方覆蓋第二絕緣層322。在此實施態樣中，平衡層311具有0.2毫米之厚度，其接近中介層11’之厚度，並且第一及第二絕緣層312、322通常分別具有50微米之厚度。平衡層311、第一絕緣層312、以及第二絕緣層322可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成。此外，此實施態樣之第一及第二金屬板31、32分別為厚度25微米之銅層。
圖16為形成第一盲孔313以及穿孔401後之剖視圖。第一盲孔313係延伸穿過第一金屬板31及第一絕緣層312，並且對準中介層11’之第一 接觸墊112。穿孔401朝垂直方向延伸穿過第一金屬板31、第一絕緣層312、平衡層311、基底載體20、第二絕緣層322、以及第二金屬板32。第一盲孔313可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用金屬光罩以及雷射光束。舉例來說，可先蝕刻銅板以製造一金屬窗口後再照射雷射光束。穿孔401可藉由機械鑽孔形成，但亦可藉由其他技術製作，例如雷射鑽孔、電漿蝕刻、或電漿蝕刻與濕蝕刻之組合。
參照圖17，藉由沉積第一披覆層31’於第一金屬板31上及第一盲孔313中，沉積第二披覆層32’於第二金屬板32上，然後圖案化第一及第二金屬板31、32以及其上之第一及第二披覆層31’、32’，以分別形成位於第一絕緣層312及第二絕緣層322上之第一導線315及第二導線325。或者，當前述製程中未有第一及第二金屬板31、32層壓於第一及第二絕緣層312、322上時，第一及第二絕緣層312、322可直接金屬化以形成第一及第二導線315、325。第一導線315自中介層11’之第一接觸墊112朝向下方向延伸，填滿第一盲孔313，以形成直接接觸中介層11’之第一接觸墊112的第一導電盲孔317，並且側向延伸於第一絕緣層312上。第二導線325自第二絕緣層322朝向上方向延伸，同時側向延伸於第二絕緣層322上。因此，第一導線315可提供X及Y方向的水平信號路由以及穿過第一盲孔313的垂直路由，以作為中介層11’的電性連接。
圖17亦揭示沉積連接層403於穿孔401中，以形成披覆穿孔411。連接層403之形狀係為中空管，其係覆蓋穿孔401之內側壁，並且朝垂直方向延伸以電性連接第一導線315及第二導線325。或者，連接層403可填 滿穿孔401。在連接層403填滿穿孔401之態樣中，披覆穿孔411係為金屬柱，且穿孔401中沒有容納絕緣性填充物之空間。
第一及第二披覆層31’、32’以及連接層403可藉由各種技術形成單層或多層，其包括電鍍、無電電鍍、蒸鍍、濺鍍、及其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使第一及第二絕緣層312、322與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層做為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層以形成第一及第二導線315、325，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出第一及第二導線315、325。第一及第二披覆層31’、32’以及連接層403較佳係使用相同材料並使用相同方法同時沉積，並且具有相同厚度。
為了便於圖示，第一及第二金屬板31、32、第一及第二披覆層31’,32’、以及連接層403係以單一層表示。由於銅為同質披覆，金屬層間之界線(以虛線表示)可能不易察覺甚至無法察覺。
據此，如圖17所示，完成之半導體封裝件110係包括中介層11’、半導體元件13、基底載體20、第一增層電路301、第二增層電路302、以及披覆穿孔411。在此圖中，第一增層電路301包括平衡層311、第一絕緣層312、以及第一導線315；第二增層電路302包括第二絕緣層322以及第二導線325。藉由覆晶製程，將半導體元件13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。使用黏著劑191，將晶片-中介層堆疊次組 體10貼附至基底載體20，並使半導體元件13置放於貫穿開口205中，且中介層11’側向延伸於貫穿開口205外。第一增層電路301係藉由第一導電盲孔317電性耦接至中介層11’，其中第一導電盲孔317係直接接觸中介層11’之第一接觸墊112，因此中介層11’與第一增層電路301間的電性連接無須用到焊接材料。第二增層電路302係藉由披覆穿孔411電性連接至第一增層電路301。披覆穿孔411實質上係由基底載體20、第一增層電路301、以及第二增層電路302共用，並且提供第一增層電路301及第二增層電路302間之電性及熱性連接。
圖18為堆疊式封裝組體100之剖視圖，其係另一半導體封裝件120設置於圖17半導體封裝件110之第一增層電路301上。半導體封裝件120可以為任何種類之封裝件。例如，半導體封裝件120可為傳統的IC封裝件或本發明所設想的任何種類封裝件。在此圖中，半導體封裝件110更具有位於穿孔401剩餘空間中之絕緣性填充物421，以及位於第一及第二增層電路301、302上之焊料遮罩51。焊料遮罩51包括焊料遮罩開口，其係顯露第一及第二導線315、325之選定部分。據此，半導體封裝件120可經由焊球61設置於半導體封裝件110之第一導線315顯露部分上。
[實施例2]
圖19-27為本發明另一實施態樣之另一具有堆疊式封裝能力之半導體封裝件製作方法圖，其中該半導體封裝件具有用於中介層貼附步驟之定位件，且對半導體元件提供水平及垂直方向之電磁干擾(Electro magnetic interference,EMI)屏蔽。
為了簡要說明之目的，上述實施例1中任何可作相同應用之 敘述皆併於此，且無須再重複相同敘述。
圖19及20分別為基底載體20之剖視圖及底部立體視圖，其具有定位件237以及貫穿開口205。貫穿開口205延伸穿過基底載體20之第一表面201及第二表面203之間，並且定位件237係形成於第一表面201上。在此實施態樣中，基底載體20包括導電層23(通常為銅層)，其係位於貫穿開口205之側壁上以及介電層21之相反兩表面上，且其厚度係為0.15毫米。據此，貫穿開口205具有屏蔽側壁206，並且可對隨後設置於貫穿開口205中之半導體元件，提供側向電磁干擾屏蔽效應。可藉由圖案沉積將定位件237形成於下方之導電層23上，其中圖案沉積之方式包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合，並同時使用微影技術。據此，定位件237自基底載體20之導電層23下部朝向下方向延伸，並且可具有5至200微米之厚度。如圖20所示，定位件237係與基底載體20之外圍邊緣保持距離，並且定位件237係由一連續之金屬凸條所組成，且排列成與隨後設置之中介層四側邊相符的矩形邊框形狀。
圖21為圖8之晶片-中介層堆疊次組體10藉由黏著劑191貼附至基底載體20之剖視圖。中介層11’及半導體元件13貼附至基底載體20，且半導體元件13係插入貫穿開口205中，而定位件237則側向對準且靠近中介層11’之外圍邊緣。定位件237控制中介層11’置放之準確度。定位件237朝向下方向延伸超過中介層11’之第二表面113，並且位於中介層11’之四側表面外，同時側向對準中介層11’之四側表面。由於定位件237側向靠近且符合中介層11’四側表面，故其可避免晶片-中介層堆疊次組體10於黏著劑固化時發生任何不必要的位移。中介層11’與定位件237間之間隙較佳係於約5至50微 米之範圍內。晶片-中介層堆疊次組體10之貼附步驟亦可不使用定位件237。雖然無法藉由貫穿開口205來控制晶片-中介層堆疊次組體10置放之準確度，但是因為中介層11’具有較大之接觸墊尺寸及間距，因此並不會造成隨後於中介層11’上形成增層電路時，微盲孔的連接失敗。此外，填充材料193更塗佈於貫穿開口205之剩餘空間中，且圍繞半導體元件13，並且於向上方向與半導體元件13及基底載體20實質上共平面。
圖22為平衡層311、第一絕緣層312、以及第一金屬板31由下方層壓/塗佈於中介層11’及基底載體20上，以及第二絕緣層322及第二金屬板32由上方層壓/塗佈於半導體元件13及基底載體20上之剖視圖。平衡層311係接觸基底載體20之第一表面201，且自基底載體20之第一表面201朝向下方向延伸，以及側向覆蓋、圍繞及共形塗佈中介層11’之側壁，同時自中介層11’側向延伸至該結構之外圍邊緣。第一絕緣層312係接觸第一金屬板31、中介層11’、以及平衡層311，且提供第一金屬板31與中介層11’間、以及第一金屬板31與平衡層311間之堅固機械性接合。第二絕緣層322係接觸半導體元件13、填充材料193、以及基底載體20之第二表面203，且於向上方向覆蓋半導體元件13、填充材料193、以及基底載體20之第二表面203，同時側向延伸於半導體元件13、填充材料193、以及基底載體20之第二表面203上。第二金屬板32接觸第一絕緣層322，且於向上方向覆蓋第二絕緣層322。
圖23為形成第一盲孔313、第二盲孔323、以及穿孔401後之剖視圖。第一盲孔313係延伸穿過第一金屬板31及第一絕緣層312，並且對準中介層11’之第一接觸墊112。第二盲孔323係延伸穿過第二金屬板32及第二絕緣層322，並且對準基底載體20之導電層23上部。穿孔401朝垂直方向 延伸穿過第一金屬板31、第一絕緣層312、平衡層311、基底載體20、第二絕緣層322、以及第二金屬板32。
參照圖24，沉積第一披覆層31’於第一金屬板31上與第一盲孔313中，以及沉積第二披覆層32’於第二金屬板32上與第二盲孔323中，然後圖案化第一及第二金屬板31、32以及其上之第一及第二披覆層31’、32’，以形成第一導線315、第二導線325、以及金屬罩層326。連接層403亦沉積於穿孔401中以形成披覆穿孔411。第一導線315自中介層11’之第一接觸墊112朝向下方向延伸，填滿第一盲孔313，以形成直接接觸中介層11’之第一接觸墊112的第一導電盲孔317，並且側向延伸於第一絕緣層312上，藉以提供中介層11’的信號路由。第二導線325自第二絕緣層322朝向上方向延伸，同時側向延伸於第二絕緣層322上。金屬罩層326自導電層23上部朝向上方向延伸，同時側向延伸於第二絕緣層322上，以填滿第二盲孔323，因此金屬罩層326經由第二導電盲孔327電性連接至基底載體20。披覆穿孔411之第一端延伸至第一導線315，第二端延伸至第二導線325，以提供垂直電性連接通路。
圖25為第三絕緣層332及第三金屬板33由下方層壓/塗佈於第一絕緣層312及第一導線315上，以及第四絕緣層342及第四金屬板34由上方層壓/塗佈於第二絕緣層322、第二導線325、及金屬罩層326上之剖視圖。第三絕緣層332夾置於第一絕緣層312/第一導線315與第三金屬板33間，且延伸進入穿孔401之剩餘空間中。同樣地，第四絕緣層342夾置於第二絕緣層322/第二導線325/金屬罩層326與第四金屬板34間，且延伸進入穿孔401之剩餘空間中。第三及第四絕緣層332、342可為環氧樹脂、玻璃環氧樹脂、聚 醯亞胺、及其類似物所製成，並且通常具有50微米之厚度。在此例示中，第三及第四金屬板33、34分別為厚度25微米之銅層。
圖26為形成第三及第四盲孔333、343後之剖視圖，其中第三及第四盲孔333、343係顯露第一及第二導線315、325及金屬罩層326之選定部分。第三盲孔333係延伸穿過第三金屬板33及第三絕緣層332，並且對準第一導線315之選定部分。第四盲孔343係延伸穿過第四金屬板34及第四絕緣層342，並且對準第二導線325及金屬罩層326之選定部分。與第一及第二盲孔323、323類似，第三及第四盲孔333、343可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
參照圖27，藉由沉積第三披覆層33’於第三金屬板33上及第三盲孔333中，沉積第四披覆層34’於第四金屬板34上及第四盲孔343中，然後圖案化第三及第四金屬板33、34以及其上之第三及第四披覆層33’、34’，以將第三導線335及第四導線345分別形成於第三絕緣層332及第四絕緣層342上。或者，當前述製程中未有第三及第四金屬板33、34層壓於第三及第四絕緣層332、342上時，第三及第四絕緣層332、342可直接金屬化以形成第三及第四導線335、345。第三導線335自第一導線315朝向下方向延伸，填滿第三盲孔333，以形成直接接觸第一導線315之第三導電盲孔337，並且側向延伸於第三絕緣層332上。第四導線345自第二導線325及金屬罩層326朝向上方向延伸，填滿第四盲孔343，以形成直接接觸第二導線325及金屬罩層326之第四導電盲孔347，並且側向延伸於第四絕緣層342上。
據此，如圖27所示，完成之半導體封裝件210係包括中介層11’、半導體元件13、基底載體20、第一增層電路301、第二增層電路302、 以及披覆穿孔411。在此圖中，第一增層電路301包括平衡層311、第一絕緣層312、第一導線315、第三絕緣層332、以及第三導線335；第二增層電路302包括第二絕緣層322、第二導線325、金屬罩層326、第四絕緣層342、以及第四導線345。藉由覆晶製程，將半導體元件13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。使用黏著劑191，將晶片-中介層堆疊次組體10貼附至基底載體20，並使半導體元件13置放於貫穿開口205中，且中介層11’側向延伸於貫穿開口205外。基底載體20具有定位件237，其朝向下方向延伸超過中介層11’之第二表面113，且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。基底載體20之貫穿開口205具有屏蔽側壁206，其側向圍繞半導體元件13，且於側向完全覆蓋半導體元件13。第二增層電路302之金屬罩層326側向延伸超過半導體元件13之外圍邊緣，以於向上方向完全覆蓋半導體元件13，且藉由第二導電盲孔327電性連接至屏蔽側壁206，其中第二導電盲孔327係直接接觸導電層23上部。披覆穿孔411係垂直延伸，且其第一端延伸至第一導線315，第二端則延伸至第二導線325。因此，披覆穿孔411可提供半導體封裝件210之堆疊能力，並且屏蔽側壁206及金屬罩層326可藉由第四導線345、第二導線325、披覆穿孔411、以及第一導線315，以電性連接至半導體元件13之接地接觸墊，藉以提供半導體元件13之水平及垂直方向之電磁屏蔽效應。
圖28為堆疊式封裝組體200之剖視圖，其係另一半導體封裝件220設置於圖27半導體封裝件210之第二增層電路302上。在此圖中，半導體封裝件210更具有位於第一及第二增層電路301、302上之焊料遮罩51。焊料遮罩51包括焊料遮罩開口，其係顯露第三導線335及第四導線345之選定 部分。據此，半導體封裝件220可經由焊球61設置於半導體封裝件210之第四導線345顯露部分上。
[實施例3]
圖29-38為本發明再一實施態樣之具有堆疊式封裝能力之再一半導體封裝件製作方法圖，其中基底載體係由層壓基板製成。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖29及30為本發明一實施態樣之定位件製程剖視圖，其係形成於介電層上。
圖29為層壓基板之剖視圖，其包括介電層21以及金屬層25。介電層21通常係為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，並且此實施態樣之介電層21具有0.5毫米之厚度。金屬層25通常為銅所製成，但亦可使用銅合金或其他材料(例如鋁、不銹鋼、或其合金)。金屬層25厚度可於5至200微米之範圍內。在此實施態樣中，金屬層25係為具有50微米厚度之銅板。
圖30及31分別為於介電層21上形成定位件257之剖視圖及底部立體視圖。可藉由使用微影技術及濕蝕刻，以移除金屬層25之選定部分，進而形成定位件257。如圖31所示，定位件257係由複數個金屬凸柱組成，且排列成與隨後設置之中介層四側邊相符的矩形邊框陣列。然而，定位件之圖案不限於此，其可具有防止隨後設置之中介層發生不必要位移之其他各種圖案。舉例來說，定位件257可由一連續或不連續之凸條所組成，並與隨後設置之中介層四側邊、兩對角、或四角相符。
圖32及33為於介電層上形成定位件之另一製程剖視圖。
圖32為具有一組開口251之層壓基板剖視圖。該層壓基板包括上述之介電層21以及金屬層25，並且藉由移除金屬層25之選定部分以形成開口251。
圖33為介電層21上形成定位件257之剖視圖。定位件257可藉由將光敏性塑膠材料(例如環氧樹脂、聚醯亞胺等)或非光敏性材料塗佈或印刷於開口251中，接著移除整體金屬層25而形成。據此，定位件257係由複數個樹脂凸柱組成，且具有防止隨後設置之中介層發生不必要位移之圖案。
圖34為於基底載體20中形成貫穿開口205之剖視圖。貫穿開口205朝垂直方向延伸穿過介電層21之第一表面201及第二表面203間。
圖35為晶片-中介層堆疊次組體10藉由黏著劑191貼附至基底載體20之剖視圖。在此，晶片-中介層堆疊次組體10與圖8所示結構類似，惟差異處在於，此圖中之中介層11’上僅設有單個覆晶式半導體元件13，且半導體元件13係為3D堆疊式晶片，此外，此實施態樣之中介層11’進一步包括嵌埋其中之被動元件117，其係電性耦接至第一接觸墊112。半導體元件13係置放於貫穿開口205中，而中介層11’位於貫穿開口205外，同時中介層11’之第二表面113係貼附於介電層21上。黏著劑191接觸中介層11’之第二表面113以及基底載體20之第一表面201，且設置於中介層11’之第二表面113以及基底載體20之第一表面201間。定位件257自介電層21朝向下方向延伸，且延伸超過中介層11’之第二表面113，並且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。此外，填充材料193更塗佈於貫穿開口205之剩餘空間中，且圍繞半導體元件13，並且於向上方向與半導體元件13及 基底載體20實質上共平面。
圖36為平衡層311、第一絕緣層312、以及第一金屬板31由下方層壓/塗佈於中介層11’及基底載體20上，以及第二絕緣層322及第二金屬板32由上方層壓/塗佈於半導體元件13以及基底載體20上之剖視圖。平衡層311係接觸基底載體20之第一表面201，且自基底載體20之第一表面201朝向下方向延伸，同時側向覆蓋、圍繞及共形塗佈及中介層11’之側壁，並且自中介層11’側向延伸至結構之外圍邊緣。第一絕緣層312係接觸第一金屬板31、中介層11’、及平衡層311，並且提供第一金屬板31與中介層11’間、以及第一金屬板31與平衡層311間之堅固機械性接合。第二絕緣層322係接觸半導體元件13、填充材料193、以及基底載體20之第二表面203，且於向上方向覆蓋半導體元件13、填充材料193、以及基底載體20之第二表面203，同時側向延伸於半導體元件13、填充材料193、以及基底載體20之第二表面203上。第二金屬板32係接觸第二絕緣層322，並且於向上方向覆蓋第二絕緣層322。
圖37為形成第一盲孔313、第二盲孔323、以及穿孔401後之剖視圖。第一盲孔313係延伸穿過第一金屬板31及第一絕緣層312，並且對準中介層11’之第一接觸墊112。第二盲孔323係延伸穿過第二金屬板32及第二絕緣層322，並且對準半導體元件13。穿孔401朝垂直方向延伸穿過第一金屬板31、第一絕緣層312、平衡層311、基底載體20、第二絕緣層322、以及第二金屬板32。
參照圖38，藉由沉積第一披覆層31’於第一金屬板31上與第一盲孔313中，沉積第二披覆層32’於第二金屬板32上與第二盲孔323中，然 後圖案化第一及第二金屬板31、32以及其上之第一及第二披覆層31’、32’，以分別形成位於第一絕緣層312上之第一導線315、以及位於第二絕緣層322上之第二導線325。連接層403亦沉積於穿孔401中以形成披覆穿孔411。第一導線315自中介層11’之第一接觸墊112朝向下方向延伸，填滿第一盲孔313，以形成直接接觸中介層11’之第一接觸墊112的第一導電盲孔317，並且側向延伸於第一絕緣層312上，藉以提供中介層11’的信號路由。第二導線325自半導體元件13朝向上方向延伸，填滿第二盲孔323，以形成直接接觸半導體元件13之第二導電盲孔327，其係作為散熱用，並且側向延伸於第二絕緣層322上。披覆穿孔411之第一端延伸至第一導線315，第二端延伸至第二導線325，以提供垂直信號連接通路。
據此，如圖38所示，完成之半導體封裝件310係包括中介層11’、半導體元件13、基底載體20、第一增層電路301、第二增層電路302、以及披覆穿孔411。在此圖中，第一增層電路301包括平衡層311、第一絕緣層312、以及第一導線315；第二增層電路302包括第二絕緣層322以及第二導線325。藉由覆晶製程，將半導體元件13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。使用黏著劑191，將晶片-中介層堆疊次組體10貼附至基底載體20，並使半導體元件13置放於貫穿開口205中，且中介層11’側向延伸於貫穿開口205外。基底載體20之定位件257朝向下方向延伸超過中介層11’之第二表面113，且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。第一增層電路301經由第一導電盲孔317電性耦接至中介層11’。第二增層電路302經由第二導電盲孔327熱性導通至半導體元件13，且經由披覆穿孔411電性連接至第一增層電路301。披覆穿孔411之第一 端延伸至第一導線315，第二端則延伸至第二導線325。
圖39為堆疊式封裝組體300之剖視圖，其係另一半導體封裝件320設置於圖38半導體封裝件310之第二增層電路302上。在此圖中，半導體封裝件310更具有位於穿孔401剩餘空間中之絕緣性填充物421，以及位於第一及第二增層電路301、302上之焊料遮罩51。焊料遮罩51包括焊料遮罩開口，其係顯露第一及第二導線315、325之選定部分。據此，半導體封裝件320可經由焊球61設置於半導體封裝件310之第二導線325顯露部分上。
[實施例4]
圖40-47為本發明又一實施態樣之具有堆疊式封裝能力之又一半導體封裝件製作方法圖，其中第一增層電路係電性耦接至基底載體，以作為接地連接。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖40為基底載體20之剖視圖，其具有貫穿開口205以及定位件237。貫穿開口205延伸穿過基底載體20之第一表面201及第二表面203間，並且定位件237係形成於第一表面201上。在此實施態樣中，基底載體20包括導電層23，其係位於貫穿開口205之側壁上以及介電層21之相反兩表面上，且其具有約0.5毫米之厚度。據此，貫穿開口205具有屏蔽側壁206，並且可對隨後設置於貫穿開口205中之半導體元件，提供側向電磁干擾屏蔽效應。厚度50微米之定位件237係自基底載體20之導電層23下部朝向下方向延伸，並且定位件237之內周圍邊緣與隨後設置之中介層四側邊相符。在此圖中，導電層23上部與基底載體20之外圍邊緣保持距離，而導電層23下部 以及設置於其上之定位件237則側向延伸至基底載體20之外圍邊緣，並且於預定形成披覆穿孔之位置處形成開口231。
圖41為晶片-中介層堆疊次組體10藉由黏著劑191貼附至基底載體20之剖視圖。在此，晶片-中介層堆疊次組體10與圖8所示結構類似，惟差異處在於，此圖中之半導體元件13係為3D堆疊式晶片。半導體元件13係置放於貫穿開口205中，而中介層11’位於貫穿開口205外，同時中介層11’之第二表面113係貼附於基底載體20上。黏著劑191接觸中介層11’之第二表面113以及基底載體20之導電層23下部，且設置於中介層11’之第二表面113以及基底載體20之導電層23下部間。定位件237自導電層23下部朝向下方向延伸，且延伸超過中介層11’之第二表面113，並且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。此外，填充材料193更塗佈於貫穿開口205之剩餘空間中，且圍繞半導體元件13，並且於向上方向與半導體元件13及基底載體20實質上共平面。
圖42為平衡層311、第一絕緣層312、以及第一金屬板31由下方層壓/塗佈於中介層11’及基底載體20上，以及第二絕緣層322及第二金屬板32由上方層壓/塗佈於半導體元件13以及基底載體20上之剖視圖。平衡層311係接觸基底載體20之第一表面201，且自基底載體20之第一表面201朝向下方向延伸，同時側向覆蓋、圍繞及共形塗佈及中介層11’之側壁，並且自中介層11’側向延伸至結構之外圍邊緣。第一絕緣層312係接觸第一金屬板31、中介層11’、及平衡層311，並且提供第一金屬板31與中介層11’間、以及第一金屬板31與平衡層311間之堅固機械性接合。第二絕緣層322係接觸半導體元件13、填充材料193、以及基底載體20之第二表面203，且於向上 方向覆蓋半導體元件13、填充材料193、以及基底載體20之第二表面203，同時側向延伸於半導體元件13、填充材料193、以及基底載體20之第二表面203上。第二金屬板32係接觸第二絕緣層322，並且於向上方向覆蓋第二絕緣層322。
圖43為形成第一盲孔313、314、第二盲孔323、以及穿孔401後之剖視圖。第一盲孔313係延伸穿過第一金屬板31及第一絕緣層312，並且對準中介層11’之第一接觸墊112。額外之第一盲孔314係延伸穿過第一金屬板31、第一絕緣層312、以及平衡層311，並且對準定位件237。第二盲孔323係延伸穿過第二金屬板32及第二絕緣層322，並且對準導電層23上部。穿孔401朝垂直方向延伸穿過第一金屬板31、第一絕緣層312、平衡層311、基底載體20、第二絕緣層322、以及第二金屬板32。
參照圖44，沉積第一披覆層31’於第一金屬板31上與第一盲孔313、314中，以及沉積第二披覆層32’於第二金屬板32上與第二盲孔323中，然後圖案化第一及第二金屬板31、32以及其上之第一及第二披覆層31’、32’，以形成第一導線315、第二導線325、以及金屬罩層326。連接層403亦沉積於穿孔401中以形成披覆穿孔411。第一導線315自中介層11’之第一接觸墊112以及定位件237朝向下方向延伸，填滿第一盲孔313、314，以形成直接接觸中介層11’之第一接觸墊112及定位件237之第一導電盲孔317、318，並且側向延伸於第一絕緣層312上，藉以提供中介層11’的信號路由以及接地連接。第二導線325自第二絕緣層322朝向上方向延伸，同時側向延伸於第二絕緣層322上。金屬罩層326自導電層23上部朝向上方向延伸，填滿第二盲孔323，以形成直接接觸基底載體20之第二導電盲孔327，其係作為接地 用，並且側向延伸於第二絕緣層322上。披覆穿孔411之第一端延伸至第一導線315，第二端延伸至金屬罩層326。因此，披覆穿孔411可對屏蔽側壁206及金屬罩層326提供額外之接地連接通路。
圖45為第三絕緣層332及第三金屬板33由下方層壓/塗佈於第一絕緣層312及第一導線315上，以及第四絕緣層342及第四金屬板34由上方層壓/塗佈於第二絕緣層322、第二導線325、及金屬罩層326上之剖視圖。第三絕緣層332夾置於第一絕緣層312/第一導線315與第三金屬板33間，且延伸進入穿孔401之剩餘空間中。同樣地，第四絕緣層342夾置於第二絕緣層322/第二導線325/金屬罩層326與第四金屬板34間，且延伸進入穿孔401之剩餘空間中。
圖46為形成第三盲孔333、第四盲孔343、以及穿孔405後之剖視圖。第三盲孔333係延伸穿過第三金屬板33及第三絕緣層332，以顯露第一導線315之選定部分。第四盲孔343係延伸穿過第四金屬板34及第四絕緣層342，以顯露第二導線325及金屬罩層326之選定部分。穿孔405係朝垂直方向延伸穿過第三金屬板33、第三絕緣層332、第一絕緣層312、平衡層311、基底載體20、第二絕緣層322、第四絕緣層342、以及第四金屬板34。
參照圖47，藉由沉積第三披覆層33’於第三金屬板33上及第三盲孔333中，沉積第四披覆層34’於第四金屬板34上及第四盲孔343中，然後圖案化第三及第四金屬板33、34以及其上之第三及第四披覆層33’、34’，以將第三導線335及第四導線345分別形成於第三絕緣層332及第四絕緣層342上。連接層407亦沉積於穿孔405中以形成披覆穿孔415。第三導線335自第一導線315朝向下方向延伸，填滿第三盲孔333，以形成直接接觸第一導 線315之第三導電盲孔337，並且側向延伸於第三絕緣層332上。第四導線345自第二導線325及金屬罩層326朝向上方向延伸，填滿第四盲孔343，以形成直接接觸第二導線325及金屬罩層326之第四導電盲孔347，並且側向延伸於第四絕緣層342上。披覆穿孔415之第一端延伸至第三導線335，第二端延伸至第四導線345，以提供垂直信號連接通路。
據此，如圖47所示，完成之半導體封裝件410係包括中介層11’、半導體元件13、基底載體20、第一增層電路301、第二增層電路302、以及披覆穿孔411、415。在此圖中，第一增層電路301包括平衡層311、第一絕緣層312、第一導線315、第三絕緣層332、以及第三導線335；第二增層電路302包括第二絕緣層322、第二導線325、金屬罩層326、第四絕緣層342、以及第四導線345。藉由覆晶製程，將半導體元件13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。晶片-中介層堆疊次組體10貼附至基底載體20，並使半導體元件13置放於貫穿開口205中，且中介層11’側向延伸於貫穿開口205外。基底載體20具有定位件237，其朝向下方向延伸超過中介層11’之第二表面113，且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。第一增層電路301藉由第一導電盲孔317電性耦接至中介層11’之第一接觸墊112，以作為信號路由，並且藉由額外之第一導電盲孔318電性耦接至定位件237，以作為接地連接。基底載體20之貫穿開口205具有屏蔽側壁206，其側向圍繞半導體元件13，且於側向完全覆蓋半導體元件13。第二增層電路302之金屬罩層326於向上方向完全覆蓋半導體元件13，且藉由第二導電盲孔327電性連接至屏蔽側壁206，以作為接地連接，其中第二導電盲孔327係直接接觸導電層23上部。披覆穿孔411係垂直延 伸，且其第一端延伸至第一導線315，第二端則延伸至金屬罩層326，以提供屏蔽側壁206及金屬罩層326之額外接地連接通路。額外之披覆穿孔415係垂直延伸，且其第一端延伸至第三導線335，第二端則延伸至第四導線345，以提供半導體封裝件410之堆疊能力。
圖48為堆疊式封裝組體400之剖視圖，其係另一半導體封裝件420設置於圖47半導體封裝件410之第一增層電路301上。在此圖中，半導體封裝件410更具有位於穿孔405剩餘空間中之絕緣性填充物421，以及位於第一及第二增層電路301、302上之焊料遮罩51。焊料遮罩51包括焊料遮罩開口，其係顯露第三導線335及第四導線345之選定部分。據此，半導體封裝件420可經由焊球61設置於半導體封裝件410之第三導線335顯露部分上。
上述之封裝件與組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。一半導體元件可獨自使用一貫穿開口，或與其他半導體元件共用一貫穿開口。舉例來說，一貫穿開口可容納單一半導體元件，且基底載體可包括排列成陣列形狀之複數貫穿開口以容納複數半導體元件。或者，單一貫穿開口內能放置數個半導體元件。同樣地，一半導體元件可獨自使用一中介層，或與其他半導體元件共用一中介層。舉例來說，單一半導體元件可電性耦接至一中介層。或者，數個半導體元件可耦接至同一中介層。舉例來說，可將四枚排列成2x2陣列之小型半導體元件耦接至一中介層，並且該中介層可包括額外的接觸墊，以接收額外半導體元件墊，並提供額外半導體元件墊之路由。增層電路亦可包括額外的導線，以連接該中介層之額外的接觸墊。
如上述實施態樣所示，本發明建構出一種獨特之半導體封裝件，以展現較佳可靠度，其包括半導體元件、中介層、基底載體、第一增層電路、第二增層電路、以及披覆穿孔。
半導體元件藉由複數凸塊電性耦接至中介層，以形成晶片-中介層堆疊次組體。半導體元件可為已封裝或未封裝之晶片。舉例來說，半導體元件可為裸晶片，或是晶圓級封裝晶粒等。或者，半導體元件可為堆疊晶片。隨後晶片-中介層堆疊次組體藉由黏著劑貼附至基底載體，其中該黏著劑可先塗佈於基底載體之第一表面上，然後當半導體元件插入基底載體之貫穿開口時，黏著劑接觸中介層之第二表面。據此，黏著劑可提供中介層及基底載體間之機械性接合。此外，填充材料可進一步填充貫穿開口中半導體元件與基底載體間之間隙。
基底載體可延伸至半導體封裝件之外圍邊緣，以作為晶片-中介層堆疊次組體貼附用之平台。基底載體之厚度較佳係為0.1毫米至1毫米，並且具有貫穿開口，其中該貫穿開口於基底載體第一表面處之尺寸較佳與基底載體第二表面處之尺寸相同。基底載體可為非金屬材料製成，例如各種不同的無機或有機絕緣材料，其包括陶瓷、氧化鋁(Al2O3)、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)、玻璃、層壓環氧樹脂、聚醯亞胺包銅層板(polyimide copper-clad laminate)、或其他介電材料。非金屬基底載體可選擇性地沉積導電層(例如銅層)於貫穿開口之側壁上，以及其第一表面及第二表面上。據此，基底載體之貫穿開口可具有屏蔽側壁，其側向覆蓋半導體元件之外圍邊緣，以提供貫穿開口中半導體元件之側向電磁屏蔽效應。為了提供有效之側向電磁屏蔽，基底載體之屏蔽側壁較佳係完全覆蓋半導體元 件之側表面，且經由第一增層電路以電性耦接至中介層之至少一第一接觸墊，以作為接地連接，進而將側向電磁干擾降至最低。舉例來說，屏蔽側壁可經由披覆穿孔電性連接至第一增層電路，其中該披覆穿孔係延伸穿過基底載體，或是經由第一增層電路之額外第一導電盲孔電性連接至第一增層電路，其中該額外第一導電盲孔係電性接觸基底載體第一表面上之導電層或定位件。
此外，基底載體可包括位於其第一表面上且自第一表面凸出之定位件，以用於中介層貼附步驟。在一較佳實施態樣中，定位件自基底載體之平坦表面朝第一垂直方向延伸，且延伸超過中介層之第二表面。為了方便描述，中介層之第一表面所面對的方向定義為第一垂直方向，中介層之第二表面所面對的方向定義為第二垂直方向。因此，藉由定位件側向對準與靠近中介層之外圍邊緣，可控制中介層置放之準確度。
具有定位件之基底載體，其中定位件係位於貫穿開口之開口端周圍，可由下列步驟製成：藉由移除位於介電層上之金屬層選定部分，或是藉由於介電層上沉積金屬或塑膠材料之圖案，以於介電層上形成定位件；以及形成延伸穿過介電層之貫穿開口，並使定位件係位於貫穿開口之開口端周圍。同樣地，具有導電層之基底載體(其中導電層係位於貫穿開口之側壁上，以及基底載體之第一表面及第二表面上)可藉由上述之圖案沉積或圖案移除製程，以形成定位件於基底載體第一表面之導電層上。
定位件可為金屬、光敏性塑膠材料或非光敏性材料所製成。舉例來說，定位件可實質上由銅、鋁、鎳、鐵、錫或其合金組成。定位件亦可包括環氧樹脂或聚醯亞胺，或是由環氧樹脂或聚醯亞胺組成。此外， 定位件可具有防止中介層發生不必要位移之各種圖案。舉例來說，定位件可包括一連續或不連續之凸條、或是凸柱陣列。或者，定位件可側向延伸至基底載體之外圍邊緣，且其內周圍邊緣與中介層之外圍邊緣相符。具體來說，定位件可側向對準中介層之四側邊，以定義出與中介層形狀相同或相似之區域，並且避免中介層之側向位移。舉例來說，定位件可對準並符合中介層之四側邊、兩對角、或四角，並且定位件與中介層間之間隙較佳於5至50微米之範圍內。因此，位在中介層外之定位件可控制晶片-中介層堆疊次組體置放之準確度。此外，設置於貫穿開口周圍之定位件較佳具有位於5至200微米範圍內之高度。
中介層係側向延伸於貫穿開口外，並且可貼附至基底載體，其中該中介層之第二表面貼附至基底載體之平坦表面，該平坦表面係鄰接貫穿開口之第一開口端，且自貫穿開口之第一開口端側向延伸。為了方便描述，位於基底載體第一表面的貫穿開口之開口端定義為第一開口端，位於基底載體第二表面的貫穿開口之另一開口端定義為第二開口端。中介層之材料可為矽、玻璃、陶瓷、石墨或樹脂材料，其具有50至500微米之厚度，中介層可包含導線圖案，且該導線圖案係由第二接觸墊之較細微間距扇出至第一接觸墊之較粗間距。據此，中介層能提供半導體元件之第一級扇出路由/互連。此外，因為中介層通常係由高彈性係數材料製成，且該高彈性係數材料具有與半導體元件近似之熱膨脹係數(例如，每攝氏3至10ppm)，因此，可大幅補償或降低熱膨脹係數不匹配所導致之晶片及其電性互連處之內部應力。此外，中介層可進一步包括一或複數嵌埋其中之被動元件，且其係電性連接至中介層之第一接觸墊。
第一及第二增層電路分別設置於封裝件之相反兩側上，並且可提供第二扇出路由/互連。第一增層電路朝第一垂直方向覆蓋且接觸中介層之第一表面及基底載體之第一表面，第二增層電路則朝第二垂直方向覆蓋且接觸半導體元件及基底載體之第二表面。第一增層電路係包括平衡層、第一絕緣層、以及一或複數第一導線。第二增層電路係包括第二絕緣層、以及一或複數第二導線。平衡層係側向覆蓋中介層之側壁，且第一絕緣層形成於中介層之第一表面及平衡層上。第二絕緣層朝第二垂直方向覆蓋半導導體元件及基底載體之第二表面。第一導線側向延伸於第一絕緣層上，並且延伸穿過第一絕緣層中之第一盲孔，形成與中介層之第一接觸墊直接接觸之第一導電盲孔，以作為信號路由，並且可選擇性地形成與導電層或定位件直接接觸之額外第一導電盲孔，以作為接地連接。據此，第一導線可直接接觸第一接觸墊，以提供中介層之信號路由，因此中介層與第一增層電路間之電性連接無須使用焊接材料。第二導線側向延伸於第二絕緣層上，並且可延伸穿過第二絕緣層中之一或複數選擇性形成之第二盲孔，以形成與半導體元件直接接觸之一或複數第二導電盲孔。由於與半導體元件直接接觸之第二導電盲孔可作為散熱管，因此半導體元件產生之熱可藉由第二導電盲孔，以散逸至第二增層電路之外側導電層。或者，第二增層電路可進一步包括對準半導體元件之金屬罩層。金屬罩層係側向延伸於第二絕緣層上，且較佳係為一連續金屬層，其至少側向朝外延伸至半導體元件之外圍邊緣。舉例來說，金屬罩層可側向延伸至與半導體元件之外圍邊緣於側向共平面，或側向朝外延伸超過半導體元件之外圍邊緣。據此，自第二垂直方向完全覆蓋半導體元件之金屬罩層，其可將垂直方向之電磁 干擾降至最低。可藉由延伸穿過基底載體且與第一增層電路電性耦接之披覆穿孔，使金屬罩層電性連接至第一增層電路，以作為接地連接用。或者，可藉由第二增層電路之第二導電盲孔，其係電性接觸基底載體第二表面上之導電層，以使金屬罩層電性連接至基底載體，並且可進一步藉由第一增層電路之額外第一導電盲孔，其係電性接觸基底載體第一表面上之導電層，以使金屬罩層進一步電性連接至第一增層電路。因此，藉由第一增層電路，金屬罩層可電性耦接至中介層之至少一第一接觸墊，以作為接地連接，而提供有效的垂直方向電磁干擾屏蔽。
假如需要更多的信號路由，第一及第二增層電路可進一步包括額外之絕緣層、額外之盲孔、以及額外之導線。第一及第二增層電路之最外側導線可分別容置導電接點，例如焊球，以與另一半導體封裝件電性傳輸及機械性連接。據此，可藉由最外側導線上之導電接點，以設置另一半導體封裝件於第一或第二增層電路上，進而形成堆疊式封裝組體。
披覆穿孔可為基底載體、第一增層電路、以及第二增層電路所共用，或者可形成於基底載體之第一表面及第二表面間。對於披覆穿孔形成於基底載體中之態樣，基底載體具有分別形成於第一表面及第二表面上之第一及第二圖案化線路層，並且披覆穿孔電性耦接至第一及第二圖案化線路層。據此，披覆穿孔之第一端可延伸且電性連接至第一增層電路之外側或內側導電層，或是延伸且電性連接至基底載體之第一圖案化線路層，並且第二端可延伸且電性連接至第二增層電路之外側導線、內側導線、或金屬罩層，或是延伸且電性連接至基底載體之第二圖案化線路層。在任何情況下，披覆穿孔可提供第一增層電路及第二增層電路間之電性及熱性 連接。
可藉由以下步驟形成披覆穿孔：形成延伸穿過基底載體之穿孔；然後沉積連接層於穿孔之內側壁上。對於披覆穿孔為基底載體、第一增層電路、以及第二增層電路所共用之態樣，可於形成平衡層、第一絕緣層、以及第二絕緣層後形成穿孔，其可朝垂直方向延伸穿過基底載體、平衡層、以及增層電路之一或複數絕緣層。此外，當形成增層電路之外側或內側之導線時，可同時沉積披覆穿孔之連接層。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在中介層之第一表面朝向下方向之狀態下，基底載體於向上方向覆蓋中介層，不論另一元件例如黏著劑是否位於基底載體及中介層間。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線與定位件及中介層相交時，定位件側向對準於中介層，不論定位件與中介層之間是否具有其他與假想之水平線相交之元件，且不論是否具有另一與中介層相交但不與定位件相交、或與定位件相交但不與中介層相交之假想水平線。同樣地，例如第一盲孔對準中介層之第一接觸墊。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當中介層以及定位件間之間隙不夠窄時，由於中介層於間隙中之側向位移而導致之位置誤差可能會超過可接受之最大誤差限制。在某些情況下，一旦中介層之位置誤差超過最大極限時，則不可能使用雷射光束對準中介層之預定位置，而導致中介層以及增層電路間之電性連接失敗。根據中介層之接觸墊的尺寸，於本領域之技術人員可經由試 誤法以確認中介層以及定位件間之間隙的最大可接受範圍，以確保導電盲孔與中介層之接觸墊對準。由此，「定位件靠近中介層之外圍邊緣」之用語係指中介層之外圍邊緣與定位件間之間隙係窄到足以防止中介層之位置誤差超過可接受之最大誤差限制。
「電性連接」、以及「電性耦接」之詞意指直接或間接電性連接。例如，第一導線直接接觸並且電性連接至中介層之第一接觸墊，以及第三導線與中介層之第一接觸墊保持距離，並且藉由第一導線電性連接至中介層之第一接觸墊。
「第一垂直方向」及「第二垂直方向」並非取決於封裝件之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，中介層之第一表面係面朝第一垂直方向，且中介層之第二表面係面朝第二垂直方向，此與封裝件是否倒置無關。同樣地，定位件係沿一側向平面「側向」對準中介層，此與封裝件是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相反且垂直於側面方向，且側向對準之元件係與垂直於第一與第二垂直方向之側向平面相交。再者，在中介層之第一表面朝上之位置，第一垂直方向係為向上方向，第二垂直方向係為向下方向；在中介層之第一表面朝下之位置，第一垂直方向係為向下方向，第二垂直方向係為向上方向。
本發明應用於堆疊式封裝之半導體封裝件具有許多優點。舉例來說，藉由習知之覆晶接合製程例如熱壓或迴焊，將半導體元件電性耦接至中介層，其可避免使用黏著載體作為暫時接合時，會遭遇位置準確度問題。中介層提供半導體元件之第一級扇出路由/互連，而增層電路則提供 第二級扇出路由/互連。由於增層電路形成於具有較大接觸墊尺寸及間距之中介層上，與傳統之增層電路直接形成在晶片之I/O墊上，並且不具扇出路由之技術相比，前者具有較後者大幅改善之生產良率。基底載體可提供將中介層貼附至其上之平台，並使半導體元件置放於基底載體之貫穿開口中。定位件可控制中介層置放之準確度。因此，容置半導體元件之貫穿開口，其形狀在製程中不再是需要嚴格控制之重要參數。中介層以及增層電路係直接電性連接，且無須使用焊料，因此有利於展現高I/O值以及高性能。雙重增層電路可提供具有簡單電路圖案之信號路由，或具有複雜電路圖案之可撓性多層信號路由。披覆穿孔可提供雙重增層電路間之垂直信號路由，俾使該封裝件具有堆疊功能。藉由此方法製備成的半導體封裝件係為可靠度高、價格低廉、且非常適合大量製造生產。
本案之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本案之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
13‧‧‧半導體元件
20‧‧‧基底載體
301‧‧‧第一增層電路
302‧‧‧第二增層電路
311‧‧‧平衡層
312‧‧‧第一絕緣層
322‧‧‧第二絕緣層
325‧‧‧第二導線
326‧‧‧金屬罩層
335‧‧‧第三導線
342‧‧‧第四絕緣層
345‧‧‧第四導線
400‧‧‧堆疊式封裝組體
405‧‧‧穿孔
410‧‧‧半導體封裝件
411‧‧‧披覆穿孔
420‧‧‧半導體封裝件
421‧‧‧絕緣性填充物
51‧‧‧焊料遮罩
61‧‧‧焊球

Claims (12)

  1. 一種具有堆疊式封裝能力之半導體封裝件製作方法，包含以下步驟：提供一半導體元件；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該半導體元件至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一基底載體，其具有一第一表面、相反之一第二表面、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口；使用一黏著劑貼附該晶片-中介層堆疊次組體至該基底載體，並使該半導體元件插入該貫穿開口中，且該中介層側向延伸於該貫穿開口外；於該晶片-中介層堆疊次組體貼附至該基底載體後，於該中介層之該第一表面上以及該基底載體之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；於該半導體元件上以及該基底載體之該第二表面上形成一第二增層電路；以及形成延伸穿過該基底載體之複數個披覆穿孔，以提供該第一增層電路與該第二增層電路間之電性及熱性連接。
  2. 如申請專利範圍第1項所述之方法，其中該電性耦接該半導體元件至該中介層之該些第二接觸墊的步驟係以面板規模進行，並且於該貼附該晶片-中 介層堆疊次組體至該基底載體之步驟前執行一單片化步驟，以分離個別的晶片-中介層堆疊次組體。
  3. 如申請專利範圍第1項所述之方法，其中該基底載體更包括一定位件，其係位於該基底載體之該第一表面上且自該第一表面凸出，並且該晶片-中介層堆疊次組體係藉由該定位件側向對準與靠近該中介層之外圍邊緣並延伸超過該中介層之該第二表面，以貼附至該基底載體。
  4. 如申請專利範圍第1項所述之方法，其中該基底載體之該貫穿開口具有側向覆蓋該半導體元件之外圍邊緣之屏蔽側壁。
  5. 如申請專利範圍第4項所述之方法，其中該第二增層電路包含對準該半導體元件之一金屬罩層，並且該金屬罩層及該屏蔽側壁係藉由該第一增層電路以電性耦接至該中介層之該些第一接觸墊之至少一者，以作為接地連接。
  6. 如申請專利範圍第5項所述之方法，其中該金屬罩層係為一連續金屬層，並且該金屬罩層係至少側向朝外延伸至該半導體元件之外圍邊緣。
  7. 一種具有堆疊式封裝能力之半導體封裝件，其包括：一半導體元件、一中介層、一基底載體、一第一增層電路、一第二增層電路、以及複數個披覆穿孔，其中(i)該中介層具有一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；(ii)該半導體元件係藉由複數個凸塊電性耦接至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；(iii)該基底載體具有一第一表面、相反之一第二表面、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口；(iv)該晶片-中介層堆疊次組體係藉由一黏著劑貼附至該基底載體， 且該半導體元件係置放於該貫穿開口中，而該中介層則側向延伸於該貫穿開口外；(v)該第一增層電路係形成於該中介層之該第一表面上以及該基底載體之該第一表面上，且經由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；(vi)該第二增層電路係形成於該半導體元件上以及該基底載體之該第二表面上；(vii)該些披覆穿孔係延伸穿過該基底載體，以提供該第一增層電路與該第二增層電路間之電性及熱性連接；且(viii)該半導體封裝件係藉由下述步驟製成：提供該半導體元件；提供該中介層；藉由該些凸塊電性耦接該半導體元件至該中介層之該些第二接觸墊，以形成該晶片-中介層堆疊次組體；提供該基底載體；使用該黏著劑貼附該晶片-中介層堆疊次組體至該基底載體，並使該半導體元件插入該貫穿開口中，且該中介層側向延伸於該貫穿開口外；於該晶片-中介層堆疊次組體貼附至該基底載體後，於該中介層之該第一表面上以及該基底載體之該第一表面上形成該第一增層電路；於該半導體元件上以及該基底載體之該第二表面上形成該第二增層電路；以及形成延伸穿過該基底載體之該些披覆穿孔。
  8. 一種具有堆疊式封裝能力之半導體封裝件，其包含：一半導體元件；一中介層，其具有一第一表面、與該第一表面相反之一第二表面、該第一 表面上之複數個第一接觸墊，該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；一基底載體，其具有一第一表面、相反之一第二表面、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口；一第一增層電路，其係形成於該中介層之該第一表面上及該基底載體之該第一表面上，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；一第二增層電路，其係形成於該半導體元件上以及該基底載體之該第二表面上；以及複數個披覆穿孔，其係延伸穿過該基底載體，以提供該第一增層電路與該第二增層電路間之電性及熱性連接，其中該半導體元件係藉由複數個凸塊電性耦接至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；且該晶片-中介層堆疊次組體係藉由一黏著劑貼附至該基底載體，並且該半導體元件係置放於該貫穿開口中，且該中介層係側向延伸於該貫穿開口外。
  9. 如申請專利範圍第8項所述之半導體封裝件，其中該基底載體更包括一定位件，其係位於該基底載體之該第一表面上並自該第一表面凸出，且該定位件側向對準與靠近該中介層之外圍邊緣，並延伸超過該中介層之該第二表面。
  10. 如申請專利範圍第8項所述之半導體封裝件，其中該基底載體之該貫穿開口具有側向覆蓋該半導體元件之外圍邊緣之屏蔽側壁。
  11. 如申請專利範圍第10項所述之半導體封裝件，其中該第二增層電路包含 對準該半導體元件之一金屬罩層，並且該金屬罩層及該屏蔽側壁係藉由該第一增層電路以電性耦接至該中介層之該些第一接觸墊之至少一者，以作為接地連接。
  12. 如申請專利範圍第11項所述之半導體封裝件，其中該金屬罩層係為一連續金屬層，並且該金屬罩層係至少側向朝外延伸至該半導體元件之外圍邊緣。
TW103142071A 2013-12-04 2014-12-04 具有堆疊式封裝能力之半導體封裝件及其製作方法 TWI521669B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361911562P 2013-12-04 2013-12-04

Publications (2)

Publication Number Publication Date
TW201523834A TW201523834A (zh) 2015-06-16
TWI521669B true TWI521669B (zh) 2016-02-11

Family

ID=53265962

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142071A TWI521669B (zh) 2013-12-04 2014-12-04 具有堆疊式封裝能力之半導體封裝件及其製作方法

Country Status (3)

Country Link
US (1) US9209154B2 (zh)
CN (1) CN104733332B (zh)
TW (1) TWI521669B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669797B (zh) * 2016-11-16 2019-08-21 矽品精密工業股份有限公司 電子裝置及其製法與基板結構

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
CN205984956U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
WO2017142978A1 (en) * 2016-02-15 2017-08-24 Transsip Inc Emi shielded integrated circuit packages and methods of making the same
SG10201913140RA (en) 2016-03-21 2020-03-30 Agency Science Tech & Res Semiconductor package and method of forming the same
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
US10121766B2 (en) 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
US10199353B2 (en) * 2016-09-12 2019-02-05 Intel Corporation Microelectronic interposer for a microelectronic package
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
KR20180086804A (ko) 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US20190006305A1 (en) * 2017-06-29 2019-01-03 Powertech Technology Inc. Semiconductor package structure and manufacturing method thereof
JP2019057529A (ja) 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
US10276510B2 (en) 2017-09-25 2019-04-30 Powertech Technology Inc. Manufacturing method of package structure having conductive shield
US10607860B2 (en) 2017-09-25 2020-03-31 Powertech Technology Inc. Package structure and chip structure
KR101942748B1 (ko) * 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
KR102582422B1 (ko) * 2018-06-29 2023-09-25 삼성전자주식회사 재배선층을 갖는 반도체 패키지
US20200020624A1 (en) * 2018-07-10 2020-01-16 Qualcomm Incorporated Substrate-embedded substrate
US11626343B2 (en) * 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11676922B2 (en) * 2019-10-28 2023-06-13 Qualcomm Incorporated Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
CN113838829A (zh) * 2020-06-23 2021-12-24 欣兴电子股份有限公司 封装载板及其制作方法
TWI758756B (zh) * 2020-06-23 2022-03-21 欣興電子股份有限公司 封裝載板及其製作方法
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
EP1990833A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
SG10201505279RA (en) * 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same
TWI460844B (zh) * 2009-04-06 2014-11-11 King Dragon Internat Inc 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
JP5330065B2 (ja) 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
US8643164B2 (en) * 2009-06-11 2014-02-04 Broadcom Corporation Package-on-package technology for fan-out wafer-level packaging
JP5460388B2 (ja) 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
TWI533412B (zh) * 2010-08-13 2016-05-11 金龍國際公司 半導體元件封裝結構及其形成方法
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
EP3751604A1 (en) * 2011-08-16 2020-12-16 INTEL Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
JP5851211B2 (ja) 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US9082780B2 (en) 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
JP6124513B2 (ja) 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
CN102738094B (zh) * 2012-05-25 2015-04-29 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8916979B2 (en) * 2012-12-28 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-vias and methods of forming the same
US9035461B2 (en) * 2013-01-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9299651B2 (en) * 2013-11-20 2016-03-29 Bridge Semiconductor Corporation Semiconductor assembly and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669797B (zh) * 2016-11-16 2019-08-21 矽品精密工業股份有限公司 電子裝置及其製法與基板結構

Also Published As

Publication number Publication date
US20150155256A1 (en) 2015-06-04
US9209154B2 (en) 2015-12-08
TW201523834A (zh) 2015-06-16
CN104733332B (zh) 2017-10-20
CN104733332A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
TWI521669B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI594346B (zh) 半導體組體及其製作方法
TWI593076B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI529879B (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
TWI493674B (zh) 具有內建定位件、中介層、以及增層電路之複合線路板
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
TWI517322B (zh) 半導體元件及其製作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
US9087847B2 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TW201517224A (zh) 半導體裝置以及其製備方法
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same
TW201407744A (zh) 具有內建定位件、半導體元件、以及增層電路之半導體組體，及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees