CN113838829A - 封装载板及其制作方法 - Google Patents

封装载板及其制作方法 Download PDF

Info

Publication number
CN113838829A
CN113838829A CN202010580791.5A CN202010580791A CN113838829A CN 113838829 A CN113838829 A CN 113838829A CN 202010580791 A CN202010580791 A CN 202010580791A CN 113838829 A CN113838829 A CN 113838829A
Authority
CN
China
Prior art keywords
layer
substrate
pad
conductive
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010580791.5A
Other languages
English (en)
Inventor
林纬廸
简俊贤
陈裕华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN202010580791.5A priority Critical patent/CN113838829A/zh
Publication of CN113838829A publication Critical patent/CN113838829A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种封装载板及其制作方法。封装载板包括基板、至少一中介板、导电结构层、第一增层结构以及第二增层结构。中介板配置于基板的至少一开口内，且中介板包括玻璃基板、至少一导电通孔、至少一第一接垫以及至少一第二接垫。导电通孔贯穿玻璃基板，而第一接垫与第二接垫分别配置于玻璃基板彼此相对的上表面与下表面上且连接至导电通孔的相对两端。导电结构层配置于基板上且结构性及电性连接第一接垫与第二接垫。第一增层结构及第二增层结构分别配置于基板的第一表面与第二表面上且与导电结构层电性连接。本发明提供的封装载板，其具有较佳的共平面性。

Description

封装载板及其制作方法
技术领域
本发明涉及一种基板结构及其制作方法，尤其涉及一种封装载板及其制作方法。
背景技术
目前的内埋式被动元件基板(Embedded Passive Substrate,EPS)的结构仅能单面连接，在被动元件的背面无法布局导线，因而无法有效利用。一般来说，被动元件与基板之间的连接是通过导电盲孔；或者是，以基板上的导线图案直接连接至被动元件的接点进行单面导线布局。由于导电盲孔具有较多的连接接口，即有上、下两连接接口，因而易造成导电性不佳。再者，导电盲孔还具有孔底接触面积较小的特性，由于须进行除胶渣制程，若无法有效地清除孔底的残留物，将导致电性可靠度不佳。此外，目前的基板大都为铜箔基板，因其本身材料特性较易产生不规则的翘曲，而使得芯片封装区的共面性不佳，且芯片无法有效地配置在铜箔基板上的芯片封装区内，进而导致封装良率低。另外，被动元件的尺寸较小，亦无法提供作为封装区的刚性支撑结构。
发明内容
本发明是针对一种封装载板，其具有较佳的共平面性。
本发明是针对一种封装载板的制作方法，用以制作上述的封装载板，可提升芯片封装良率及结构刚性，且具有较佳的导电性能及结构可靠度。
根据本发明的实施例，封装载板包括基板、至少一中介板、导电结构层、第一增层结构以及第二增层结构。基板具有彼此相对的第一表面与第二表面以及连接第一表面与第二表面的至少一开口。中介板配置于基板的开口内，且中介板包括玻璃基板、至少一导电通孔、至少一第一接垫以及至少一第二接垫。导电通孔贯穿玻璃基板，而第一接垫与第二接垫分别配置于玻璃基板彼此相对的上表面与下表面上且连接至导电通孔的相对两端。导电结构层配置于基板上且结构性及电性连接第一接垫与第二接垫。第一增层结构配置于基板的第一表面上且与导电结构层电性连接。第二增层结构配置于基板的第二表面上且与导电结构层电性连接。
在根据本发明的实施例的封装载板中，上述的封装载板还包括绝缘层，填满基板的开口，且覆盖玻璃基板的上表面与下表面，并暴露出第一接垫与第二接垫。绝缘层切齐于基板的第一表面与第二表面。
在根据本发明的实施例的封装载板中，上述的基板还具有至少一贯孔。导电结构层包括第一图案化线路层、第二图案化线路层以及至少一导通层。导通层覆盖贯孔的内壁，且连接位于第一表面上的第一图案化线路层及位于第二表面上的第二图案化线路层。第一图案化线路层与第一接垫结构性且电性连接。第二图案化线路层与第二接垫结构性且电性连接。
在根据本发明的实施例的封装载板中，上述的封装载板还包括第一防焊层、第二防焊层、第一表面处理层以及第二表面处理层。第一防焊层配置于第一增层结构上。第一防焊层具有多个第一开口，而第一开口暴露出部分第一增层结构。第二防焊层配置于第二增层结构上。第二防焊层具有多个第二开口，而第二开口暴露出部分第二增层结构。第一表面处理层配置于第一开口所暴露出的第一增层结构上。第二表面处理层配置于第二开口所暴露出的第二增层结构上。
在根据本发明的实施例的封装载板中，上述的封装载板还包括多个第一焊球以及多个第二焊球。第一焊球分别配置于第一防焊层的第一开口内。第一表面处理层位于第一焊球与第一增层结构之间。第二焊球分别配置于第二防焊层的第二开口内。第二表面处理层位于第二焊球与第二增层结构之间。
根据本发明的实施例，封装载板的制作方法，其包括以下步骤。提供具有至少一开口的基板。将至少一中介板置放于基板的开口内。每一中介板包括玻璃基板、至少一导电通孔、至少一第一接垫以及至少一第二接垫。导电通孔贯穿玻璃基板，而第一接垫与第二接垫分别配置于玻璃基板彼此相对的上表面与下表面上且连接至导电通孔的相对两端。形成导电结构层于基板上，其中导电结构层结构性且电性连接第一接垫与第二接垫。分别形成第一增层结构与第二增层结构于基板的第一表面与第二表面上。第一增层结构与第二增层结构分别与导电结构层电性连接。
在根据本发明的实施例的封装载板的制作方法中，上述的封装载板的制作方法还包括：于形成导电结构层于基板上之前，形成绝缘材料层于基板的开口内。绝缘材料层填满开口，覆盖玻璃基板的上表面与下表面，并延伸覆盖至基板的第一表面以及第一接垫上。移除部分绝缘材料层而形成绝缘层。绝缘层暴露出第一接垫与第二接垫，且切齐于基板的第一表面与第二表面。
在根据本发明的实施例的封装载板的制作方法中，上述的形成导电结构层于基板上的步骤，包括：形成至少一贯孔于基板上。形成导电材料层于基板上。导电材料层覆盖贯孔的内壁，且延伸覆盖于绝缘层上、第一接垫与第二接垫上，以及基板的第一表面及第二表面上。图案化导电材料层而形成导电结构层。导电结构层包括第一图案化线路层、第二图案化线路层以及至少一导通层。导通层覆盖贯孔的内壁，且连接位于第一表面上的第一图案化线路层及位于第二表面上的第二图案化线路层。第一图案化线路层与第一接垫结构性且电性连接。第二图案化线路层与第二接垫结构性且电性连接。
在根据本发明的实施例的封装载板的制作方法中，上述的封装载板的制作方法还包括：形成第一防焊层于第一增层结构上。第一防焊层具有多个第一开口，第一开口暴露出部分第一增层结构。形成第二防焊层于第二增层结构上。第二防焊层具有多个第二开口，第二开口暴露出部分第二增层结构。形成第一表面处理层于第一开口所暴露出的第一增层结构上。形成第二表面处理层于第二开口所暴露出的第二增层结构上。
在根据本发明的实施例的封装载板的制作方法中，上述的封装载板的制作方法还包括：分别形成多个第一焊球于第一防焊层的第一开口内。第一表面处理层位于第一焊球与第一增层结构之间。分别形成多个第二焊球于第二防焊层的第二开口内。第二表面处理层位于第二焊球与第二增层结构之间。
基于上述，在本发明的封装载板的设计中，是通过将中介板置放于基板的开口内来作为被动元件使用，其中导电结构层结构性及电性连接中介板的第一接垫与第二接垫。意即，导电结构层与第一接垫之间以及导电结构层与第二接垫之间分别仅具有一个接触面，呈现无盲孔连接且高共平面性(Coplanarity)。再者，中介板可双面与导电结构层电性连接，除了可具有较佳的线路灵活度及利用率之外，中介板亦可作为刚性支撑结构，可提高后续封装结构的刚性。此外，由于本发明的封装载板为元件内埋式封装载板，除了可具有较佳的共平面性，因而可提升后续芯片封装良率之外，亦可具有较佳的导电性能、结构可靠度及较薄的封装厚度。
附图说明
图1A至图1H是依照本发明的一实施例的一种封装载板的制作方法的剖面示意图；
图2是依照本发明的一实施例的一种封装载板的剖面示意图；
图3是将多个芯片封装至图2的封装载板的剖面示意图。
附图标记说明
10:黏着层；
20:芯片；
100a、100b:封装载板；
110a、110b:基板；
111:第一表面；
112:核心层；
113:第二表面；
114:第一铜箔层；
115a、115b:开口；
116:第二铜箔层；
117:贯孔；
120:中介板；
121:上表面；
122:玻璃基板；
123:下表面；
124:导电通孔；
126:第一接垫；
128:第二接垫；
130a:绝缘材料层；
130:绝缘层；
140a:导电材料层；
140:导电结构层；
142:第一图案化线路层；
144:第二图案化线路层；
146:导通层；
150:第一增层结构；
152:介电层；
154:线路层；
156:导电盲孔；
160:第二增层结构；
162:介电层；
164:线路层；
166:导电盲孔；
170:第一防焊层；
172:第一开口；
175:第二防焊层；
177:第二开口；
180:第一表面处理层；
185:第二表面处理层；
190:第一焊球；
195:第二焊球；
G:间隙。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1H是依照本发明的一实施例的一种封装载板的制作方法的剖面示意图。关于本实施例的封装载板的制作方法，首先，请参考图1A，提供基板110a。详细来说，本实施例的基板110a包括核心层112、第一铜箔层114以及第二铜箔层116，其中第一铜箔层114与第二铜箔层116分别位于核心层112的相对两表面上。此处，基板110a例如是铜箔基板，而核心层112的材质例如是玻璃纤维，但本发明并不以此基板110a为限。于其他未示出的实施例中，基板亦可为BT树脂基板、塑胶基板、陶瓷基板或其他适当的基板。
接着，请参考图1B，形成至少一开口115a(示意地示出一个开口115a)于基板110a上，其中开口115a贯穿第一铜箔层114、核心层112以及第二铜箔层116。至此，已提供具有开口115a的基板110a。
紧接着，请再参考图1B，贴附黏着层10于基板110a上，其中基板110a具有彼此相对的第一表面111与第二表面113，而基板110a的第二表面113与黏着层10黏接在一起。
接着，请再参考图1B，将至少一中介板120(示意地示出一个中介板120)置放于基板110a的开口115a内，且通过黏着层10而定位于开口115a内。详细来说，本实施例的中介板120包括玻璃基板122、至少一导电通孔124(示意地示出三个导电通孔124)、至少一第一接垫126(示意地示出三个第一接垫126)以及至少一第二接垫128(示意地示出三个第二接垫128)。导电通孔124贯穿玻璃基板122，而第一接垫126与第二接垫128分别配置于玻璃基板122彼此相对的上表面121与下表面123上且连接至导电通孔122的相对两端。也就是说，第一接垫126与第二接垫128彼此对应设置且位于导电通孔122彼此相对的两端。较佳地，导电通孔122、第一接垫126以及第二接垫128三者具有相同的材质且呈现无缝连接。此时，中介板120的第二接垫128与黏着层10相黏接，而将中介板120定位于开口115a中。如图1B所示，中介板120并非直接接触开口115a，而是与开口115a的内壁之间具有间隙G。第一接垫126可与基板110a的第一表面111共平面，而第二接垫128可与基板110a的第二表面113共平面，但不以此为限。
接着，请同时参考图1B以及图1C，通过压合、填胶、塞孔等方式形成绝缘材料层130a于基板110a的开口115a内，以对基板110a进行膜封。此时，绝缘材料层130a填满开口115a，覆盖玻璃基板122的上表面121与下表面123，并延伸覆盖至基板110a的第一表面111以及第一接垫126上。
紧接着，请参考图1C，移除黏着层10，而暴露出基板110a的第二表面113、部分绝缘材料层130a以及第二接垫128。
接着，请同时参考图1C与图1D，通过化学机械研磨法(Chemical-MechanicalPolishing,CMP)或等离子体薄化(plasma thinning)等方式，移除部分绝缘材料层130a而形成绝缘层130。此时，绝缘层130暴露出中介板120的第一接垫126与第二接垫128，且切齐于基板110a的第一表面111与第二表面113。
接着，请参考图1E，形成至少一贯孔117(示意地示出二个贯孔117)于基板110a上。紧接着，以电镀或溅镀的方式形成导电材料层140a于基板110a上，其中导电材料层140a覆盖贯孔117的内壁，且延伸覆盖于绝缘层130上、第一接垫126与第二接垫128上，以及基板110a的第一表面111及第二表面113上。意即，对全板面进行金属化。
紧接着，请同时参考图1E与图1F，利用减层法的方式，图案化导电材料层140a，而形成导电结构层140。导电结构层140包括第一图案化线路层142、第二图案化线路层144以及至少一导通层146(示意地示出二个导通层146)。导通层146覆盖贯孔的内壁，且连接位于基板110a的第一表面111上的第一图案化线路层142及位于基板110a的第二表面113上的第二图案化线路层144。意即，导通层146用以导通第一图案化线路层142与第二图案化线路层144。此处，导电结构层140暴露出基板110a的核心层112的部分表面，且第一图案化线路层142包括残留的第一铜箔层114，而第二图案化线路层144包括残留的第二铜箔层116。特别是，第一图案化线路层142与第一接垫126结构性且电性连接，而第二图案化线路层144与第二接垫128结构性且电性连接。此时，第一图案化线路层142与第一接垫126之间仅具有一个接触平面，而第二图案化线路层144与第二接垫128之间仅具有一个接触平面，可具有较大的接触面积，并可提供较佳的导电性及较佳的连接可靠度，且呈现无盲孔连接及高共平面性。至此，已形成导电结构层140于基板110a上，其中导电结构层140结构性且电性连接中介板120的第一接垫126与第二接垫128。
接着，请参考图1G，分别形成第一增层结构150与第二增层结构160于基板110a的第一表面111与第二表面113上。第一增层结构150与第二增层结构160分别与导电结构层140电性连接。详细来说，第一增层结构150包括至少一介电层152(示意地示出一层介电层152)、至少一线路层154(示意地示出一层线路层154)以及至少一导电盲孔156(示意地示出多个导电盲孔156)。介电层152至少覆盖第一图案化线路层142，且填充至贯孔117内。线路层154配置于介电层152上，且通过导电盲孔156与第一图案化线路层142电性连接。第二增层结构160包括至少一介电层162(示意地示出一层介电层162)、至少一线路层164(示意地示出一层线路层164)以及至少一导电盲孔166(示意地示出多个导电盲孔166)。介电层162至少覆盖第二图案化线路层144，且填充至贯孔117内。线路层164配置于介电层162上，且通过导电盲孔166与第二图案化线路层144电性连接。
接着，请再参考图1G，形成第一防焊层170于第一增层结构150上，以及形成第二防焊层175于第二增层结构160上。第一防焊层170具有多个第一开口172，而第一开口172暴露出第一增层结构150的部分线路层154。第二防焊层175具有多个第二开口177，而第二开口177暴露出第二增层结构160的部分线路层164。紧接着，形成第一表面处理层180于第一开口172所暴露出的第一增层结构150的部分线路层154上，以及形成第二表面处理层185于第二开口177所暴露出的第二增层结构160的部分线路层164上，以分别保护线路层154及线路层164。
最后，请参考图1H，分别形成多个第一焊球190于第一防焊层170的第一开口172内，其中第一表面处理层180位于第一焊球190与第一增层结构150之间。分别形成多个第二焊球195于第二防焊层175的第二开口177内，其中第二表面处理层185位于第二焊球195与第二增层结构160之间。此处，第一焊球190的尺寸实际上小于第二焊球195的尺寸，其中第一焊球190适于与被动元件、主动元件或其他尺寸较小的芯片电性连接，而第二焊球195适于与封装体或其他尺寸较大的电子装置电性连接。至此，已完成封装载板100a的制作。
在结构上，请再参考图1H，封装载板100a包括基板110a、中介板120、导电结构层140、第一增层结构150以及第二增层结构160。基板110a具有彼此相对的第一表面111与第二表面113以及连接第一表面111与第二表面113的开口115a。中介板120配置于基板110a的开口115a内，且中介板120包括玻璃基板122、导电通孔124、第一接垫126以及第二接垫128。导电通孔124贯穿玻璃基板122，而第一接垫126与第二接垫128分别配置于玻璃基板122彼此相对的上表面121与下表面123上且连接至导电通孔124的相对两端。导电结构层140配置于基板110a上且结构性及电性连接第一接垫126与第二接垫128。第一增层结构150配置于基板110a的第一表面111上且与导电结构层140电性连接。第二增层结构160配置于基板110a的第二表面113上且与导电结构层140电性连接。
再者，本实施例的封装载板100a还包括绝缘层130，其中绝缘层130填满基板110a的开口115a，且覆盖玻璃基板120的上表面121与下表面123，并暴露出第一接垫126与第二接垫128。较佳地，绝缘层130切齐于基板110a的第一表面111与第二表面113。本实施例的基板110a还具有贯孔117，而导电结构层140包括第一图案化线路层142、第二图案化线路层144以及导通层146。导通层146覆盖贯孔117的内壁，且连接位于第一表面111上的第一图案化线路层142及位于第二表面113上的第二图案化线路层144。第一图案化线路层142与第一接垫126结构性且电性连接。第二图案化线路层144与第二接垫128结构性且电性连接。
此外，本实施例的封装载板100a还包括第一防焊层170、第二防焊层175、第一表面处理层180以及第二表面处理层185。第一防焊层170配置于第一增层结构150上，其中第一防焊层170具有第一开口172，而第一开口172暴露出部分第一增层结构150。第二防焊层175配置于第二增层结构160上，其中第二防焊层175具有第二开口177，而第二开口177暴露出部分第二增层结构160。第一表面处理层180配置于第一开口172所暴露出的第一增层结构150上。第二表面处理层185配置于第二开口177所暴露出的第二增层结构160上。
另外，为了与外部电路电性连接，本实施例的封装载板100a还包括多个第一焊球190以及多个第二焊球195。第一焊球190分别配置于第一防焊层170的第一开口172内，其中第一表面处理层180位于第一焊球190与第一增层结构150之间。第二焊球195分别配置于第二防焊层175的第二开口177内，其中第二表面处理层185位于第二焊球195与第二增层结构160之间。
由于本实施例的中介板120是以高刚性、高平整度及高尺寸安定性的玻璃基板122作为基底，且导电结构层140直接连接至第一接垫126与第二接垫128。意即，导电结构层140与第一接垫126之间以及导电结构层140与第二接垫128之间分别仅具有一个接触面，可具有较大的接触面积，并可提供较佳的导电性及较佳的连接可靠度，且呈现无盲孔连接及高共平面性(Coplanarity)。简言之，本实施例的中介板120可双面与导电结构层140电性连接，除了可具有较佳的线路灵活度及利用率之外，中介板120亦可作为刚性支撑结构，可提高后续封装结构的刚性。
再者，由于本实施例的中介板120提供了高刚性、高共平性及高平整度的接点连接结构，因此后续形成在中介板120上与外部电路电性连接的第一焊球190及第二焊球195，可形成高共平面性的芯片连接点。此外，由于本实施例中介板120置放于基板110a的开口115中，可视为是一种被动元件，因此本实施例的封装载板100a可视为一种元件内埋式封装载板，除了可具有较佳的共平面性，因而可提升后续芯片封装良率之外，亦可具有较佳的导电性能、结构可靠度及较薄的封装厚度。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是依照本发明的一实施例的一种封装载板的剖面示意图。图3是将多个芯片封装至图2的封装载板的剖面示意图。请先参考图2，本实施例的封装载板100b与图1H的封装载板100a相似，两者的差异在于：本实施例的基板110b具有多个开口115b(示意地示出二个开口115b)，而多个中介板120(示意地示出二个中介板120)分别置放于开口115b中。在应用上，请参考图3，可将至少一芯片20(示意地示出二个芯片20)通过第一焊球190而接合至封装载板100b上。也就是说，本实施例的封装载板100b可通过多个中介板120来实现多芯片封装，除了可提升芯片封装良率之外，亦可达成模块化的需求。
综上所述，在本发明的封装载板的设计中，是通过将中介板置放于基板的开口内来作为被动元件使用，其中导电结构层结构性及电性连接中介板的第一接垫与第二接垫。意即，导电结构层与第一接垫之间以及导电结构层与第二接垫之间分别仅具有一个接触面，呈现无盲孔连接且高共平面性。再者，中介板可双面与导电结构层电性连接，除了可具有较佳的线路灵活度及利用率之外，中介板亦可作为刚性支撑结构，可提高后续封装结构的刚性。此外，由于本发明的封装载板为元件内埋式封装载板，除了可具有较佳的共平面性，因而可提升后续芯片封装良率之外，亦可具有较佳的导电性能、结构可靠度及较薄的封装厚度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种封装载板，其特征在于，包括：
基板，具有彼此相对的第一表面与第二表面以及连接所述第一表面与所述第二表面的至少一开口；
至少一中介板，配置于所述基板的所述至少一开口内，各所述中介板包括玻璃基板、至少一导电通孔、至少一第一接垫以及至少一第二接垫，所述至少一导电通孔贯穿所述玻璃基板，而所述至少一第一接垫与所述至少一第二接垫分别配置于所述玻璃基板彼此相对的上表面与下表面上且连接至所述导电通孔的相对两端；
导电结构层，配置于所述基板上，且结构性及电性连接所述至少一第一接垫与所述至少一第二接垫；
第一增层结构，配置于所述基板的所述第一表面上，且与所述导电结构层电性连接；以及
第二增层结构，配置于所述基板的所述第二表面上，且与所述导电结构层电性连接。
2.根据权利要求1所述的封装载板，其特征在于，还包括：
绝缘层，填满所述基板的所述至少一开口，且覆盖所述玻璃基板的所述上表面与所述下表面，并暴露出所述至少一第一接垫与所述至少一第二接垫，其中所述绝缘层切齐于所述基板的所述第一表面与所述第二表面。
3.根据权利要求1所述的封装载板，其特征在于，所述基板还具有至少一贯孔，所述导电结构层包括第一图案化线路层、第二图案化线路层以及至少一导通层，所述至少一导通层覆盖所述至少一贯孔的内壁，且连接位于所述第一表面上的所述第一图案化线路层及位于所述第二表面上的所述第二图案化线路层，所述第一图案化线路层与所述至少一第一接垫结构性且电性连接，而所述第二图案化线路层与所述至少一第二接垫结构性且电性连接。
4.根据权利要求1所述的封装载板，其特征在于，还包括：
第一防焊层，配置于所述第一增层结构上，所述第一防焊层具有多个第一开口，而所述多个第一开口暴露出部分所述第一增层结构；
第二防焊层，配置于所述第二增层结构上，所述第二防焊层具有多个第二开口，而所述多个第二开口暴露出部分所述第二增层结构；
第一表面处理层，配置于所述多个第一开口所暴露出的所述第一增层结构上；以及
第二表面处理层，配置于所述多个第二开口所暴露出的所述第二增层结构上。
5.根据权利要求4所述的封装载板，其特征在于，还包括：
多个第一焊球，分别配置于所述第一防焊层的所述多个第一开口内，所述第一表面处理层位于所述多个第一焊球与所述第一增层结构之间；以及
多个第二焊球，分别配置于所述第二防焊层的所述多个第二开口内，所述第二表面处理层位于所述多个第二焊球与所述第二增层结构之间。
6.一种封装载板的制作方法，其特征在于，包括：
提供具有至少一开口的基板；
将至少一中介板置放于所述基板的所述至少一开口内，各所述中介板包括玻璃基板、至少一导电通孔、至少一第一接垫以及至少一第二接垫，所述至少一导电通孔贯穿所述玻璃基板，而所述至少一第一接垫与所述至少一第二接垫分别配置于所述玻璃基板彼此相对的上表面与下表面上且连接至所述导电通孔的相对两端；
形成导电结构层于所述基板上，其中所述导电结构层结构性且电性连接所述至少一第一接垫与所述至少一第二接垫；以及
分别形成第一增层结构与第二增层结构于所述基板的第一表面与第二表面上，所述第一增层结构与所述第二增层结构分别与所述导电结构层电性连接。
7.根据权利要求6所述的封装载板的制作方法，其特征在于，还包括：
于形成所述导电结构层于所述基板上之前，形成绝缘材料层于所述基板的所述至少一开口内，所述绝缘材料层填满所述至少一开口，覆盖所述玻璃基板的所述上表面与所述下表面，并延伸覆盖至所述基板的所述第一表面以及所述至少一第一接垫上；以及
移除部分所述绝缘材料层，而形成绝缘层，其中所述绝缘层暴露出所述至少一第一接垫与所述至少一第二接垫，且切齐于所述基板的所述第一表面与所述第二表面。
8.根据权利要求7所述的封装载板的制作方法，其特征在于，形成所述导电结构层于所述基板上的步骤，包括：
形成至少一贯孔于所述基板上；
形成导电材料层于所述基板上，所述导电材料层覆盖所述至少一贯孔的内壁，且延伸覆盖于所述绝缘层上、所述至少一第一接垫与所述至少一第二接垫上，以及所述基板的所述第一表面及所述第二表面上；以及
图案化所述导电材料层，而形成所述导电结构层，其中所述导电结构层包括第一图案化线路层、第二图案化线路层以及至少一导通层，所述至少一导通层覆盖所述至少一贯孔的内壁，且连接位于所述第一表面上的所述第一图案化线路层及位于所述第二表面上的所述第二图案化线路层，所述第一图案化线路层与所述至少一第一接垫结构性且电性连接，而所述第二图案化线路层与所述至少一第二接垫结构性且电性连接。
9.根据权利要求6所述的封装载板的制作方法，其特征在于，还包括：形成第一防焊层于所述第一增层结构上，其中所述第一防焊层具有多个第一开口，所述多个第一开口暴露出部分所述第一增层结构；
形成第二防焊层于所述第二增层结构上，其中所述第二防焊层具有多个第二开口，所述多个第二开口暴露出部分所述第二增层结构；
形成第一表面处理层于所述多个第一开口所暴露出的所述第一增层结构上；以及
形成第二表面处理层于所述多个第二开口所暴露出的所述第二增层结构上。
10.根据权利要求9所述的封装载板的制作方法，其特征在于，还包括：
分别形成多个第一焊球于所述第一防焊层的所述多个第一开口内，其中所述第一表面处理层位于所述多个第一焊球与所述第一增层结构之间；以及
分别形成多个第二焊球于所述第二防焊层的所述多个第二开口内，其中所述第二表面处理层位于所述多个第二焊球与所述第二增层结构之间。
CN202010580791.5A 2020-06-23 2020-06-23 封装载板及其制作方法 Pending CN113838829A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010580791.5A CN113838829A (zh) 2020-06-23 2020-06-23 封装载板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010580791.5A CN113838829A (zh) 2020-06-23 2020-06-23 封装载板及其制作方法

Publications (1)

Publication Number Publication Date
CN113838829A true CN113838829A (zh) 2021-12-24

Family

ID=78964112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010580791.5A Pending CN113838829A (zh) 2020-06-23 2020-06-23 封装载板及其制作方法

Country Status (1)

Country Link
CN (1) CN113838829A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321410A (zh) * 1999-09-02 2001-11-07 伊比登株式会社 印刷布线板及其制造方法
US20110227223A1 (en) * 2010-03-18 2011-09-22 Albert Wu Embedded die with protective interposer
JP2012074536A (ja) * 2010-09-29 2012-04-12 Panasonic Corp ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
US20120146209A1 (en) * 2010-12-14 2012-06-14 Unimicron Technology Corporation Packaging substrate having through-holed interposer embedded therein and fabrication method thereof
CN103779284A (zh) * 2012-10-22 2014-05-07 欣兴电子股份有限公司 封装载板与芯片封装结构
CN104377187A (zh) * 2013-08-16 2015-02-25 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
TW201523834A (zh) * 2013-12-04 2015-06-16 Bridge Semiconductor Corp 具有堆疊式封裝能力之半導體封裝件及其製作方法
US20160240481A1 (en) * 2015-02-17 2016-08-18 Advanced Semiconductor Engineering, Inc. Interposer substrate, semiconductor structure and fabricating process thereof
CN111223820A (zh) * 2018-11-27 2020-06-02 三星电机株式会社 混合中介体和包括该混合中介体的半导体封装件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321410A (zh) * 1999-09-02 2001-11-07 伊比登株式会社 印刷布线板及其制造方法
US20110227223A1 (en) * 2010-03-18 2011-09-22 Albert Wu Embedded die with protective interposer
JP2012074536A (ja) * 2010-09-29 2012-04-12 Panasonic Corp ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
US20120146209A1 (en) * 2010-12-14 2012-06-14 Unimicron Technology Corporation Packaging substrate having through-holed interposer embedded therein and fabrication method thereof
CN103779284A (zh) * 2012-10-22 2014-05-07 欣兴电子股份有限公司 封装载板与芯片封装结构
CN104377187A (zh) * 2013-08-16 2015-02-25 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
TW201523834A (zh) * 2013-12-04 2015-06-16 Bridge Semiconductor Corp 具有堆疊式封裝能力之半導體封裝件及其製作方法
US20160240481A1 (en) * 2015-02-17 2016-08-18 Advanced Semiconductor Engineering, Inc. Interposer substrate, semiconductor structure and fabricating process thereof
CN111223820A (zh) * 2018-11-27 2020-06-02 三星电机株式会社 混合中介体和包括该混合中介体的半导体封装件

Similar Documents

Publication Publication Date Title
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
US7413929B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20080230892A1 (en) Chip package module
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2003318327A (ja) プリント配線板および積層パッケージ
TW201513280A (zh) Ic載板、具有該ic載板的半導體器件及製作方法
KR101084910B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2003188342A (ja) 半導体装置
US11532543B2 (en) Manufacturing method of package carrier
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN113838829A (zh) 封装载板及其制作方法
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
KR20140027800A (ko) 전자 소자의 적층 패키지 및 제조 방법
TWI834298B (zh) 電子封裝件及其製法
CN220474621U (zh) 线路载板及电子封装体
US20200381400A1 (en) Semiconductor package and semiconductor device including the same
KR100256306B1 (ko) 적층형 멀티 칩 모듈
CN117747553A (zh) 内埋元件的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination