CN111223820A - 混合中介体和包括该混合中介体的半导体封装件 - Google Patents

混合中介体和包括该混合中介体的半导体封装件 Download PDF

Info

Publication number
CN111223820A
CN111223820A CN201910968147.2A CN201910968147A CN111223820A CN 111223820 A CN111223820 A CN 111223820A CN 201910968147 A CN201910968147 A CN 201910968147A CN 111223820 A CN111223820 A CN 111223820A
Authority
CN
China
Prior art keywords
insulating layer
wiring
interposer
disposed
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910968147.2A
Other languages
English (en)
Other versions
CN111223820B (zh
Inventor
河兆富
金成贤
郑枳蓏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111223820A publication Critical patent/CN111223820A/zh
Application granted granted Critical
Publication of CN111223820B publication Critical patent/CN111223820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种混合中介体和包括该混合中介体的半导体封装件，半导体封装件包括：有机框架，具有彼此相对的第一表面和第二表面，具有腔，并且具有连接第一表面和第二表面的布线结构；连接结构，设置在有机框架的第一表面上，并且具有连接到布线结构的第一重新分布层；至少一个无机中介体，具有第一表面和第二表面，并且具有将至少一个无机中介体的第一表面和第二表面彼此连接的互连布线；包封剂，包封至少一个无机中介体的至少一部分；绝缘层，设置在有机框架的第二表面和至少一个无机中介体的第二表面上；第二重新分布层，具有设置为多个焊盘的部分；以及至少一个半导体芯片，具有分别连接到多个焊盘的连接电极。

Description

混合中介体和包括该混合中介体的半导体封装件
本申请要求于2018年11月27日在韩国知识产权局提交的第10-2018-0148327号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种混合中介体和包括该混合中介体的半导体封装件。
背景技术
由于装置的高规格和高带宽存储器(HBM)的使用，中介体的市场一直在增长。目前，硅是中介体的主流材料，而玻璃型中介体或有机型中介体已经在大规模和低成本方面得到发展。
此外，在包括中介体的半导体封装件的情况下，半导体封装件通过执行封装工艺以将半导体芯片粘附到中介体并且对半导体芯片进行模制而制造，并且可在安装半导体芯片之前，预先制造将被用作中介体的具有重新分布层的连接结构。
发明内容
本公开的一方面可提供一种能够实现精细节距的混合中介体和包括该混合中介体的半导体封装件。
根据本公开的一方面，一种半导体封装件可包括：有机框架，具有彼此相对的第一表面和第二表面，具有腔，并且具有连接所述第一表面和所述第二表面的布线结构；连接结构，设置在所述有机框架的所述第一表面上，并且具有连接到所述布线结构的第一重新分布层；至少一个无机中介体，设置在所述腔中，具有与所述连接结构接触的第一表面和与所述第一表面相对的第二表面，并且具有连接到所述第一重新分布层且将所述至少一个无机中介体的所述第一表面和所述第二表面彼此连接的互连布线；包封剂，包封设置在所述腔中的所述至少一个无机中介体的至少一部分；绝缘层，设置在所述有机框架的所述第二表面和所述至少一个无机中介体的所述第二表面上；第二重新分布层，设置在所述绝缘层上，连接到所述布线结构和所述互连布线中的每者，并且具有设置为多个焊盘的部分；以及至少一个半导体芯片，具有分别连接到所述多个焊盘的连接电极。
根据本公开的另一方面，一种混合中介体可包括：有机框架，具有彼此相对的第一表面和第二表面，具有腔，并且具有连接所述第一表面和所述第二表面的布线结构；连接结构，设置在所述有机框架的所述第一表面上，并且具有连接到所述布线结构的第一重新分布层；至少一个无机中介体，设置在所述腔中，具有与所述连接结构接触的第一表面和与所述第一表面相对的第二表面，并且具有连接到所述第一重新分布层且将所述至少一个无机中介体的所述第一表面和所述第二表面彼此连接的互连布线；包封剂，包封设置在所述腔中的所述至少一个无机中介体的至少一部分；绝缘层，设置在所述有机框架的所述第二表面和所述至少一个无机中介体的所述第二表面上；以及第二重新分布层，设置在所述绝缘层上，连接到所述布线结构和所述互连布线中的每者，并且具有设置为多个焊盘的部分。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是示出3D BGA封装件安装在电子装置的主板上的情况的示意性截面图；
图4是示出2.5D硅中介体封装件安装在主板上的情况的示意性截面图；
图5是示出2.5D有机中介体封装件安装在主板上的情况的示意性截面图；
图6是示出根据本公开中的示例性实施例的混合中介体的示意性截面图；
图7是图6中所示的混合中介体的沿着I-I'线截取的平面图；
图8是示出具有图6中所示的混合中介体的半导体封装件的示意性截面图；
图9是示出根据本公开中的示例性实施例的混合中介体的示意性截面图；
图10是示出具有图9中所示的混合中介体的半导体封装件的示意性截面图；
图11是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图；
图12是图11中所示的半导体封装件的沿着II-II'线截取的平面图；以及
图13是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图。
具体实施方式
在下文中，将参照附图详细地描述本公开中的示例性实施例。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实施诸如以下的协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，可包括实施各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，半导体封装件100可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体装置(或半导体封装件)
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而是可被封装并且在封装的状态下在电子装置等中使用。
通常使用半导体封装的原因在于：就电连接而言，半导体芯片和电子装置的主板之间的电路宽度通常存在差异。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，因此用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术的使用是有利的。
在下文中，将参照附图详细地描述通过封装技术制造的半导体装置。
图3是示出3D BGA封装件安装在电子装置的主板上的情况的示意性截面图。
半导体芯片中的诸如图形处理单元(GPU)的专用集成电路(ASIC)的每个芯片的价格非常高，因此，以高良率执行封装非常重要。为此目的，在安装半导体芯片之前，首先准备球栅阵列(BGA)基板2210等(数千到数十万个连接焊盘在球栅阵列(BGA)基板2210等上可被重新分布)，随后通过表面安装技术(SMT)将诸如GPU 2220的高价半导体芯片安装并封装在BGA基板2210上，然后，将所得结构最终安装在主板2110上。
此外，在GPU 2220的情况下，需要使到诸如高带宽存储器(HBM)的存储器的信号路径最小化，为此，诸如HBM 2240的半导体芯片安装在中介体封装件2230上，随后按照叠层封装(POP)形式封装(诸如HBM 2240的半导体芯片堆叠在安装有GPU 2220的封装件上)并被使用。然而，在这种情况下，装置的厚度过度增加，并且在使信号路径最小化方面也存在限制。
图4是示出2.5D硅中介体封装件安装在主板上的情况的示意性截面图。
为了解决上述问题，可考虑通过将诸如GPU 2220的第一半导体芯片和诸如HBM2240的第二半导体芯片并排地表面安装在硅中介体2250上并且根据2.5中介体技术对其进行封装来制造半导体装置2310。在这种情况下，具有数千到数十万个连接焊盘的GPU 2220和HBM 2240可重新分布并且通过最小路径电连接。此外，当半导体装置2310再次安装在BGA基板2210等上并且重新分布时，半导体装置2310可最终安装在主板2110上。然而，在硅中介体2250的情况下，非常难以形成硅通孔(TSV)并且导致高的制造成本，因此，硅中介体2250对于较大面积和低成本是不利的。
图5是示出2.5D有机中介体封装件安装在主板上的情况的示意性截面图。
作为解决上述问题的方法，可考虑使用有机中介体2260代替硅中介体2250。例如，可考虑通过将诸如GPU 2220的第一半导体芯片和诸如HBM 2240的第二半导体芯片并排地表面安装在有机中介体2260上并且根据2.5中介体技术对其进行封装来制造半导体装置2320。在这种情况下，具有数千到数十万个连接焊盘的GPU 2220和HBM 2240可重新分布并且通过最小路径电连接。此外，当半导体装置2320再次安装在BGA基板2210等上并且重新分布时，半导体装置2320可最终安装在主板2110上。此外，这种方法对于大面积和低成本可以是有利的。
此外，半导体装置2320通过在有机中介体2260上安装芯片2220和2240并对其执行模制的封装工艺来制造。这是因为，在没有模制的情况下，可能无法进行处理，从而半导体装置2320无法连接到BGA基板2210等，因此，通过模制保持刚性。然而，当进行模制时，由于有机中介体2260、芯片2220和2240以及模制材料之间的热膨胀系数(CTE)的差异等，可能出现诸如翘曲的发生、填充底部填充树脂的劣化、芯片和模制材料之间出现裂纹等问题。
在下文中，将参照附图详细地描述本公开的各个示例性实施例。
图6是示出根据本公开中的示例性实施例的混合中介体的示意性截面图，以及图7是沿着图6中所示的混合中介体的I-I'线截取的平面图。
参照图6和图7，根据本示例性实施例的混合中介体100包括：有机框架110，具有定位为彼此相对的第一表面110A和第二表面110B并且具有腔110H；连接结构140，设置在有机框架110的第一表面110A上并且具有第一重新分布层145；无机中介体200，在腔110H中设置在连接结构140上；以及包封剂130，包封无机中介体200的至少一部分。
有机框架110包括具有第一绝缘层111a和第二绝缘层111b的绝缘构件。有机框架110可用于增强混合中介体100的刚性并且确保包封剂130的厚度的均匀性。有机框架110的绝缘构件可包括有机绝缘材料，诸如热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)。在一些示例性实施例中，作为绝缘构件，可使用通过将作为主要成分的有机绝缘材料与无机组分混合而获得的混合物。例如，绝缘构件可包括与无机填料混合的树脂或与无机填料一起浸在玻璃纤维中的树脂。在具体示例中，绝缘构件可以是ABF(AjinomotoBuild-up Film)或半固化片。
无机中介体200具有与连接结构140接触的第一表面(即，下表面)、定位为与第一表面相对的第二表面(即，上表面)以及连接第一表面和第二表面的互连布线214。互连布线214包括图案和过孔，并且无机中介体200可包括分别位于第一表面和第二表面上并且连接到互连布线214的多个第一焊盘212和多个第二焊盘216。无机中介体200的互连布线214可通过第一焊盘212连接到第一重新分布层145。无机中介体200包括利用无机材料形成的基板201。例如，基板201可包括诸如硅的半导体基板或玻璃基板。
如上所述，混合中介体100具有无机中介体200嵌在有机框架110的腔110H中的结构，从而减小了总厚度。
此外，可实现复杂的重新分布结构，以连接到诸如有机框架、无机中介体、连接结构等的每个组件。
有机框架110的布线结构可包括第一布线图案112a、第二布线图案112b和第三布线图案112c以及连接第一布线图案112a与第二布线图案112b的第一布线过孔113a和连接第二布线图案112b与第三布线图案112c的第二布线过孔113b。有机框架110的布线结构(具体地，第一布线图案112a)可连接到连接结构140的第一重新分布层145。
连接结构140包括绝缘层141和设置在绝缘层141上的第一重新分布层145。第一重新分布层145包括重新分布图案142和过孔143，并且可与布线结构一起连接到无机中介体200的互连布线214。具体地，如图6中所示，重新分布图案142可经由过孔143连接到布线结构的第一布线图案112a和无机中介体200的第一焊盘212中的每者。在该示例性实施例中采用的连接结构140被示出为包括单层的第一重新分布层145，但在另一示例性实施例中，连接结构140可被构造为包括两个或更多个重新分布层。
根据本示例性实施例的混合中介体100还包括：绝缘层151，设置在有机框架110的第二表面110B和无机中介体200的第二表面上；以及第二重新分布层155，设置在绝缘层151上。
第二重新分布层155可在有机框架110的第二表面110B上提供连接到布线结构的背侧重新分布电路。第二重新分布层155可包括：重新分布图案152，设置在绝缘层151上；以及过孔153，穿透绝缘层151连接到重新分布图案152。此外，第二重新分布层155可连接到无机中介体200的互连布线214。具体地，第二重新分布层155可经由过孔153连接到布线结构的第三布线图案112c和无机中介体200的第二焊盘216。
另外，重新分布图案152的一部分可被构造为提供作为用于安装半导体芯片的多个焊盘152P。第二钝化层162可设置在绝缘层151上，以覆盖第二重新分布层155。第二钝化层162可提供第一开口O1、第二开口O2和第三开口O3，多个焊盘152P通过第一开口O1、第二开口O2和第三开口O3暴露。
如图8中所示，第一开口O1、第二开口O2和第三开口O3可设置为第一半导体芯片310、第二半导体芯片320和第三半导体芯片330的安装区域。图8是示出具有图6中所示的混合中介体的半导体封装件的示意性截面图。
第一半导体芯片310、第二半导体芯片320和第三半导体芯片330可被构造为从存储器芯片、逻辑芯片和光学芯片中选择的各种组合。例如，存储器芯片可以是诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的易失性存储器芯片或者诸如相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)或电阻随机存取存储器(RRAM)的非易失性存储器芯片。另外，逻辑芯片可以是例如微处理器、模拟装置或数字信号处理器。光学芯片可包括发光芯片，诸如发光二极管(LED)或CMOS图像传感器(CIS)芯片。例如，第一半导体芯片310可以是诸如HBM的存储器芯片，第二半导体芯片320可以是逻辑芯片，第三半导体芯片330可以是光学芯片。
第一半导体芯片310的连接电极310P、第二半导体芯片320的连接电极320P和第三半导体芯片330的连接电极330P可通过连接构件380分别连接到多个焊盘152P。连接构件380可以是低熔点金属，例如，锡(Sn)或含锡(Sn)的合金。可选地，可设置底部填充树脂(未示出)，底部填充树脂设置在其上形成有第一半导体芯片310的连接电极、第二半导体芯片320的连接电极和第三半导体芯片330的连接电极的表面(下文中，称为有效表面)与绝缘层151之间。底部填充树脂可将第一半导体芯片310、第二半导体芯片320和第三半导体芯片330稳定地固定到绝缘层151。例如，底部填充树脂可以是诸如环氧树脂等的可固化树脂。
多个焊盘152P可以以精细节距布置，以对应于第一半导体芯片310的连接电极310P、第二半导体芯片320的连接电极320P和第三半导体芯片330的连接电极330P的布局。例如，在采用具有以精细节距布置的多个连接电极的诸如高带宽存储器(HBM)的半导体芯片的情况下，可能需要具有较窄间隙的焊盘布局。
为了形成以精细节距设置焊盘152P的第二重新分布层155，绝缘层151可包括感光介电(PID)材料。第二重新分布层155可使用绝缘层151(为PID材料)使用光刻工艺形成为具有精细图案。在本示例性实施例中采用的第二重新分布层155可通过以精细节距布置的过孔153连接到无机中介体200的第二焊盘216。如在本示例性实施例中，绝缘层151可设置为与无机中介体200的第二表面接触。仅利用PID材料形成的绝缘层151可设置在无机中介体200的第二表面上。因此，可仅使用光刻工艺通过对绝缘层151进行处理来形成用于过孔153的孔。对于绝缘层的布局，无机中介体200的第二表面可位于与有机框架110的第二表面基本相等的高度或比有机框架110的第二表面高的高度。
另外的包封剂(未示出)还可设置在第二钝化层162上，以覆盖第一半导体芯片310、第二半导体芯片320和第三半导体芯片330。此外，包封剂(未示出)的上表面可被抛光，使得半导体芯片310、320和330中的一些半导体芯片的上表面暴露，以有助于散热。然而，本公开不限于此，可另外引入围绕散热器或半导体芯片的其他增强材料。
如图6中所示，第一钝化层161可设置在连接结构140的下表面上。第一钝化层161具有使第一重新分布层145的至少部分暴露的开口。凸块下金属(UBM)层170可设置在开口中，并且UBM层170可分别连接到电连接金属件180。
在下文中，将更详细地描述根据本示例性实施例的半导体封装件300中包括的每个组件。
在本示例性实施例中采用的有机框架110包括：第一绝缘层111a，与连接结构140接触；第一布线图案112a，与连接结构140接触并嵌在第一绝缘层111a中；第二布线图案112b，设置在第一绝缘层111a的与嵌有第一布线图案112a的侧相对的侧上；第二绝缘层111b，设置在第一绝缘层111a的与嵌有第一布线图案112a的侧相对的侧的表面上并且覆盖第二布线图案112b的至少一部分；以及第三布线图案112c，设置在第二绝缘层111b的与嵌有第二布线图案112b的侧相对的侧的表面上。第一布线图案112a和第二布线图案112b以及第二布线图案112b和第三布线图案112c分别通过穿透第一绝缘层111a的第一布线过孔113a和穿透第二绝缘层111b的第二布线过孔113b电连接。第一布线图案112a、第二布线图案112b和第三布线图案112c电连接到连接结构140的重新分布图案142。在本示例性实施例中采用的框架的布线结构被示出为包括三层布线图案112a、112b和112c以及连接三个布线图案112a、112b和112c的布线过孔113a和113b，但布线结构可具有任何其他数量的图案和多种其他结构(参见图10)。
如图6中所示，第一布线图案112a可凹入第一绝缘层111a中。在第一布线图案112a凹入第一绝缘层111a中使得第一绝缘层111a的下表面和第一布线图案112a的下表面具有台阶的情况下，可防止形成包封剂130的材料渗出而污染第一布线图案112a的问题。
上述的第一布线图案112a、第二布线图案112b和第三布线图案112c以及布线过孔113a和113b可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一布线图案112a、第二布线图案112b和第三布线图案112c可根据它们的设计执行各种功能。例如，第一布线图案112a、第二布线图案112b和第三布线图案112c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案。这里，信号(S)图案包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。第一布线图案112a、第二布线图案112b和第三布线图案112c还可包括过孔焊盘、布线焊盘、用于电连接金属件的焊盘等。布线图案112a、112b和112c可通过已知的镀覆形成，并且可均包括种子层和导电层。第一布线图案112a、第二布线图案112b和第三布线图案112c可比第一重新分布层的重新分布图案142厚。
第一布线过孔113a和第二布线过孔113b均可以是填充有导电材料的填充型过孔，或者可以是导电材料沿着通路孔的壁表面形成的共形型过孔。此外，第一布线过孔113a和第二布线过孔113b可均具有锥形形状。第一布线过孔113a和第二布线过孔113b可通过镀覆形成，并且可均包括种子层和导电层。
当形成用于第一布线过孔113a的孔时，第一布线图案112a的一些焊盘可用作阻挡件。因此，第一布线过孔113a可在工艺方面有利地具有其上端的宽度大于其下端的宽度的锥形形状。在这种情况下，第一布线过孔113a可与
第二布线图案112b的焊盘图案一体化。另外，当形成用于第二布线过孔113b的孔时，第二布线图案112b的一些焊盘可用作阻挡件。因此，类似于第一布线过孔113a，第二布线过孔113b可在工艺方面有利地具有其上端的宽度大于其下端的宽度的锥形形状。在这种情况下，第二布线过孔113b可与第三布线图案112c的焊盘图案一体化。尽管未示出，但是在一些示例性实施例中，出于屏蔽电磁波的目的或为了散热，金属层(未示出)可设置在有机框架110的腔110H的壁表面上，并且金属层(未示出)可围绕无机中介体200。
第一半导体芯片310、第二半导体芯片320和第三半导体芯片330可以是上述的各种类型的半导体芯片，并且可以是数百至数百万个器件集成在一个芯片中的集成电路(IC)。根据本示例性实施例的半导体封装件被示出为具有三个半导体芯片，但是不限于此，例如，半导体封装件可包括至少一个半导体芯片。
包封剂130包封有机框架110以及无机中介体200，并且填充腔110H的至少一部分。包封剂130利用绝缘材料形成，并且作为绝缘材料，可使用绝缘树脂(例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂)或包括无机填料和绝缘树脂的材料或者热固性树脂或热塑性树脂中包含诸如无机填料的增强材料的树脂(具体地，ABF、FR-4、双马来酰亚胺三嗪(BT)树脂等)。此外，还可使用诸如环氧塑封料(EMC)的模制材料或感光材料(即，感光包封剂(PIE))。在一些示例性实施例中，可使用通过用诸如热固性树脂或热塑性树脂的绝缘树脂浸渍诸如无机填料和/或玻璃纤维的芯材料而获得的材料。设置在包封剂130的上表面上的绝缘层151可利用与包封剂130的材料相同或相似的材料形成，或者可包括有利于如上所述的精细节距的PID材料。
类似于布线结构，第二重新分布层155可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二重新分布层155可根据设计执行各种功能。第二重新分布层155可包括过孔焊盘、布线焊盘、用于电连接金属件的焊盘等。第二重新分布层155可通过已知的镀覆形成，并且可包括种子层和导电层。过孔153可以是填充有导电材料的填充型过孔或导电材料沿着通路孔的壁表面形成的共形型过孔。此外，过孔153可具有锥形形状。过孔153也可通过镀覆形成，并且可包括种子层和导电层。
连接结构140可被构造为使无机中介体200的第一焊盘212重新分布。连接结构140的绝缘层141可利用上述绝缘材料形成，并且在具体示例中，可使用感光介电(PID)材料。在这种情况下，由于可通过光刻引入精细节距，因此可非常有效地使无机中介体200的第一焊盘212重新分布。
类似于第二重新分布层155和布线结构，第一重新分布层145可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。第一重新分布层145也可根据设计执行各种功能。例如，第一重新分布层145可包括接地(GND)图案、电力(PWR)图案、信号(S)图案，这里，信号(S)图案包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。第一重新分布层145也可包括过孔焊盘、布线焊盘、用于电连接金属件的焊盘等。过孔143可连接到形成在不同层上的重新分布图案142，以一体地形成。过孔143也可用导电材料完全填充或者使导电材料沿着通路孔的壁形成。此外，锥形形状可应用为过孔143的形状。
第一钝化层161和第二钝化层162可被设置为用于保护混合中介体100免受外部物理或化学损坏的层。详细地，位于底部上的第一钝化层161保护连接结构140，位于顶部上的第二钝化层162可被设置为保护第二重新分布层155。例如，第一钝化层161和第二钝化层162可以是诸如ABF的各种绝缘材料，并且在具体示例中，第一钝化层161和第二钝化层162可以是PID材料。
凸块下金属(UBM)层170可用于提高电连接金属件180的连接可靠性。也就是说，根据本示例性实施例的UBM层170可改善混合中介体100或半导体封装件300的板级可靠性。UBM层170可被设置为数十至数万UBM层。UBM层170可通过已知的金属化方法利用金属形成，但不限于此。
电连接金属件180是用于将混合中介体100或半导体封装件300物理连接和/或电连接到外部的组件。例如，混合中介体100或半导体封装件300可通过电连接金属件180安装在电子装置的主板上。电连接金属件180可利用低熔点金属(例如，锡(Sn)或包括锡(Sn)的合金)形成。更具体地，电连接金属件180可利用焊料等形成，但是这仅是示例，并且材料不特别局限于此。电连接金属件180可以是焊盘、焊球、引脚等。电连接金属件180可形成为多层或单层。当电连接金属件180形成为多层时，电连接金属件180可包括铜柱和焊料，并且当电连接金属件180形成为单层时，电连接金属件180可包括锡-银焊料或铜，但这仅是示例，并且材料并不特别局限于此。电连接金属件180的数量、间隔、布局类型等没有特别限制，并且可由本领域普通技术人员根据设计规范进行充分修改。例如，电连接金属件180的数量可以是数十至数千，并且可以更大或更小。
图9是示出根据本公开中的示例性实施例的混合中介体的示意性截面图，以及图10是示出具有图9中所示的混合中介体的半导体封装件的示意性截面图。
参照图9，除了采用多个无机中介体200A和200B以及包封剂130'的高度和有机框架110的布线结构的高度不同之外，根据本示例性实施例的混合中介体100A可被理解为类似于图6和图7中所示的结构。对于本示例性实施例的组件，除非另有提及，否则可参考与图6和图7中所示的混合中介体100的组件相同或相似的组件的描述。
根据本示例性实施例的混合中介体100A包括设置在有机框架110的单个腔110H中的第一无机中介体200A和第二无机中介体200B。第一无机中介体200A和第二无机中介体200B具有连接第一无机中介体200A的上表面和下表面以及连接第二无机中介体200B的上表面和下表面的互连布线(未示出)。互连布线可通过多个第一焊盘212连接到第一重新分布层145，并且通过多个第二焊盘216连接到第二重新分布层155。
不同的半导体芯片可分别设置在第一无机中介体200A和第二无机中介体200B上。作为示例，参照图10中所示的半导体封装件300A，第一半导体芯片310和第二半导体芯片320可设置在第一无机中介体200A上。具体地，第一半导体芯片310可连接到通过第一开口O1暴露的多个焊盘152P，第二半导体芯片320可连接到通过第二开口O2暴露的多个焊盘152P。第三半导体芯片330可设置在第二无机中介体200B上。具体地，第三半导体芯片330可连接到通过第三开口O3暴露的多个焊盘152P。
在本示例性实施例中采用的第一无机中介体200A和第二无机中介体200B可包括分别利用不同材料形成的基板。第一无机中介体200A和第二无机中介体200B可被构造为根据设置在其上的半导体芯片的功能而具有不同的物理性质。
例如，第一半导体芯片310和第二半导体芯片320可以是具有精细节距电极的半导体芯片(诸如HBM或逻辑芯片)，并且第一无机中介体200A可包括易于形成精细图案的半导体基板(诸如硅基板)。第三半导体芯片330可以是诸如光学芯片的发光或光接收器件或者诸如CIS芯片的图像传感器，第二无机中介体200B可包括具有透光性的玻璃基板。
在该示例性实施例中，包封剂130'设置为覆盖有机框架110的第二表面110B以及第一无机中介体200A的第二表面和第二无机中介体200B的第二表面，并且绝缘层151可设置在包封剂130'上。多个过孔153可形成为穿透绝缘层151和包封剂130'。绝缘层151可包括与包封剂130'的材料不同的材料，但是也可包括相同的材料，但不限于此。例如，包封剂130'可包括与绝缘层151相同的PID材料。
在该示例性实施例中采用的有机框架110具有不同的结构，因此，可以相应地修改有机框架110的布线结构。具体地，有机框架110包括：第一绝缘层111a；第一布线图案112a，设置在第一绝缘层111a的一个表面上；第二布线图案112b，设置在第一绝缘层111a的另一表面上；第二绝缘层111b，设置在第一绝缘层111a的一个表面上并且覆盖第一布线图案112a的至少一部分；第三布线图案112c，设置在第二绝缘层111b的与嵌有第一布线图案112a的侧相对的侧的表面上；第三绝缘层111c，设置在第一绝缘层111a的另一表面上并且覆盖第二布线图案112b的至少一部分；第四布线图案112d，设置在第三绝缘层111c的与嵌有第二布线图案112b的侧相对侧的表面上；第一布线过孔113a，穿透第一绝缘层111a并且电连接第一布线图案112a和第二布线图案112b；第二布线过孔113b，穿透第二绝缘层111b并且电连接第一布线图案112a和第三布线图案112c；以及第三布线过孔113c，穿透第三绝缘层111c并且电连接第二布线图案112b和第四布线图案112d。由于在该示例性实施例中采用的有机框架110具有更多数量的布线图案112a、112b、112c和112d，因此可进一步简化连接结构140的第一重新分布层145。
第一绝缘层111a可比第二绝缘层111b和第三绝缘层111c厚。第一绝缘层111a可相对厚以基本上保持刚性，并且可引入第二绝缘层111b和第三绝缘层111c以形成更多数量的布线图案112c和112d。第一绝缘层111a可包括与第二绝缘层111b和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a可以是例如包括诸如玻璃纤维的芯材料、无机填料和绝缘树脂的半固化片，第二绝缘层111b和第三绝缘层111c可以是包括无机填料和绝缘树脂的ABF或PID，但不限于此。从类似的角度来看，穿透第一绝缘层111a的第一布线过孔113a的直径可分别大于穿透第二绝缘层111b的第二布线过孔113b的直径和穿透第三绝缘层111c的第三布线过孔113c的直径。此外，第一布线过孔113a可具有沙漏形状或圆柱形形状，而第二布线过孔113b和第三布线过孔113c可具有彼此相反的方向的锥形形状。第一布线图案112a、第二布线图案112b、第三布线图案112c和第四布线图案112d可比第一重新分布层145的重新分布图案142厚。
尽管图6至图8中未示出，但是第二无机中介体200B可以以类似于图9和图10中所示的方式设置在腔110H中并设置在第三半导体芯片330的下方。在这种情况下，无机中介体200可以以与图9和图10中所示的无机中介体200A类似的方式构造。
图11是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图，以及图12是沿着图11的半导体封装件的II-II'线截取的平面图。
参照图11和图12，除了混合中介体100B的有机框架110具有多个腔110Ha和110Hb以及采用多个无机中介体200A和200B之外，根据本示例性实施例的半导体封装件300B可被理解为类似于图8中所示的结构。对于本示例性实施例的组件，除非另有提及，否则可参考与图6至图8中所示的混合中介体100和半导体封装件的组件相同或相似的组件的描述。
在本示例性实施例中采用的有机框架110可包括第一腔110Ha和第二腔110Hb。如图12中所示，第一腔110Ha和第二腔110Hb通过绝缘构件111a和111b分开，并且甚至在设置于第一腔110Ha和第二腔110Hb之间的绝缘构件处也可形成布线结构。
第一无机中介体200A和第二无机中介体200B可分别设置在第一腔110Ha和第二腔110Hb中。第一无机中介体200A和第二无机中介体200B可通过第二重新分布层155连接到有机框架110的位于第一腔110Ha和第二腔110Hb之间的布线结构，因此，第一无机中介体200A的互连布线(未示出)和第二无机中介体200B的互连布线(未示出)以及布线结构的连接可变化。
类似于图10中所示的半导体封装件300A，第一无机中介体200A和第二无机中介体200B可包括分别利用不同材料形成的基板。第一无机中介体200A和第二无机中介体200B可被构造为根据设置在其上的半导体芯片的功能而具有不同的物理性质。例如，第一半导体芯片310和第二半导体芯片320可以是具有精细节距电极的半导体芯片(诸如HBM或逻辑芯片)，第一无机中介体200A可包括易于形成精细图案的半导体基板(诸如硅基板)。第三半导体芯片330可以是诸如光学芯片的发光或光接收器件或者诸如CIS芯片的图像传感器，第二无机中介体200B可包括具有透光性的玻璃基板。
图13是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图。
参照图13，除了半导体芯片直接安装在多个腔中的至少一个腔110Ha中之外，根据本示例性实施例的半导体封装件300C可以被理解为类似于图11中所示的结构。对于本示例性实施例的组件，除非另有提及，否则可参考与图6至图8中所示的混合中介体100和半导体封装件300的组件以及图11和图12中所示的混合中介体100B和半导体封装件300B的组件相同或相似的组件的描述。
类似于图11和图12中所示的有机框架110，在本示例性实施例中采用的有机框架110可包括第一腔110Ha和第二腔110Hb，第一无机中介体200A和第二无机中介体200B可分别设置在第一腔110Ha和第二腔110Hb中。然而，与前面的示例性实施例不同，第一无机中介体200A可具有相对小的尺寸，仅第一半导体芯片310安装在第一无机中介体200A上，并且第二半导体芯片320可设置在第一腔110Ha的剩余空间中。第二半导体芯片320可被包封剂包封在第一腔110Ha中。第二半导体芯片320可在第一腔110Ha中设置在连接结构140上，并且第二半导体芯片320的连接电极320P可电连接到第一重新分布层145。
具体地，第二半导体芯片320与第一无机中介体200A嵌在有机框架110的第一腔110Ha中，并且在第二无机中介体200B嵌在第二腔110Hb中之后，通过包封剂130执行包封，并且可应用形成连接结构140的工艺，即，形成第一重新分布层145的工艺。在此工艺期间，第一重新分布层145可形成为电连接到第一无机中介体200A和第二无机中介体200B的第一焊盘212、第二半导体芯片320的连接电极320P以及布线结构的第一布线图案112a。
如上所述，根据本公开的示例性实施例，可设置能够在无机中介体和有机框架上实现精细节距的重新分布层。可通过将无机中介体嵌在有机框架的腔中来减小厚度，并且如果需要，可通过将特定的半导体芯片或无源组件另外嵌在腔中来增加器件布局的自由度。可组合使用具有各种特性的多个无机中介体。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (20)

1.一种半导体封装件，包括：
有机框架，具有彼此相对的第一表面和第二表面，具有腔，并且具有连接所述第一表面和所述第二表面的布线结构；
连接结构，设置在所述有机框架的所述第一表面上，并且具有连接到所述布线结构的第一重新分布层；
至少一个无机中介体，设置在所述腔中，具有与所述连接结构接触的第一表面和与所述第一表面相对的第二表面，并且具有连接到所述第一重新分布层且将所述至少一个无机中介体的所述第一表面和所述第二表面彼此连接的互连布线；
包封剂，包封设置在所述腔中的所述至少一个无机中介体的至少一部分；
绝缘层，设置在所述有机框架的所述第二表面和所述至少一个无机中介体的所述第二表面上；
第二重新分布层，设置在所述绝缘层上，连接到所述布线结构和所述互连布线中的每者，并且具有设置为多个焊盘的部分；以及
至少一个半导体芯片，具有分别连接到所述多个焊盘的连接电极。
2.如权利要求1所述的半导体封装件，其中，
所述第二重新分布层包括：重新分布层，设置在所述绝缘层上并且具有所述多个焊盘；以及多个过孔，穿透所述绝缘层并且连接到所述布线结构和所述互连布线中的每者。
3.如权利要求2所述的半导体封装件，其中，
所述绝缘层包括感光介电材料。
4.如权利要求3所述的半导体封装件，其中，
所述绝缘层与所述至少一个无机中介体的所述第二表面接触。
5.如权利要求4所述的半导体封装件，其中，
所述至少一个无机中介体的所述第二表面与所述有机框架的所述第二表面基本上处于同一高度，或者所述至少一个无机中介体的所述第二表面比所述有机框架的所述第二表面高。
6.如权利要求2所述的半导体封装件，其中，
所述包封剂覆盖所述有机框架的所述第二表面和所述无机中介体的所述第二表面，
所述绝缘层设置在所述包封剂上，并且
所述多个过孔穿透所述绝缘层和所述包封剂。
7.如权利要求1所述的半导体封装件，其中，
所述至少一个无机中介体包括玻璃基板或半导体基板。
8.如权利要求1所述的半导体封装件，其中，
所述至少一个半导体芯片包括多个半导体芯片。
9.如权利要求8所述的半导体封装件，其中，
所述至少一个无机中介体包括多个无机中介体，并且所述多个半导体芯片中的至少一个设置在所述多个无机中介体中的每者上。
10.如权利要求9所述的半导体封装件，其中，
所述多个无机中介体利用不同的材料形成。
11.如权利要求9所述的半导体封装件，其中，
所述有机框架的所述腔包括多个腔，并且
所述多个无机中介体分别设置在所述多个腔中。
12.如权利要求11所述的半导体封装件，所述半导体封装件还包括另外的半导体芯片，所述另外的半导体芯片设置在所述多个腔中的至少一个中并且具有设置在所述连接结构上且连接到所述第一重新分布层的连接电极。
13.如权利要求1所述的半导体封装件，所述半导体封装件还包括钝化层，所述钝化层设置在所述绝缘层上并且具有使所述多个焊盘暴露的至少一个开口。
14.如权利要求1所述的半导体封装件，其中，
所述有机框架包括顺序地设置在所述连接结构上的第一绝缘层和第二绝缘层，
所述布线结构包括：第一布线图案，嵌在第一绝缘层中并且设置为与所述连接结构接触；第二布线图案，设置在所述第一绝缘层的与嵌有所述第一布线图案的侧相对的侧上；第三布线图案，设置在所述第二绝缘层的与所述第二布线图案所在的侧相对的侧上；第一布线过孔，穿透所述第一绝缘层并且连接所述第一布线图案和所述第二布线图案；以及第二布线过孔，穿透所述第二绝缘层并且连接所述第二布线图案和所述第三布线图案。
15.如权利要求14所述的半导体封装件，其中，
所述第一绝缘层和所述第二绝缘层利用有机绝缘材料制成。
16.如权利要求1所述的半导体封装件，其中，
所述有机框架包括第一绝缘层以及分别设置在所述第一绝缘层的相对表面上的第二绝缘层和第三绝缘层，并且
所述布线结构包括：第一布线图案和第二布线图案，分别设置在所述第一绝缘层的所述相对表面上；第三布线图案，设置在所述第二绝缘层上；第四布线图案，设置在所述第三绝缘层上；第一布线过孔，穿透所述第一绝缘层并且连接所述第一布线图案和所述第二布线图案；第二布线过孔，穿透所述第二绝缘层并且连接所述第一布线图案和所述第三布线图案；以及第三布线过孔，穿透所述第三绝缘层并且连接所述第二布线图案和所述第四布线图案。
17.如权利要求16所述的半导体封装件，其中，
所述第一绝缘层至所述第三绝缘层利用有机绝缘材料制成。
18.一种混合中介体，包括：
有机框架，具有彼此相对的第一表面和第二表面，具有腔，并且具有连接所述第一表面和所述第二表面的布线结构；
连接结构，设置在所述有机框架的所述第一表面上，并且具有连接到所述布线结构的第一重新分布层；
至少一个无机中介体，设置在所述腔中，具有与所述连接结构接触的第一表面和与所述第一表面相对的第二表面，并且具有连接到所述第一重新分布层且将所述至少一个无机中介体的所述第一表面和所述第二表面彼此连接的互连布线；
包封剂，包封设置在所述腔中的所述至少一个无机中介体的至少一部分；
绝缘层，设置在所述有机框架的所述第二表面和所述至少一个无机中介体的所述第二表面上；以及
第二重新分布层，设置在所述绝缘层上，连接到所述布线结构和所述互连布线中的每者，并且具有设置为多个焊盘的部分。
19.如权利要求18所述的混合中介体，其中，
所述绝缘层包括感光介电材料。
20.如权利要求18所述的混合中介体，其中，
所述至少一个无机中介体包括利用不同材料制成的多个无机中介体。
CN201910968147.2A 2018-11-27 2019-10-12 混合中介体和包括该混合中介体的半导体封装件 Active CN111223820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0148327 2018-11-27
KR1020180148327A KR102574410B1 (ko) 2018-11-27 2018-11-27 하이브리드 인터포저 및 이를 구비한 반도체 패키지

Publications (2)

Publication Number Publication Date
CN111223820A true CN111223820A (zh) 2020-06-02
CN111223820B CN111223820B (zh) 2024-07-12

Family

ID=70771195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910968147.2A Active CN111223820B (zh) 2018-11-27 2019-10-12 混合中介体和包括该混合中介体的半导体封装件

Country Status (4)

Country Link
US (1) US10811358B2 (zh)
KR (1) KR102574410B1 (zh)
CN (1) CN111223820B (zh)
TW (1) TWI809149B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113260170A (zh) * 2021-03-26 2021-08-13 奥特斯科技(重庆)有限公司 制造部件承载件的方法、混合芯和半成品
US11139234B1 (en) 2020-06-23 2021-10-05 Unimicron Technology Corp. Package carrier and manufacturing method thereof
CN113838829A (zh) * 2020-06-23 2021-12-24 欣兴电子股份有限公司 封装载板及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031332B2 (en) * 2019-01-31 2021-06-08 Texas Instruments Incorporated Package panel processing with integrated ceramic isolation
CN114068487A (zh) * 2020-08-06 2022-02-18 力成科技股份有限公司 封装结构及其制造方法
CN114068472A (zh) * 2020-08-06 2022-02-18 力成科技股份有限公司 封装结构及其制造方法
KR102671347B1 (ko) * 2021-03-17 2024-06-03 오프로세서 인코퍼레이티드 광학 모듈 패키지
KR20220145988A (ko) * 2021-04-22 2022-11-01 삼성전자주식회사 반도체 장치
US20230125546A1 (en) * 2021-10-27 2023-04-27 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Making a Photonic Semiconductor Package
CN116564923A (zh) * 2022-01-28 2023-08-08 奥特斯奥地利科技与系统技术有限公司 包括基于半导体的部件的模块及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
CN204651304U (zh) * 2014-07-25 2015-09-16 胡迪群 封装基材
TW201709461A (zh) * 2015-08-24 2017-03-01 欣興電子股份有限公司 封裝基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
TWI460834B (zh) 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
KR102065943B1 (ko) * 2015-04-17 2020-01-14 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조 방법
US9761571B2 (en) * 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
KR101681031B1 (ko) * 2015-11-17 2016-12-01 주식회사 네패스 반도체 패키지 및 그 제조방법
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR102012443B1 (ko) * 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
KR102059403B1 (ko) * 2016-10-04 2019-12-26 삼성전자주식회사 팬-아웃 반도체 패키지
KR101982049B1 (ko) * 2016-11-23 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102055593B1 (ko) * 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
CN204651304U (zh) * 2014-07-25 2015-09-16 胡迪群 封装基材
TW201709461A (zh) * 2015-08-24 2017-03-01 欣興電子股份有限公司 封裝基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139234B1 (en) 2020-06-23 2021-10-05 Unimicron Technology Corp. Package carrier and manufacturing method thereof
CN113838829A (zh) * 2020-06-23 2021-12-24 欣兴电子股份有限公司 封装载板及其制作方法
TWI758756B (zh) * 2020-06-23 2022-03-21 欣興電子股份有限公司 封裝載板及其製作方法
CN113260170A (zh) * 2021-03-26 2021-08-13 奥特斯科技(重庆)有限公司 制造部件承载件的方法、混合芯和半成品

Also Published As

Publication number Publication date
TW202030850A (zh) 2020-08-16
US10811358B2 (en) 2020-10-20
TWI809149B (zh) 2023-07-21
KR102574410B1 (ko) 2023-09-04
KR20200062669A (ko) 2020-06-04
CN111223820B (zh) 2024-07-12
US20200168552A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
CN111223820B (zh) 混合中介体和包括该混合中介体的半导体封装件
TWI684255B (zh) 扇出型半導體封裝
CN109755191B (zh) 扇出型半导体封装件
US11488906B2 (en) Bridge embedded interposer, and package substrate and semiconductor package comprising the same
TWI793360B (zh) 橋接件內埋中介物以及包含其的封裝基底和半導體封裝
CN109979923B (zh) 扇出型半导体封装件
TWI655726B (zh) 扇出型半導體封裝
KR101942742B1 (ko) 팬-아웃 반도체 패키지
TWI772617B (zh) 扇出型半導體封裝
TW201904002A (zh) 扇出型半導體裝置
CN111211107B (zh) 半导体封装件
TWI724376B (zh) 扇出型半導體封裝
TWI818088B (zh) 半導體封裝
KR20190096562A (ko) 팬-아웃 반도체 패키지
US10403562B2 (en) Fan-out semiconductor package module
TWI669790B (zh) 扇出型半導體封裝
TW202044501A (zh) 半導體封裝以及包括其的天線模組
TW201919167A (zh) 扇出型半導體封裝
TWI667748B (zh) 扇出型半導體封裝
KR20200057358A (ko) 팬-아웃 반도체 패키지
TW202017122A (zh) 扇出型半導體封裝
CN111199937A (zh) 半导体封装件
KR102574414B1 (ko) 전자 부품 모듈
TWI781323B (zh) 半導體封裝
CN111755426A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant