CN114068472A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN114068472A
CN114068472A CN202110829028.6A CN202110829028A CN114068472A CN 114068472 A CN114068472 A CN 114068472A CN 202110829028 A CN202110829028 A CN 202110829028A CN 114068472 A CN114068472 A CN 114068472A
Authority
CN
China
Prior art keywords
chip
redistribution
trench
package
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110829028.6A
Other languages
English (en)
Inventor
张简上煜
林南君
徐宏欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW110123489A external-priority patent/TWI777633B/zh
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of CN114068472A publication Critical patent/CN114068472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Abstract

本发明提供一种封装结构及其制造方法，所述封装结构包括第一芯片、模封体、第一线路结构、第二线路结构、导电连接件、第二芯片及填充体。模封体覆盖第一芯片且具有相对的第一表面及第二表面。第一线路结构位于第一表面上。第二线路结构位于第二表面上。导电连接件贯穿模封体。第二芯片配置于第二线路结构上。第二芯片具有光信号传输区。填充体位于第二芯片与第二线路结构之间。第二线路结构的上表面具有沟槽。上表面包含位于沟槽相对两侧的第一区及第二区。填充体直接接触第一区。填充体远离第二区。

Description

封装结构及其制造方法
技术领域
本发明涉及一种封装结构及其制造方法，尤其涉及一种重布线路结构的上具有沟槽的封装结构及其制造方法。
背景技术
随着数据量的增加和/或数据中心的需求，硅光子集成电路(silicon photonicsintegrated circuit)的需求也逐渐增加。因此，如何提升具有硅光子集成电路的封装结构的质量或其应用性，实已成目前亟欲解决的课题。
发明内容
本发明是针对一种封装结构及其制造方法，其可以具有较佳的质量。
根据本发明的实施例，封装结构包括第一芯片、模封体、第一重布线路结构、第二重布线路结构、导电连接件、第二芯片及填充体。模封体覆盖第一芯片。模封体具有第一模封表面及相对于第一模封表面的第二模封表面。第一重布线路结构位于模封体的第一模封表面上。第二重布线路结构位于模封体的第二模封表面上且电连接于第一芯片。导电连接件贯穿模封体且电连接于第一重布线路结构及第二重布线路结构。第二芯片配置于第二重布线路结构上且电连接于第二重布线路结构。第二芯片具有光信号传输区。填充体位于第二芯片与第二重布线路结构之间。第二重布线路结构的上表面具有沟槽。上表面包含位于沟槽相对两侧的第一区及第二区。填充体直接接触第一区。填充体远离第二区。
根据本发明的实施例，封装结构的制造方法包括以下步骤：提供初步结构，其包括第一芯片、模封体、第一重布线路结构、第二重布线路结构及导电连接件，其中模封体覆盖第一芯片，其中模封体具有第一模封表面及相对于第二模封表面，其中第一重布线路结构位于模封体的第一模封表面上，其中第二重布线路结构位于模封体的第二模封表面上且电连接于第一芯片，其中第二重布线路结构的上表面具有沟槽，其中上表面包含位于沟槽相对两侧的第一区及第二区，其中导电连接件贯穿模封体且电连接于第一重布线路结构及第二重布线路结构；配置第二芯片于初步结构上且电连接于第二重布线路结构，其中第二芯片具有光信号传输区；形成填充体于第二芯片与第二重布线路结构之间，其中填充体直接接触第一区，且填充体远离第二区。
基于上述，本发明的封装结构的制造方法可以使封装结构具有较佳的质量，和/或本发明的封装结构可以具有较佳的质量。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是依照本发明的第一实施例的一种封装结构的部分制造方法的部分剖视示意图；
图1G是依照本发明的第一实施例的一种封装结构的部分剖视示意图；
图1H是依照本发明的第一实施例的一种封装结构的部分上视示意图；
图2是依照本发明的第二实施例的一种封装结构的部分上视示意图；
图3A至图3D是依照本发明的第三实施例的一种封装结构的部分制造方法的部分剖视示意图；
图4A至图4C是依照本发明的第四实施例的一种封装结构的部分制造方法的部分剖视示意图。
附图标记说明
100、200、300、400：封装结构；
101：初步结构；
110：第一芯片；
110a：第一主动面；
110b：第一背面；
112：金属凸块；
112a：上表面；
120：第二芯片；
120w：尺寸；
120a：第二主动面；
120c：侧面；
120h：厚度；
122：光信号传输区；
124：第二芯片连接件；
130：导电连接件；
130a：上表面；
140：模封体；
140a：第一模封表面；
140b：第二模封表面；
140w：尺寸；
150、350、450：第二重布线路结构；
150a、350a、450a：上表面；
150a1、350a1、450a1：第一区；
150a2、350a2、450a2：第二区；
150w：尺寸；
151a、151b、151c、161、351b、351c、451b、451c：绝缘层；
357c:绝缘材料；
152a、152b、152c、162：导电层；
160：第一重布线路结构；
160w：尺寸；
170：填充体；
170h：高度范围；
91：载板；
92：离型层；
D1、D2：方向；
dp：虚设垫；
G1、G2、G3、G4：沟槽；
OP1、OP2:开口；
R1：区域。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
除非另有明确说明，本文所使用的方向用语(例如，上、下、左、右、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。
图1A至图1F是依照本发明的第一实施例的一种封装结构的部分制造方法的部分剖视示意图。图1G是依照本发明的第一实施例的一种封装结构的部分剖视示意图。图1H是依照本发明的第一实施例的一种封装结构的部分上视示意图。图1G可以是图1F中区域R1的放大示意图。图1H可以是图1F的上视示意图。另外，为求清楚表示，在附图(如：图1H)中省略示出了部分的膜层或构件，和/或另一部分的膜层或构件以透视方式示出。
请参照图1A，形成第一重布线路结构160于载板91上。本发明对于载板91并无特别的限制，只要载板91可以适于承载形成于其上膜层或配置于其上的组件即可。
在一实施例中，载板91上可以具有离型层92，但本发明不限于此。离型层92例如是光热转换(light to heat conversion；LTHC)黏着层或其他类似的离型层，本发明不以此为限。
在本实施例中，第一重布线路结构160可以包括绝缘层161及导电层162。第一重布线路结构160可以经由一般常用的半导体工艺(如：涂布工艺、沉积工艺、光刻工艺和/或蚀刻工艺)所形成，故于此不加以赘述。绝缘层161和/或导电层162的层数于本发明并不加以限制。另外，在图1A中，绝缘层161和/或导电层162的形式仅为示例性地示出。举例而言，导电层162中对应的一部分可以构成对应的线路。另外，前述线路的布线设计(layoutdesign)可以依据设计上的需求而进行调整，在本发明并不加以限制。
请继续参照图1A，在本实施例中，可以配置或形成多个导电连接件130于第一重布线路结构160上。对应的导电连接件130可以与第一重布线路结构160中对应的线路电连接。
在一实施例中，导电连接件130可以包括预先成型(pre-formed)的导电件。举例而言，导电连接件130可以包括预先成型的导电柱(pre-formed conductive pillar)，但本发明不限于此。
在一实施例中，导电连接件130可以经由一般常用的半导体工艺(如：光刻工艺、溅镀工艺、电镀工艺和/或蚀刻工艺)形成，但本发明不限于此。举例而言，导电连接件130可以包括镀复核心层(plating core layer)及环绕镀复核心层的种子层(seed layer)，但本发明不限于此。
请参照图1B，配置第一芯片110于第一重布线路结构160上。
第一芯片110具有第一主动面110a及第一背面110b。第一背面110b相对于第一主动面110a。在本实施例中，第一芯片110可以是以其第一背面110b面向载板91的方式配置于第一重布线路结构160上。
在本实施例中，第一芯片110的第一主动面110a上可以具有多个金属凸块(metalbump)112。在后续的步骤中，金属凸块112可能可以降低对第一芯片110的第一主动面110a造成的损伤。
在一实施例中，第一芯片110的第一背面110b上可以具有黏着层(未示出)。黏着层例如是芯片黏着层(die attach film；DAF)。第一芯片110可以经由黏着层固定于第一重布线路结构160上。
在本实施例中，第一芯片110不具有硅穿孔(through silicon via；TSV)，但本发明不限于此。
值得注意的是，本发明对于形成导电连接件130与配置第一芯片110的顺序并不加以限制。在本实施例中，可以如图1A所示出地先形成导电连接件130，然后再如图1B所示出地配置第一芯片110。在一未示出的实施例中，可以先配置第一芯片110，然后再形成导电连接件130。
请参照图1B至图1C，形成模封体140于第一重布线路结构160上。模封体140可以覆盖第一芯片110及导电连接件130。模封体140具有第一模封表面140a及相对于第一模封表面140a的第二模封表面140b。第一模封表面140a为面向第一重布线路结构160的表面。
在一实施例中，可以于第一重布线路结构160上形成模封材料(moldingmaterial；未示出)。并且，在将模封材料固化之后，可以进行平整化工艺，以形成模封体140。平整化工艺例如可以是研磨(grinding)、抛光(polishing)或其他适宜的平整化步骤。模封体140可以暴露出第一芯片110的金属凸块112的上表面112a及导电连接件130的上表面130a。也就是说，模封体140的第二模封表面140b可以与第一芯片110的金属凸块112的上表面112a及导电连接件130的上表面130a共面(coplanar)。
在一实施例中，由于第一芯片110的第一主动面110a上具有金属凸块112，因此，在进行前述平整化步骤时可以降低对第一芯片110的第一主动面110a造成损伤的可能。
请参照图1C至图1D，形成第二重布线路结构150于模封体140的第二模封表面140b上。第二重布线路结构150可以经由一般常用的半导体工艺来形成，故于此不加以详述。另外，本发明对于第二重布线路结构150中膜层的层数及线路的布线设计(layout design)并不加以限制。举例而言，在图1D所示出的图示中，第二重布线路结构150包括三层的绝缘层151a、151b、151c及三层的导电层152a、152b、152c。
在一实施例中，绝缘层151a、绝缘层151b和/或绝缘层151c的材质可以包括有机绝缘材(如：聚酰亚胺(polyimide；PI)，但不限)，但本发明不限于此。
第二重布线路结构150的上表面150a(即，最远离第一重布线路结构160的表面)具有沟槽G1。沟槽G1至少贯穿第二重布线路结构150的顶绝缘层(即，第二重布线路结构150中最远离第一重布线路结构160的绝缘层)151c。沟槽G1可以暴露出位于顶绝缘层151c下方(如：参看所绘附图的下方)且直接接触顶绝缘层151c的绝缘层151b。
在一实施例中，沟槽G1未暴露出第二重布线路结构150中任何的导电层(因无，故无示出或标示)，但本发明不限于此。
在一实施例中，第二重布线路结构150的沟槽G1的形成方式举例如下。可以经由涂布(coating)的方式于绝缘层151b上形成绝缘材料。前述的绝缘材料例如包括可被光固化或热固化的材质。然后，可以将涂布于绝缘层151b上的部分绝缘材料固化。然后，将未被固化的绝缘材料移除，以形成绝缘层151c。绝缘层151c具有暴露出部分的绝缘层151b的沟槽G1以及暴露出部分的导电层152b的开口。然后，在绝缘层151c上形成导电层152c。部分的导电层152c可以填入绝缘层151c中对应的开口，以连接(包括：电连接或直接连接)导电层152b。并且，导电层152c不填入沟槽G1。
请参照图1D至图1E，在第二重布线路结构150形成之后，可以移除载板91和/或进行切割步骤，以形成多个初步结构101。切割步骤例如是以旋转刀片或激光束进行切割，但本发明不限于此。值得注意的是，本发明对于移除载板91与进行切割步骤的顺序并不加以限制。
值得注意的是，在进行切割步骤之后，相似的组件符号将用于切割步骤后的初步结构101。举例而言，多个第一芯片110(如图1D所示)于切割后可以为多个第一芯片110(如图1E所示)，多个导电连接件130(如图1D所示)于切割后可以为多个导电连接件130(如图1E所示)，第一重布线路结构160(如图1D所示)于切割后可以为多个第一重布线路结构160(如图1E所示)，模封体140(如图1D所示)于切割后可以为多个模封体140(如图1E所示)，第二重布线路结构150(如图1D所示)于切割后可以为多个第二重布线路结构150(如图1E所示)，多个沟槽G1(如图1D所示)于切割后可以为多个沟槽G1(如图1E所示)，诸如此类。其他初步结构中的组件将依循上述相同的组件符号规则，在此不加以赘述或特别示出。
请参照图1E至图1F，配置第二芯片120于初步结构101上且电连接于第二重布线路结构150。第二芯片120具有第二主动面120a。第二芯片120以其第二主动面120a面向第二重布线路结构150的方式配置于第二重布线路结构150上。
第二芯片120的第二主动面120a具有光信号传输区122。光信号传输区122可以适于接收或传送光信号。在垂直于第一模封表面140a或第二模封表面140b的方向D1上，光信号传输区122不重叠于模封体140、第二重布线路结构150和/或第一重布线路结构160。也就是说，第二芯片120至少有一部分(如：具有光信号传输区122的一部分)悬空(overhang)。在一实施例中，第二芯片120可以被称为硅光子集成电路(silicon photonics integratedcircuit)、光子集成电路(photonic integrated circuit；PIC)或光集成电路(integratedoptical circuit)，但本发明不限于此。
值得注意的是，在图1F中，光信号传输区122仅为示例性地示出。光信号传输区122的形貌、膜层或材质可以依据其需求而加以调整，本发明不以此为限。
在一实施例中，第二芯片120与第二重布线路结构150之间可经由第二芯片连接件124电连接。第二芯片连接件124例如为焊球、导电柱或其他适宜的导电连接件，本发明不以此为限。
请继续参照图1F，在第二重布线路结构150上形成填充体170。并且，在配置第二芯片120于初步结构101上且形成填充体170之后，填充体170可以位于第二芯片120与第二重布线路结构150之间。填充体170例如是毛细填充胶(capillary underfill；CUF)或其他适宜的填充材料，但本发明不限于此。
在本实施例中，可以先将配置第二芯片120于初步结构101上之后，然后，形成填充体170于第二芯片120与第二重布线路结构150之间。举例而言，可以在将第二芯片120配置于初步结构101上之后，经由适宜的装置(如：注射器(syringe/dispenser/injector)，但不限)从第二芯片120的侧面120c处注入适宜的填充材料于第二重布线路结构150的上表面150a上，其中第二芯片120的侧面120c处相对于光信号传输区122。未固化的填充材料可以从第二芯片120的侧面120c处填入第二芯片120与第二重布线路结构150之间，且进一步地流向沟槽G1。填充材料的填充速度和/或填充量可以经由适宜的方式控制。并且，经由第二重布线路结构150的沟槽G1，可以避免前述的填充材料覆盖第二芯片120的光信号传输区122。之后，填充材料可以经由适宜的方式固化，以形成填充体170。
在本实施例中，填充体170还可覆盖第二芯片120的部分侧面120c。如此一来，可以提升第二芯片120与第二重布线路结构150之间的接合，而可以降低有部分悬空的第二芯片120自第二重布线路结构150剥离的可能。
在本实施例中，填充体170覆盖第二芯片120的部分侧面120c的高度范围170h可以大于第二芯片120的厚度120h的一半。如此一来，更可以提升第二芯片120与第二重布线路结构150之间的接合。在一实施例中，填充体170可以完全覆盖第二芯片120的侧面120c。
在本实施例中，填充体170覆盖第二芯片120的第二主动面120a的范围可以大于第二芯片120的第二主动面120a的一半。如此一来，更可以提升第二芯片120与第二重布线路结构150之间的接合。但值得注意的是，填充体170未覆盖第二芯片120的光信号传输区122。也就是说，填充体170未完全地覆盖第二芯片120的第二主动面120a。
在一实施例中，填充体170覆盖第二芯片120的部分侧面120c的高度范围170h可以大于第二芯片120的厚度120h的一半，且填充体170覆盖第二芯片120的第二主动面120a的范围可以大于第二芯片120的第二主动面120a的一半。
在一实施例中，还可形成导电端子(未示出)于第一重布线路结构160上并与第一重布线路结构160中对应的线路电性相连，但本发明不以此为限。导电端子可以于切割工艺之前或之后形成，本发明并不加以限制。
经过上述工艺后即可大致上完成本实施例封装结构100的制作。
请参照图1F至图1H，封装结构100包括第一芯片110、模封体140、第一重布线路结构160、第二重布线路结构150、导电连接件130、第二芯片120以及填充体170。模封体140覆盖第一芯片110。模封体140具有第一模封表面140a及相对于第一模封表面140a的第二模封表面140b。第一重布线路结构160位于模封体140的第一模封表面140a上。第二重布线路结构150位于模封体140的第二模封表面140b上。第二重布线路结构150中对应的线路电连接于第一芯片110。导电连接件130贯穿模封体140且电连接于第一重布线路结构160中对应的线路及第二重布线路结构150中对应的线路。第二芯片120配置于第二重布线路结构150上。第二芯片120电连接于第二重布线路结构150中对应的线路。第二芯片120具有光信号传输区122。填充体170位于第二芯片120与第二重布线路结构150之间。第二重布线路结构150的上表面150a具有沟槽G1。第二重布线路结构150的上表面150a包含位于沟槽G1相对两侧的第一区150a1及第二区150a2。填充体170直接接触第一区150a1，且填充体170远离第二区150a2。
在一实施例中，第一芯片110例如可以是电子集成电路(Electrical IntegratedCircuit；EIC)、特殊应用集成电路(Application-Specific Integrated Circuit；ASIC)、控制芯片或包括其他适宜组件的芯片，但本发明不限于此。在一实施例中，多个第一芯片110之间可以是同质的(homogeneous)芯片也可以是异质的(heterogeneous)芯片，在本发明并不加以限制。
在本实施例中，第一芯片110可以经由第二重布线路结构150中对应的线路和/或对应的导通连接件130而电连接于第一重布线路结构160中对应的线路，而可以进行信号和/或电源传输，但本发明不限于此。在一实施例中，第一芯片110不具有硅穿孔(ThroughSilicon Via；TSV)。
在本实施例中，第二芯片120可以经由对应的第二芯片连接件124、第二重布线路结构150中对应的线路和/或对应的导通连接件130而电连接于第一重布线路结构160中对应的线路，而可以进行信号和/或电源传输；和/或第二芯片120可以经由对应的第二芯片连接件124和/或第二重布线路结构150中对应的线路与第一芯片110进行信号和/或电源传输，但本发明不限于此。
在本实施例中，沟槽G1可以为条状，但本发明不限于此。沟槽G1的侧壁可以为斜面。于沟槽G1的一延伸方向D2上，沟槽G1的尺寸G1w大于第二芯片120的尺寸120w。沟槽G1的尺寸G1w小于第一模封体140的尺寸140w、第二重布线路结构150整体的尺寸150w和/或第一重布线路结构160整体的尺寸160w。
在本实施例中，填充体170还可填入沟槽G1。也就是说，填充体170可直接接触第一区150a1及沟槽G1，但不接触第二区150a2。如此一来，第二芯片120与第二重布线路结构150之间的填充体170可以以沟槽G1作为分界，避免填充体170溢出第二重布线路结构150的边缘而可能进一步地覆盖至光信号传输区122。如此一来，封装结构100可以具有较佳的质量或良率。
在一实施例中，填充体170可以未填入或部分地填入沟槽G1，且填充体170不接触第二区150a2。
在本实施例中，在垂直于第一模封表面140a或第二模封表面140b的方向D1上看(如：图1H所示出)，光信号传输区122上的任一点与填充体170上的任一点之间具有沟槽G1。也就是说，在制作封装结构100时，可以经由沟槽G1确保填充体170不会覆盖第二芯片120的光信号传输区122。
在一实施例中，封装结构100可以选择性地更包括导电端子(未示出)。导电端子可以配置于第一重布线路结构160上，以使第一重布线路结构160中对应的线路可以经由导电端子以与外界的导电件电连接。
值得注意的是，在本实施例中，仅示例性地示出三个第一芯片110及一个第二芯片120于封装结构100中，但本发明对于配置封装结构100中的第一芯片110及第二芯片120的数量并不加以限制，其可以依设计上的需求而进行调整。
在本实施例中，沟槽G1的数量可以相同于第二芯片120的数量，但本发明不限于此。
在一示例性的应用方式中，可以使导光组件(如：光纤，但不限)接触(如：以直接接触的方式；或，经由光学胶间接接触的方式；或，部分地直接接触及部分地间接接触)封装结构100的第二芯片120的光信号传输区122，以使第二芯片120可以经由前述的导光组件接收或传送对应的光信号。因此，经由填充体170的配置方式(如：使填充体170具有上述覆盖第二芯片120的方式)，可以在导光组件接触封装结构100的第二芯片120的光信号传输区122时，降低第二芯片120自第二重布线路结构150剥离的可能。另外，经由第二重布线路结构150的沟槽G1，可以避免前述的填充材料覆盖第二芯片120的光信号传输区122。如此一来，可以使封装结构100具有较佳的质量。
图2是依照本发明的第二实施例的一种封装结构的部分上视示意图。本实施例的封装结构200及其制造方法与第一实施例的封装结构100及其制造方法相似，其类似的构件以相同的标号表示，且具有类似的功能、材质或形成方式，并省略描述。另外，为求清楚表示，在图2中省略示出了部分的膜层或构件，和/或另一部分的膜层或构件以透视方式示出。
请参照图2，在本实施例中，沟槽G2为环状。
在本实施例中，在垂直于第一模封表面140a或第二模封表面140b的方向D1上看，沟槽G2可以围绕第二芯片连接件124。
在本实施例中，在垂直于第一模封表面140a或第二模封表面140b的方向D1上看，填充体170的范围可以小于或等于沟槽G2所围绕的范围。
图3A至图3D是依照本发明的第三实施例的一种封装结构的部分制造方法的部分剖视示意图。本实施例的封装结构300及其制造方法与第一实施例的封装结构100及其制造方法相似，其类似的构件以相同的标号表示，且具有类似的功能、材质或形成方式，并省略描述。举例而言，图3A示出接续图1C的步骤的封装结构的制造方法的部分剖视示意图。另外，为求清楚表示，在图3A至图3C中可能省略示出了重复的单元。举例而言，图3A至图3C为可接续图1C左侧或右侧结构的步骤。应理解，对于图3A至图3C中可能未示出的重复单元，也可施以相同或相似的步骤。图3D所示出的区域可以类似于图1F中的区域R1。
在本实施例中，具有沟槽G3的第二重布线路结构350(标示于图3C或图3D)的的形成方式举例如下。
请参照图3A，可以经由涂布的方式于绝缘层151a上形成绝缘材料。前述的绝缘材料例如包括可被光固化或热固化的材质。然后，可以将涂布于绝缘层151a上的部分绝缘材料固化。然后，将未被固化的绝缘材料移除，以形成绝缘层351b。绝缘层351b具有暴露出部分的绝缘层151a的开口OP1以及暴露出部分的导电层152a的开口。然后，在绝缘层351b上形成导电层152b。部分的导电层152b可以填入绝缘层351b的开口，以连接(包括：电连接或直接连接)导电层152a。然后，可以经由涂布的方式于绝缘层351b上形成绝缘材料357c。绝缘材料357c可以填入绝缘层351b的开口OP1。绝缘材料357c例如包括可被光固化或热固化的材质。
请参照图3A至图3B，可以将部分的绝缘材料357c固化。然后，将未被固化的绝缘材料357c移除，以形成绝缘层351c。绝缘层351c具有开口OP2以及暴露出部分的导电层152b的开口。绝缘层351c的开口OP2对应于绝缘层351b的开口OP1。开口OP2的开口面积可以大于开口OP1的开口面积。并且，在垂直于第一模封表面140a或第二模封表面140b的方向D1上，开口OP1的开口范围可以位于开口OP2的开口范围内。
请参照图3B至图3C，在绝缘层351c上形成导电层152c。部分的导电层152c可以填入绝缘层351c的开口，以连接(包括：电连接或直接连接)导电层152b。
请参照图3C，经过上述工艺后即可大致上完成本实施例的第二重布线路结构350的制作。第二重布线路结构350的沟槽G3可以至少由绝缘层351c的开口OP2及绝缘层351b的开口OP1所构成。
请参照图3C至图3D，之后，可以经由相同或相似于图1E至图1F所示出的步骤，以大致上完成本实施例的封装结构300的制作。
应理解，图3D为类似于图1F中区域R1的放大示意图。因此，尽管在图3D中有部分的构件或部分的膜层未被示出，但在其他未示出处，可以有相同或相似于如图1F所示出的构件或膜层。
请参照图3D，封装结构300包括第一芯片(未直接示出，可以如前述实施例的第一芯片110)、模封体140、第一重布线路结构(未直接示出，可以如前述实施例的第一重布线路结构160)、第二重布线路结构350、导电连接件130、第二芯片(未直接示出，可以如前述实施例的第二芯片120)以及填充体170。第二重布线路结构350位于模封体140的第二模封表面140b上。第二重布线路结构350中对应的线路电连接于第一芯片。导电连接件130贯穿模封体140且电连接于第一重布线路结构中对应的线路及第二重布线路结构350中对应的线路。第二芯片配置于第二重布线路结构350上。第二芯片电连接于第二重布线路结构350中对应的线路。填充体170位于第二芯片与第二重布线路结构350之间。第二重布线路结构350的上表面350a具有沟槽G3。第二重布线路结构350的上表面350a包含位于沟槽G3相对两侧的第一区350a1及第二区350a2。填充体170直接接触第一区350a1，且填充体170远离第二区350a2。
在本实施例中，沟槽G3的侧壁可以具有阶梯状结构。
在本实施例中，封装结构300的沟槽G3可为条状(如图1H所示出)，但本发明不以此为限。在一实施例中，类似于沟槽G3的沟槽(如：具有阶梯状结构的侧壁的沟槽)可以为环状(如图2所示出)。
图4A至图4C是依照本发明的第四实施例的一种封装结构的部分制造方法的部分剖视示意图。本实施例的封装结构400及其制造方法与第一实施例的封装结构100及其制造方法相似，其类似的构件以相同的标号表示，且具有类似的功能、材质或形成方式，并省略描述。举例而言，图4A示出接续图1C的步骤的封装结构的制造方法的部分剖视示意图。另外，为求清楚表示，在图4A至图4B中可能省略示出了重复的单元。举例而言，图4A至图4B为可接续图1C左侧或右侧结构的步骤。应理解，对于图4A至图4B中可能未示出的重复单元，也可施以相同或相似的步骤。图4C所示出的区域可以类似于图1F中的区域R1。
在本实施例中，具有沟槽G4的第二重布线路结构450(标示于图4C)的的形成方式举例如下。
请参照图4A，导电层152a可以包括虚设垫dp。然后，可以经由沉积、光刻和/或蚀刻工艺的方式于绝缘层151a上形成绝缘层451b、导电层152b以及绝缘层451c。
在一实施例中，绝缘层451b的材质和/或绝缘层451c的材质可以包括硅的氧化物(silicon oxide)、硅的氮化物(silicon nitride)、硅的氮氧化物(silicon oxynitride)或上述的组合，但本发明不限于此。
在一实施例中，绝缘层451b的材质与绝缘层451c的材质可以相同或相似，但本发明不限于此。
请参照图4A至图4B，可以经由蚀刻的方式，形成暴露出部分的导电层152b的开口以及沟槽G4。沟槽G4可以对应于虚设垫dp。在一实施例中，虚设垫dp可以被称为蚀刻停止层(etching stop layer)，但本发明不限于此。
请参照图4B至图4C，在形成沟槽G4后，在绝缘层451c上形成导电层152c。部分的导电层152c可以填入绝缘层451c的开口，以连接(包括：电连接或直接连接)导电层152b。
在本实施例中，虚设垫dp为导电层152a的一部分，但本发明不以此为限。在一实施例中，虚设垫dp可以是第二重布线路结构450中，除了顶导电层(如：导电层152c)以外的任一导电层的一部分。
经过上述工艺后即可大致上完成本实施例的第二重布线路结构450的制作。第二重布线路结构450的沟槽G4可以位于虚设垫dp上。
请继续参照图4C，之后，可以经由相同或相似于图1E至图1F所示出的步骤，以大致上完成本实施例的封装结构400的制作。
应理解，图4C为类似于图1F中区域R1的放大示意图。因此，尽管在图4C中有部分的构件或部分的膜层未被示出，但在其他未示出处，可以有相同或相似于如图1F所示出的构件或膜层。
请参照图4C，封装结构400包括第一芯片(未直接示出，可以如前述实施例的第一芯片110)、模封体140、第一重布线路结构(未直接示出，可以如前述实施例的第一重布线路结构160)、第二重布线路结构450、导电连接件130、第二芯片(未直接示出，可以如前述实施例的第二芯片120)以及填充体170。第二重布线路结构450位于模封体140的第二模封表面140b上。第二重布线路结构450中对应的线路电连接于第一芯片。导电连接件130贯穿模封体140且电连接于第一重布线路结构中对应的线路及第二重布线路结构450中对应的线路。第二芯片配置于第二重布线路结构450上。第二芯片电连接于第二重布线路结构450中对应的线路。填充体170位于第二芯片与第二重布线路结构450之间。第二重布线路结构450的上表面450a具有沟槽G4。第二重布线路结构450的上表面450a包含位于沟槽G4相对两侧的第一区450a1及第二区450a2。填充体170直接接触第一区450a1，且填充体170远离第二区450a2。
在本实施例中，封装结构400的沟槽G4可为条状(如图1H所示出)，但本发明不以此为限。在一实施例中，类似于沟槽G4的沟槽(如：贯穿多个绝缘层，且侧壁为斜面的沟槽)可以为环状(如图2所示出)。
综上所述，本发明的封装结构的制造方法可以使封装结构具有较佳的质量，和/或本发明的封装结构可以具有较佳的质量。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种封装结构，其特征在于，包括：
第一芯片；
模封体，覆盖所述第一芯片，且所述模封体具有第一模封表面及相对于所述第一模封表面的第二模封表面；
第一重布线路结构，位于所述模封体的所述第一模封表面上；
第二重布线路结构，位于所述模封体的所述第二模封表面上且电连接于所述第一芯片；
导电连接件，贯穿所述模封体且电连接于所述第一重布线路结构及所述第二重布线路结构；
第二芯片，配置于所述第二重布线路结构上且电连接于所述第二重布线路结构，其中所述第二芯片具有光信号传输区；以及
填充体，位于所述第二芯片与所述第二重布线路结构之间，其中：
所述第二重布线路结构的上表面具有沟槽，且所述上表面包含位于所述沟槽相对两侧的第一区及第二区；
所述填充体直接接触所述第一区；且
所述填充体远离所述第二区。
2.根据权利要求1所述的封装结构，其特征在于，其中在垂直于所述第一模封表面或所述第二模封表面的方向上，所述第二芯片的所述光信号传输区不重叠于所述模封体。
3.根据权利要求1所述的封装结构，其特征在于，其中所述填充体还覆盖所述第二芯片的部分侧面。
4.根据权利要求1所述的封装结构，其特征在于，其中所述沟槽为条状，且于所述沟槽的延伸方向上，所述沟槽的尺寸大于所述第二芯片的尺寸，且所述沟槽的尺寸小于所述第一模封体的尺寸、所述第一重布线路结构的尺寸或所述第二重布线路结构的尺寸。
5.根据权利要求1所述的封装结构，其特征在于，还包括：
多个第二芯片连接件，位于所述第二芯片与所述第二重布线路结构之间，且电连接于所述第二芯片与所述第二重布线路结构，其中所述沟槽为环状且围绕所述多个第二芯片连接件。
6.根据权利要求1所述的封装结构，其特征在于，其中所述第二重布线路结构包括：
顶绝缘层，其中所述沟槽贯穿所述顶绝缘层；以及
顶导电层，位于所述顶绝缘层上，且部分的所述顶导电层更嵌入所述顶绝缘层。
7.根据权利要求1所述的封装结构，其特征在于，其中所述沟槽的侧壁为斜面。
8.根据权利要求7所述的封装结构，其特征在于，其中所述第二重布线路结构包括虚设垫，且所述沟槽暴露出所述虚设垫的表面。
9.根据权利要求1所述的封装结构，其特征在于，其中所述沟槽的侧壁具有阶梯结构。
10.一种封装结构的制造方法，其特征在于，包括：
提供初步结构，包括：
第一芯片；
模封体，覆盖所述第一芯片，且所述模封体具有第一模封表面及相对于所述第一模封表面的第二模封表面；
第一重布线路结构，位于所述模封体的所述第一模封表面上；
第二重布线路结构，位于所述模封体的所述第二模封表面上且电连接于所述第一芯片，其中所述第二重布线路结构的上表面具有沟槽，且所述上表面包含位于所述沟槽相对两侧的第一区及第二区；以及
导电连接件，贯穿所述模封体且电连接于所述第一重布线路结构及所述第二重布线路结构；
配置第二芯片于所述初步结构上且电连接于所述第二重布线路结构，其中所述第二芯片具有光信号传输区；以及
形成填充体于所述第二芯片与所述第二重布线路结构之间，其中所述填充体直接接触所述第一区，且所述填充体远离所述第二区。
CN202110829028.6A 2020-08-06 2021-07-22 封装结构及其制造方法 Pending CN114068472A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063061807P 2020-08-06 2020-08-06
US63/061,807 2020-08-06
TW110123489 2021-06-28
TW110123489A TWI777633B (zh) 2020-08-06 2021-06-28 封裝結構及其製造方法

Publications (1)

Publication Number Publication Date
CN114068472A true CN114068472A (zh) 2022-02-18

Family

ID=80114124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110829028.6A Pending CN114068472A (zh) 2020-08-06 2021-07-22 封装结构及其制造方法

Country Status (2)

Country Link
US (1) US11769763B2 (zh)
CN (1) CN114068472A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11493713B1 (en) * 2018-09-19 2022-11-08 Psiquantum, Corp. Photonic quantum computer assembly having dies with specific contact configuration and matched CTE

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
KR102574410B1 (ko) * 2018-11-27 2023-09-04 삼성전기주식회사 하이브리드 인터포저 및 이를 구비한 반도체 패키지

Also Published As

Publication number Publication date
US11769763B2 (en) 2023-09-26
US20220045041A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US20230350142A1 (en) Optical Transceiver and Manufacturing Method Thereof
KR101173698B1 (ko) 반도체 칩의 제조 방법, 반도체 칩, 반도체 장치의 제조방법 및 반도체 장치
US11257763B2 (en) Electronic device package and method for manufacturing the same
US11901344B2 (en) Manufacturing method of semiconductor package
CN113192894A (zh) 半导体封装
US11183474B2 (en) Electronic device package and method for manufacturing the same
TWI777633B (zh) 封裝結構及其製造方法
KR20210157787A (ko) 반도체 패키지 및 이의 제조 방법
CN110581107A (zh) 半导体封装及其制造方法
US20200091066A1 (en) Redistribution substrate, method of fabricating the same, and semiconductor package including the same
CN114566487A (zh) 封装结构及其制造方法
CN113517204A (zh) 封装器件及其形成方法
TWI781650B (zh) 光子半導體裝置及製造方法
CN114068472A (zh) 封装结构及其制造方法
CN114068487A (zh) 封装结构及其制造方法
TWI713165B (zh) 晶片封裝結構及其製造方法
KR20210125864A (ko) 매립된 솔더의 접합 구조를 구비하는 반도체 패키지
CN219873494U (zh) 一种封装结构
CN112930589B (zh) 衬底结构及其制造和封装方法
CN219321338U (zh) 封装装置
US20230420391A1 (en) Electronic package and manufacturing method thereof
JP3670220B2 (ja) 半導体装置の製造方法
WO2022160084A1 (en) Substrate structure, and fabrication and packaging methods thereof
KR20230030362A (ko) 반도체 패키지 및 그 제조방법
CN115516629A (zh) 光电装置以及光电集成结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination