TWI593076B - 具有堆疊式封裝能力之半導體封裝件及其製作方法 - Google Patents

具有堆疊式封裝能力之半導體封裝件及其製作方法 Download PDF

Info

Publication number
TWI593076B
TWI593076B TW103139082A TW103139082A TWI593076B TW I593076 B TWI593076 B TW I593076B TW 103139082 A TW103139082 A TW 103139082A TW 103139082 A TW103139082 A TW 103139082A TW I593076 B TWI593076 B TW I593076B
Authority
TW
Taiwan
Prior art keywords
interposer
metal
wafer
build
circuit
Prior art date
Application number
TW103139082A
Other languages
English (en)
Other versions
TW201519396A (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Publication of TW201519396A publication Critical patent/TW201519396A/zh
Application granted granted Critical
Publication of TWI593076B publication Critical patent/TWI593076B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15793—Material with a principal constituent of the material being a solid not provided for in groups H01L2924/157 - H01L2924/15791, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/16724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1676—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

具有堆疊式封裝能力之半導體封裝件及其製作方法
本發明是關於一種具有堆疊式封裝能力之半導體封裝件，尤指一種具有內建散熱座之可堆疊式半導體封裝件及其製造方法，其中該內建散熱座係用於嵌埋晶片。
為了整合行動、通訊以及運算功能，半導體封裝產業面臨極大的散熱、電性以及可靠度挑戰。儘管在文獻中已報導許多堆疊式封裝組體，但該些組體仍然存在許多性能不足的問題。舉例來說，美國專利公開號No.2013/0249106及美國專利案號No.8,438,727、8,410,614中所揭露之堆疊式封裝組體，因為其中嵌埋晶片所產生之熱無法藉由熱絕緣材料例如層壓材或模製化合物適當地散逸，因此可能會造成性能衰減問題。
美國專利案號No.5,432,677、6,590,291、6,909,054以及8,410,614中所揭露之堆疊式封裝組體，其係使用雷射或光顯像製程於嵌埋晶片之I/O墊上直接形成微盲孔，以電性連接晶片與增層電路。然而，隨著晶片製造技術的進步，晶片之I/O墊數目持續地增加，造成I/O墊之間隔(間距)減小。因此，使用微盲孔之技術會因為微盲孔彼此非常靠近，而導致相 鄰微盲孔短路。
上述可堆疊式組體之製造方法會造成另一嚴重之缺點是在 封膠或層壓製程時，會造成嵌埋晶片之位移。如美國專利案號No.8,501,544中描述之晶片位移會造成不完全之微盲孔金屬化，其劣化電性連接之品質，因此降低組體之可靠度及生產良率。
為了上述理由及以下所述之其他理由，目前亟需發展一種用 於互連嵌埋晶片之新裝置與方法，其無須使用位於I/O墊上之微盲孔，以改善晶片之可靠度，並且不需使用熱絕緣材料(模製化合物或層壓材)封膠晶片，以避免晶片過熱而造成晶片可靠度及電性效能的重大問題。
本發明之主要目的係提供一種用於堆疊式封裝 (package-on-package)之半導體封裝件，其中一晶片係藉由複數個凸塊互連至低熱膨脹係數(coefficient of thermal expansion，CTE)之中介層，以解決晶片與增層電路間熱膨脹係數不匹配以及位置辨識問題，藉以改善半導體封裝件之生產良率及可靠度。
本發明之另一目的係提供一種用於堆疊式封裝之半導體封 裝件，其中一晶片-中介層堆疊次組體係貼附至一金屬散熱座，並使該金屬散熱座之一凹穴罩蓋該晶片，以有效地散逸晶片所產生之熱，藉以改善半導體封裝件之信號完整性及電性效能。
依據上述及其他目的，本發明提出一具有堆疊式封裝能力之 半導體封裝件，其包括一晶片、一中介層、一黏著劑、一金屬散熱座、雙重增層電路、以及複數個披覆穿孔。該晶片係藉由複數個凸塊電性耦接至 該中介層，並且嵌埋於該金屬散熱座之一凹穴中。該雙重增層電路係為分別設置於該封裝件相反兩面之頂部增層電路及底部增層電路，並且藉由該些披覆穿孔相互電性連接，俾使該封裝件具有堆疊能力。另一半導體封裝件則可設置於該封裝件之頂部增層電路或底部增層電路上，以形成一堆疊式封裝組體。
在本發明之一實施態樣中，本發明提供一種具有堆疊式封裝 能力之半導體封裝件之製作方法，包括以下步驟：提供一晶片；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該晶片至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一含金屬載體，其具有一第一表面、一相反之第二表面、以及形成於該第一表面之一凹穴；使用一黏著劑貼附該晶片-中介層堆疊次組體至該含金屬載體，並使該晶片插入該凹穴中，且該中介層側向延伸於該凹穴外；於該晶片-中介層堆疊次組體貼附至該含金屬載體後，於該中介層之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；移除該含金屬載體之選定部分，以形成一金屬散熱座，該金屬散熱座係為該含金屬載體之第一剩餘部分，其係罩蓋該凹穴內之該晶片，並且具有對應於該含金屬載體之該第一表面的一第一表面及一相反之第二表面；形成一芯層，其係側向覆蓋該金屬散熱座之側壁；於該金屬散熱座之該第二表面上及該芯層上形成一第二增層電路，其中該第二增層電路較佳包括用於電性 及熱性耦接至該金屬散熱座之複數個第二導電盲孔；以及形成延伸穿過該芯層之複數個披覆穿孔，以提供該第一增層電路與該第二增層電路間之電性及熱性連接。
在本發明之另一實施態樣中，本發明提供一種具有堆疊式封 裝能力之半導體封裝件之另一製作方法，包括以下步驟：提供一晶片；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該晶片至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一含金屬載體，其具有一第一表面、一相反之第二表面、以及形成於該第一表面之一凹穴；於該含金屬載體之第一表面與第二表面間形成延伸穿過該含金屬載體之複數個貫穿開口；使用一黏著劑貼附該晶片-中介層堆疊次組體至該含金屬載體，並使該晶片插入該凹穴中，且該中介層側向延伸於該凹穴外；於該晶片-中介層堆疊次組體貼附至該含金屬載體後，於該中介層之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；於該含金屬載體之該第二表面上形成一第二增層電路，其中該第二增層電路較佳包括用於電性及熱性耦接至該含金屬載體之複數個第二導電盲孔；以及形成延伸穿過該些貫穿開口之複數個披覆穿孔，以提供該第一增層電路與該第二增層電路間之電性及熱性連接。
除非特別描述或必須依序發生之步驟，上述步驟之順序並無 限制於以上所列，且可根據所需設計而變化或重新安排。
在本發明之再一實施態樣中，本發明提供一種藉由上述方法 製成之具有堆疊式封裝能力之半導體封裝件，其包括：一晶片、一中介層、一黏著劑、一金屬散熱座、一第一增層電路、一第二增層電路、以及複數個披覆穿孔，其中(i)該晶片係藉由複數個凸塊以電性耦接至該中介層之該些第二接觸墊，並且置放於該金屬散熱座之該凹穴中；(ii)該中介層側向延伸於該凹穴外，並使該中介層之該第二表面貼附至該金屬散熱座之一平坦表面，該平坦表面係鄰接該凹穴之入口且自該凹穴之入口側向延伸；(iii)該黏著劑係夾置於該晶片與該金屬散熱座間、以及該中介層與該金屬散熱座間；(iv)該第一增層電路係設置於該中介層之該第一表面上，並且藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之複數個第一接觸墊；(v)該第二增層電路設置於該金屬散熱座之第二表面上，並且較佳係藉由該第二增層電路之複數個第二導電盲孔電性及熱性耦接至該金屬散熱座；以及(vi)該些披覆穿孔之第一端延伸至該第一增層電路，且第二端延伸至該第二增層電路，以提供該第一增層電路與該第二增層電路間之電性與熱性連接。
本發明用於堆疊式封裝之半導體封裝件製作方法具有許多 優點。舉例來說，先形成晶片-中介層堆疊次組體後，再貼附至含金屬載體，其可確保電性連接晶片，因此可避免於微盲孔製程中會遭遇的未連接接觸墊之問題。藉由晶片-中介層堆疊次組體將晶片插入凹穴中是特別具有優勢的，其原因在於，在製程中無須嚴格控制凹穴之形狀或深度，或是無須嚴格控制用來接合晶片之黏著劑用量。此外，以兩步驟形成連線於嵌埋式晶片之互連基板是具有益處的，其原因在於，中介層可提供初級扇出路由以 及熱膨脹係數匹配之介面，而增層電路則提供上封裝件與下封裝件間的進一步扇出路由及水平互連。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
10‧‧‧晶片-中介層堆疊次組體
100‧‧‧堆疊式封裝組體
110‧‧‧半導體封裝件
120‧‧‧半導體封裝件
11‧‧‧中介層面板
11’‧‧‧中介層
111‧‧‧第一表面
112‧‧‧第一接觸墊
113‧‧‧第二表面
114‧‧‧第二接觸墊
116‧‧‧貫孔
13‧‧‧晶片
131‧‧‧主動面
132‧‧‧I/O墊
133‧‧‧非主動面
15‧‧‧凸塊
16‧‧‧底部填充材料
191‧‧‧第一黏著劑
200‧‧‧堆疊式封裝組體
193‧‧‧第二黏著劑
194‧‧‧黏著劑
20‧‧‧含金屬載體
21‧‧‧金屬板
210‧‧‧半導體封裝件
211‧‧‧第一表面
212‧‧‧平坦表面
213‧‧‧第二表面
215‧‧‧凹穴
217‧‧‧定位件
219‧‧‧貫穿開口
22‧‧‧金屬散熱座
220‧‧‧半導體封裝件
23‧‧‧介電層
24‧‧‧金屬柱
25‧‧‧金屬層
251‧‧‧開口
257‧‧‧定位件
26‧‧‧芯層
261‧‧‧第一表面
263‧‧‧第二表面
300‧‧‧堆疊式封裝組體
301‧‧‧第一增層電路
302‧‧‧第二增層電路
31‧‧‧第一金屬板
31’‧‧‧第一披覆層
310‧‧‧半導體封裝件
311‧‧‧平衡層
312‧‧‧第一絕緣層
313、314‧‧‧第一盲孔
315‧‧‧第一導線
317、318‧‧‧第一導電盲孔
32‧‧‧第二金屬板
32’‧‧‧第二披覆層
320‧‧‧半導體封裝件
322‧‧‧第二絕緣層
323‧‧‧第二盲孔
325‧‧‧第二導線
327‧‧‧第二導電盲孔
33‧‧‧第三金屬板
33’‧‧‧第三披覆層
332‧‧‧第三絕緣層
333‧‧‧第三盲孔
335‧‧‧第三導線
337‧‧‧第三導電盲孔
34‧‧‧第四金屬板
34’‧‧‧第四披覆層
342‧‧‧第四絕緣層
343‧‧‧第四盲孔
345‧‧‧第四導線
347‧‧‧第四導電盲孔
400‧‧‧堆疊式封裝組體
401‧‧‧穿孔
403‧‧‧連接層
41‧‧‧焊料遮罩
410‧‧‧半導體封裝件
411‧‧‧披覆穿孔
415‧‧‧絕緣性填充物
420‧‧‧半導體封裝件
51‧‧‧焊球
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1及2分別為本發明之第一實施態樣中，中介層面板之剖視及頂部立體視圖；圖3為本發明之第一實施態樣中，將凸塊設置於晶片上之剖視圖；圖4及5分別為本發明之第一實施態樣中，圖3晶片電性耦接至圖1及2中介層面板之面板組體剖視及頂部立體視圖；圖6及7分別為本發明之第一實施態樣中，圖4及5之面板組體切割後之剖視及頂部立體視圖；圖8及9分別為本發明之第一實施態樣中，對應於圖6及7切離單元之晶片-中介層堆疊次組體的剖視及頂部立體視圖；圖10及11分別為本發明之第一實施態樣中，含金屬載體之剖視及底部立體視圖；圖12及13分別為本發明之第一實施態樣中，將黏著劑塗佈於圖10及11含金屬載體上之剖視及底部立體視圖；圖14及15分別為本發明之第一實施態樣中，將圖8及9之晶片-中介層堆疊次組體貼附至圖12及13含金屬載體之剖視及底部立體視圖； 圖16及17分別為本發明之第一實施態樣中，圖14及15之結構上具有另一黏著劑之剖視及底部立體視圖；圖18及19分別為本發明之第一實施態樣中，自圖16及17之結構移除過剩黏著劑後之剖視及底部立體視圖；圖20及21分別為本發明之第一實施態樣中，將平衡層、第一絕緣層、以及第一金屬板設置於圖18及19結構上之剖視及頂部立體視圖；圖22及23分別為本發明之第一實施態樣中，自圖20及21之結構形成金屬散熱座後之剖視及頂部立體視圖；圖24及25分別為本發明之第一實施態樣中，將芯層設置於圖22及23結構上之剖視及頂部立體視圖；圖26為本發明之第一實施態樣中，第二絕緣層及第二金屬板設置於圖24結構上之剖視圖；圖27為本發明之第一實施態樣中，於圖26之結構形成盲孔後之剖視圖；圖28為本發明之第一實施態樣中，於圖27之結構形成穿孔後之剖視圖；圖29為本發明之第一實施態樣中，於圖28之結構形成導線及披覆穿孔後之剖視圖；圖30為本發明之第一實施態樣中，第三絕緣層及第三金屬板設置於圖29結構上之剖視圖；圖31為本發明之第一實施態樣中，於圖30之結構形成盲孔後之剖視圖；圖32為本發明之第一實施態樣中，於圖31之結構形成導線，以製作完成半導體封裝件之剖視圖；圖33為本發明之第一實施態樣中，於圖32之半導體封裝件上設置另一 半導體封裝件之堆疊式封裝組體剖視圖；圖34為本發明之第二實施態樣中，含金屬載體之剖視圖；圖35為本發明之第二實施態樣中，將黏著劑塗佈於圖34含金屬載體上之剖視圖；圖36為本發明之第二實施態樣中，圖8晶片-中介層堆疊次組體貼附至圖35含金屬載體之剖視圖；圖37為本發明之第二實施態樣中，圖36之結構具有另一黏著劑之剖視圖；圖38為本發明之第二實施態樣中，自圖37之結構移除過剩黏著劑後之剖視圖；圖39為本發明之第二實施態樣中，平衡層、第一絕緣層、以及第一金屬板設置於圖38結構上之剖視圖；圖40為本發明之第二實施態樣中，自圖38結構形成金屬散熱座與金屬柱後之剖視圖；圖41為本發明之第二實施態樣中，芯層、第二絕緣層、以及第二金屬板設置於圖40結構上之剖視圖；圖42為本發明之第二實施態樣中，於圖41結構形成盲孔與穿孔後之剖視圖；圖43為本發明之第二實施態樣中，於圖42結構形成導線及披覆穿孔，以製作完成一半導體封裝件之剖視圖；圖44為本發明之第二實施態樣中，於圖43半導體封裝件上設置另一半導體封裝件之堆疊式封裝組體剖視圖； 圖45為本發明之第三實施態樣中，含金屬載體之剖視圖；圖46為本發明之第三實施態樣中，於圖45含金屬載體形成貫穿開口後之剖視圖；圖47為本發明之第三實施態樣中，圖8晶片-中介層堆疊次組體貼附至圖46含金屬載體之剖視圖；圖48為本發明之第三實施態樣中，圖47結構具有另一黏著劑之剖視圖；圖49為本發明之第三實施態樣中，自圖48之結構移除過剩黏著劑後之剖視圖；圖50為本發明之第三實施態樣中，平衡層、第一絕緣層、以及第一金屬板設置於圖49結構上之剖視圖；圖51為本發明之第三實施態樣中，於圖50結構形成盲孔與穿孔後之剖視圖；圖52為本發明之第三實施態樣中，於圖51結構形成導線及披覆穿孔，以製作完成一半導體封裝件之剖視圖；圖53為本發明之第三實施態樣中，於圖52半導體封裝件上設置另一半導體封裝件之堆疊式封裝組體剖視圖；圖54為本發明之第四實施態樣中，層壓基板之剖視圖；圖55為本發明之第四實施態樣中，圖54之層壓基板具有定位件之剖視圖；圖56為本發明之第四實施態樣中，具有開口之層壓基板剖視圖；圖57為本發明之第四實施態樣中，圖56之層壓基板具有定位件之剖視圖； 圖58為本發明之第四實施態樣中，於圖55之層壓基板形成凹穴，以製作完成含金屬載體之剖視圖；圖59為本發明之第四實施態樣中，於圖58之含金屬載體形成貫穿開口後之剖視圖；圖60為本發明之第四實施態樣中，晶片-中介層堆疊次組體貼附至圖59金屬散熱座之剖視圖；圖61為本發明之第四實施態樣中，平衡層、第一絕緣層、以及第一金屬板設置於圖60結構上之剖視圖；圖62為本發明之第四實施態樣中，於圖61之結構形成盲孔與穿孔後之剖視圖；圖63為本發明之第四實施態樣中，於圖62之結構形成導線及披覆穿孔，以製作完成一半導體封裝件之剖視圖；圖64為本發明之第四實施態樣中，於圖63半導體封裝件上設置另一半導體封裝件之堆疊式封裝組體剖視圖。
在下文中，將提供實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-32為本發明一實施態樣中，一種用於堆疊式封裝之半導 體封裝件製作方法圖，其包括一中介層、複數個晶片、一金屬散熱座、一芯層、雙重增層電路、以及複數個披覆穿孔。
如圖32所示，應用於堆疊式封裝之半導體封裝件110包括中 介層11’、晶片13、金屬散熱座22、芯層26、第一增層電路301、第二增層電路302、以及披覆穿孔411。使用第一黏著劑191及第二黏著劑193將中介層11’及晶片13貼附至金屬散熱座22，並使晶片13嵌埋於金屬散熱座22之凹穴215中。芯層26側向覆蓋金屬散熱座22之側壁。第一增層電路301由下方覆蓋中介層11’及芯層26，並且藉由第一導電盲孔317電性耦接至中介層11’之第一接觸墊112。第二增層電路302由上方覆蓋金屬散熱座22及芯層26，並且藉由第二導電盲孔327電性及熱性耦接至金屬散熱座22。披覆穿孔411係與金屬散熱座22彼此保持距離，並且提供第一增層電路301及第二增層電路302間之電性及熱性連接。
圖1、3、4、6、8為本發明一實施態樣之晶片-中介層堆疊次組體製程剖視圖，圖2、5、7、9分別為對應圖1、4、6、8之頂部立體視圖。
圖1及2分別為中介層面板11之剖視及頂部立體視圖，其包括第一表面111、與第一表面111相反之第二表面113、第一表面111上之第一接觸墊112、第二表面113上之第二接觸墊114、以及電性耦接第一接觸墊112與第二接觸墊114之貫孔116。中介層面板11可為矽中介層、玻璃中介層、陶瓷中介層、或石墨中介層，其包含導線圖案，且該導線圖案係由第二接觸墊114之細微間距扇出至第一接觸墊112之粗間距。
圖3為凸塊15設置於晶片13上之剖視圖。晶片13包括主動面 131、與主動面131相反之非主動面133、以及位於主動面131上之I/O墊132。凸塊15係設置於晶片13之I/O墊132上，並且該凸塊可為錫凸柱、金凸柱、或銅凸柱。
圖4及5分別為面板組體(panel-scale assembly)之剖視圖及頂部立體視圖，其係將複數個晶片13電性耦接至中介層面板11。藉由熱壓、迴焊、或熱超音波接合技術，可將晶片13經由凸塊15電性耦接至中介層面板11之第二接觸墊114。或者，可先沉積凸塊15於中介層面板11之第二接觸墊114上，然後晶片13再藉由凸塊15電性耦接至中介層面板11。此外，可選擇性地進一步提供底部填充材料16以填充中介層面板11與晶片13間之間隙。
圖6及7分別為面板組體切割成個別單件之剖視圖及頂部立體視圖。面板組體沿著切割線“L”被單離成個別的晶片-中介層堆疊次組體(chip-on-interposer subassembly)10。
圖8及9分別為個別的晶片-中介層堆疊次組體10之剖視圖及頂部立體視圖。在此圖中，晶片-中介層堆疊次組體10包括兩個晶片13，其係電性耦接至切割後之中介層11’上。當中介層11’之第一接觸墊112之尺寸及墊間之間隔設計為比晶片之I/O墊132大時，中介層11’能提供晶片13之初級扇出路由，以確保下一級增層電路互連具有較高之生產良率。此外，於互連至下一級互連結構前，中介層11’也提供相鄰晶片13間之主要電性連接。
圖10及11分別為含金屬載體20之剖視圖及底部立體視圖，其係有第一表面211、相反之第二表面213、以及凹穴215。可藉由於金屬板21中形成凹穴215以提供含金屬載體20。金屬板21之厚度可於0.1毫米至10毫米 之範圍內，並且可由銅、鋁、不銹鋼、或其合金所製成。在此實施態樣中，金屬板21係為厚度2毫米之銅板。每一凹穴215包括位於第一表面211之入口，並且每一凹穴可以具有不同之尺寸及深度。凹穴之深度可於0.05毫米至1.0毫米之範圍內。在此例示中，凹穴215之深度係為0.16毫米(以容納0.1毫米晶片及0.05毫米導電凸塊)。
圖12及13為含金屬載體20之凹穴215內塗有第一黏著劑191 之剖視及底部立體視圖。第一黏著劑191通常係為導熱黏著劑，並且塗佈於凹穴215之底部上。
圖14及15分別為晶片-中介層堆疊次組體10藉由第一黏著劑 191貼附至含金屬載體20之剖視圖及底部立體視圖。晶片13係插入凹穴215中，並且中介層11’位於凹穴215外，同時中介層11’與含金屬載體20之外圍邊緣保持距離。
圖16及17分別為第二黏著劑193填充至中介層11’與含金屬 載體20之間，並進一步延伸進入凹穴215中之剖視圖及底部立體視圖。第二黏著劑193通常為電性絕緣之底部填充材料，其塗佈於中介層11’與含金屬載體20之間，且填入凹穴215之剩餘空間中。因此，第一黏著劑191提供晶片13及含金屬載體20間之機械性接合及熱性連接，並且第二黏著劑193提供晶片13及含金屬載體20間、以及中介層11’及含金屬載體20間之機械性接合。
圖18及19分別為將流出中介層11’與含金屬載體20間之過剩 黏著劑移除後之剖視圖及底部立體視圖。或者，可省略此移除過剩黏著劑之步驟，據此過剩之黏著劑變成隨後增層電路之一部分。
圖20及21分別為朝向下方向層壓/塗佈平衡層311、第一絕緣 層312、以及第一金屬板31於中介層11’及含金屬載體20上之剖視圖及頂部立體視圖。平衡層311係接觸含金屬載體20，且自含金屬載體20朝向下方向延伸，並且側向覆蓋、圍繞及共形塗佈中介層11’之側壁，同時自中介層11’側向延伸至該結構之外圍邊緣。第一絕緣層312係接觸中介層11’之第一表面111及平衡層311，且朝向下方向覆蓋及側向延伸於中介層11’之第一表面111及平衡層311上。第一金屬板31係接觸第一絕緣層312，且由下方覆蓋第一絕緣層312。在此實施態樣中，平衡層311具有0.2毫米之厚度，其係接近中介層11’之厚度，並且第一絕緣層312通常具有50微米之厚度。平衡層311及第一絕緣層312可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成。在此實施態樣中，第一金屬板31係為具有25微米厚度之銅層。
圖22及23分別為將含金屬載體20之選定部分移除，以形成金 屬散熱座22之剖視及頂部立體視圖，其係藉由微影技術及濕蝕刻移除含金屬載體20之選定部分。含金屬載體20之剩餘部分係相當於金屬散熱座22，其係由上方覆蓋及罩蓋晶片13於其凹穴215中。
圖24及25分別為芯層26層壓/塗佈於平衡層311上方之剖視 圖及頂部立體視圖。芯層26係接觸平衡層311以及自平衡層311朝向上方向延伸，並且側向覆蓋、圍繞及共形塗佈金屬散熱座22之側壁，同時自金屬散熱座22側向延伸至該結構之外圍邊緣。在此實施態樣中，芯層26具有0.2mm之厚度，其係接近金屬散熱座22之厚度，並且可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成。因此，芯層26具有與金屬散熱座22之第一表面211齊平的第一表面261，以及與金屬散熱座22之第二表面213齊平的第二表面263。
圖26為第二絕緣層322及第二金屬板32朝向上方向層壓/塗 佈在金屬散熱座22及芯層26上之剖視圖。第二絕緣層322係接觸金屬散熱座22之第二表面213以及芯層26之第二表面263、並且朝向上方向覆蓋且側向延伸於金屬散熱座22之第二表面213以及芯層26之第二表面263上。第二金屬板32係接觸第二絕緣層322，且由上方覆蓋第二絕緣層322。在此實施態樣中，第二絕緣層322通常具有50微米之厚度，並且可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成。本實施態樣之第二金屬板32係為具有25微米厚度之銅層。
圖27為形成第一盲孔313及第二盲孔323後之剖視圖。第一盲 孔313延伸穿過第一金屬板31及第一絕緣層312，並且對準中介層11’之第一接觸墊112。第二盲孔323延伸穿透第二金屬板32及第二絕緣層322，並且對準金屬散熱座22之選定部分。第一盲孔313及第二盲孔323可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用金屬光罩以及雷射光束。舉例來說，可先蝕刻銅板以製造一金屬窗口後再照射雷射光束。較佳為，第一盲孔313及第二盲孔323係使用相同方式形成，且具有相同尺寸。
圖28為形成穿孔401後之剖視圖。穿孔401朝垂直方向延伸穿 過第一金屬板31、第一絕緣層312、平衡層311、芯層26、第二絕緣層322、以及第二金屬板32。穿孔401可藉由機械鑽孔形成，但亦可藉由其他技術製作，例如雷射鑽孔、電漿蝕刻、或電漿蝕刻與濕蝕刻之組合。
參照圖29，藉由沉積第一披覆層31’於第一金屬板31上及第 一盲孔313中，沉積第二披覆層32’於第二金屬板32上及第二盲孔323中，然 後圖案化第一及第二金屬板31、32以及其上之第一及第二披覆層31’、32’，以分別形成位於第一絕緣層312及第二絕緣層322上之第一導線315及第二導線325。或者，當前述製程中未有第一及第二金屬板31、32層壓於第一及第二絕緣層312、322上時，第一及第二絕緣層312、322可直接金屬化以形成第一及第二導線315、325。第一導線315自第一絕緣層312朝向下方向延伸，同時側向延伸於第一絕緣層312上，並且朝向上方向延伸進入第一盲孔313中，以形成直接接觸中介層11’之第一接觸墊112的第一導電盲孔317。因此，第一導線315可提供X及Y方向的水平信號路由以及穿過第一盲孔313的垂直路由，以作為中介層11’的信號連接。第二導線325自第二絕緣層322朝向上方向延伸，同時側向延伸於第二絕緣層322上，並且朝向下方向延伸進入第二盲孔323中，以形成直接接觸金屬散熱座22選定部分之第二導電盲孔327。據此，第二導線325可提供金屬散熱座22之接地連接以及散熱途徑。
圖29亦揭示沉積連接層403於穿孔401中，以提供披覆穿孔 411。連接層403之形狀係為中空管，其係側向覆蓋穿孔401之內側壁，並且朝垂直方向延伸以電性連接第一導線315及第二導線325。或者，連接層403可填滿穿孔401。在連接層403填滿穿孔401之態樣中，披覆穿孔411係為金屬柱，且穿孔401中沒有容納絕緣性填充物之空間。
第一及第二披覆層31’、32’以及連接層403可藉由各種技術 形成單層或多層，其包括電鍍、無電電鍍、蒸鍍、濺鍍、及其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使第一及第二絕緣層312、322與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層做為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶 種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層以形成第一及第二導線315、325，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出第一及第二導線315、325。較佳地，第一及第二披覆層31’、32’以及連接層403係使用相同材料並使用相同方法同時沉積，並且具有相同厚度。
為了便於圖示，第一及第二金屬板31、32、第一及第二披覆 層31’,32’以及連接層403係以單一層表示。由於銅為同質披覆，金屬層間之界線可能不易察覺甚至無法察覺。然而，第一披覆層31’與第一絕緣層312間之界線、第二披覆層32’與第二絕緣層322間之界線、連接層403與第一絕緣層312間之界線、連接層403與平衡層311間之界線、連接層403與芯層26間之界線、以及連接層403與第二絕緣層322間之界線則清楚可見。
圖30為第三絕緣層332及第三金屬板33層壓/塗佈於第一絕 緣層312及第一導線315上、以及第四絕緣層342及第四金屬板34層壓/塗佈於第二絕緣層322及第二導線325上之剖視圖。第三絕緣層332係夾置於第一絕緣層312/第一導線315以及第三金屬板33間，並且其係朝向上方向延伸進入穿孔401之剩餘空間中。同樣地，第四絕緣層342夾置於第二絕緣層322/第二導線325以及第四金屬板34間，並且其係朝向下方向延伸進入穿孔401之剩餘空間中。第三及第四絕緣層332、342可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，並且通常具有50微米之厚度。第三及第四金屬板33、34分別為厚度25微米之銅層。第一、第二、第三、及第四絕緣層312、322、332、342較佳係由相同材料形成。
圖31為形成第三及第四盲孔333、343後之剖視圖，其係顯露第一及第二導線315、325之選定部分。第三盲孔333延伸穿過第三金屬板33及第三絕緣層332，並且對準第一導線315之選定部分。第四盲孔343延伸穿過第四金屬板34及第四絕緣層342，並且對準第二導線325之選定部分。如同第一及第二盲孔313、323，第三及第四盲孔333、343可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術，且通常具有50微米之直徑。第一、第二、第三、及第四盲孔313、323、333、343較佳係具有相同尺寸。
參照圖32，藉由沉積第三披覆層33’於第三金屬板33上及第三盲孔333中，沉積第四披覆層34’於第四金屬板34上及第四盲孔343中，然後圖案化第三及第四金屬板33、34以及其上之第三及第四披覆層33’、34’，以分別形成位於第三絕緣層332及第四絕緣層342上之第三導線335及第四導線345。或者，當前述製程中未有第三及第四金屬板33、34層壓於第三及第四絕緣層332、342上時，第三及第四絕緣層332、342可直接金屬化以形成第三及第四導線335、345。第三導線335自第三絕緣層332朝向下方向延伸，同時側向延伸於第三絕緣層332上，並且朝向上方向延伸進入第三盲孔333中，以形成直接接觸第一導線315之第三導電盲孔337。第四導線345自第四絕緣層342朝向上方向延伸，同時側向延伸於第四絕緣層342上，並且朝向下方向延伸進入第四盲孔343中，以形成直接接觸第二導線325之第四導電盲孔347。第一、第二、第三、及第四導線315、325、335、345較佳係由相同材料形成且具有相同厚度。
據此，如圖32所示，完成之半導體封裝件110係包括中介層11’、晶片13、金屬散熱座22、芯層26、第一增層電路301、第二增層電路302、 以及披覆穿孔411。在此圖中，第一增層電路301包括平衡層311、第一絕緣層312、第一導線315、第三絕緣層332、以及第三導線335；第二增層電路302包括第二絕緣層322、第二導線325、第四絕緣層342、以及第四導線345。 藉由覆晶製程，將晶片13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。使用第一及第二黏著劑191、193，將晶片-中介層堆疊次組體10貼附至金屬散熱座22，並使晶片13置放於凹穴215中，且中介層11’側向延伸於凹穴215外。第一黏著劑191提供晶片13及金屬散熱座22間之機械性接合及熱性連接，並且第二黏著劑193提供晶片13及金屬散熱座22間、以及中介層11’及金屬散熱座22間之機械性接合。芯層26側向覆蓋金屬散熱座22之側壁。第一增層電路301係藉由第一導電盲孔317電性耦接至中介層11’，第一導電盲孔317係直接接觸中介層11’之第一接觸墊112，因此中介層11’與第一增層電路301間的電性連接無須用到焊接材料。第二增層電路302係藉由第二導電盲孔327電性及熱性耦接至金屬散熱座22，第二導電盲孔327可作為散熱管，以將熱自金屬散熱座22散逸至第二增層電路302之外側導電層。披覆穿孔411實質上係由芯層26、第一增層電路301、以及第二增層電路302共用，並且提供第一增層電路301及第二增層電路302間之電性及熱性連接。
圖33為堆疊式封裝組體100之剖視圖，其係另一半導體封裝 件120設置於圖32半導體封裝件110之第一增層電路301上。半導體封裝件120可以為任何種類之封裝件。例如，半導體封裝件120可為傳統的IC封裝件或本發明所設想的任何種類封裝件。在此圖中，半導體封裝件110更具有位於第一及第二增層電路301、302上之焊料遮罩41。焊料遮罩41包括焊料 遮罩開口，其係顯露第三及第四導線335、345之選定部分。據此，半導體封裝件20可經由焊球51設置於半導體封裝件110之第三導線335顯露部分上。
[實施例2]
圖34-43為本發明另一實施態樣之另一具有堆疊式封裝能力之半導體封裝件製法剖視圖，其中該半導體封裝件具有用於中介層貼附步驟之定位件，以及用於接地連接之金屬柱。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖34為含金屬載體20之凹穴215入口周圍設有定位件217之剖視圖。可藉由移除金屬板21之選定部分，或是藉由於金屬板21之第一表面211沉積金屬材料或塑膠材料之圖案，以形成定位件217。定位件217通常係藉由電鍍、蝕刻、或機械切割而製成。據此，定位件217自含金屬載體20中鄰接凹穴入口之平坦表面212朝向下方向延伸，並且可具有5至200微米之厚度。在此實施態樣中，厚度50微米之定位件217係側向延伸至含金屬載體20之外圍邊緣，並且具有與隨後設置的中介層四側邊相符之內周圍邊緣。
圖35為含金屬載體20之凹穴215內塗有第一黏著劑191之剖視圖。第一黏著劑191通常為導熱黏著劑，並且塗佈於凹穴之底部上。
圖36為晶片-中介層堆疊次組體10藉由第一黏著劑191貼附至含金屬載體20之剖視圖。中介層11’及晶片13係貼附至含金屬載體20，且晶片13係插入凹穴215中，而定位件217則側向對準且靠近中介層11’之外圍邊緣。定位件217可控制中介層置放之準確度。定位件217朝向下方向延伸 超過中介層11’之第二表面113，並且位於中介層11’之四側表面外，同時側向對準中介層11’之四側表面。由於定位件217側向靠近且符合中介層11’四側表面，故其可避免晶片-中介層堆疊次組體10於黏著劑固化時發生任何不必要的位移。中介層11’與定位件217間之間隙較佳係於約5至50微米之範圍內。中介層之貼附步驟亦可不使用定位件217。雖然無法藉由凹穴215來控制晶片-中介層堆疊次組體10置放之準確度(其原因在於，很難精準地控制凹穴之尺寸與深度)，但是因為中介層11’具有較大之接觸墊尺寸及間距，因此並不會造成隨後於中介層11’上形成增層電路時，微盲孔的連接失敗。
圖37為第二黏著層193填充於中介層11’與含金屬載體20之 間並進一步延伸進入凹穴215中之剖視圖。第二黏著層193通常係為電性絕緣之底部填充材料，其係塗佈於中介層11’與含金屬載體20之間，並填入凹穴215內的剩餘空間中。
圖38為移除溢出於定位件217上之過剩黏著劑後之剖視圖。 或者，可省略移除過剩黏著劑之步驟，據此過剩之黏著劑變成隨後增層電路之一部分。
圖39為平衡層311、第一絕緣層312、以及第一金屬板31層壓 /塗佈於中介層11’及含金屬載體20上之剖視圖。平衡層311係接觸含金屬載體20，且自含金屬載體20朝向下方向延伸，並且側向覆蓋、圍繞及共形塗佈中介層11’之側壁，並自中介層11’側向延伸至該結構之外圍邊緣。第一絕緣層312係接觸第一金屬板31、中介層11’、以及平衡層311，並且提供第一金屬板31與中介層11’間、以及第一金屬板31與平衡層311間之堅固機械性接合。
圖40為將含金屬載體20選定部分移除後，以形成金屬散熱座 22及金屬柱24之剖視圖，其係藉由微影技術及濕蝕刻移除含金屬載體20之選定部分。金屬散熱座22係對應於含金屬載體20之第一剩餘部分，其係於向上方向覆蓋及罩蓋晶片13於其凹穴215中。金屬柱24對應於含金屬載體20之第二剩餘部分，其係與與金屬散熱座22彼此保持距離。在此圖中，金屬柱24係與金屬散熱座22之第二表面213於向上方向共平面，並且與定位件217於向下方向共平面。
圖41為芯層26、第二絕緣層322、以及第二金屬板32朝向上 方向層壓/塗佈於金屬散熱座22、金屬柱24、以及平衡層311上之剖視圖。芯層26係接觸平衡層311，且自平衡層311朝向上方向延伸，並且側向覆蓋、圍繞及共形塗佈金屬散熱座22及金屬柱24之側壁，同時自金屬散熱座22及金屬柱24側向延伸至該結構之外圍邊緣。第二絕緣層322係接觸金屬散熱座22之第二表面213、金屬柱24、以及芯層26，且朝向上方向覆蓋及側向延伸於金屬散熱座22之第二表面213、金屬柱24、以及芯層26上。第二金屬板32係接觸第二絕緣層322，且朝向上方向覆蓋第二絕緣層322。
圖42為形成第一盲孔313、314、第二盲孔323、以及穿孔401 後之剖視圖。第一盲孔313係延伸穿過第一金屬板31及第一絕緣層312，並且對準中介層11’之第一接觸墊112。此外，額外之第一盲孔314延伸穿過第一金屬板31、第一絕緣層312以及平衡層311，並且對準金屬柱24。第二盲孔323延伸穿過第二金屬板32及第二絕緣層322，並且對準金屬散熱座22之選定部分及金屬柱24。穿孔401朝垂直方向延伸穿過第一金屬板31、第一絕緣層312、平衡層311、芯層26、第二絕緣層322以及第二金屬板32。
參照圖43，藉由沉積第一披覆層31’於第一金屬板31上及第 一盲孔313、314中，沉積第二披覆層32’於第二金屬板32上及第二盲孔323中，然後圖案化第一及第二金屬板31、32以及其上之第一及第二披覆層31’、32’，以分別形成於第一絕緣層312及第二絕緣層322上之第一導線315及第二導線325。連接層403亦沉積於穿孔401中以形成披覆穿孔411。第一導線315自第一絕緣層312朝向下方向延伸，且側向延伸於第一絕緣層312上，並且朝向上方向延伸進入第一盲孔313、314中，以形成直接接觸中介層11’之第一接觸墊112與金屬柱24之第一導電盲孔317、318，藉以提供中介層11’之信號路由及接地連接。第二導線325自第二絕緣層322朝向上方向延伸，且側向延伸於第二絕緣層322上，並且朝向下方向延伸進入第二盲孔323中，以形成直接接觸金屬散熱座22選定部分及金屬柱24之第二導電盲孔327，其係作為接地連接用。披覆穿孔411之第一端延伸至第一導線315，第二端延伸至第二導線325，以提供垂直信號連接通路。
據此，如圖43所示，完成之半導體封裝件210係包括中介層 11’、晶片13、金屬散熱座22、金屬柱24、芯層26、第一增層電路301、第二增層電路302、以及披覆穿孔411。在此圖中，第一增層電路301包括平衡層311、第一絕緣層312、以及第一導線315；第二增層電路302包括第二絕緣層322以及第二導線325。藉由覆晶製程，將晶片13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。使用第一及第二黏著劑191、193，將晶片-中介層堆疊次組體10貼附至金屬散熱座22，並使晶片13置放於凹穴215中，且中介層11’側向延伸於凹穴215外。第一黏著劑191提供晶片13及金屬散熱座22間之機械性接合及熱性連接，並且第二黏著劑193提供晶片13與 金屬散熱座22間、以及中介層11’與金屬散熱座22間之機械性接合。金屬散熱座22之定位件217朝向下方向延伸超過中介層11’之第二表面113，且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。金屬柱24與金屬散熱座22彼此保持距離，並且與金屬散熱座22於向上方向共平面，以及與定位件217於向下方向共平面。芯層26係側向覆蓋金屬散熱座22及金屬柱24之側壁。第一增層電路301藉由第一導電盲孔317、318電性耦接至中介層11’及金屬柱24。第二增層電路302藉由第二導電盲孔327電性及熱性耦接至金屬散熱座22，並且電性耦接至金屬柱24。披覆穿孔411電性耦接至第一及第二導線315、325，以提供具有堆疊能力之半導體封裝件。
圖44為堆疊式封裝組體200之剖視圖，其係另一半導體封裝 件220設置於圖43半導體封裝件210之第二增層電路302上。在此圖中，半導體封裝件210更具有位於穿孔401內剩餘空間之絕緣性填充物415，以及位於第一及第二增層電路301、302上之焊料遮罩41。焊料遮罩41包括焊料遮罩開口，其係顯露第一及第二導線315、325之選定部分。據此，半導體封裝件220可經由焊球51設置於半導體封裝件210之第二導線325顯露部分上。
[實施例3]
圖45-52為本發明再一實施態樣之具有堆疊式封裝能力之再一半導體封裝件製法剖視圖，該半導體封裝件包括金屬散熱座，其係側向延伸至該封裝之外圍邊緣。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖45為含金屬載體20之凹穴215入口周圍設有定位件217之 剖視圖，其中凹穴215係位於含金屬載體20之第一表面211。可藉由移除金屬板21之選定部分，或是藉由沉積圖案於金屬板21上，以形成定位件217，其中沉積圖案之方式包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合，並同時使用微影技術。此實施態樣係藉由沉積圖案於金屬板21上，以形成定位件217，定位件217係側向延伸至含金屬載體20之外圍邊緣，且其內周圍邊緣係與隨後設置之中介層四側邊相符。
圖46為含金屬載體20之凹穴215外設有貫穿開口219之剖視 圖。貫穿開口219於垂直方向延伸穿過第一表面211以及第二表面213間之含金屬載體20，其可藉由機械鑽孔形成。
圖47為晶片-中介層堆疊次組體10藉由第一黏著劑191貼附 至含金屬載體20之剖視圖。中介層11’及晶片13貼附至含金屬載體20，且晶片13係插入凹穴215中，而定位件217則側向對準且靠近中介層11’之外圍邊緣。第一黏著劑191接觸凹穴底部及晶片13，藉以提供晶片13及含金屬載體20之機械性接合及熱性連接。定位件217朝向下方向延伸超過中介層11’之第二表面113，並且靠近中介層11’外圍邊緣，以控制中介層11’置放之準確度。
圖48為第二黏著層193填充於中介層11’與含金屬載體20之 間，並進一步延伸進入凹穴215中之剖視圖。第二黏著層193通常為電性絕緣之底部填充材料，其係塗佈於中介層11’與含金屬載體20之間，並填入凹穴215內的剩餘空間中。
圖49為移除溢出在定位件217上之過剩黏著劑後之剖視圖。 或者，可省略移除過剩黏著劑之步驟，據此過剩之黏著劑變成隨後增層電路之一部分。
圖50為平衡層311、第一絕緣層312、以及第一金屬板31層壓 /塗佈於中介層11’及含金屬載體20上，以及第二絕緣層322及第二金屬板32層壓/塗佈於含金屬載體20之第二表面213上之剖視圖。平衡層311係接觸含金屬載體20，且自含金屬載體20朝向下方向延伸，並且朝向上方向延伸進入貫穿開口219中，以及側向覆蓋、圍繞及共形塗佈中介層11’之側壁，同時自中介層11’側向延伸至該結構之外圍邊緣。第一絕緣層312係側向延伸於中介層11’之第一表面111上以及平衡層311上，且接觸第一金屬板31、中介層11’、以及平衡層311，並且提供第一金屬板31與中介層11’間、以及第一金屬板31與平衡層311間之堅固機械性接合。第二絕緣層322側向延伸於含金屬載體20之第二表面213上，且接觸第二金屬板32以及含金屬載體20，並且提供第二金屬板32與含金屬載體20間之堅固機械性接合。
圖51為形成第一及第二盲孔313、323以及穿孔401後之剖視 圖。第一盲孔313係延伸穿過第一金屬板31及第一絕緣層312，並且對準中介層11’之第一接觸墊112。第二盲孔323係延伸穿過第二金屬板32及第二絕緣層322，並且對準金屬散熱座22之選定部分。穿孔401對準貫穿開口219，並且朝垂直方向延伸穿過第一金屬板31、第一絕緣層312、平衡層311、第二絕緣層322以及第二金屬板32。
參照圖52，藉由沉積第一披覆層31’於第一金屬板31上及第 一盲孔313中，沉積第二披覆層32’於第二金屬板32上及第二盲孔323中，然後圖案化第一及第二金屬板31、32以及其上之第一及第二披覆層31’、32’，以分別形成於第一絕緣層312及第二絕緣層322上之第一導線315及第二導線325。連接層403亦沉積於穿孔401中以形成披覆穿孔411。第一導線315自 第一絕緣層312朝向下方向延伸，且側向延伸於第一絕緣層312上，並且朝向上方向延伸進入第一盲孔313中，以形成直接接觸中介層11’之第一接觸墊112之第一導電盲孔317，藉以提供中介層11’之信號路由。第二導線325自第二絕緣層322朝向上方向延伸，且側向延伸於第二絕緣層322上，並且朝向下方向延伸進入第二盲孔323中，以形成直接接觸含金屬載體20選定部分之第二導電盲孔327，其係作為散熱及接地連接用。披覆穿孔411之第一端延伸至第一導線315，第二端延伸至第二導線325，以提供垂直信號連接通路。
據此，如圖52所示，完成之半導體封裝件310係包括中介層 11’、晶片13、含金屬載體20、第一增層電路301、第二增層電路302、以及披覆穿孔411。在此圖中，第一增層電路301包括平衡層311、第一絕緣層312、以及第一導線315；第二增層電路302包括第二絕緣層322、第二導線325。藉由覆晶製程，將晶片13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。使用第一及第二黏著劑191、193，將晶片-中介層堆疊次組體10貼附至作為金屬散熱座22之含金屬載體20，並使晶片13置放於凹穴215中，且中介層11’側向延伸於凹穴215外。第一黏著劑191提供晶片13及金屬散熱座22間之機械性接合及熱性連接，並且第二黏著劑193提供晶片13及金屬散熱座22間、以及中介層11’與金屬散熱座22間之機械性接合。金屬散熱座22之定位件217朝向下方向延伸超過中介層11’之第二表面113，且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。第一增層電路301藉由第一導電盲孔317電性耦接至中介層11’。第二增層電路302藉由第二導電盲孔327電性及熱性耦接至金屬散熱座22。披覆穿孔411係實質上由含金屬載體20、第一增層電路301、以及第二增層電路302共用，並且延伸穿 過含金屬載體之貫穿開口219，以提供第一增層電路301及第二增層電路302間之電性及熱性連接。
圖53為堆疊式封裝組體300之剖視圖，其係另一半導體封裝 件320設置於圖52半導體封裝件310之第二增層電路302上。在此圖中，半導體封裝件310更具有位於穿孔401內剩餘空間之絕緣性填充物415，以及位於第一及第二增層電路301、302上之焊料遮罩41。焊料遮罩41包括焊料遮罩開口，其係顯露第一及第二導線315、325之選定部分。據此，半導體封裝件320可經由焊球51設置於半導體封裝件310之第二導線325顯露部分上。
[實施例4]
圖54-63為本發明又一實施態樣之具有堆疊式封裝能力之又 一半導體封裝件製法剖視圖，該半導體封裝件係使用一層壓基板作為金屬散熱座。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆可合併於此處，且無須再重複相同敘述。
圖54及55為本發明一實施態樣之定位件製程剖視圖，其係形成於層壓基板之介電層上。
圖54為層壓基板之剖視圖，其包括金屬板21、介電層23、以及金屬層25。介電層23係夾置於金屬板21及金屬層25間。介電層23通常係為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，並且具有50微米之厚度。金屬層25通常為銅所製成，但亦可使用銅合金或其他材料(例如鋁、不銹鋼、或其合金)。金屬層25厚度可於5至200微米之範圍內。在此實施態樣中，金屬層25係為具有50微米厚度之銅板。
圖55為於介電層23上形成定位件257之剖視圖。可藉由使用 微影技術及濕蝕刻，以移除金屬層25之選定部分，進而形成定位件257。在此圖中，定位件257係由複數個金屬凸柱組成，且排列成與隨後設置之中介層四側邊相符的矩形邊框陣列。然而，定位件之圖案不限於此，其可具有防止隨後設置之中介層發生不必要位移之其他各種圖案。舉例來說，定位件257可由一連續或不連續之凸條所組成，並與隨後設置之中介層四側邊、兩對角、或四角相符。
圖56及57為於層壓基板之介電層上形成定位件之另一製程 剖視圖。
圖56為具有一組開口251之層壓基板剖視圖。該層壓基板包 括上述之金屬板21、介電層23、以及金屬層25，並且藉由移除金屬層25之選定部分以形成開口251。
圖57為介電層23上形成定位件257之剖視圖。定位件257可藉 由將光敏性塑膠材料(例如環氧樹脂、聚醯亞胺等)或非光敏性材料塗佈或印刷於開口251中，接著移除整體金屬層25而形成。據此，定位件257係由複數個樹脂凸柱組成，且具有防止隨後設置之中介層發生不必要位移之圖案。
圖58為含金屬載體20中形成凹穴215之剖視圖。凹穴215延伸穿過介電層23，並且進一步延伸進入金屬板21中。
圖59為含金屬載體20之凹穴215外設有貫穿開口219之剖視圖。貫穿開口219係延伸穿過含金屬載體20，其可藉由機械鑽孔形成。
圖60為晶片-中介層堆疊次組體10藉由黏著劑194貼附至含金屬載體20之剖視圖。在此，晶片-中介層堆疊次組體10與圖8所示結構類 似，惟差異處在於，此圖中之中介層11’上僅設有單個覆晶式晶片13。晶片13係置放於凹穴215中，而中介層11’位於凹穴215外，同時中介層11’之第二表面113係貼附於介電層23上。藉由塗佈黏著劑194於凹穴之底部上，然後將晶片-中介層堆疊次組體10之晶片13插入凹穴215中，以將晶片13設置於含金屬載體20上。凹穴215中之黏著劑194(通常為導熱但不導電之黏著劑)受到晶片13擠壓，進而往下流入晶片13與凹穴側壁間的間隙，並且溢流至介電層23之平坦表面上。因此，黏著劑194圍繞嵌埋之晶片13，且擠出之部分亦作為中介層貼附黏著劑。定位件257自介電層23朝向下方向延伸，且延伸超過中介層11’之第二表面113，並且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。
圖61為平衡層311、第一絕緣層312、以及第一金屬板31層壓 /塗佈於中介層11’及含金屬載體20上，以及第二絕緣層322及第二金屬板32層壓/塗佈於含金屬載體20之第二表面213上之剖視圖。平衡層311係接觸及覆蓋含金屬載體20之介電層23以及中介層11’之側壁，並且延伸進入貫穿開口219中。第一絕緣層312係側向延伸於中介層11’及平衡層311上，且接觸第一金屬板31、中介層11’、及平衡層311，並且提供第一金屬板31與中介層11’間、以及第一金屬板31與平衡層311間之堅固機械性接合。第二絕緣層322係側向延伸於含金屬載體20之第二表面213上，且接觸第二金屬板32以及含金屬載體20，並且提供第二金屬板32與含金屬載體20間之堅固機械性接合。
圖62為形成第一及第二盲孔313、323以及穿孔401後之剖視 圖。第一盲孔313係延伸穿過第一金屬板31及第一絕緣層312，並且對準中介層11’之第一接觸墊112。第二盲孔323係延伸穿過第二金屬板32及第二絕 緣層322，並且對準含金屬載體20之選定部分。穿孔401對準貫穿開口219，並且朝垂直方向延伸穿過第一金屬板31、第一絕緣層312、平衡層311、第二絕緣層322、以及第二金屬板32。
參照圖63，藉由沉積第一披覆層31’於第一金屬板31上及第 一盲孔313中，沉積第二披覆層32’於第二金屬板32上及第二盲孔323中，然後圖案化第一及第二金屬板31、32以及其上之第一及第二披覆層31’、32’，以分別形成位於第一絕緣層312及第二絕緣層322上之第一導線315及第二導線325。連接層403亦沉積於穿孔401中，以形成披覆穿孔411。第一導線315自第一絕緣層312朝向下方向延伸，且側向延伸於第一絕緣層312上，並且朝向上方向延伸進入第一盲孔313中，以形成直接接觸中介層11’之第一接觸墊112之第一導電盲孔317，藉以提供中介層11’之信號路由。第二導線325自第二絕緣層322朝向上方向延伸，且側向延伸於第二絕緣層322上，並且朝向下方向延伸進入第二盲孔323中，以形成直接接觸含金屬載體20選定部分之第二導電盲孔327，其係作為散熱及接地連接用。披覆穿孔411之第一端延伸至第一導線315，第二端延伸至第二導線325，以提供垂直信號連接通路。
據此，如圖63所示，完成之半導體封裝件410係包括中介層 11’、晶片13、含金屬載體20、第一增層電路301、第二增層電路302、以及披覆穿孔411。藉由覆晶製程，將晶片13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。作為金屬散熱座22之含金屬載體20係包括凹穴215，其係延伸穿過介電層23以及延伸進入金屬板21中。使用黏著劑194，將晶片-中介層堆疊次組體10貼附至含金屬載體20，並使晶片13置放於凹穴 215中，同時定位件257側向對準且靠近中介層11’之外圍邊緣。黏著劑194圍繞嵌埋之晶片13，且黏著劑194擠出之部分係接觸中介層11’之第二表面113及介電層23，並且夾置於中介層11’之第二表面113及介電層23間，以作為中介層貼附黏著劑。含金屬載體20之定位件257係自介電層23朝向下方向延伸，且延伸超過中介層11’之第二表面113，並且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。第一增層電路301係藉由第一導電盲孔317電性耦接至中介層11’，以提供扇出路由/互連。第二增層電路302係藉由第二導電盲孔327熱性及電性耦接至含金屬載體20，以作為散熱及接地連接用。披覆穿孔411係電性耦接至第一及第二導線315、325，以提供具有堆疊能力之半導體封裝件。
圖64為堆疊式封裝組體400之剖視圖，其係另一半導體封裝 件420設置於圖63半導體封裝件410之第一增層電路301上。在此圖中，半導體封裝件310更具有位於穿孔401內剩餘空間之絕緣性填充物415，以及位於第一及第二增層電路301、302上之焊料遮罩41。焊料遮罩41包括焊料遮罩開口，其係顯露第一及第二導線315、325之選定部分。據此，半導體封裝件420可經由焊球51設置於半導體封裝件410之第一導線315顯露部分上。
上述之封裝件與組體僅為說明範例，本發明尚可透過其他多 種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。一晶片可獨自使用一凹穴，或與其他晶片共用一凹穴。舉例來說，一凹穴可容納單一晶片，且金屬散熱座可包括排列成陣列形狀之複數凹穴以容納複數晶片。或者，單一凹穴內能放置數個晶片。同樣地，一晶片可獨自使用一中介層，或與其他晶片共用 一中介層。舉例來說，單一晶片可電性耦接至一中介層。或者，數個晶片可耦接至一中介層。舉例來說，可將四枚排列成2x2陣列之小型晶片耦接至一中介層，並且該中介層可包括額外的接觸墊，以接收額外晶片墊，並提供額外晶片墊之路由。增層電路亦可包括額外的導線，以連接該中介層之額外的接觸墊。
如上述實施態樣所示，本發明建構出一種應用於堆疊式封裝 之獨特的半導體封裝件，其可展現優越之散熱性能與可靠度，且包括一晶片、一中介層、一黏著劑、一金屬散熱座、一第一增層電路、一第二增層電路、以及複數披覆穿孔。
晶片藉由凸塊電性耦接至中介層，以形成晶片-中介層堆疊 次組體。晶片可為已封裝或未封裝之晶片。此外，晶片可為裸晶，或是晶圓級封裝晶片等。
金屬散熱座可延伸至半導體封裝件之外圍邊緣，以提供晶 片、中介層、第一增層電路、以及第二增層電路之機械性支撐。或者，金屬散熱座可與半導體封裝件之外圍邊緣彼此保持距離。在一較佳之實施態樣中，金屬散熱座包括金屬板，其係提供嵌埋晶片之散熱與電磁屏蔽。金屬板之厚度可為0.1至10毫米。金屬板之材料可包括銅、鋁、不銹鋼、或其合金。金屬散熱座更包括延伸進入金屬板中之凹穴，並且該金屬散熱座罩蓋凹穴中之晶片。因此，凹穴之金屬材質底部及側壁能提供嵌埋晶片之散熱接觸表面，以及嵌埋晶片之垂直與水平方向之電磁屏蔽。
金屬散熱座可為單層或多層結構，並且可由定位件設置於凹 穴外之含金屬載體製成。具有定位件之含金屬載體可由下列步驟製成：提供 金屬板；於該金屬板中形成凹穴；藉由移除該金屬板之選定部分，或是藉由於該金屬板上沉積金屬或塑膠材料之圖案，以形成圍繞凹穴入口之定位件。因此，由含金屬載體製成之金屬散熱座係為金屬板，該金屬板具有位於其中之凹穴以及自該凹穴入口側向延伸之平坦表面。或者，具有定位件之含金屬載體係由下列步驟製成：提供層壓基板，其包括介電層及金屬板；藉由移除位於介電層上之金屬層選定部分，或是藉由於介電層上沉積金屬或塑膠材料之圖案，以形成位於介電層上之定位件；形成凹穴，其係延伸穿過介電層且延伸進入金屬板中。因此，由含金屬載體製成之金屬散熱座係為層壓基板，其包括金屬板、介電層，並且具有延伸穿過介電層且延伸進入金屬板中之凹穴。關於延伸至半導體封裝件外圍邊緣之金屬散熱座態樣，其係保留整個含金屬載體，以作為金屬散熱座。關於與半導體封裝件外圍邊緣彼此保持距離之金屬散熱座另一態樣，其係移除含金屬載體之選定部分，以形成金屬散熱座，該金屬散熱座係為含金屬載體之選定保留部分，芯層進一步填充含金屬載體之移除部分，且覆蓋金屬散熱座之側壁。 芯層之第一表面實質上與含金屬散熱座之第一表面呈共平面，而芯層之第二表面則實質上與含金屬散熱座之第二表面呈共平面。此外，除了作為金屬散熱座之上述選定保留部分外，可保留含金屬載體之另外選定金屬部分，以作為電源/接地或信號連接用之金屬柱，並且芯層亦側向覆蓋金屬柱之側壁。金屬柱與金屬散熱座係藉由芯層彼此分隔，並且該金屬柱實質上於第一及第二垂直方向分別與芯層以及金屬散熱座之金屬平坦表面共平面(為了方便描述，中介層之第一表面所面對的方向定義為第一垂直方向，中介層之第二表面所面對的方向定義為第二垂直方向)。芯層材料可包括環氧 樹脂、BT、聚醯亞胺、或其他種類之樹脂或樹脂/玻璃複合物，並且於側向提供金屬散熱座及可選擇性形成的金屬柱之機械性支撐。
定位件可自金屬散熱座中鄰接凹穴入口之平坦表面朝第一 垂直方向延伸，並且延伸超過中介層之第二表面。因此，藉由定位件側向對準與靠近中介層之外圍邊緣，可控制中介層置放之準確度。定位件可為金屬、光敏性塑膠材料或非光敏性材料所製成。舉例來說，定位件可實質上由銅、鋁、鎳、鐵、錫或其合金組成。定位件亦可包括環氧樹脂或聚醯亞胺，或是由環氧樹脂或聚醯亞胺組成。再者，定位件可具有防止中介層發生不必要位移之各種圖案。舉例來說，定位件可包括一連續或不連續之凸條、或是凸柱陣列。或者，定位件可側向延伸至金屬散熱座之外圍邊緣，且其內周圍邊緣與中介層之外圍邊緣相符。具體來說，定位件可側向對準中介層之四側邊，以定義出與中介層形狀相同或相似之區域，並且避免中介層之側向位移。舉例來說，定位件可對準並符合中介層之四側邊、兩對角、或四角，並且定位件與中介層間之間隙較佳於5至50微米之範圍內。因此，位在中介層外之定位件可控制晶片-中介層堆疊次組體置放之準確度。 此外，設置於凹穴入口外之定位件較佳具有位於5至200微米範圍內之高度。
金屬散熱座之凹穴可在其入口處具有較其底部更大之直徑或尺寸，並且具有0.05毫米至1.0毫米之深度。舉例來說，凹穴可具有橫切之圓錐或方錐形狀，其直徑或大小係朝第一垂直方向自底部向入口遞增。或者，凹穴可為具有固定直徑之圓柱形狀。凹穴亦可在其入口及底部具有圓形、正方形或矩形之周緣。
黏著劑可先塗佈於凹穴底部上，然後當晶片插入凹穴中時， 部分黏著劑擠出凹穴外。因此，黏著劑可接觸及圍繞金屬散熱座凹穴中之嵌埋晶片，並且黏著劑之擠出部分可接觸中介層之第二表面及自金屬散熱座中凹穴入口側向延伸之之平坦表面，並夾置於中介層之第二表面及自金屬散熱座中凹穴入口側向延伸之平坦表面間。或者，可將導熱黏著劑塗佈於凹穴底部，且當晶片插入凹穴中時，導熱黏著劑仍位於凹穴中。然後可將第二黏著劑(通常為電性絕緣之底部填充材料)塗佈並填入凹穴中之剩餘空間中，並延伸至中介層之第二表面及自金屬散熱座中凹穴入口側向延伸之平坦表面間。據此，第一黏著劑提供晶片與金屬散熱座間之機械性接合及熱性連接，而第二黏著劑提供中介層與金屬散熱座間之機械性接合。
中介層係側向延伸於凹穴外，並且可使該中介層之第二表面 面對金屬散熱座，以貼附至金屬散熱座中鄰接凹穴入口之平坦表面。中介層之材料可為矽、玻璃、陶瓷或石墨，其具有50至500微米之厚度，中介層可包含導線圖案，且該導線圖案係由第二接觸墊之細微間距扇出至第一接觸墊之粗間距。因此，中介層能提供嵌埋晶片之第一級扇出路由/互連。此外，因為中介層通常係由高彈性係數材料製成，且該高彈性係數材料具有與晶片匹配之熱膨脹係數(例如，每攝氏3至10ppm)，因此，可大幅降低或補償熱膨脹係數不匹配所導致之晶片及其電性互連處之內部應力。
第一及第二增層電路可分別設置於鄰接中介層之第一表面 及金屬散熱座之第二表面，並且可提供第二扇出路由/互連。此外，第一及第二增層電路可進一步藉由作為接地連接用之額外導電盲孔，以電性耦接至金屬散熱座之金屬表面或/及可選擇性形成的金屬柱。第一增層電路係包括一平衡層、一第一絕緣層、以及一或複數第一導線。第二增層電路係包 括一第二絕緣層、以及一或複數第二導線。平衡層係側向覆蓋中介層之側壁，且第一絕緣層形成於中介層之第一表面及平衡層上。第二絕緣層係覆蓋金屬散熱座之第二表面及芯層。對於移除含金屬載體選定部分之態樣，其係於移除含金屬載體之選定部分前形成平衡層，且於移除含金屬載體之選定部分及形成芯層後形成第二絕緣層。第一導線側向延伸於第一絕緣層上，並且延伸穿過位於第一絕緣層中之第一盲孔，以形成與中介層之第一接觸墊直接接觸之第一導電盲孔，並且其可選擇性地與金屬散熱座或選擇性形成的金屬柱直接接觸。第二導線係側向延伸於第二絕緣層上，並且延伸穿過第二絕緣層中選擇性形成之一或更多第二盲孔，以形成一或更多之第二導電盲孔，其係直接接觸金屬散熱座及/或選擇性形成的金屬柱。據此，第一導線可直接接觸中介層之第一接觸墊，以提供中介層之信號路由，因此中介層與第一增層電路間之電性連接無須使用焊接材料。此外，因為第一導電盲孔係直接接觸金屬散熱座，其可作為散熱管，因此，晶片產生之熱可藉由導電盲孔散逸至第一及第二增層電路之外側導電層。
假如需要更多的信號路由，第一及第二增層電路可進一步包 括額外之絕緣層、額外之盲孔、以及額外之導線。第一及第二增層電路之最外側導線可分別連接導電接點，例如焊球，以與另一半導體封裝件電性傳輸及機械連接。據此，藉由使用位於最外側導線上之導電接點，即可設置另一半導體封裝件於第一或第二增層電路上，以提供一堆疊式封裝組體。
披覆穿孔之第一端可延伸及電性連接至第一增層電路之外 側或內側導電層，第二端可延伸及電性連接至第二增層電路之外側或內側導電層，以於垂直方向提供第一增層電路及第二增層電路間之信號路由。 在以上任何情況下，披覆穿孔可提供第一增層電路及第二增層電路間的電性及熱性連接。
可藉由以下步驟形成披覆穿孔：形成於第一端垂直延伸至第 一增層電路，以及於第二端垂直延伸至第二增層電路之穿孔；然後沉積連接層於穿孔之內側壁上。對於金屬散熱座與半導體封裝件之外圍邊緣彼此保持距離之態樣，披覆穿孔係延伸穿過覆蓋金屬散熱座側壁之芯層。據此，藉由以下步驟形成披覆穿孔：形成延伸穿過芯層之穿孔；然後沉積連接層於穿孔之內側壁上。在此態樣中，可於形成平衡層、芯層、以及第一及第二絕緣層後形成穿孔，其可朝垂直方向延伸穿過平衡層、芯層、以及增層電路之一或複數絕緣層。對於金屬散熱座延伸至半導體封裝件之外圍邊緣之另一態樣，金屬散熱座包括貫穿開口，貫穿開口具有延伸進入其中之平衡層，且披覆穿孔對準金屬散熱座之貫穿開口且延伸穿過平衡層。據此，可藉由以下步驟形成披覆穿孔：形成延伸穿過平衡層且對準貫穿開口之穿孔；然後沉積連接層於穿孔之內側壁上。因此，可於形成平衡層、第一及第二絕緣層後形成穿孔，其可朝垂直方向延伸穿過平衡層以及增層電路之一或複數絕緣層。此外，當形成增層電路之外側或內側之導線時，可同時沉積披覆穿孔之連接層。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全 覆蓋。例如，在凹穴朝向下方向之狀態下，金屬板於向上方向覆蓋晶片，不論另一元件例如黏著劑是否位於金屬板及晶片中。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼 此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想 之水平線與定位件及中介層相交時，定位件側向對準於中介層，不論定位件與中介層之間是否具有其他與假想之水平線相交之元件，且不論是否具有另一與中介層相交但不與定位件相交、或與定位件相交但不與中介層相交之假想水平線。同樣地，例如第一盲孔對準中介層之第一接觸墊。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範 圍。如本領域習知通識，當中介層以及定位件間之間隙不夠窄時，由於中介層於間隙中之側向位移而導致之位置誤差可能會超過可接受之最大誤差限制。在某些情況下，一旦中介層之位置誤差超過最大極限時，則不可能使用雷射光束對準中介層之預定位置，而導致中介層以及增層電路間之電性連接失敗。根據中介層之接觸墊的尺寸，於本領域之技術人員可經由試誤法以確認中介層以及定位件間之間隙的最大可接受範圍，以確保導電盲孔與中介層之接觸墊對準。由此，「定位件靠近中介層之外圍邊緣」之用語係指中介層之外圍邊緣與定位件間之間隙係窄到足以防止中介層之位置誤差超過可接受之最大誤差限制。
「電性連接」、以及「電性耦接」之詞意指直接或間接電性 連接。例如，第一導線直接接觸並且電性連接至中介層之第一接觸墊，以及第三導線與中介層之第一接觸墊保持距離，並且藉由第一導線電性連接至中介層之第一接觸墊。
「第一垂直方向」及「第二垂直方向」並非取決於封裝件之 定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，中介層之第一表面係面朝第一垂直方向，且中介層之第二表面係面朝第二垂直方向，此與封裝件是否倒置無關。同樣地，定位件係沿一側向平面「側 向」對準中介層，此與封裝件是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相反且垂直於側面方向，且側向對準之元件係與垂直於第一與第二垂直方向之側向平面相交。再者，在凹穴朝上之位置，第一垂直方向係為向上方向，第二垂直方向係為向下方向；在凹穴朝下之位置，第一垂直方向係為向下方向，第二垂直方向係為向上方向。
本發明應用於堆疊式封裝之半導體封裝件具有許多優點。舉 例來說，藉由習知之覆晶接合製程例如熱壓或迴焊，將晶片電性耦接至中介層，其可避免使用黏著載體作為暫時接合時，會遭遇位置準確度問題。 中介層提供嵌埋晶片之第一級扇出路由/互連，而增層電路則提供第二級扇出路由/互連。當增層電路形成於具有較大接觸墊尺寸及間距之中介層上，與傳統之增層電路直接形成在晶片之I/O墊上，並且不具扇出路由之技術相比，前者具有較後者大幅改善之生產良率。定位件可控制中介層置放之準確度。因此，容置嵌埋晶片之凹穴，其形狀或深度在製程中不再是需要嚴格控制之重要參數。金屬散熱座可提供嵌埋晶片之散熱、電磁屏蔽、以及濕氣阻障，並且提供晶片、中介層、以及增層電路之機械性支撐。中介層以及增層電路係直接電性連接，且無須使用焊料，因此有利於展現高I/O值以及高性能。雙重增層電路可提供具有簡單電路圖案之信號路由，或具有複雜電路圖案之可撓性多層信號路由。披覆穿孔可提供雙重增層電路間之垂直信號路由，藉以提供具有堆疊能力之封裝件。藉由此方法製備成的封裝件係為可靠度高、價格低廉、且非常適合大量製造生產。
本案之製作方法具有高度適用性，且係以獨特、進步之方式 結合運用各種成熟之電性及機械性連接技術。此外，本案之製作方法不需 昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
11’‧‧‧中介層
112‧‧‧第一接觸墊
200‧‧‧堆疊式封裝組體
217‧‧‧定位件
220‧‧‧半導體封裝件
26‧‧‧芯層
301‧‧‧第一增層電路
302‧‧‧第二增層電路
311‧‧‧平衡層
312‧‧‧第一絕緣層
313‧‧‧第一盲孔
314‧‧‧第一盲孔
315‧‧‧第一導線
317‧‧‧第一導電盲孔
318‧‧‧第一導電盲孔
322‧‧‧第二絕緣層
325‧‧‧第二導線
401‧‧‧穿孔
41‧‧‧焊料遮罩
415‧‧‧絕緣性填充物
51‧‧‧焊球

Claims (19)

  1. 一種具有堆疊式封裝能力之半導體封裝件製作方法，包含以下步驟：提供一晶片；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該晶片至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一含金屬載體，其具有一第一表面、相反之一第二表面、以及形成於該第一表面之一凹穴；使用一黏著劑貼附該晶片-中介層堆疊次組體至該含金屬載體，並使該晶片插入該凹穴中，且該中介層側向延伸於該凹穴外；於該晶片-中介層堆疊次組體貼附至該含金屬載體後，於該中介層之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；移除該含金屬載體之選定部分，以形成一金屬散熱座，該金屬散熱座係為罩蓋該凹穴內之該晶片的該金屬載體之一第一剩餘部分，並且具有對應於該含金屬載體之該第一表面的一第一表面及相反之一第二表面；形成一芯層，其係側向覆蓋該金屬散熱座之側壁；於該金屬散熱座之該第二表面上及該芯層上形成一第二增層電路；以及形成延伸穿過該芯層之複數個披覆穿孔，以提供該第一增層電路與該第二增層電路間之電性及熱性連接。
  2. 如申請專利範圍第1項所述之方法，其中該電性耦接該晶片至該中介層之該些第二接觸墊的步驟係以面板規模進行，並且於該貼附該晶片-中介層堆疊次組體至該含金屬載體之步驟前執行一單片化步驟，以分離個別的晶片-中介層堆疊次組體。
  3. 如申請專利範圍第1項所述之方法，其中該含金屬載體更包括位於該凹穴外之一定位件，並且該晶片-中介層堆疊次組體係藉由該定位件側向對準與靠近該中介層之外圍邊緣，以貼附至該含金屬載體。
  4. 如申請專利範圍第1項所述之方法，其中該第二增層電路包含複數個第二導電盲孔，以電性及熱性耦接至該金屬散熱座。
  5. 如申請專利範圍第1項所述之方法，其中移除該含金屬載體選定部分之該步驟亦形成一金屬柱，其係為該含金屬載體之一第二剩餘部分，並與該第一剩餘部分彼此保持距離。
  6. 如申請專利範圍第1項所述之方法，其中該中介層具有與該晶片匹配之熱膨脹係數。
  7. 一種具有堆疊式封裝能力之半導體封裝件製作方法，包含以下步驟：提供一晶片；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該晶片至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一含金屬載體，其具有一第一表面、相反之一第二表面、以及形成於 該第一表面之一凹穴；於該含金屬載體之該第一表面與該第二表面間形成延伸穿過該含金屬載體之複數個貫穿開口；使用一黏著劑貼附該晶片-中介層堆疊次組體至該含金屬載體，並使該晶片插入該凹穴中，且該中介層側向延伸於該凹穴外；於該晶片-中介層堆疊次組體貼附至該含金屬載體後，於該中介層之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；於該含金屬載體之該第二表面上形成一第二增層電路；以及形成延伸穿過該些貫穿開口之複數個披覆穿孔，以提供該第一增層電路與該第二增層電路間之電性及熱性連接。
  8. 如申請專利範圍第7項所述之方法，其中該含金屬載體更包括位於該凹穴外之一定位件，並且該晶片-中介層堆疊次組體係藉由該定位件側向對準與靠近該中介層之外圍邊緣，以貼附至該含金屬載體。
  9. 如申請專利範圍第7項所述之方法，其中該第二增層電路包含複數個第二導電盲孔，以電性及熱性耦接至該含金屬載體。
  10. 如申請專利範圍第7項所述之方法，其中該中介層具有與該晶片匹配之熱膨脹係數。
  11. 一種具有堆疊式封裝能力之半導體封裝件，其包含：一晶片；一中介層，其具有一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊，該第二表面上之複數個第二接觸墊、以及電 性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；一金屬散熱座，其具有一第一表面、相反之一第二表面、以及形成於該第一表面之一凹穴；一第一增層電路，其係形成在該中介層之該第一表面上，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；一芯層，其係側向覆蓋該金屬散熱座之側壁；一第二增層電路，其係形成於該金屬散熱座之該第二表面上及該芯層上；以及複數個披覆穿孔，其係延伸穿過該芯層，以提供該第一增層電路與該第二增層電路間之電性及熱性連接，其中該晶片係藉由複數個凸塊電性耦接至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；且該晶片-中介層堆疊次組體係藉由一黏著劑貼附至該金屬散熱座，並且該凹穴係罩蓋該晶片，且該中介層係側向延伸於該凹穴外。
  12. 如申請專利範圍第11項所述之半導體封裝件，其中該金屬散熱座更包括位於該凹穴外之一定位件，並且該晶片-中介層堆疊次組體係藉由該定位件側向對準與靠近該中介層之外圍邊緣，以貼附至該金屬散熱座。
  13. 如申請專利範圍第11項所述之半導體封裝件，其中該第二增層電路係藉由該第二增層電路之複數個第二導電盲孔，以電性及熱性耦接至該金屬散熱座。
  14. 如申請專利範圍第11項所述之半導體封裝件，更包含一金屬柱，其係與 該金屬散熱座彼此保持距離。
  15. 如申請專利範圍第11項所述之半導體封裝件，其中該中介層具有與該晶片匹配之熱膨脹係數。
  16. 一種具有堆疊式封裝能力之半導體封裝件，其包含：一晶片；一中介層，其具有一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；一含金屬載體，其具有一第一表面、相反之一第二表面、一形成於第一表面之一凹穴、以及複數個貫穿開口，其中該些複數個貫穿開口係延伸穿過該含金屬載體之該第一表面與該第二表面之間；一第一增層電路，其形成於該中介層之該第一表面上，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔，以電性耦接至該中介層之該些第一接觸墊；一第二增層電路，其形成於該含金屬載體之該第二表面上；以及複數個披覆穿孔，其係延伸穿過該含金屬載體之該些貫穿開口，以提供該第一增層電路與該第二增層電路間之電性及熱性連接，其中該晶片係藉由複數個凸塊電性耦接至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；且該晶片-中介層堆疊次組體係藉由一黏著劑貼附至該含金屬載體，並且該凹穴係罩蓋該晶片，且該中介層係側向延伸於該凹穴外。
  17. 如申請專利範圍第16項所述之半導體封裝件，其中該含金屬載體更包括 位於該凹穴外之一定位件，並且該晶片-中介層堆疊次組體係藉由該定位件側向對準與靠近該中介層之外圍邊緣，以貼附至該含金屬載體。
  18. 如申請專利範圍第16項所述之半導體封裝件，其中該第二增層電路係藉由該第二增層電路之複數個第二導電盲孔，以電性及熱性耦接至該含金屬載體。
  19. 如申請專利範圍第16項所述之半導體封裝件，其中該中介層具有與該晶片匹配之熱膨脹係數。
TW103139082A 2013-11-13 2014-11-11 具有堆疊式封裝能力之半導體封裝件及其製作方法 TWI593076B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361903469P 2013-11-13 2013-11-13
US201361911036P 2013-12-03 2013-12-03

Publications (2)

Publication Number Publication Date
TW201519396A TW201519396A (zh) 2015-05-16
TWI593076B true TWI593076B (zh) 2017-07-21

Family

ID=53043077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139082A TWI593076B (zh) 2013-11-13 2014-11-11 具有堆疊式封裝能力之半導體封裝件及其製作方法

Country Status (3)

Country Link
US (2) US9318411B2 (zh)
CN (1) CN104882416B (zh)
TW (1) TWI593076B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US10121768B2 (en) * 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US9431319B2 (en) * 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
KR102262906B1 (ko) * 2014-11-13 2021-06-09 삼성전기주식회사 회로기판
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
KR102021886B1 (ko) * 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
KR102143400B1 (ko) * 2015-06-29 2020-08-11 몰렉스 엘엘씨 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스
TWI611546B (zh) * 2015-08-24 2018-01-11 欣興電子股份有限公司 封裝基板
US9871007B2 (en) * 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
US10026672B1 (en) * 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US10535611B2 (en) 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US20170179066A1 (en) * 2015-12-18 2017-06-22 Russell S. Aoki Bulk solder removal on processor packaging
KR101912278B1 (ko) * 2015-12-21 2018-10-29 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
KR102591486B1 (ko) * 2016-02-26 2023-10-19 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 방열 기판
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
KR101845150B1 (ko) * 2016-04-20 2018-04-04 전자부품연구원 반도체 패키지 및 그 제조방법
US9653391B1 (en) * 2016-06-30 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
CN109524387A (zh) * 2016-07-17 2019-03-26 高燕妮 一种集成电路封装结构的制造方法
US10199356B2 (en) * 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10224254B2 (en) * 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material
CN107369663A (zh) * 2017-08-25 2017-11-21 广东工业大学 一种具备正面凸点的扇出型封装结构的芯片及其制作方法
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法
KR102327548B1 (ko) 2017-10-17 2021-11-16 삼성전자주식회사 반도체 패키지
KR20190056190A (ko) * 2017-11-16 2019-05-24 에스케이하이닉스 주식회사 열전달 플레이트를 포함하는 반도체 패키지 및 제조 방법
US10527896B2 (en) * 2017-12-08 2020-01-07 L3 Technologies, Inc. Chip on glass protection
CN108122749B (zh) * 2017-12-20 2019-11-26 成都海威华芯科技有限公司 一种基于图形化载片的SiC基GaN_HEMT背面工艺
US20190214367A1 (en) * 2018-01-10 2019-07-11 Powertech Technology Inc. Stacked package and a manufacturing method of the same
KR102492796B1 (ko) 2018-01-29 2023-01-30 삼성전자주식회사 반도체 패키지
KR101942748B1 (ko) * 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
US10431563B1 (en) * 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
US10515929B2 (en) 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
US10672715B2 (en) * 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods
SG10201809987YA (en) * 2018-11-09 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and packaging process
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
KR20200140654A (ko) * 2019-06-07 2020-12-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI735034B (zh) * 2019-08-27 2021-08-01 鈺橋半導體股份有限公司 具有加強層及彎翹平衡件之互連基板及其半導體組體
CN110634848A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种多芯片堆叠封装结构及其制作方法
CN110828496B (zh) * 2019-11-15 2022-10-11 华天科技（昆山）电子有限公司 半导体器件及其制造方法
US11217506B2 (en) * 2019-12-19 2022-01-04 Semiconductor Components Industries, Llc Semiconductor device assemblies including low-stress spacer
KR20210096497A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지
US11810895B2 (en) * 2021-10-14 2023-11-07 Honeywell Federal Manufacturing & Technologies, Llc Electrical interconnect structure using metal bridges to interconnect die

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
EP1990833A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6544812B1 (en) * 2000-11-06 2003-04-08 St Assembly Test Service Ltd. Single unit automated assembly of flex enhanced ball grid array packages
US20020066592A1 (en) 2000-12-04 2002-06-06 Wen Feng Cheng Ball grid array package capable of increasing heat-spreading effect and preventing electromagnetic interference
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6614123B2 (en) 2001-07-31 2003-09-02 Chippac, Inc. Plastic ball grid array package with integral heatsink
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7915081B2 (en) * 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
JP4270282B2 (ja) 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
CN101800184B (zh) * 2009-02-09 2012-01-25 欣兴电子股份有限公司 具凹穴结构的封装基板及其制作方法
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
JP5460388B2 (ja) 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
TWI533412B (zh) * 2010-08-13 2016-05-11 金龍國際公司 半導體元件封裝結構及其形成方法
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US9281228B2 (en) * 2011-11-01 2016-03-08 Stats Chippac, Ltd. Semiconductor device and method of forming thermal interface material and heat spreader over semiconductor die
US9082780B2 (en) 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
CN102738094B (zh) * 2012-05-25 2015-04-29 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
US20140175633A1 (en) 2012-08-14 2014-06-26 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with embedded chip and interposer and method of manufacturing the same
US20150115433A1 (en) 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
US9147667B2 (en) 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9299651B2 (en) 2013-11-20 2016-03-29 Bridge Semiconductor Corporation Semiconductor assembly and method of manufacturing the same
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same

Also Published As

Publication number Publication date
US20150130046A1 (en) 2015-05-14
TW201519396A (zh) 2015-05-16
CN104882416B (zh) 2017-10-20
US9318411B2 (en) 2016-04-19
US9640518B2 (en) 2017-05-02
CN104882416A (zh) 2015-09-02
US20160197063A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
TWI593076B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI529879B (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
TWI521669B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI594346B (zh) 半導體組體及其製作方法
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
TWI517322B (zh) 半導體元件及其製作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
KR101412718B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
TWI619210B (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TW201407733A (zh) 具有內嵌半導體以及內建定位件之連線基板及其製造方法
TWI611547B (zh) 整合中介層及雙佈線結構之線路板及其製作方法
US20140175633A1 (en) Thermally enhanced semiconductor assembly with embedded chip and interposer and method of manufacturing the same
TW201517224A (zh) 半導體裝置以及其製備方法
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees