TW201407733A - 具有內嵌半導體以及內建定位件之連線基板及其製造方法 - Google Patents

具有內嵌半導體以及內建定位件之連線基板及其製造方法 Download PDF

Info

Publication number
TW201407733A
TW201407733A TW102128622A TW102128622A TW201407733A TW 201407733 A TW201407733 A TW 201407733A TW 102128622 A TW102128622 A TW 102128622A TW 102128622 A TW102128622 A TW 102128622A TW 201407733 A TW201407733 A TW 201407733A
Authority
TW
Taiwan
Prior art keywords
layer
vertical direction
build
insulating layer
positioning member
Prior art date
Application number
TW102128622A
Other languages
English (en)
Other versions
TWI508244B (zh
Inventor
Charles W C Lin
Chia-Chung Wang
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of TW201407733A publication Critical patent/TW201407733A/zh
Application granted granted Critical
Publication of TWI508244B publication Critical patent/TWI508244B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係有關於一種具有內嵌半導體、內建定位件、以及雙重增層電路之連線基板，及其製造方法。根據本發明之一較佳實施態樣，該方法包括：形成一定位件於一介電層上；使用該定位件作為一半導體元件之一配置導件，以設置該半導體元件於該介電層上；將一加強層貼附於該介電層上；形成一第一增層電路以及一第二增層電路於兩側覆蓋該半導體元件、該定位件、以及該加強層；提供一被覆穿孔，該被覆穿孔係提供該第一增層電路以及該第二增層電路之間之電性連接。據此，該定位件可準確地限制該半導體元件之設置位置，且避免該半導體以及該增層電路之間電性連接失敗。

Description

具有內嵌半導體以及內建定位件之連線基板及其製造方 法
本發明係關於一種用於半導體組件之連線基板，以及其製造方法，尤指一種具有內嵌半導體以及內建定位件之連線基板，以及其製造方法。
電子裝置之市場趨勢係要求更薄、更智能、且更便宜的可攜式電子設備，該些電子設備中所使用之半導體元件需更進一步的縮小其規模，並以較低的成本改善其電子性能。各種嘗試的方法中，係以印刷電路板中嵌埋或內建半導體晶片以形成之模組被認為是最有效率的方法，其可大幅地降低整體的重量、厚度，以及經由內部連接距離的縮短而使能改善電子性能。
然而，試圖於電路板中嵌埋晶片會遭遇許多的問題，舉例來說，被嵌埋的晶片會於附著時以及封裝/層壓的程序時，因塑膠材料之熱性質而導致晶片水平及垂直的位移。在各個熱處理階段之金屬、介電質、以及矽之間的熱膨脹係數(CTE)不匹配將導致設置於其上之內建連接結 構的錯位。Tanaka等人之美國專利案號7935893；Aral之美國專利案號7944039；以及Chang之美國專利案號7405103揭露了各種為了解決生產良率之對準方式，然而其所提出的皆無法提供一個適當或有效的方法以控制晶片的位移，其係由於晶片下之黏著劑於固化時回流而因此使原本貼附的晶片於預定的設置位置錯位，甚至於使用高度清準的對位標記以及設備時也會產生相同問題。Chino之美國專利申請號2010/0184256揭示了樹脂密封方法以將半導體元件固定至形成於支撐體上之黏著層，此方法可有效的於密封程序時控制晶片免於進一步位移，然而此方法並無提供任何晶片的貼附程序之控制或調整，且用於貼附晶片之黏著劑之回流所造成晶片的錯位是無法避免的。
本發明係有鑑於以上的情形而發展，其目的在於提供一種具有雙重增層電路之連線基板，其中半導體元件可經由定位件而被準確的固定於一預定的位置上；可避免半導體元件之變形以及彎曲的現象；且透過導電盲孔，可穩固地維持半導體元件以及增層電路之間之電性連接。
於一較佳實施例中，本發明提供了一種連線基板之製造方法，該連線基板包括一半導體元件、一定位件、一加強層、以及雙重增層電路。該連線基板之製造方法可包括：形成一定位件於一介電層上；使用該定位件作為一半導體元件之一配置導件，以設置該半導體元件於該介電層上，該半導體元件包括具有一接觸墊於其上之一主動面， 以及一非主動面，其中該主動面面朝一第一垂直方向，該非主動面面朝與該第一垂直方向相反之一第二垂直方向，且該定位件靠近該半導體元件之外圍邊緣，且於垂直該第一垂直方向以及該第二垂直方向之側面方向上側向對準該半導體元件之外圍邊緣，並於該半導體元件之外圍邊緣外側向延伸；將一加強層貼附於該介電層上，包括對準該半導體元件以及該定位件於該加強層之一通孔內；形成一第一增層電路，該增層電路係於該第一垂直方向覆蓋該定位件、該半導體元件、以及該加強層，且該第一增層電路包括一第一導電盲孔，該第一導電盲孔直接接觸該半導體元件之該接觸墊，以提供該半導體元件以及該第一增層電路之間之電性連接；形成一第二增層電路，該第二增層電路於該第二垂直方向覆蓋該定位件、該半導體元件、以及該加強層；以及提供一被覆穿孔，該被覆穿孔於該第一垂直方向以及該第二垂直方向延伸穿過該加強層，並提供該第一增層電路以及該第二增層電路之間之電性連接。
形成該定位件於該介電層上之步驟可包括：提供一層壓基板，該層壓基板係包括一金屬層以及該介電層；然後，移除該金屬層之一選定部分以形成該定位件。或者，形成該定位件於該介電層上之步驟可包括：提供一層壓基板，該層壓基板係包括一金屬層以及該介電層；然後，移除該金屬層之一選定部分以形成一凹陷部分；然後，沉積一塑膠材料於該凹陷部分；然後，移除該金屬層之一剩餘部分。據此，該定位件可由金屬、光敏性塑膠材料、或非 光敏性材料製備而成。舉例來說，該定位件基本上可由銅、鋁、鎳、鐵、錫、或其合金所製備，該定位件亦可由環氧樹脂或聚醯亞胺所製備。
根據本發明之連線基板之製造方法，可更進一步包括：形成一配置導件於該介電層上。據此，將該加強層貼附於該介電層上之步驟可包括：使用該配置導件將該半導體元件以及該定位件對準於該加強層之通孔，該配置導件於側面方向靠近該加強層之外圍邊緣，並側向對準於該加強層之外圍邊緣，且於側面方向延伸超過該加強層之外圍邊緣。
於該介電層上形成定位件以及該配置導件之步驟包括：提供一層壓基板，該層壓基板係包括一金屬層以及該介電層；然後，移除該金屬層之一選定部分以形成該定位件以及該配置導件。或者，形成該定位件以及該配置導件於該介電層上之步驟可包括：提供一層壓基板，該層壓基板係包括一金屬層以及該介電層；然後，移除該金屬層之一選定部分以形成一凹陷部分；然後，沉積一塑膠材料於該凹陷部分以作為該定位件以及該配置導件；然後，移除該金屬層之一剩餘部分。據此，如同該定位件，該加強層之配置導件可由金屬、光敏性塑膠材料、或非光敏性材料製備而成，如銅、鋁、鎳、鐵、錫、其合金、環氧樹脂、或聚醯亞胺所製備。
層壓基板可選擇性地更包括一支撐板，且該介電層可介於該金屬層以及該支撐板之間。且選擇性地，根 據本發明之連線基板之製造方法可更進一步包括：於設置該半導體元件以及貼附該加強層後，移除該支撐板或薄化該支撐板。
可使用一黏著劑將該半導體元件貼附於該介電層上，該黏著劑係接觸該半導體元件以及該介電層，且介於該半導體元件以及該介電層之間。同樣地，可使用一黏著劑將該加強層貼附於該介電層上，該黏著劑係接觸該加強層以及該介電層，且介於該加強層以及該介電層之間。此外，該半導體元件係設置於該介電層上，其中，可以該半導體元件之該主動面或該非主動面面朝該介電層。當該半導體元件之該主動面面朝該介電層時，該定位件以及該配置導件係自該介電層朝該第二垂直方向延伸，該黏著劑可接觸該定位件以及該配置導件，且可於該第一垂直方向與該定位件以及該配置導件共平面，並於該第二垂直方向低於該定位件以及該配置導件。據此，該半導體元件以及該加強層可被固定於第一該增層電路上，係位於該定位件以及該配置導件所定義之預定位置上，並機械性的連接於該第一增層電路，該定位件以及該配置導件係於該第二垂直方向自該第一增層電路之該第一絕緣層延伸，且分別於該第二垂直方向上延伸超過該半導體元件之該主動面以及該加強層之黏著表面。當該黏著劑於該第二垂直方向低於該定位件以及該配置導件時，該定位件以及該配置導件可於固化該黏著劑時，防止該半導體元件以及該加強層不必要的位移，該黏著劑係接觸該半導體元件之主動面及該第 一增層電路，且介於該半導體元件之主動面與該第一增層電路之間，以及介於該加強層以及該第一增層電路之間。同樣地，當該半導體元件之非主動面面朝該介電層時，該定位件以及該配置導件係自該介電層朝該第一垂直方向延伸，該黏著劑可接觸該定位件以及該配置導件，且於該第二垂直方向與該定位件以及該配置導件共平面，並於該第一垂直方向低於該定位件以及該配置導件。據此，該半導體元件以及該加強層可被固定於該第二增層電路上，係位於該定位件以及該配置導件所定義之預定位置上，並機械性的連接於該第二增層電路，該定位件以及該配置導件係自該第二增層電路之該第二絕緣層朝該第一垂直方向延伸，且分別於該第一垂直方向延伸超過該半導體元件之該非主動面以及該加強層之貼附表面。
該第一增層電路可包括一第一絕緣層以及一或多個第一導線，同時該第二增層電路可包括一第二絕緣層或一或多個第二導線時。舉例而言，該第一絕緣層係於該第一垂直方向覆蓋該半導體元件、該定位件、以及該加強層，且該第一導線係自該第一絕緣層朝該第一垂直方向延伸，同時該第二絕緣層於該第二垂直方向覆蓋該半導體元件、該定位件、以及該加強層，且該第二導線係自該第二絕緣層朝該第二垂直方向延伸時。因此，形成該第一增層電路以及該第二增層電路之步驟可包括：提供一第一絕緣層，該第一絕緣層於該第一垂直方向覆蓋該定位件、該半導體元件、以及該加強層；提供一第二絕緣層，該第二 絕緣層係於該第二垂直方向覆蓋該定位件、該半導體元件、以及該加強層；形成一或多個第一盲孔，該第一盲孔係延伸穿過該第一絕緣層，且對準該半導體元件之一或多個該接觸墊以及選擇性的對準延伸穿過該第一絕緣層之一或多個額外第一盲孔，且該額外第一盲孔係對準於該加強層；選擇性地形成一或多個第二盲孔，該些第二盲孔係延伸穿過該第二絕緣層，且對準於該半導體元件之該非主動層或/及該加強層；形成一或多個第一導線，該第一導線係自該第一絕緣層朝該第一垂直方向延伸，且於該第一絕緣層上側向延伸，並於該第二垂直方向延伸穿過該第一盲孔以及選擇性地穿過該額外第一盲孔，以形成與該半導體元件之該接觸墊直接接觸之一或多個第一導電盲孔，以及選擇性地形成與該加強層直接接觸的一或多個額外第一導電盲孔；以及，形成一或多個第二導線，該第二導線係自該第二絕緣層朝該第二垂直方向延伸，且於該第二絕緣層上側向延伸，並選擇性地於該第一垂直方向延伸穿過該第二盲孔，以形成與該半導體元件之該非主動面或/及該加強層直接接觸之一或多個第二導電盲孔。據此，該第一導線可直接與該接觸墊接觸，以提供該半導體元件之信號路由，從而，該半導體元件以及該增層電路之間之電性連接可不含焊料。此外，該第二導線可與該半導體元件之該非主動面直接接觸，以提該半導體元件之供散熱路徑。該第一導線以及該第二導線也可與該加強層直接接觸，以作為接地或與設置於其上之被動元件(如薄膜電晶體或電容體)之間的電性連 接。當該半導體元件之該主動面面朝該介電層時，該第一增層電路之該第一絕緣層包括該介電層，且該第一盲孔係延伸穿過該介電層以及該黏著劑。舉例而言，該介電層可做為該第一絕緣層，且具有該第一盲孔，該第一盲孔係延伸穿過該介電層以及該黏著劑，接著形成該第一導線，該第一導線係自該介電層朝該第一垂直方向延伸，且可包括該支撐板之剩餘部分。或者，可使用一內介電層將一金屬層貼附至該介電層上，且該介電層以及該內介電層之組合可做為該第一絕緣層，且該第一絕緣層具有該第一盲孔，該第一盲孔延伸穿過該介電層、該內介電層、以及該黏著劑，接著形成該第一導線，該第一導線包括該金屬層，該金屬層係自該內介電層朝該第一垂直方向延伸。當該半導體元件之該非主動面面朝該介電層之另一種情況下，該第二增層電路之該第二絕緣層係包括該介電層，且該第二盲孔延伸穿過該介電層以及該黏著劑。舉例而言，該第二增層電路之該第二絕緣層可為介電層或該介電層以及一內介電層之組合，並將一金屬層與該介電層接合。
若有進一步的信號路由的需求，該第一增層電路以及該第二增層電路可更進一步的包括額外之絕緣層、額外之盲孔、以及額外之導線。舉例來說，該第一增層電路可更包括一第三絕緣層，一或多個第三盲孔，以及一或多個第三導線，該第三絕緣層可自該第一絕緣層以及該第一導線朝該第一垂直方向延伸，且可延伸至該連線基板之外圍邊緣，以及，該第三導線係自該第三絕緣層朝該第一 垂直方向延伸。因此，所形成之該第一增層電路可更進一步的包括：提供一第三絕緣層於該第一絕緣層以及該第一導線上，且自該第一絕緣層以及該第一導線朝該第一垂直方向延伸；然後形成一或多個第三盲孔，該第三盲孔延伸穿過該第三絕緣層，且對準於該第一導線；然後形成一或多個第三導線，該第三導線係自該第三絕緣層朝該第一垂直方向延伸，且於該第三絕緣層上側向延伸，並於該第二垂直方向延伸穿過該第三盲孔，以形成與該第一導線直接接觸之一或多個第三導電盲孔，從而將該第一導線電性連接至該第三導線。同樣地，該第二增層電路可更進一步地包括一第四絕緣層、一或多個第四盲孔、以及一或多個第四導線。該第四絕緣層可自該第二絕緣層以及該第二導線朝該第二垂直方向延伸，且可延伸至該連線基板之外圍邊緣，且該第四導線係自該第四絕緣層朝該第二垂直方向延伸。因此，所提供之該第二增層電路可更進一步地包括：提供一第四絕緣層於該第二絕緣層以及該第二導線上，且自該第二絕緣層以及該第二導線朝該第二垂直方向延伸；接著形成一或多個第四盲孔，該第四盲孔係延伸穿過該第四絕緣層，且對準該第二導線：然後形成一或多個第四導線，該第四導線係自該第四絕緣層朝該第二垂直方向延伸，且於該第四絕緣層上側向延伸，並於該第一垂直方向延伸穿過該第四盲孔，以形成與該第二導線直接接觸之一或多個第四導電盲孔，從而將該第二導線電性連接至該第四導線。
該第一盲孔以及該第二盲孔可同時形成，且該第一導線以及該第二導線可同時沉積以及圖案化。同樣地，該第三盲孔以及該第四盲孔可同時形成，且該第三導線以及該第四導線可以同時沉積以及圖案化。該第一、第二、第三、以及第四盲孔可具有相同的大小，該第一以及第三絕緣層以及該第一以及該第三導線可於該第一垂直方向具有平坦且細長之表面，而第二以及第四絕緣層可於該第二垂直方向具有平坦且細長之表面。
第一以及第二增層電路之最外層導線，可分別包括一或多個第一以及第二內連接墊，以提供另一層級之組體或另外的電子元件(如半導體晶片、塑膠封裝或另一半導體組體)之電性連接。該第一內連接墊可包括面朝該第一垂直方向之一顯露之接觸面，而該第二內連接墊可包括面朝該第二垂直方向之一顯露之接觸面，因此，該連線基板可包括互相電性連接之電性接點(如該第一以及該第二內連接墊)，且該電性接點位於面朝相反垂直方向之相反表面，從而具有內嵌半導體元件之該連線基板是可堆疊的，且下一層級之組體或另一電子元件可利用各種連接媒介電性連接至嵌埋之半導體元件，連接媒介包括電性接點(如打線或焊錫凸塊)。此外，該第二增層電路可進一步的包括一槳層(paddle layer)，該槳層係自該第二增層電路之最外層絕緣層延伸，且具有面朝該第二垂直方向之顯露之接觸面。據此，其他電子元件可被設置於該槳層上，且可經由打線以及焊錫凸塊電性連接至該第二增層電路之最外層導線。
提供被覆穿孔之步驟可包括：形成一穿孔，該穿孔係於垂直方向延伸穿過該加強層以及該介電層，然後沉積一連接層於該穿孔之內側壁。
該被覆穿孔可於提供該第一增層電路以及該第二增層電路時提供。舉例而言，提供該被覆穿孔之步驟可包括：於提供絕緣層後形成一穿孔，該穿孔係於垂直方向延伸穿過該加強層以及該絕緣層(如延伸穿過該第一絕緣層以及該第二絕緣層，或延伸穿過該第一絕緣層、該第二絕緣層、該第三絕緣層、以及該第四絕緣層)，接著於沉積導線(如該第一導線/該第二導線，或該第三導線/該第四導線)之過程中沉積一連接層於該穿孔之內側壁。
可利用各種技術沉積該絕緣層並延伸至該組體之外圍邊緣，其包括膜壓合、輥輪塗佈、旋轉塗佈及噴塗沉積法。延伸穿過該絕緣層之該盲孔可經由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術。該導線之形成可經由沉積一被覆層，其覆蓋該絕緣層並延伸穿過該盲孔，接著利用蝕刻光罩移除被覆層之選定部分以定義出該導線。該被覆層及該連接層可利用各種技術，其包括電鍍、無電電鍍、濺鍍及其組合，以沉積單層或多層之被覆層及連接層，接著經由各種方式圖案化該被覆層，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合以定義出該導線。
經由上述之方法，本發明可提供一連線基板，包括：一半導體元件，該半導體元件係包括具有一接觸墊 於其上之一主動面，以及一非主動面，其中該主動面面朝一第一垂直方向，該非主動面面朝與該第一垂直方向相反之一第二垂直方向；一定位件係作為該半導體元件之一配置導件，且該定位件靠近該半導體元件之外圍邊緣，且於垂直該第一垂直方向以及該第二垂直方向之側面方向上側向對準該半導體元件之外圍邊緣，並於該半導體元件之外圍邊緣外側向延伸；一加強層，該加強層包括具有該半導體元件以及該定位件延伸於其中之一通孔；一第一增層電路，該第一增層電路係於該第一垂直方向覆蓋該定位件、該半導體元件、以及該加強層，且包括一第一絕緣層、一或多個第一盲孔、以及一或多個第一導線，其中，於該第一絕緣層內之該些第一盲孔係對準於該半導體元件之該些接觸墊並選擇性地對準該加強層，且該些第一導線係自該第一絕緣層朝該第一垂直方向延伸，並於該第二垂直方向延伸進入該第一盲孔與該接觸墊直接接觸，且選擇性地直接接觸該加強層；一第二增層電路，該第二增層電路係於該第二垂直方向覆蓋該定位件、該半導體元件、以及該加強層，且包括一第二絕緣層、以及選擇性地包括一或多個第二盲孔以及一或多個第二導線，其中，該些第二盲孔係於該第二絕緣層中，且對準於該加強層及/或該半導體元件之非主動面，且該第二導線係自該第二絕緣層朝該第二垂直方向延伸，且選擇性地於該第一垂直方向延伸進入該第 些第二盲孔中，並與該加強層及/或該非主動面直接接觸；以及一被覆穿孔，該被覆穿孔延伸穿過該加強層，以提供該第一增層電路以及該第二增層電路之間之電性連接。此外，該連線基板可選擇性地更進一步包括：一配置導件，該配置導件係靠近該加強層之外圍邊緣，且於垂直於該垂直方向之側面方向上側向對準於該加強層之外圍邊緣，並於該加強層之外圍邊緣外側向延伸。
該定位件以及該配置導件可分別具有圖案以避免該半導體元件以及該加強層不必要之移動。舉例來說，該定位件以及該配置導件可包括一連續或不連續之條板或突柱陣列，該定位件以及該配置導件可同時形成且具有相同或不同的圖案。具體來說，該定位件可側向對齊該半導體元件之四個側表面，以防止該半導體元件之橫向位移。舉例來說，該定位器可沿著該半導體元件之四個側面、兩個對角、或四個角對齊，且該半導體元件以及該定位件間之間隙較佳約於0.001至1毫米的範圍之內，該半導體元件可藉由該定位件與該通孔之內壁間隔開來，且可添加接合材料至該半導體元件以及該加強層之間以增加其剛性，或者該增層電路之該第一絕緣層可延伸進入以填充該半導體元件以及該加強層間之間隙。此外，該定位件亦可靠近該通孔之內側壁且對齊該通孔之內側壁以防止該加強層之橫向位移。同理，該配置導件可側向對齊於該加強層之四個 外側表面，以防止該加強層之橫向位移。舉例來說，該配置導件可沿著該加強層之四個外側面、兩個外對角、或四個外角對齊，且該加強層之外圍邊緣以及該配置導件間之間隙較佳係約於0.001至1毫米的範圍之內，此外，該定位件以及該配置導件之厚度較佳為10至200微米。
該加強層可延伸至該連線基板之外圍邊緣，以提供該半導體元件之機械性支撐，以抑制該半導體元件之變形及彎曲。此外，該加強層亦可提供該增層電路之接地/電源之平面以及作為散熱件。且該加強層可為單層結構或多層結構(例如一線路板、或多層陶瓷版、或基板與導電層之層壓板)。舉例來說，該加強層可由陶瓷、或其他無機材料所製成，如氧化鋁(Al2O3)、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)、玻璃等。該加強層也可由如層壓之環氧樹脂、聚醯亞胺、或銅箔層壓板之有機材料所製成。
該半導體元件可為一封裝或未封裝之半導體晶片。舉例而言，半導體元件可為包含半導體晶片之柵格陣列(land grid array,LGA)封裝或晶圓級封裝(WLP)。或者，半導體元件可為半導體晶片。
該具有內嵌式半導體元件之連線基板更可為第一級或第二級之半導體組體。舉例而言，單一晶片或多枚晶片可組裝置該基板上，且形成一三維堆疊封裝結構。或者，該具有內嵌式元件之連線基板可更進一步的作為第 二級組體，其中如BGA之單一封裝或多個封裝體可被焊接至基板上，並形成一三維堆疊模組。
除非特別描述或在步驟間使用的「然後」一詞或必須依序發生之步驟，上述步驟之順序並無限制於以上所列且可根據所需設計而變化或重新安排。
本發明具有多項優點，其中，該加強層可提供該半導體元件以及該增層電路之一電源/接地之平台、一散熱片以及一穩定的機械支撐。該定位件可準確地限制該半導體元件之放置位置，以避免因該半導體元件的橫向位移導致該半導體元件以及該增層電路間之電性連接錯誤，進而大幅度的改善了產品良率。該半導體元件以及該增層電路間之電性連接不含焊料，因此有利於展現高I/O值以及高性能。內，該被覆穿孔可提供於該連線基板兩側分別具有內連接墊之兩個增層電路之間之垂直信號路由，從而提供另一層級之具有元件堆疊之半導體組體之堆疊結構(device on device)。該連線基板之可靠度高、價格低廉、且非常適合大量製造生產。
本發明之上述及其他特徵與優點將於下文中藉由各種較佳實施例進一步加以說明。
101,102,103‧‧‧連線基板
11‧‧‧金屬層
113‧‧‧定位件
111‧‧‧凹穴
131‧‧‧黏著劑
110‧‧‧三維組體
115‧‧‧配置導件
201‧‧‧第一增層電路
21‧‧‧介電層
23‧‧‧支撐板
202‧‧‧第二增層電路
234‧‧‧第一內連接墊
244‧‧‧第二內連接墊
211‧‧‧第一絕緣層
231‧‧‧第一導線
233‧‧‧第一導電盲孔
221‧‧‧第二絕緣層
241‧‧‧第二導線
243‧‧‧第二導電盲孔
251‧‧‧第三絕緣層
273‧‧‧第三導電盲孔
283‧‧‧第四導電盲孔
261‧‧‧第四絕緣層
213‧‧‧第一盲孔
291‧‧‧內介電層
24‧‧‧金屬層
223‧‧‧第二盲孔
23’,24’‧‧‧被覆層
271‧‧‧第三導線
253‧‧‧第三盲孔
263‧‧‧第四盲孔
281‧‧‧第四導線
246‧‧‧槳層
31,74‧‧‧半導體元件
311‧‧‧主動面
313‧‧‧非主動面
312‧‧‧接觸墊
411‧‧‧通孔
41‧‧‧加強層
501‧‧‧穿孔
502‧‧‧被覆穿孔
611‧‧‧防焊層材料
613‧‧‧防焊層開口
83‧‧‧打線
81‧‧‧焊料凸塊
71,73‧‧‧額外的半導體元件
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
圖1及2為根據本發明之一實施態樣中，形成一定位件於一介電層上之方法剖視圖。
圖2A為圖2之俯視圖。
圖1’及2’為根據本發明之一實施態樣中，形成一定位件於一介電層上之另一種方法剖視圖。
圖2A’為圖2’之俯視圖。
圖2B-2E為本發明定位件之各種參考樣式之俯視圖。
圖3及3A分別為根據本發明之一實施態樣中，將半導體元件設置於其上之結構剖視圖及俯視圖。
圖4及4A分別為根據本發明之一實施態樣中，將加強層設置於其上之結構剖視圖及俯視圖。
圖5-8為根據本發明之一實施態樣中，製造具有一半導體元件、一加強層、雙重增層電路、一被覆穿孔、以及一定位件之一連線基板之方法剖視圖，其中該定位件係環繞該內嵌之半導體元件。
圖9為根據本發明之一實施態樣中，包括一連線基板之三維堆疊半導體組體之結構剖視圖，其中該連線基板係包括一具有內嵌半導體元件、以及透過焊錫凸塊電性連接至該連線基板之增層電路之其他半導體元件。
圖10及10A為根據本發明之另一實施態樣中，分別為包括一半導體元件、一定位件、一配置導件、一加強層、 雙重增層電路、以及一被覆穿孔之連線基板之結構剖視圖及俯視圖。
圖11-16為根據本發明又一實施態樣中，製造包括一半導體元件、一加強層、雙重增層電路、一被覆穿孔、以及一環繞該半導體元件之非主動面之定位件之又一連線基板之方法剖視圖。
圖17為根據本發明之另一實施態樣中，包括一連線基板之三維堆疊半導體組體之結構剖視圖，其中該連線基板係包括一具有內嵌半導體元件以及經由打線電性連接至該連線基板之增層電路之其他半導體元件。
在下文中，將提供實施例以詳細說明本發明之實施態樣。本發明之其他優點以及功效將藉由本發明所揭露之內容而更為顯著。應當注意的是，該些隨附圖式為簡化之圖式，圖式中所示之組件數量、形狀、以及大小可根據實際條件而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不背離本發明所定義之精神與範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1以及圖2為根據本發明之一較佳實施態樣中，於一介電層上形成一定位件之製造方法剖視圖，且圖2A為圖2之俯視圖。
圖1為一層壓基板之剖面圖，該層壓基板包括金屬層11、介電層21、以及支撐板23。金屬層11為厚度為35微米之銅層，然而，金屬層11也可為各種金屬材料，並不受限於銅層。此外，金屬層11可藉由各種技術而被沉積於介電層21上，包括層壓、電鍍、無電電鍍、蒸鍍、濺鍍及其組合以沉積單層或多層之結構，且其厚度較佳為10至200微米之範圍內。
介電層21通常為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，且具有50微米之厚度。在此實施態樣中，介電層21介於金屬層11以及支撐板23之間。然而，支撐板23在某些態樣下可被省略。支撐板23通常由銅所製成，但銅合金以及其他材料皆可被使用，支撐板23之厚度可於25至1000微米之範圍內，而以製程以及成本做為考量，其較佳為35至100微米之範圍內。在此實施態樣中，支撐板23為厚度35微米之銅板。
圖2以及圖2A分別為定位件113形成於介電層21上之結構剖視圖以及俯視圖。定位件113可藉由光刻法以及溼式蝕刻法移除金屬層11之選定部位而形成。在圖式中，定位件113由矩形陣列之複數個金屬突柱所組成，且與隨後設置於介電層21上之半導體元件的四個側面相符。然而，定位件的形式並不受限於此，且可為防止隨後設置之半導體元件之不必要位移之任何圖案。
圖1’及2’為本發明之實施態樣中，於一介電層上形成一定位件之另一方法剖視圖，且圖2A’為圖2’ 之俯視圖。
圖1’為具有一組凹穴111之層壓基板之剖視圖。該層壓結構包括如上所述之金屬層11、介電層21、以及支撐板23，且凹穴111係經由移除金屬層11之選定部分而形成。
圖2’以及圖2A’各自為定位件113形成於介電層21上之結構剖視圖以及俯視圖。定位件113可經由分散或印刷一光敏性塑膠材料(如環氧樹脂、聚醯亞胺等)或非光敏性材料於凹穴111中，接著移除整體金屬層11而形成。在此，圖式中之定位件113係為複數個樹脂突柱陣列，且符合隨後設置之半導體元件之兩個對角。
圖2B-2E為定位件之各種參考形式。舉例來說，定位件113可由一連續或不連續之條板所組成，且符合隨後設置之半導體元件之四個側面(如圖2B及2C所示)、兩個對角、或四個角落(如圖2D及2E)。
圖3-8為根據本發明之一實施態樣中，一種連線基板之製造方法，該連線基板包括一半導體元件、一定位件、一加強層、一被覆穿孔、以及雙重增層電路。
如圖8所示，連線基板101包括半導體元件31、定位件113、加強層41、被覆穿孔502、以及雙重增層電路201及202。半導體元件31包括主動面311、相反於主動面311之非主動面313、及位於主動面311上之接觸墊312。第一增層電路201電性連接至半導體元件31之接觸墊312，且第一增層電路201包括第一絕緣層211以及第一導線231， 然而第二增層電路202係經由被覆穿孔502電性連接至第一增層電路201，且第二增層電路202包括第二絕緣層221以及第二導線241。定位件113自第一增層電路201之第一絕緣層211朝向上方向延伸，並靠近半導體元件31之外圍邊緣。定位件113以及半導體元件31皆對準加強層41之通孔411，且延伸進入加強層41之通孔411。
圖3及3A分別為使用黏著劑131將如半導體晶片之半導體元件31設置於介電層21上之結構剖視圖以及俯視圖。半導體元件31包括主動面311、相反於主動面311之非主動面313、以及主動面311上之接觸墊312。
定位件113可作為半導體元件31之配置導件，從而半導體元件31可被準確地放置於一預定位置上，其主動面311係面朝介電層21。定位件113自介電層朝向上方向延伸並超越半導體元件31之主動面311，且於側面方向側向對準半導體元件31之四個側面，並於半導體元件31之側面方向側向延伸。當定位件113於側面方向靠近半導體元件31之四個側表面，並符合半導體元件31之四個側表面，且於半導體元件31之下之黏著劑131係低於定位件113時，可避免半導體元件31於固化黏著劑時之任何不必要的位移。較佳地，半導體元件31以及定位件113之間的間隙係於0.001至1毫米之範圍內。
圖4以及4A各自為使用黏著劑131將加強層41設置於介電層21上之結構剖視圖及俯視圖。半導體元件31以及定位件113對準並插入加強層41之通孔411中，且 使用黏著劑131將加強層41設置至介電層21上。通孔411係藉由機械性鑽孔而形成於加強層41上，亦可透過其他如沖壓及雷射鑽孔之技術形成。圖式中之加強層41為環氧樹脂層，且其厚度大約與半導體晶片相同，但加強層41也可以是其他如玻璃、陶瓷、或多層層壓結構之絕緣層，如多層電路板。
半導體元件31以及通孔411之內側壁係藉由定位件113而與彼此保持距離，定位件113係靠近且對準於通孔411之四個內壁，且於加強層41下之黏著劑113低於定位件113，從而亦可避免加強層41於黏著劑131完全固化前有任何不必要的位移。此外，半導體元件31以及加強層41之間可選擇添加一接合材料(圖未示)以增加其剛性。
圖5為形成穿過黏著劑131、介電層21、以及支撐板23之第一盲孔213，以暴露接觸墊312以及加強層41之選定部位。第一盲孔213可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術。可使用脈衝雷射提高雷射鑽孔效能，或者，可使用金屬光罩以及雷射光束。舉例來說，可先蝕刻銅板以製造一金屬窗口後再照射雷射光束。第一盲孔213通常具有50微米之直徑，且介電層21被視為增層電路之第一絕緣層211。
圖6為於向上方向於半導體元件31之非主動面313以及加強層41上形成第二絕緣層221之結構剖視圖。第二絕緣層221係於向上方向覆蓋半導體元件31、加強層41、以及定位件113，且於通孔411中延伸進入半導體元件 31以及加強層41間之間隙。第二絕緣層221可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，並經由各種技術形成，其包括膜壓合、輥輪塗佈、旋轉塗佈及噴塗沉積法，並通常具有50微米之厚度。較佳地，第一絕緣層211與第二絕緣層221為相同材料。
圖7為具有穿孔501之結構剖視圖。穿孔501係於垂直方向延伸穿過第二絕緣層221、加強層41、黏著劑131、第一絕緣層211、以及支撐板23。穿孔501可藉由機械性鑽孔而形成，也可經由其他技術如雷射鑽孔以及濕式或非濕式之電漿蝕刻而形成。
參照圖8，形成第一導線231於第一絕緣層211上係經由沉積被覆層23’於支撐板23上，並進入第一盲孔213，接著圖案化其上之支撐板23以及被覆層23’。或者，於使用不具支撐板23之層壓基板或於圖4所示之步驟後移除支撐板23之一些實施態樣中，於介電層21上形成第一盲孔213以及穿孔501之後，介電層21直接被金屬化以形成第一導線231。同時，形成於第二絕緣層221上之第二導線241係經由沉積被覆層23’於第二絕緣層221上，然後圖案化被覆層23’而形成。另外，被覆層23’更進一步沉積作為穿孔501之內側壁之一連接層，以形成被覆穿孔502。
被覆層23’可藉由各種技術沉積形成單層或多層結構，其包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合。舉例來說，沉積被覆層23’係首先藉由將該結構浸入活化劑溶液中，使絕緣層與無電鍍銅產生觸媒反應，接著以無 電電鍍方式被覆一薄銅層做為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化支撐層23以及/或被覆層23’以形成第一導線231以及第二導線241，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其與蝕刻掩膜(圖未示)之組合，以分別定義出第一導線231以及第二導線241。
為了便於說明，金屬層23以及於其上之被覆層23’係以單一層表示，由於銅為同質被覆，金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺，然而被覆層23’與第一絕緣層211之間、被覆層23’與第二絕緣層221之間、以及被覆層23’與加強層41間之界線則清楚可見。
因此，如圖8所示，完成之連線基板101係包括半導體元件31、定位件113、加強層41、雙重增層電路201及202、以及被覆穿孔502。在此圖示中，第一增層電路201包括第一絕緣層211以及第一導線231，而第二增層電路202包括第二絕緣層221以及第二導線241。定位件113係自第一增層電路201之第一絕緣層211朝向上方向延伸，並延伸超過半導體元件31之主動面311，以準確的限制半導體元件31之放置位置。第一導線231係自第一絕緣層211朝向下方向延伸，並於第一絕緣層211上側向延伸，且於向下方向延伸進入第一盲孔213以形成與接觸墊312以及加 強層41電性連接之第一導電盲孔233。第二導線241係自第二絕緣層221朝向上方向延伸，且於第二絕緣層221上側向延伸。被覆穿孔502於垂直方向延伸穿過加強層41，以提供第一導線231以及第二導線241之間之電性連接。
圖9為經由防焊層材料611顯露之第二內連接墊244上之焊料凸塊81，將額外的半導體元件71及73於第二增層電路202貼附於連線基板101之剖視圖。在此圖示中，防焊層材料611係設置於第一增層電路201以及第二增層電路202上，填充被覆穿孔502之剩餘空間，且包括防焊層開口613，防焊層開口613係對準第一及第二內連接墊234及244。外部的半導體元件71及73可經由第二增層電路202、被覆穿孔502、以及第一增層電路201而電性連接至內嵌之半導體元件31。另外，第一增層電路201之第一內連接墊234可容納一導電接頭，如焊料凸塊、錫球、接腳等，作為與另一外部元件或印刷電路板之電性連接以及機械性附著。防焊層開口613可藉由各種方法形成，其包括微影製程、雷射鑽孔及電漿蝕刻，而焊料凸塊可藉由各種技術形成，包括使用網版印刷焊膏後進行回流程序、或電鍍。
[實施例2]
圖10及10A係分別為根據本發明之另一實施態樣中，具有靠近加強層41之外圍邊緣之配置導件115、以及直接接觸半導體元件31之非主動面313之第二導電盲孔243、以及加強層41之另一連線基板102之剖視圖及其俯視圖。在此實施例中，連線基板102係由實施例1中相似 的製造方法所製備，除了配置導件115係於形成定位件113時同時形成，其係經由移除金屬層11之選定部位以準確地定義加強層41之放置位置，且係形成與半導體元件31之非主動面313以及加強層41直接接觸之第二導電盲孔243。於此，第一增層電路201包括第一絕緣層211、第一導線231、第三絕緣層251、以及第三導線271，而第二增層電路202包括第二絕緣層221、第二導線241、第四絕緣層261、以及第四導線281。第一導線231係自第一絕緣層211朝向下方向延伸，並朝向上方向延伸進入第一盲孔213，以形成與接觸墊312以及加強層41直接接觸之第一導電盲孔233，而第二導線241係自第二絕緣層221朝向上方向延伸，並朝向下方向延伸進入第二盲孔223，以形成與非主動面313以及加強層41直接接觸之第二導線243。第三絕緣層251係自第一絕緣層221以及第一導線231朝向下方向延伸，且覆蓋第一絕緣層221以及第一導線231，而第四絕緣層261係自第二絕緣層221以及第二導線241朝向上方向延伸並覆蓋第二絕緣層221以及第二導線241。第三導線271係自第三絕緣層251朝向下方向延伸，且於向上方向延伸進入第三盲孔253，以形成與第一導線231直接接觸之第三導電盲孔273，而第四導線281係自第四絕緣層261朝向上方向延伸，且於向下方向延伸進入第四盲孔263中，以形成與第二導線241直接接觸之第四導電盲孔283。被覆穿孔502係於垂直方向延伸穿過第四絕緣層261、第二絕緣層221、加強層41、黏著劑131、第一絕緣層211、以及第三絕緣層251， 以提供第三導線271以及第四導線281之間之電性連接。
如圖10A所示，加強層41係經由配置導件115而準確的定義其之配置位置，配置導件115自第一絕緣層上211朝向上方向延伸超過加強層41之接觸表面，且於側面方向側向對準加強層41之四個側表面，並於加強層41之側面方向側向延伸。圖示之配置導件115為複數個金屬突柱，且於側面方向符合加強層41之四個外側面。然而，配置導件115並不受限於圖示之圖案，而可被設計為其他圖案。配置導件115係靠近加強層41之四個側面，且於側面方向符合加強層41之四個側面，當加強層41下之黏著劑131係低於配置導件115時，可避免加強層41於固化黏著劑時之任何不必要的位移。加強層41之外圍邊緣與配置導件115間之間隙較佳為0.001至1毫米。
[實施例3]
圖11-16為根據本發明之又一實施態樣中，一種具有定位件環繞半導體之非主動面之連線基板之製造方法剖視圖。為了簡要說明之目的，於實施例1中之任何敘述可合併至此處之相同應用部分，且不再重複相同敘述。
圖11為由圖1-4所示之相同步驟，除了半導體元件31係以其之主非動面313面朝介電層21而被設置於介電層上21所形成之結構剖視圖。
圖12為第一絕緣層211於向上方向形成於半導體元件31之主動面311以及加強層41上之結構剖視圖。第一絕緣層211係於向上方向覆蓋半導體元件31、加強層 41、以及定位件113，並於通孔411中延伸進入半導體元件31以及加強層41間之間隙。
圖13為形成穿過第一絕緣層211之第一盲孔213之剖視圖。第一盲孔213係對準半導體元件31之接觸墊312以及加強層41之選定部位，並顯露半導體元件31之接觸墊312以及加強層41之選定部位。
圖14為薄化支撐板23以形成所需厚度之金屬層24之結構剖視圖。圖中所示之金屬層24為厚度約為15微米之銅層，且介電層21被視為增層電路之第二絕緣層221。
圖15為穿孔501之結構剖視圖。穿孔501係於垂直方向延伸穿過第一絕緣層211、加強層41、黏著劑131、第二絕緣層221、以及金屬層24。
參照圖16，第一導線231係經由沉積被覆層24’於第一絕緣層211上，且沉積進入第一盲孔213，接著圖案化被覆層24’以形成於第一絕緣層211上。同時，第二導線241以及槳層246係經由沉積被覆層24’於金屬層24上，接著圖案化金屬層24及其上之被覆層24’以形成於第二絕緣層221上。另外，被覆層24’係更進一步的沉積於穿孔501之內側壁作為連接層，以提供被覆穿孔502。
為了便於說明，金屬層24以及於其上之被覆層24’係以單一層表示，由於銅為同質被覆，金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺，然而被覆層24’與第一絕緣層211之間、被覆層24’與第二絕緣層 221之間、以及被覆層24’與加強層41間之界線則清楚可見。
據此，如圖16所示，完成之連線基板103包括半導體元件31、定位件113、加強層41、雙重增層電路201及202、以及被覆穿孔502。於圖示中，第一增層電路201係包括第一絕緣層211、以及第一導線231，而第二增層電路202係包括第二絕緣層221、第二導線241、以及槳層246。定位件113係自第二增層電路202之第二絕緣層221朝向上方向延伸，且延伸超過半導體元件31之非主動面313，以準確的定義半導體元件31之配置位置。第一導線231自第一絕緣層211朝向上方向延伸，於第一絕緣層211上側向延伸，並於向下方向延伸進入第一盲孔213以形成直接與接觸墊312以及加強層41直接接觸之第一導電盲孔233。第二導線241以及槳層246係自第二絕緣層221朝向下方向延伸，並於第二絕緣層221上側向延伸。被覆穿孔502係於垂直方向延伸穿過加強層41以提供第一導線231以及第二導線241間之電性連接。
圖17為一三維半導體組件之剖視圖，其中另一半導體元件74係貼附於連接基板103上之第二增層電路202之槳層246，並經由打線83與第二導線241電性連接。在此圖中，防焊層材料611係設置時第一增層電路201以及第二增層電路202上，並填充被覆穿孔502之剩餘空間，且包括防焊層開口613，防焊層開口613係對準於第一及第二內連接墊234及244以及槳層264之選定部分。於槳層246 上之半導體元件74可經由打線83、第二增層電路202、被覆穿孔502、以及第一增層電路201連接至內嵌之半導體元件31。另外，可使用密封材料91(如模塑化合物)保護半導體元件74以及打線83。
上述之連線基板以及三維半導體組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。例如，連線基板可包括多組定位件以準確的定義多個額外半導體元件、被動元件、或其他電子元件之相對位置，且增層電路可包括額外的導線以容納額外的半導體元件、被動元件、或其他電子元件。同理，加強層可包括多個通孔以容納額外的半導體元件、被動元件、或其他電子元件。
本案之半導體元件可為已封裝或未封裝晶片。此外，該半導體元件可為裸晶片、LGA、或QFN等。定位件可依半導體元件而客製化，舉例來說，定位件之圖案可為正方形或矩形，俾與半導體元件之形狀相同或相似。
在本文中，「鄰接」一詞意指元件係一體成型(形成單一個體)或相互接觸(彼此無間隔或未隔開)。例如，第一導線鄰接於主動面，但並未鄰接於非主動面。
「重疊」一詞意指位於上方並延伸於一下方元件之周緣內。「重疊」包含延伸於該周緣之內、外或坐落於該周緣內。例如，在定位件於向上方向自介電層延伸時，加強層係重疊於介電層，此乃因一假想垂直線可同時貫穿該 加強層與該介電層，不論加強層與介電層之間是否存有另一同樣被該假想垂直線貫穿之元件(如黏著劑)，且亦不論是否有另一假想垂直線僅貫穿介電層而未貫穿加強層(亦即位於加強層之通孔內)。同樣地，黏著劑係重疊於介電層，加強層係重疊於黏著劑，且黏著劑被加強層重疊。此外，「重疊」與「位於上方」同義，「被重疊」則與「位於下方」同義。
「接觸」一詞意指直接接觸。例如，導線接觸主動面但並未接觸非主動面。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在半導體元件之非主動面面朝向上方向之狀態下，第一增層電路於向下方向覆蓋半導體元件，不論是否具有如黏著劑之其他元件介於半導體元件以及第一增層電路之間，且第二增層電路於向上方向覆蓋半導體元件。
「層」字包含圖案化及未圖案化之層體。例如，層壓基板之金屬層可為一空白未光刻及濕式蝕刻之平板。此外，「層」可包含複數堆疊層。
「開口」、「通孔」與「穿孔」等詞同指貫穿孔洞。例如，當定位件於向上方向自介電層延伸時，半導體被插入加強層之通孔中，半導體元件於向上方向自加強層中顯露出。
「插入」一詞意指元件間之相對移動。例如，「將半導體元件插入通孔中」係不論加強層為固定不動而半導 體元件朝加強層移動；半導體元件固定不動而由加強層朝半導體元件移動；或半導體元件與加強層兩者彼此靠合。又例如，「將半導體元件插入(或延伸至)通孔內」包含：貫穿(穿入並穿出)通孔；以及插入但未貫穿(穿入但未穿出)通孔。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼此間隔或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線貫穿定位件及半導體元件時，定位件側向對準於半導體元件，不論定位件與半導體元件之間是否具有其他被假想之水平線貫穿之元件，且不論是否具有另一貫穿半導體元件但不貫穿定位件、或貫穿定位件但不貫穿半導體元件之假想水平線。同樣地，第一盲孔對準於半導體元件之第一接觸墊，且半導體元件與定位件對準於通孔。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當半導體元件以及定位件間之間隙不夠窄時，由於半導體元件於間隙中之橫向位移而導致之位置誤差可能會超過可接受之最大誤差限制，一旦半導體元件之位置誤差超過最大極限時，則不可能使用雷射光束對準接觸墊，而導致半導體元件以及增層電路間的電性連接錯誤。因此，根據半導體元件之接觸墊的尺寸，於本領域之技術人員可經由試誤法以確認半導體元件以及定位件間之間隙的最大可接受範圍，從而避免半導體元件以及增層電路間的電性連接錯誤。由此，「定位件靠近 半導體元件之外圍邊緣」之用語係指半導體元件之外圍邊緣以及定位件間之間隙係窄到足以防止半導體元件之位置誤差超過可接受之最大誤差限制。
「設置」一語包含與單一或多個支撐元件間之接觸與非接觸。例如，半導體元件係設置於介電層上，不論此半導體元件係實際接觸介電層或與介電層以一黏著劑相隔。
「電性連接」一詞意指直接或間接電性連接。例如，被覆穿孔提供了第一導線之電性連接，其不論被覆穿孔是否鄰接第一導線、或經由第三導線電性連接至第一導線。
「上方」一詞意指向上延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，當主動面面面朝向下方向，且貼附於介電層時，定位件於其上方延伸，鄰接同時自介電層突伸而出。
「下方」一詞意指向下延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，在主動面面朝向下方向且貼附於介電層時，第一增層電路延伸於其下方，鄰接黏著劑並自黏著劑向下方向突伸而出。同樣地，第一增層電路即使並未鄰接半導體元件，其仍可延伸於半導體元件下方。
「第一垂直方向」及「第二垂直方向」並非取決於連線基板之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，半導體元件之主動面面朝第一 垂直方向，且半導體元件之非主動面面朝第二垂直方向，此與連線基板是否倒置無關。同樣地，定位件係沿一側向平面「側向」對準半導體元件，此與連線基板是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相反且垂直於側面方向，且側向對準之元件係在垂直於第一與第二垂直方向之側向平面相交。再者，當半導體元件之主動面面朝向下方向時，第一垂直方向為向下方向，第二垂直方向為向上方向；當半導體元件之主動面面朝向上方向時，第一垂直方向為向上方向，第二垂直方向為向下方向。
本發明之連線基板以及半導體組體具有多項優點。經由此法所製成之連線基板以及半導體組體之可靠度高、價格平實且極適合量產。加強層提供了機械性支撐，尺寸穩定性以及控制整體的平整性，且增層電路(如半導體元件)之熱膨脹，即使半導體元件與增層電路間之熱膨脹係數(CTE)不同，於熱循環的情況下，半導體元件依然能穩固連接至增層電路。半導體元件與增層電路之間為直接的電性連接，其不含焊料係有利於高I/O值以及高性能。特別是定位件可準確的定義半導體元件設置的位置，並避免由半導體元件之橫向位移所導致半導體元件以及增層電路間的電性連接錯誤，從而大幅改善生產的良率。
本案之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性連結及機械性連結技術。此外，本案之製作方法不需昂貴工具即可實施。因此， 相較於傳統封裝技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
精於此項技藝之人士針對本文所述之實施例當可輕易思及各種變化及修改之方式。例如，前述之材料、尺寸、形狀、大小、步驟之內容與步驟之順序皆僅為範例。本領域人士可於不悖離如隨附申請專利範圍所定義之本發明精神與範疇之條件下，進行變化、調整與均等技藝。
雖然本發明已於較佳實施態樣中說明，然而應當了解的是，在不悖離本發明申請專利範圍的精神以及範圍的條件下，可對於本發明進行可能的修改以及變化。
102‧‧‧連線基板
113‧‧‧定位件
115‧‧‧配置導件
201‧‧‧第一增層電路
202‧‧‧第二增層電路
211‧‧‧第一絕緣層
221‧‧‧第二絕緣層
231‧‧‧第一導線
241‧‧‧第二導線
251‧‧‧第三絕緣層
261‧‧‧第四絕緣層
271‧‧‧第三導線
281‧‧‧第四導線
233‧‧‧第一導電盲孔
243‧‧‧第二導電盲孔
273‧‧‧第三導電盲孔
283‧‧‧第四導電盲孔
223‧‧‧第二盲孔
253‧‧‧第三盲孔
263‧‧‧第四盲孔
31‧‧‧半導體元件
311‧‧‧主動面
312‧‧‧接觸墊
313‧‧‧非主動面
41‧‧‧加強層
502‧‧‧被覆穿孔

Claims (22)

  1. 一種具有內嵌元件以及內建定位件之連線基板之製備方法，包括：形成一定位件於一介電層上；使用該定位件作為一半導體元件之一配置導件，以設置該半導體元件於該介電層上，該半導體元件包括具有一接觸墊於其上之一主動面，以及一非主動面，其中該主動面面朝一第一垂直方向，該非主動面面朝與該第一垂直方向相反之一第二垂直方向，且該定位件靠近該半導體元件之外圍邊緣，且於垂直該第一垂直方向以及該第二垂直方向之側面方向上側向對準該半導體元件之外圍邊緣，並於該半導體元件之外圍邊緣外側向延伸；將一加強層貼附於該介電層上，包括對準該半導體元件以及該定位件於該加強層之一通孔內；形成一第一增層電路，該增層電路係於該第一垂直方向覆蓋該定位件、該半導體元件、以及該加強層，且該第一增層電路包括一第一導電盲孔，該第一導電盲孔直接接觸該半導體元件之該接觸墊，以提供該半導體元件以及該第一增層電路之間之電性連接；形成一第二增層電路，該第二增層電路於該第二垂直方向覆蓋該定位件、該半導體元件、以及該加強層；以及提供一被覆穿孔，該被覆穿孔於該第一垂直方向以及該第二垂直方向延伸穿過該加強層，並提供該第一增層電路以及該第二增層電路之間之電性連接。
  2. 如申請專利範圍第1項所述之方法，其中，該半導體元件以及該第一增層電路之間之電性連接不含焊料。
  3. 如申請專利範圍第1項所述之方法，其中，形成該定位件於該介電層上之步驟包括：提供一層壓基板，該層壓基板係包括一金屬層以及該介電層；然後移除該金屬層之一選定部分以形成該定位件。
  4. 如申請專利範圍第1項所述之方法，其中，形成該定位件於該介電層上之步驟包括：提供一層壓基板，該層壓基板係包括一金屬層以及該介電層；然後移除該金屬層之一選定部分以形成一凹陷部分；然後沉積一塑膠材料於該凹陷部分；然後移除該金屬層之一剩餘部分。
  5. 如申請專利範圍第1項所述之方法，其中，該半導體元件係設置於該介電層上，其該主動面面朝該介電層，且該定位件自該介電層朝該第二垂直方向延伸。
  6. 如申請專利範圍第5項所述之方法，其中，係使用一黏著劑將該半導體元件貼附於該介電層上，該黏著劑係接觸該半導體元件以及該介電層，且介於該半導體元件以及該介電層之間。
  7. 如申請專利範圍第6項所述之方法，其中，該黏著劑係接觸該定位件，並於該第一垂直方向與該定位件共平面，且於該第二垂直方向低於該定位件。
  8. 如申請專利範圍第6項所述之方法，其中，形成該第一增層電路以及該第二增層電路之步驟包括：提供一第一絕緣層，該第一絕緣層包括該介電層，且於該第一垂直方向覆蓋該定位件、該半導體元件、以及該加強層；提供一第二絕緣層，該第二絕緣層係於該第二垂直方向覆蓋該定位件、該半導體元件、以及該加強層；形成一第一盲孔，該第一盲孔係延伸穿過該第一絕緣層以及該黏著劑，且對準該半導體元件之該接觸墊；形成一第一導線，該第一導線係自該第一絕緣層朝該第一垂直方向延伸，且於該第一絕緣層上側向延伸，並於該第二垂直方向延伸穿過該第一盲孔以形成與該半導體元件之該接觸墊直接接觸之該第一導電盲孔；以及形成一第二導線，該第二導線係自該第二絕緣層朝該第二垂直方向延伸，且於該第二絕緣層上側向延伸。
  9. 如申請專利範圍第8項所述之方法，其中，形成該第一增層電路之步驟包括：形成一額外第一盲孔，該額外第一盲孔係延伸穿過該第一絕緣層，且對準該加強層；然後形成該第一導線，該第一導線係於該第二垂直方向延伸穿過該額外第一盲孔，以形成與該加強層直接接觸之一額外第一導電盲孔。
  10. 如申請專利範圍第8項所述之方法，其中，形成該第二增層電路之步驟包括： 形成第二盲孔，該些第二盲孔係延伸穿過該第二絕緣層，且對準於該半導體元件之該非主動面以及該加強層；然後形成該些第二導線，該第二導線係於該第一垂直方向延伸穿過該第二盲孔，以形成與該半導體元件之該非主動面以及該加強層直接接觸之第二導電盲孔。
  11. 如申請專利範圍第1項所述之方法，其中，該半導體元件係設置於該介電層上，該非主動面面朝該介電層，且該定位件係自該介電層朝該第一垂直方向延伸。
  12. 如申請專利範圍第11項所述之方法，其中，係使用一黏著劑將該半導體元件貼附於該介電層上，該黏著劑接觸該半導體元件以及該介電層，且介於該半導體元件以及該介電層之間。
  13. 如申請專利範圍第12項所述之方法，其中，該黏著劑係與該定位件接觸，且於該第二垂直方向與該定位件共平面，以及於該第一垂直方向低於該定位件。
  14. 如申請專利範圍第12項所述之方法，其中，形成該第一增層電路以及該第二增層電路之步驟包括：提供一第一絕緣層，該第一絕緣層係於該第一垂直方向覆蓋該定位件、該半導體元件、以及該加強層；提供一第二絕緣層，該第二絕緣層包括該介電層，且於該第二垂直方向覆蓋該定位件、該半導體元件、以及該加強層；形成一第一盲孔，該第一盲孔係延伸穿過該第一絕緣層，且對準於該半導體元件之該接觸墊； 形成一第一導線，該第一導線係自該第一絕緣層朝該第一垂直方向延伸，且於該第一絕緣層上側向延伸，並於該第二垂直方向延伸穿過該第一盲孔以形成與該半導體元件之該接觸墊直接接觸之該第一導電盲孔；以及形成一第二導線，該第二導線係自該第二絕緣層朝該第二垂直方向延伸，且於該第二絕緣層上側向延伸。
  15. 如申請專利範圍第14項所述之方法，其中，形成該第一增層電路之步驟包括：於該第一絕緣層中形成一額外第一盲孔，該額外第一盲孔延伸穿過該第一絕緣層，且對準該加強層；然後形成該第一導線，該第一導線於該第二垂直方向延伸穿過該額外第一盲孔以形成與該加強層直接接觸之一額外第一導電盲孔。
  16. 如申請專利範圍第14項之方法，其中，形成該第二增層電路之步驟包括：形成第二盲孔，該些第二盲孔延伸穿過該第二絕緣層以及該黏著劑，且對準於該半導體元件之該非主動面，以及對準於該加強層；然後形成該第二導線，該第二導線於該第一垂直方向延伸穿過該些第二盲孔，以形成與該半導體元件之該非主動面以及該加強層直接接觸之第二導電盲孔。
  17. 如申請專利範圍第1項所之方法，其中，形成該被覆穿孔之步驟包括； 形成一穿孔，該穿孔於該第一垂直方向以及該第二垂直方向延伸穿過該加強層以及該介電層；然後沉積一連接層於該穿孔之內側壁上。
  18. 如申請專利範圍第1項所述之方法，其中，該定位件包括一連續或不連續之條板、或一突柱陣列。
  19. 如申請專利範圍第1項所述之方法，其中，該半導體元件以及該定位件間之間隙係於0.001至1毫米之範圍內。
  20. 如申請專利範圍第1項所述之方法，其中，該定位件之高度係於10至200微米之範圍內。
  21. 如申請專利範圍第1項所述之方法，其中，該加強層係由一層壓之環氧樹脂或聚醯亞胺所組成。
  22. 一種具有內嵌元件以及內建定位件之連線基板，包括：一半導體元件，該半導體元件係包括具有一接觸墊於其上之一主動面，以及一非主動面，其中該主動面面朝一第一垂直方向，該非主動面面朝與該第一垂直方向相反之一第二垂直方向；該定位件係作為該半導體元件之一配置導件，且該定位件靠近該半導體元件之外圍邊緣，且於垂直該第一垂直方向以及該第二垂直方向之側面方向上側向對準該半導體元件之外圍邊緣，並於該半導體元件之外圍邊緣外側向延伸；一加強層，該加強層包括具有該半導體元件以及該定位件延伸於其中之一通孔； 一第一增層電路，該第一增層電路係於該第一垂直方向覆蓋該定位件、該半導體元件、以及該加強層，且包括一第一絕緣層、一第一盲孔、以及一第一導線，其中，於該第一絕緣層內之該第一盲孔係對準於該半導體元件之該接觸墊，且該第一導線係自該第一絕緣層朝該第一垂直方向延伸，並於該第二垂直方向延伸進入該第一盲孔與該接觸墊直接接觸；一第二增層電路，該第二增層電路係於該第二垂直方向覆蓋該定位件、該半導體元件、以及該加強層，且包括一第二絕緣層、以及一第二導線，其中，該第二導線自該第二介電層朝該第二垂直方向延伸；以及一被覆穿孔，該被覆穿孔延伸穿過該加強層，以提供該第一增層電路以及該第二增層電路之間之電性連接。
TW102128622A 2012-08-14 2013-08-09 具有內嵌半導體以及內建定位件之連線基板及其製造方法 TWI508244B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261682801P 2012-08-14 2012-08-14
US13/738,314 US9147587B2 (en) 2012-08-14 2013-01-10 Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same

Publications (2)

Publication Number Publication Date
TW201407733A true TW201407733A (zh) 2014-02-16
TWI508244B TWI508244B (zh) 2015-11-11

Family

ID=50099273

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102127126A TWI493674B (zh) 2012-08-14 2013-07-29 具有內建定位件、中介層、以及增層電路之複合線路板
TW102128622A TWI508244B (zh) 2012-08-14 2013-08-09 具有內嵌半導體以及內建定位件之連線基板及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102127126A TWI493674B (zh) 2012-08-14 2013-07-29 具有內建定位件、中介層、以及增層電路之複合線路板

Country Status (2)

Country Link
US (2) US8901435B2 (zh)
TW (2) TWI493674B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569387B (zh) * 2014-03-07 2017-02-01 鈺橋半導體股份有限公司 具有隔離件之散熱增益型線路板製作方法
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
TWI657546B (zh) * 2017-05-25 2019-04-21 鈺橋半導體股份有限公司 設有電隔離件及基底板之線路板、其半導體組體及其製法
TWI658545B (zh) * 2015-05-15 2019-05-01 Samsung Electronics Co., Ltd. 電子構件封裝以及包括其的堆疊封裝結構
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
JP6021441B2 (ja) 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置
US9087847B2 (en) * 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US10020236B2 (en) * 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
TWI567889B (zh) * 2014-08-29 2017-01-21 萬國半導體股份有限公司 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法
WO2016105421A1 (en) 2014-12-24 2016-06-30 Intel Corporation Materials and deposition schemes using photoactive materials for interface chemical control and patterning of predefined structures
US10475750B2 (en) * 2016-04-02 2019-11-12 Intel Corporation Systems, methods, and apparatuses for implementing an organic stiffener with an EMI shield for RF integration
US10034373B2 (en) * 2016-08-24 2018-07-24 Apple Inc. Circuit board secured to battery cell using a circuit board through hole and methods for welding the circuit board
KR102073294B1 (ko) * 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
KR102586794B1 (ko) * 2018-06-08 2023-10-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN111372369B (zh) * 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
CN112234050B (zh) * 2020-09-22 2024-05-28 江苏盐芯微电子有限公司 多芯片集成电路封装结构
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521341B2 (ja) * 1996-06-26 2004-04-19 日本特殊陶業株式会社 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
DE60128656T2 (de) 2000-02-25 2007-10-04 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
US7042077B2 (en) * 2004-04-15 2006-05-09 Intel Corporation Integrated circuit package with low modulus layer and capacitor/interposer
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
JP4993848B2 (ja) * 2004-05-28 2012-08-08 三洋電機株式会社 配線基材
TWI281737B (en) 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
US7462784B2 (en) 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
US7378733B1 (en) * 2006-08-29 2008-05-27 Xilinx, Inc. Composite flip-chip package with encased components and method of fabricating same
JP5068060B2 (ja) 2006-10-30 2012-11-07 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP5263918B2 (ja) 2007-07-24 2013-08-14 日本電気株式会社 半導体装置及びその製造方法
JP5079475B2 (ja) 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
US8024858B2 (en) 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP5005603B2 (ja) 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
JP5107187B2 (ja) 2008-09-05 2012-12-26 新光電気工業株式会社 電子部品パッケージの製造方法
WO2010058646A1 (ja) * 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP2010165940A (ja) 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
TWI460844B (zh) * 2009-04-06 2014-11-11 King Dragon Internat Inc 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
JP5385682B2 (ja) 2009-05-19 2014-01-08 新光電気工業株式会社 電子部品の実装構造
KR101095119B1 (ko) 2009-08-19 2011-12-16 삼성전기주식회사 다이 패키지 및 그 제조방법
JP5325736B2 (ja) 2009-10-06 2013-10-23 新光電気工業株式会社 半導体装置及びその製造方法
TWI460834B (zh) 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
TWI451549B (zh) 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
JP5636265B2 (ja) 2010-11-15 2014-12-03 新光電気工業株式会社 半導体パッケージ及びその製造方法
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569387B (zh) * 2014-03-07 2017-02-01 鈺橋半導體股份有限公司 具有隔離件之散熱增益型線路板製作方法
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
TWI658545B (zh) * 2015-05-15 2019-05-01 Samsung Electronics Co., Ltd. 電子構件封裝以及包括其的堆疊封裝結構
TWI657546B (zh) * 2017-05-25 2019-04-21 鈺橋半導體股份有限公司 設有電隔離件及基底板之線路板、其半導體組體及其製法

Also Published As

Publication number Publication date
US8901435B2 (en) 2014-12-02
US20140048324A1 (en) 2014-02-20
TWI493674B (zh) 2015-07-21
TWI508244B (zh) 2015-11-11
US20140048944A1 (en) 2014-02-20
US9147587B2 (en) 2015-09-29
TW201407737A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
TWI508244B (zh) 具有內嵌半導體以及內建定位件之連線基板及其製造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US9209154B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9640518B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9087847B2 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US9299651B2 (en) Semiconductor assembly and method of manufacturing the same
US20140048951A1 (en) Semiconductor assembly with dual connecting channels between interposer and coreless substrate
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
US20140048914A1 (en) Wiring board with embedded device and electromagnetic shielding
WO2014175133A1 (ja) 半導体装置及びその製造方法
US20140061877A1 (en) Wiring board with embedded device, built-in stopper and electromagnetic shielding
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
US20140048319A1 (en) Wiring board with hybrid core and dual build-up circuitries
US8872329B1 (en) Extended landing pad substrate package structure and method
TW201517224A (zh) 半導體裝置以及其製備方法
US20140048950A1 (en) Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
US20140048916A1 (en) Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees