CN101819960A - 基板及应用其的半导体封装件与其制造方法 - Google Patents

基板及应用其的半导体封装件与其制造方法 Download PDF

Info

Publication number
CN101819960A
CN101819960A CN 201010177532 CN201010177532A CN101819960A CN 101819960 A CN101819960 A CN 101819960A CN 201010177532 CN201010177532 CN 201010177532 CN 201010177532 A CN201010177532 A CN 201010177532A CN 101819960 A CN101819960 A CN 101819960A
Authority
CN
China
Prior art keywords
layer
contacts
those
dielectric protection
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010177532
Other languages
English (en)
Other versions
CN101819960B (zh
Inventor
李俊哲
黄士辅
李达钧
陈姿慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 201010177532 priority Critical patent/CN101819960B/zh
Publication of CN101819960A publication Critical patent/CN101819960A/zh
Application granted granted Critical
Publication of CN101819960B publication Critical patent/CN101819960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一种基板及应用其的半导体封装件与其制造方法。基板包括图案化线路层、第一介电保护层、金属遮蔽层、金属支撑层及第二介电保护层。图案化线路层具有沟槽及相对的第一面与第二面。沟槽从第一面贯穿至第二面。第一面具有数个第一接点及数个第二接点且该些第一接点邻近于沟槽。第一介电保护层形成于第一面上并露出第一接点及第二接点。第二介电保护层形成于第二面上并露出沟槽。金属支撑层埋设于第一介电保护层内，而金属遮蔽层夹设于金属支撑层与图案化线路层之间。

Description

基板及应用其的半导体封装件与其制造方法
技术领域
本发明是有关于一种基板及应用其的半导体封装件与其制造方法，且特别是有关于一种具有可强化强度的支撑结构的基板及应用其的半导体封装件与其制造方法。
背景技术
传统的基板包括基材、上图案化线路层及下图案化线路层并具有导通贯孔。为了增加基板的电路铺设范围及增加输出入接点数目，上图案化线路层及下图案化线路层分别形成于基材的相对二面，且透过导通贯孔彼此电性连接。一芯片可设于基板上以与基板形成半导体封装件。
然而，传统的基材一整块塑料基板，其厚度较厚、体积较大，使最后形成的半导体封装件的体积无法有效缩小。并且，于基材上形成导通贯孔也会降低材板的结构强度。在此情况下，为了维持基板的结构强度，需要选用厚度较厚的基材，如此将使得传统的半导体封装件的体积无法有效缩小。
发明内容
本发明有关于一种基板及应用其的半导体封装件与其制造方法，基板具有金属支撑层，可强化基板的结构强度。
根据本发明的第一方面，提出一种基板。基板包括一图案化线路层、一第一介电保护层、一金属遮蔽层、一金属支撑层及一第二介电保护层。图案化线路层具有一沟槽及相对的一第一面与一第二面。沟槽从第一面贯穿至第二面。第一面具有数个第一接点及数个第二接点且该些第一接点邻近于沟槽。第一介电保护层形成于第一面上并露出第一接点及第二接点。第二介电保护层形成于第二面上并露出沟槽。金属支撑层埋设于第一介电保护层内并用以强化基板的结构强度。金属遮蔽层夹设于金属支撑层与图案化线路层之间。
根据本发明的第二方面，提出一种半导体封装件。半导体封装件包括一基板、一半导体组件、数条焊线、数个焊球及第一封胶。基板包括一图案化线路层、一第一介电保护层、一金属遮蔽层、一金属支撑层及一第二介电保护层。图案化线路层具有一沟槽及相对的一第一面与一第二面。沟槽从第一面贯穿至第二面。第一面具有数个第一接点及数个第二接点且该些第一接点邻近于沟槽。第一介电保护层形成于第一面上并露出第一接点及第二接点。第二介电保护层形成于第二面上并露出沟槽。金属支撑层埋设于第一介电保护层内并用以强化基板的结构强度。金属遮蔽层夹设于金属支撑层与图案化线路层之间。半导体组件设于第二介电保护层上并具有一主动表面，主动表面从沟槽露出。焊线电性连接主动表面与第一接点。焊球电性连接于第二接点。第一封胶包覆焊线及第一接点。
根据本发明的第三方面，提出一种基板的制造方法。制造方法包括以下步骤。提供一载板，该载板具有一第一载板表面；形成一基板结构于第一载板表面；分离该载板与该第二黏贴膜；以及，移除第二黏贴膜。于形成基板结构于第一载板表面的该步骤包括以下步骤：将一金属支撑板经由一第一黏贴膜于设置于该载板上；形成一蚀刻阻障层于金属支撑板上；形成一遮蔽图案于蚀刻阻障层上，遮蔽图案定义出一沟槽区；形成一图案化线路层于蚀刻阻障层中未被遮蔽图案覆盖的部分上，其中图案化线路层具有相对的一第一面与一第二面，第一面具有数个第一接点及数个第二接点，该些第一接点邻近于沟槽区，第一面面向蚀刻阻障层；移除遮蔽图案，其中图案化线路层对应于沟槽区的部位形成一沟槽；形成一第二介电保护层于沟槽内并覆盖图案化线路层的第二面；黏贴一第二黏贴膜于第二介电保护层；倒置(invert)第一黏贴膜、金属支撑板、蚀刻阻障层、图案化线路层及第二介电保护层及第二黏贴膜并使第二黏贴膜黏贴于载板上；移除第一黏贴膜；移除金属支撑板的一部分以形成一金属支撑层，金属支撑层露出蚀刻阻障层的一部分；移除蚀刻阻障层的该部分以形成一金属遮蔽层；形成一第一介电保护层于图案化线路层的第一面，第一介电保护层并露出第二接点、沟槽及第一接点；及，移除沟槽区内的第二介电保护层。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1A绘示依照本发明较佳实施例的半导体封装件的剖视图。
图1B绘示图1A的图案化线路层的上视图。
图2A及2B绘示依照本发明较佳实施例的基板的制造方法流程图。
图3A至3S绘示图1的基板的制造示意图。
图4绘示图3S中往方向V1观看到的基板结构的上视图。
主要组件符号说明
100：半导体封装件
102：基板
104：表面处理层
106：焊球
108：半导体组件
110：焊线
112：图案化线路层
114：第一介电保护层
116：蚀刻阻障层
118：金属支撑板
120：第二介电保护层
120a：第二介电保护层的一部分
122：第一面
124：第二面
126：第二开孔
128：载板
130：第一载板表面
132：第二载板表面
134：第一封胶
136：第一黏贴膜
138：走线
140、140a：第二黏贴膜
142：第二封胶
144：图案化强化层
146：第一遮蔽图案
148：主动表面
152：第二遮蔽图案
154：开口
156：第一开孔
162：第三遮蔽图案
164：金属支撑层
166：蚀刻阻障层的一部分
168：沟槽区
170：保护层开孔
172：金属遮蔽层
174、186、134：侧面
176：沟槽
178：贯穿部
180：强化部
188：第一接点
192：第二接点
194：内侧面
S102-S142：步骤
具体实施方式
以下提出较佳实施例作为本发明的说明，然而实施例所提出的内容，仅为举例说明之用，而绘制的图式为配合说明，并非作为限缩本发明保护范围之用。再者，实施例的图示亦省略不必要的组件，以利清楚显示本发明的技术特点。
请同时参照图1A及图1B，图1A绘示依照本发明较佳实施例的半导体封装件的剖视图，图1B绘示图1A的图案化线路层的底视图。其中，图1A的图案化线路层112的剖视方向图1B中的方向1A-1A’。
如图1A所示，半导体封装件100包括基板102、数个焊球106、数条焊线110、半导体组件108、第一封胶134及第二封胶142。其中，第二封胶142包覆半导体组件108。
基板102包括图案化线路层112、第一介电保护层114、金属遮蔽层172、金属支撑层164、第二介电保护层120及表面处理层104。
金属遮蔽层172夹设于金属支撑层164与图案化线路层112之间。
金属支撑层164埋设于第二介电保护层120内并位于基板102的边缘部分。金属支撑层164可由金属板件所形成，可强化基板102的结构强度。由于金属支撑层164的强化作用，使本实施例的基板102可往轻薄短小的方向来设计。
图案化线路层112可应用电镀(plating)技术完成，故其厚度甚薄，可大幅缩小基板102的厚度及体积。
图案化线路层112包括数条走线(tracer)138及图案化强化层144并具有相对的第一面122与第二面124及沟槽176。如图1B所示，沟槽176呈长条状并从第一面122贯穿至第二面124。图案化强化层144可强化基板102的结构强度。
该些走线138的其中一走线138a电性连接于图案化强化层144。图案化强化层144可电性连接于一接地端(未绘示)，使走线138a成为接地(grounding)走线。
如图1A所示，走线138的上表面与图案化强化层144的上表面定义出图案化线路层112的第一面122，走线138的下表面与图案化强化层144的下表面定义出图案化线路层112的第二面124。图案化强化层144具有强化基板102的结构强度的作用。
第一面122具有数个第一接点188及数个第二接点192。第一接点188及第二接点192定义于走线138中同一侧的表面上。第一接点188及焊线110被第一封胶134包覆，避免被大气环境的破坏。其中，每条走线138上的第一接点188与第二接点192可沿着图案化线路层112的延伸方向错开一距离。
请继续参照图1A，第一介电保护层114具有数个第二开孔126及数个第一开孔156。该些第二接点192对应地从该些第二开孔126露出且该些第一接点188对应地从该些第一开孔156露出。第二接点192及第一接点188成为基板102中相对二面的电性接点。
如图1B所示，沟槽176大致上位于图案化线路层112的中间位置。该些第一接点188邻近于沟槽176且该沿着沟槽176的相对二侧配置。
请回到图1A，半导体组件108例如是芯片，其具有主动表面148，其从沟槽176露出。焊线110电性连接半导体组件108的主动表面148与第一接点188，而该些焊球106对应地电性连接于该些第二接点192。藉此，半导体组件108与焊球106可透过图案化线路层112进行电性连接。
以下说明形成图1A的基板的制造方法。请参照图2A及2B及图3A至3S，图2A及2B绘示依照本发明较佳实施例的基板的制造方法流程图，图3A至3S绘示图1的基板的制造示意图。
于图2A的步骤S102中，如图3A所示，提供载板128。载板128具有相对的第一载板表面130与第二载板表面132。其中，载板128可以是环氧玻璃纤维板(FR-4)、BT基板、其它塑料制或金属制的载板。
接下来的工艺步骤中，可同时于载板128中相对的第一载板表面130与第二载板表面132上分别形成二组相似的结构，使产能加倍。以下仅以形成于第一载板表面130上的基板结构为例作说明。
接着，于步骤S104中，如图3B所示，将金属支撑板118经由第一黏贴膜136设于载板128的第一载板表面130上。
上述金属支撑板118的材质例如是铜(Cu)。例如，金属支撑板118可以是铜箔(copper foil)、铜片(copper sheet)或铜板(copper plate)。
金属支撑板118具有适当的强度，可作为后续工艺的支撑作用，以强化工艺中所形成的结构的整体强度。金属支撑板118的一部分(即金属支撑层164)可保留至最终的基板产品中，可强化半导体封装件的结构强度。
然后，于步骤S106中，如图3C所示，应用电镀技术形成蚀刻阻障层(EtchingStop Layer)116于金属支撑板118上。其中，蚀刻阻障层116的材质例如是镍(Ni)或任何的选择性蚀刻金属(selectively etchable metal)层。当金属支撑板118与蚀刻阻障层116同时处于蚀刻环境时，蚀刻液选择性地蚀刻选择性蚀刻金属层而不会蚀刻金属支撑板118，如后续步骤S124所示。
然后，于步骤S108中，如图3D所示，形成第一遮蔽图案146于蚀刻阻障层116的一部分上，第一遮蔽图案146定义出沟槽区168并具有贯穿部178，贯穿部178位于沟槽区168内。
此处的第一遮蔽图案146例如是由干膜光阻或光阻层应用微影工艺(photolithography)所形成。
在上述微影工艺之前，可涂布(apply)一光阻材料于蚀刻阻障层116上，然后烘烤该光阻材料形成光阻材料层后，再对该光阻材料层进行微影工艺以形成第一遮蔽图案146。
然后，于步骤S110中，如图3E所示，应用电镀技术形成图案化线路层112于蚀刻阻障层116的另一部分上。
由于受到第一遮蔽图案146的阻挡，图案化线路层112形成于蚀刻阻障层116中未被第一遮蔽图案146覆盖的部分上。进一步地说，图案化线路层112的分布范围与第一遮蔽图案146的分布范围互补。
图案化线路层112包括数条走线138及图案化强化层144(图案化强化层144绘示于图1B)并具有相对的第一面122与第二面124，第一面122面向蚀刻阻障层116。此外，走线138中同一侧的表面(即第一面122)定义有第一接点188及第二接点192，其作为基板对外电性连接的输出/入电性接点。其中第一接点188邻近沟槽区168。
然后，于步骤S112中，如图3F所示，使用剥除方式来移除第一遮蔽图案146。第一遮蔽图案146被移除后，图案化线路层112对应于沟槽区168的部位形成沟槽176及强化部180。其中强化部180位于沟槽176内，强化部180图案化线路层112填入图3D的贯穿部178内所形成。强化部180可强化基板结构的强度，作为后续工艺的支撑作用。然于其它实施方面的基板的制造方法中，亦可省略贯穿部178及强化部180的形成步骤。
然后，于步骤S114中，如图3G所示，形成第二介电保护层120于沟槽176内并覆盖强化部180、图案化线路层112的第二面124及内侧面194。
于形成第二介电保护层120的过程中，可应用涂布技术形成一保护层材料(未绘示)于图案化线路层112上。此处的保护层材料例如是介电材料。
然后，于步骤S116中，如图3H所示，黏贴第二黏贴膜140于第二介电保护层120上。
然后，于步骤S118中，如图3I所示，倒置(invert)第一黏贴膜136、金属支撑板118、蚀刻阻障层116、图案化线路层112、第二介电保护层120及第二黏贴膜140，并使第二黏贴膜140黏贴于第一载板表面130上。
然后，于步骤S120中，如图3J所示，以剥除方式将第一黏贴膜136自金属支撑板118上移除，以露出金属支撑板118。
然后，于图2B的步骤S122中，如图3K所示，应用蚀刻技术移除金属支撑板118的一部分以形成金属支撑层164。金属支撑层164围绕该些第二接点192及该些第一接点188并露出蚀刻阻障层116的一部分166。
在蚀刻金属支撑板118的过程中，蚀刻阻障层116可保护其下方的图案化线路层112。
然后，于步骤S124中，如图3L所示，应用蚀刻技术移除蚀刻阻障层116中露出于金属支撑层164的该部分166(该部分166绘示于图3K)，以形成金属遮蔽层172。金属遮蔽层172露出走线138的第二接点192及第一接点188。
然后，于步骤S126中，如图3M所示，形成第一介电保护层114于图案化线路层112的第一面122上。第一介电保护层114具有数个第二开孔126及第一开孔156，该些第二开孔126对应地露出该些第二接点192，而第一开孔156露出该些第一接点188及沟槽区168。
于形成第一介电保护层114的过程中，可先涂布一保护层材料(未绘示)于图案化线路层112的第一面122上，然后再应用微影工艺图案化该保护层材料以形成第二开孔126及第一开孔156，藉此形成如图3M所示的第一介电保护层114。此处的保护层材料例如是介电材料。
然后，于步骤S128中，如图3N所示，形成第二遮蔽图案152于第一介电保护层114上且覆盖沟槽176的开口154并露出第二接点192及第一接点188。
然后，于步骤S130中，如图3O所示，形成表面处理层104于该些第二接点192上及该些第一接点188上。
表面处理层104的材质利如是镍、钯(Pa)与金(Au)中至少一者，其可应用例如是电镀技术形成；或者，于另一实施方面中，表面处理层104亦可为有机保焊层(Organic Solderability Preservative，OSP)。
然后，于步骤S132中，以剥除方式移除第二遮蔽图案152。
然后，于步骤S134中，如图3P所示，形成第三遮蔽图案162覆盖第一介电保护层114及第一接点188及第二接点192上的表面处理层104。
然后，于步骤S136中，如图3Q所示，应用微影工艺，移除沟槽区168内的第二介电保护层120的一部分120a及强化部180(一部分120a及强化部180绘示于图3P)，以于第二介电保护层120中形成保护层开孔170。保护层开孔170并露出沟槽176。
然后，于步骤S138中，以剥除方式移除位于沟槽区168内的第二黏贴膜140a(第二黏贴膜140a绘示于图3Q)。
然后，于步骤S 140中，如图3R所示，分离载板128与第二黏贴膜140，使第二黏贴膜140裸露出来。
上述分离的方式例如是剥除方式。进一步地说，由于金属支撑层164、图案化线路层112、金属遮蔽层172、第一介电保护层114及第二介电保护层120紧密地连结在一起并紧密地黏贴于第二黏贴膜140上。故，当分离第二黏贴膜140与载板128后，上述紧密连接的结构仍完整保留。
然后，于步骤S142中，如图3S所示，以剥除方式将第二黏贴膜140自第二介电保护层120上移除。至此，形成二组相似的基板结构。
然后，于步骤S142之后，请同时参照图4，其绘示图3S中往方向V1观看到的基板结构的上视图。可沿切割路径P切割上述基板结构，以形成数个如图1A所示的基板102。为不使图示过于复杂，图4仅绘示出金属支撑层164。
切割路径P通过重迭的金属支撑层164、金属遮蔽层172(未绘示于图4)及图案化线路层112(未绘示于图4)，使切割后的金属支撑层164的侧面174、图案化线路层112的侧面186及金属遮蔽层172的侧面134大致上齐平，如图1A所示。
由于切割路径P通过金属支撑层164，使切割后的金属支撑层164的侧面174成为基板102的边缘侧面。即，金属支撑层164大致上位于基板102的周边部位，可大幅强化基板102的整体结构强度。
此外，在一实施方面中，于切割步骤之后或之前，可对应地形成数个如图1A所示的焊球106于该些第二开孔126内，以使焊球106电性连接于图案化线路层112。
此外，另一实施方面中，于切割步骤之后或之前，可设置如图1A所示的半导体组件108于第二介电保护层120上。然后再应用打线技术(wire bounding)以焊线110电性连接半导体组件108的主动表面148与第一接点188，以使半导体组件108电性连接于第一接点188。藉此，半导体组件108与焊球106透过图案化线路层112电性连接。
在焊线110电性连接半导体组件108的主动表面148与第一接点188后，以第一封胶134包覆焊线110及第一接点188且以第二封胶142包覆半导体组件108，以形成图1A的半导体封装件100。
另外，当表面处理层104为有机保焊层时，在形成焊球的回焊(reflow)工艺后，表面处理层104蒸发消失。也就是说，当表面处理层104为有机保焊层时，在图1A的半导体封装件100不会有表面处理层104的存在。
本发明上述实施例所揭露的基板及应用其的半导体封装件与其制造方法，基板透过其的图案化线路层中相对二表面提供电性接点，由于图案化线路层的厚度较薄，可有小缩小基板的体积及厚度。此外，基板的金属支撑层位于基板的边缘部分，其可由金属板件所形成，具有强化基板的结构强度的作用。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种基板，包括：
一图案化线路层，具有一沟槽及相对的一第一面与一第二面，该沟槽从该第一面贯穿至该第二面，该第一面具有数个第一接点及数个第二接点且该些第一接点邻近于该沟槽；
一第一介电保护层，形成于该第一面上并露出该些第一接点及该些第二接点；
一第二介电保护层，形成于该第二面上并露出该沟槽；
一金属支撑层，埋设于该第一介电保护层内并用以强化该基板的结构强度；以及
一金属遮蔽层，夹设于该金属支撑层与该图案化线路层之间。
2.如权利要求1所述的基板，更包括：
一表面处理层，形成于该些第一接点上及该些第二接点上。
3.如权利要求1所述的基板，其中该沟槽实质上位于该图案化线路层的中间位置。
4.如权利要求1所述的基板，其中该金属支撑层围绕该些第一接点及该些第二接点。
5.如权利要求1所述的基板，其中该第一介电保护层更覆盖该金属支撑层。
6.如权利要求1所述的基板，其中该金属遮蔽层的材质镍。
7.如权利要求1所述的基板，其中该金属支撑层及该图案化线路层的材质铜。
8.一种半导体封装件，包括：
一基板，包括：
一图案化线路层，具有一沟槽及相对的一第一面与一第二面，该沟槽从该第一面贯穿至该第二面，该第一面具有数个第一接点及数个第二接点，该些第一接点邻近于该沟槽；
一第一介电保护层，形成于该第一面上并露出该些第二接点及该些第一接点；
一第二介电保护层，形成于该第二面并露出该沟槽；
一金属支撑层，埋设于该第一介电保护层内，用以强化该基板的结构强度；及
一金属遮蔽层，夹设于该金属支撑层与该图案化线路层之间；
一半导体组件，设于该第二介电保护层上并具有一主动表面，该主动表面从该沟槽露出；
数个条焊线，电性连接该主动表面与该些第一接点；
数个焊球，电性连接于该些第二接点；以及
一第一封胶，包覆该些焊线及该些第一接点。
9.一种基板的制造方法，包括：
提供一载板，该载板具有一第一载板表面；以及
形成一基板结构于该第一载板表面，包括以下步骤：
将一金属支撑板经由一第一黏贴膜于设置于该载板上；
形成一蚀刻阻障层于该金属支撑板上；
形成一遮蔽图案于该蚀刻阻障层上，该遮蔽图案定义出一沟槽区；
形成一图案化线路层于该蚀刻阻障层中未被该遮蔽图案覆盖的部分上，其中该图案化线路层具有相对的一第一面与一第二面，该第一面具有数个第一接点及数个第二接点，该些第一接点邻近于该沟槽区，该第一面面向该蚀刻阻障层；
移除该遮蔽图案，其中于移除该遮蔽图案后，该图案化线路层对应该沟槽区的部位形成一沟槽；
形成一第二介电保护层于该沟槽内并覆盖该图案化线路层的该第二面；
黏贴一第二黏贴膜于该第二介电保护层；
倒置该第一黏贴膜、该金属支撑板、该蚀刻阻障层、该图案化线路层及该第二介电保护层及该第二黏贴膜并使该第二黏贴膜黏贴于该载板上；
移除该第一黏贴膜；
移除该金属支撑板的一部分以形成一金属支撑层，该金属支撑层露出该蚀刻阻障层的一部份；
移除该蚀刻阻障层的该部分以形成一金属遮蔽层；
形成一第一介电保护层于该图案化线路层的该第一面，该第一介电保护层并露出该些第二接点、该沟槽及该些第一接点；及
移除该沟槽区内的该第二介电保护层；
分离该载板与该第二黏贴膜；以及
移除该第二黏贴膜。
10.如权利要求9所述的制造方法，其中该载板更具有一与该第一载板表面相对的第二载板表面，该制造方法更包括：
形成另一基板结构于该第二载板表面。
11.如权利要求9所述的制造方法，其中于移除该金属支撑板的该部分的该步骤中，该金属支撑层围绕该些第二接点及该些第一接点。
CN 201010177532 2010-05-07 2010-05-07 基板及应用其的半导体封装件与其制造方法 Active CN101819960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010177532 CN101819960B (zh) 2010-05-07 2010-05-07 基板及应用其的半导体封装件与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010177532 CN101819960B (zh) 2010-05-07 2010-05-07 基板及应用其的半导体封装件与其制造方法

Publications (2)

Publication Number Publication Date
CN101819960A true CN101819960A (zh) 2010-09-01
CN101819960B CN101819960B (zh) 2012-04-18

Family

ID=42654987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010177532 Active CN101819960B (zh) 2010-05-07 2010-05-07 基板及应用其的半导体封装件与其制造方法

Country Status (1)

Country Link
CN (1) CN101819960B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664170A (zh) * 2012-04-19 2012-09-12 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN103379423A (zh) * 2012-04-20 2013-10-30 美律电子(深圳)有限公司 电子封装体的制造方法
CN106058025A (zh) * 2015-04-16 2016-10-26 凯钰科技股份有限公司 发光二极管载板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW281737B (zh) * 1992-09-16 1996-07-21 Fuji Xerox Co Ltd
EP0993042A2 (en) * 1998-10-07 2000-04-12 Shinko Electric Industries Co. Ltd. Manufacturing a semiconductor device using a film substrate
CN101145549A (zh) * 2006-09-13 2008-03-19 力成科技股份有限公司 球栅阵列封装结构及其封装方法
JP2010073994A (ja) * 2008-09-19 2010-04-02 Powertech Technology Inc ウインドウ型ｂｇａパッケージ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW281737B (zh) * 1992-09-16 1996-07-21 Fuji Xerox Co Ltd
EP0993042A2 (en) * 1998-10-07 2000-04-12 Shinko Electric Industries Co. Ltd. Manufacturing a semiconductor device using a film substrate
CN101145549A (zh) * 2006-09-13 2008-03-19 力成科技股份有限公司 球栅阵列封装结构及其封装方法
JP2010073994A (ja) * 2008-09-19 2010-04-02 Powertech Technology Inc ウインドウ型ｂｇａパッケージ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664170A (zh) * 2012-04-19 2012-09-12 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN102664170B (zh) * 2012-04-19 2015-06-17 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN103379423A (zh) * 2012-04-20 2013-10-30 美律电子(深圳)有限公司 电子封装体的制造方法
CN103379423B (zh) * 2012-04-20 2018-12-04 美律电子(深圳)有限公司 电子封装体的制造方法
CN106058025A (zh) * 2015-04-16 2016-10-26 凯钰科技股份有限公司 发光二极管载板及其制造方法

Also Published As

Publication number Publication date
CN101819960B (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
US8193632B2 (en) Three-dimensional conducting structure and method of fabricating the same
US8519270B2 (en) Circuit board and manufacturing method thereof
CN103458628B (zh) 多层电路板及其制作方法
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
TWI491010B (zh) 微小化電磁干擾防護結構及其製作方法
CN104576596B (zh) 半导体基板及其制造方法
US8847902B2 (en) Touch panel and method for manufacturing the same
CN101930958A (zh) 半导体封装件及其制造方法
CN104602446A (zh) 基板结构及其制作方法
US8987060B2 (en) Method for making circuit board
CN105762131B (zh) 封装结构及其制法
CN101819960B (zh) 基板及应用其的半导体封装件与其制造方法
CN106252346A (zh) 指纹传感器模组及其制作方法
CN101937905B (zh) 半导体封装件与其制造方法
CN105470144A (zh) 无核心层封装基板与其制造方法
CN101131941B (zh) 半导体芯片封装制程及其结构
CN101819951B (zh) 基板及应用其的半导体封装件与其制造方法
CN102097415B (zh) 半导体封装件及其制造方法
CN109742118B (zh) 显示面板、阵列基板及其制备方法
CN102111964A (zh) 电路板制作方法
CN115411032B (zh) Cmos集成电路基板、其制备方法及显示面板
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
CN101982876B (zh) 半导体封装件及其制造方法
CN101714532B (zh) 封装件及其制造方法
TWI395310B (zh) 基板及應用其之半導體封裝件與其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant