TWI395310B - 基板及應用其之半導體封裝件與其製造方法 - Google Patents

基板及應用其之半導體封裝件與其製造方法 Download PDF

Info

Publication number
TWI395310B
TWI395310B TW99113750A TW99113750A TWI395310B TW I395310 B TWI395310 B TW I395310B TW 99113750 A TW99113750 A TW 99113750A TW 99113750 A TW99113750 A TW 99113750A TW I395310 B TWI395310 B TW I395310B
Authority
TW
Taiwan
Prior art keywords
layer
contacts
substrate
trench
metal
Prior art date
Application number
TW99113750A
Other languages
English (en)
Other versions
TW201138031A (en
Inventor
Chun Che Lee
Shih Fu Huang
Ta Chun Lee
Tzu Hui Chen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW99113750A priority Critical patent/TWI395310B/zh
Publication of TW201138031A publication Critical patent/TW201138031A/zh
Application granted granted Critical
Publication of TWI395310B publication Critical patent/TWI395310B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

基板及應用其之半導體封裝件與其製造方法
本發明是有關於一種基板及應用其之半導體封裝件與其製造方法，且特別是有關於一種具有可強化強度之支撐結構的基板及應用其之半導體封裝件與其製造方法。
傳統的基板包括基材、上圖案化線路層及下圖案化線路層並具有導通貫孔。為了增加基板的電路鋪設範圍及增加輸出入接點數目，上圖案化線路層及下圖案化線路層分別形成於基材的相對二面，且透過導通貫孔彼此電性連接。一晶片可設於基板上以與基板形成半導體封裝件。
然而，傳統的基材係一整塊塑膠基板，其厚度較厚、體積較大，使最後形成的半導體封裝件的體積無法有效縮小。並且，於基材上形成導通貫孔也會降低材板的結構強度。在此情況下，為了維持基板的結構強度，需要選用厚度較厚的基材，如此將使得傳統的半導體封裝件的體積無法有效縮小。
本發明係有關於一種基板及應用其之半導體封裝件與其製造方法，基板具有金屬支撐層，可強化基板的結構強度。
根據本發明之第一方面，提出一種基板。基板包括一圖案化線路層、一第一介電保護層、一金屬遮蔽層、一金屬支撐層及一第二介電保護層。圖案化線路層具有一溝槽及相對之一第一面與一第二面。溝槽從第一面貫穿至第二面。第一面具有數個第一接點及數個第二接點且該些第一接點鄰近於溝槽。第一介電保護層形成於第一面上並露出第一接點及第二接點。第二介電保護層形成於第二面上並露出溝槽。金屬支撐層埋設於第一介電保護層內並用以強化基板的結構強度。金屬遮蔽層夾設於金屬支撐層與圖案化線路層之間。
根據本發明之第二方面，提出一種半導體封裝件。半導體封裝件包括一基板、一半導體元件、數條銲線、數個銲球及第一封膠。基板包括一圖案化線路層、一第一介電保護層、一金屬遮蔽層、一金屬支撐層及一第二介電保護層。圖案化線路層具有一溝槽及相對之一第一面與一第二面。溝槽從第一面貫穿至第二面。第一面具有數個第一接點及數個第二接點且該些第一接點鄰近於溝槽。第一介電保護層形成於第一面上並露出第一接點及第二接點。第二介電保護層形成於第二面上並露出溝槽。金屬支撐層埋設於第一介電保護層內並用以強化基板的結構強度。金屬遮蔽層夾設於金屬支撐層與圖案化線路層之間。半導體元件設於第二介電保護層上並具有一主動表面，主動表面從溝槽露出。銲線電性連接主動表面與第一接點。銲球電性連接於第二接點。第一封膠包覆銲線及第一接點。
根據本發明之第三方面，提出一種基板的製造方法。製造方法包括以下步驟。提供一載板，該載板具有一第一載板表面；形成一基板結構於第一載板表面；分離該載板與該第二黏貼膜；以及，移除第二黏貼膜。於形成基板結構於第一載板表面之該步驟包括以下步驟：將一金屬支撐板藉由一第一黏貼膜於設置於該載板上；形成一蝕刻阻障層於金屬支撐板上；形成一遮蔽圖案於蝕刻阻障層上，遮蔽圖案定義出一溝槽區；形成一圖案化線路層於蝕刻阻障層中未被遮蔽圖案覆蓋之部分上，其中圖案化線路層具有相對之一第一面與一第二面，第一面具有數個第一接點及數個第二接點，該些第一接點鄰近於溝槽區，第一面面向蝕刻阻障層；移除遮蔽圖案，其中圖案化線路層對應於溝槽區的部位係形成一溝槽；形成一第二介電保護層於溝槽內並覆蓋圖案化線路層之第二面；黏貼一第二黏貼膜於第二介電保護層；倒置(invert)第一黏貼膜、金屬支撐板、蝕刻阻障層、圖案化線路層及第二介電保護層及第二黏貼膜並使第二黏貼膜黏貼於載板上；移除第一黏貼膜；移除金屬支撐板之一部分以形成一金屬支撐層，金屬支撐層露出蝕刻阻障層之一部分；移除蝕刻阻障層之該部分以形成一金屬遮蔽層；形成一第一介電保護層於圖案化線路層之第一面，第一介電保護層並露出第二接點、溝槽及第一接點；及，移除溝槽區內之第二介電保護層。
為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
以下係提出較佳實施例作為本發明之說明，然而實施例所提出的內容，僅為舉例說明之用，而繪製之圖式係為配合說明，並非作為限縮本發明保護範圍之用。再者，實施例之圖示亦省略不必要之元件，以利清楚顯示本發明之技術特點。
請同時參照第1A圖及第1B圖，第1A圖繪示依照本發明較佳實施例之半導體封裝件的剖視圖，第1B圖繪示第1A圖之圖案化線路層的底視圖。其中，第1A圖之圖案化線路層112的剖視方向係第1B圖中的方向1A-1A’。
如第1A圖所示，半導體封裝件100包括基板102、數個銲球106、數條銲線110、半導體元件108、第一封膠134及第二封膠142。其中，第二封膠142包覆半導體元件108。
基板102包括圖案化線路層112、第一介電保護層114、金屬遮蔽層172、金屬支撐層164、第二介電保護層120及表面處理層104。
金屬遮蔽層172夾設於金屬支撐層164與圖案化線路層112之間。
金屬支撐層164埋設於第一介電保護層114內並位於基板102的邊緣部分。金屬支撐層164可由金屬板件所形成，可強化基板102的結構強度。由於金屬支撐層164的強化作用，使本實施例之基板102可往輕薄短小的方向來設計。
圖案化線路層112可應用電鍍(plating)技術完成，故其厚度甚薄，可大幅縮小基板102的厚度及體積。
圖案化線路層112包括數條走線(tracer)138及圖案化強化層144並具有相對之第一面122與第二面124及溝槽176。如第1B圖所示，溝槽176呈長條狀並從第一面122貫穿至第二面124。圖案化強化層144可強化基板102之結構強度。
該些走線138之其中一走線138a電性連接於圖案化強化層144。圖案化強化層144可電性連接於一接地端(未繪示)，使走線138a成為接地(grounding)走線。
如第1A圖所示，走線138之上表面與圖案化強化層144之上表面定義出圖案化線路層112的第一面122，走線138之下表面與圖案化強化層144之下表面定義出圖案化線路層112的第二面124。圖案化強化層144具有強化基板102之結構強度的作用。
第一面122具有數個第一接點188及數個第二接點192。第一接點188及第二接點192定義於走線138中同一側之表面上。第一接點188及銲線110被第一封膠134包覆，避免被大氣環境的破壞。其中，每條走線138上之第一接點188與第二接點192可沿著圖案化線路層112的延伸方向錯開一距離。
請繼續參照第1A圖，第一介電保護層114具有數個第二開孔126及數個第一開孔156。該些第二接點192對應地從該些第二開孔126露出且該些第一接點188對應地從該些第一開孔156露出。第二接點192及第一接點188成為基板102中相對二面的電性接點。
如第1B圖所示，溝槽176大致上位於圖案化線路層112的中間位置。該些第一接點188鄰近於溝槽176且該沿著溝槽176之相對二側配置。
請回到第1A圖，半導體元件108例如是晶片，其具有主動表面148，其從溝槽176露出。銲線110電性連接半導體元件108之主動表面148與第一接點188，而該些銲球106對應地電性連接於該些第二接點192。藉此，半導體元件108與銲球106可透過圖案化線路層112進行電性連接。
以下說明形成第1A圖之基板的製造方法。請參照第2A及2B圖及第3A至3S圖，第2A及2B圖繪示依照本發明較佳實施例之基板的製造方法流程圖，第3A至3S圖繪示第1圖之基板的製造示意圖。
於第2A圖之步驟S102中，如第3A圖所示，提供載板128。載板128具有相對之第一載板表面130與第二載板表面132。其中，載板128可以是環氧玻璃纖維板(FR-4)、BT基板、其它塑膠製或金屬製的載板。
接下來的製程步驟中，可同時於載板128中相對之第一載板表面130與第二載板表面132上分別形成二組相似的結構，使產能加倍。以下僅以形成於第一載板表面130上的基板結構為例作說明。
接著，於步驟S104中，如第3B圖所示，將金屬支撐板118藉由第一黏貼膜136設於載板128之第一載板表面130上。
上述金屬支撐板118的材質例如是銅(Cu)。例如，金屬支撐板118可以是銅箔(copper foil)、銅片(copper sheet)或銅板(copper plate)。
金屬支撐板118具有適當的強度，可作為後續製程的支撐作用，以強化製程中所形成之結構的整體強度。金屬支撐板118之一部分(即金屬支撐層164)可保留至最終的基板產品中，可強化半導體封裝件的結構強度。
然後，於步驟S106中，如第3C圖所示，應用電鍍技術形成蝕刻阻障層(Etching Stop Layer)116於金屬支撐板118上。其中，蝕刻阻障層116的材質例如是鎳(Ni)或任何之選擇性蝕刻金屬(selectively etchable metal)層。當金屬支撐板118與蝕刻阻障層116同時處於蝕刻環境時，蝕刻液選擇性地蝕刻選擇性蝕刻金屬層而不會蝕刻金屬支撐板118，如後續步驟S124所示。
然後，於步驟S108中，如第3D圖所示，形成第一遮蔽圖案146於蝕刻阻障層116之一部分上，第一遮蔽圖案146定義出溝槽區168並具有貫穿部178，貫穿部178位於溝槽區168內。
此處的第一遮蔽圖案146例如是由乾膜光阻或光阻層應用微影製程(photo lithography)所形成。
在上述微影製程之前，可塗佈(apply)一光阻材料於蝕刻阻障層116上，然後烘烤該光阻材料形成光阻材料層後，再對該光阻材料層進行微影製程以形成第一遮蔽圖案146。
然後，於步驟S110中，如第3E圖所示，應用電鍍技術形成圖案化線路層112於蝕刻阻障層116之另一部分上。
由於受到第一遮蔽圖案146的阻擋，圖案化線路層112形成於蝕刻阻障層116中未被第一遮蔽圖案146覆蓋的部分上。進一步地說，圖案化線路層112的分佈範圍與第一遮蔽圖案146的分佈範圍係互補。
圖案化線路層112包括數條走線138及圖案化強化層144(圖案化強化層144繪示於第1B圖)並具有相對之第一面122與第二面124，第一面122面向蝕刻阻障層116。此外，走線138中同一側之表面(即第一面122)定義有第一接點188及第二接點192，其作為基板對外電性連接的輸出/入電性接點。其中第一接點188鄰近溝槽區168。
然後，於步驟S112中，如第3F圖所示，使用剝除方式來移除第一遮蔽圖案146。第一遮蔽圖案146被移除後，圖案化線路層112對應於溝槽區168的部位係形成溝槽176及強化部180。其中強化部180位於溝槽176內，強化部180係圖案化線路層112填入第3D圖之貫穿部178內所形成。強化部180可強化基板結構的強度，作為後續製程的支撐作用。然於其它實施態樣之基板的製造方法中，亦可省略貫穿部178及強化部180的形成步驟。
然後，於步驟S114中，如第3G圖所示，形成第二介電保護層120於溝槽176內並覆蓋強化部180、圖案化線路層112之第二面124及內側面194。
於形成第二介電保護層120的過程中，可應用塗佈技術形成一保護層材料(未繪示)於圖案化線路層112上。此處的保護層材料例如是介電材料。
然後，於步驟S116中，如第3H圖所示，黏貼第二黏貼膜140於第二介電保護層120上。
然後，於步驟S118中，如第3I圖所示，倒置(invert)第一黏貼膜136、金屬支撐板118、蝕刻阻障層116、圖案化線路層112、第二介電保護層120及第二黏貼膜140，並使第二黏貼膜140黏貼於第一載板表面130上。
然後，於步驟S120中，如第3J圖所示，以剝除方式將第一黏貼膜136自金屬支撐板118上移除，以露出金屬支撐板118。
然後，於第2B圖之步驟S122中，如第3K圖所示，應用蝕刻技術移除金屬支撐板118之一部分以形成金屬支撐層164。金屬支撐層164圍繞該些第二接點192及該些第一接點188並露出蝕刻阻障層116之一部分166。
在蝕刻金屬支撐板118的過程中，蝕刻阻障層116可保護其下方的圖案化線路層112。
然後，於步驟S124中，如第3L圖所示，應用蝕刻技術移除蝕刻阻障層116中露出於金屬支撐層164之該部分166(該部分166繪示於第3K圖)，以形成金屬遮蔽層172。金屬遮蔽層172露出走線138之第二接點192及第一接點188。
然後，於步驟S126中，如第3M圖所示，形成第一介電保護層114於圖案化線路層112之第一面122上。第一介電保護層114具有數個第二開孔126及第一開孔156，該些第二開孔126對應地露出該些第二接點192，而第一開孔156露出該些第一接點188及溝槽區168。
於形成第一介電保護層114的過程中，可先塗佈一保護層材料(未繪示)於圖案化線路層112之第一面122上，然後再應用微影製程圖案化該保護層材料以形成第二開孔126及第一開孔156，藉此形成如第3M圖所示之第一介電保護層114。此處的保護層材料例如是介電材料。
然後，於步驟S128中，如第3N圖所示，形成第二遮蔽圖案152於第一介電保護層114上且覆蓋溝槽176之開口154並露出第二接點192及第一接點188。
然後，於步驟S130中，如第30圖所示，形成表面處理層104於該些第二接點192上及該些第一接點188上。
表面處理層104的材質利如是鎳、鈀(Pa)與金(Au)中至少一者，其可應用例如是電鍍技術形成；或者，於另一實施態樣中，表面處理層104亦可為有機保焊層(Organic Solderability Preservative,OSP)。
然後，於步驟S132中，以剝除方式移除第二遮蔽圖案152。
然後，於步驟S134中，如第3P圖所示，形成第三遮蔽圖案162覆蓋第一介電保護層114及第一接點188及第二接點192上的表面處理層104。
然後，於步驟S136中，如第3Q圖所示，應用微影製程，移除溝槽區168內之第二介電保護層120之一部分120a及強化部180(一部分120a及強化部180繪示於第3P圖)，以於第二介電保護層120中形成保護層開孔170。保護層開孔170並露出溝槽176。
然後，於步驟S138中，以剝除方式移除位於溝槽區168內之第二黏貼膜140a(第二黏貼膜140a繪示於第3Q圖)。
然後，於步驟S140中，如第3R圖所示，分離載板128與第二黏貼膜140，使第二黏貼膜140裸露出來。
上述分離的方式例如是剝除方式。進一步地說，由於金屬支撐層164、圖案化線路層112、金屬遮蔽層172、第一介電保護層114及第二介電保護層120係緊密地連結在一起並緊密地黏貼於第二黏貼膜140上。故，當分離第二黏貼膜140與載板128後，上述緊密連接之結構仍完整保留。
然後，於步驟S142中，如第3S圖所示，以剝除方式將第二黏貼膜140自第二介電保護層120上移除。至此，形成二組相似的基板結構。
然後，於步驟S142之後，請同時參照第4圖，其繪示第3S圖中往方向V1觀看到之基板結構的上視圖。可沿切割路徑P切割上述基板結構，以形成數個如第1A圖所示之基板102。為不使圖示過於複雜，第4圖僅繪示出金屬支撐層164。
切割路徑P通過重疊之金屬支撐層164、金屬遮蔽層172(未繪示於第4圖)及圖案化線路層112(未繪示於第4圖)，使切割後之金屬支撐層164之側面174、圖案化線路層112之側面186及金屬遮蔽層172之側面196大致上齊平，如第1A圖所示。
由於切割路徑P通過金屬支撐層164，使切割後之金屬支撐層164之側面174成為基板102的邊緣側面。即，金屬支撐層164大致上位於基板102的周邊部位，可大幅強化基板102的整體結構強度。
此外，在一實施態樣中，於切割步驟之後或之前，可對應地形成數個如第1A圖所示之銲球106於該些第二開孔126內，以使銲球106電性連接於圖案化線路層112。
此外，另一實施態樣中，於切割步驟之後或之前，可設置如第1A圖所示之半導體元件108於第二介電保護層120上。然後再應用打線技術(wire bounding)以銲線110電性連接半導體元件108之主動表面148與第一接點188，以使半導體元件108電性連接於第一接點188。藉此，半導體元件108與銲球106透過圖案化線路層112電性連接。
在銲線110電性連接半導體元件108之主動表面148與第一接點188後，以第一封膠134包覆銲線110及第一接點188且以第二封膠142包覆半導體元件108，以形成第1A圖之半導體封裝件100。
另外，當表面處理層104為有機保焊層時，在形成銲球的迴焊(reflow)製程後，表面處理層104係蒸發消失。也就是說，當表面處理層104為有機保焊層時，在第1A圖的半導體封裝件100不會有表面處理層104的存在。
本發明上述實施例所揭露之基板及應用其之半導體封裝件與其製造方法，基板透過其之圖案化線路層中相對二表面提供電性接點，由於圖案化線路層的厚度較薄，可有小縮小基板的體積及厚度。此外，基板之金屬支撐層位於基板的邊緣部分，其可由金屬板件所形成，具有強化基板的結構強度的作用。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．半導體封裝件
102．．．基板
104‧‧‧表面處理層
106‧‧‧銲球
108‧‧‧半導體元件
110‧‧‧銲線
112‧‧‧圖案化線路層
114‧‧‧第一介電保護層
116‧‧‧蝕刻阻障層
118‧‧‧金屬支撐板
120‧‧‧第二介電保護層
120a‧‧‧第二介電保護層之一部分
122‧‧‧第一面
124‧‧‧第二面
126‧‧‧第二開孔
128‧‧‧載板
130‧‧‧第一載板表面
132‧‧‧第二載板表面
134‧‧‧第一封膠
136‧‧‧第一黏貼膜
138、138a‧‧‧走線
140、140a‧‧‧第二黏貼膜
142‧‧‧第二封膠
144‧‧‧圖案化強化層
146‧‧‧第一遮蔽圖案
148‧‧‧主動表面
152‧‧‧第二遮蔽圖案
154‧‧‧開口
156‧‧‧第一開孔
162‧‧‧第三遮蔽圖案
164‧‧‧金屬支撐層
166‧‧‧蝕刻阻障層之一部分
168‧‧‧溝槽區
170‧‧‧保護層開孔
172‧‧‧金屬遮蔽層
174、186、196‧‧‧側面
176‧‧‧溝槽
178‧‧‧貫穿部
180‧‧‧強化部
188‧‧‧第一接點
192‧‧‧第二接點
194‧‧‧內側面
S102-S142‧‧‧步驟
第1A圖繪示依照本發明較佳實施例之半導體封裝件的剖視圖。
第1B圖繪示第1A圖之圖案化線路層的上視圖。
第2A及2B圖繪示依照本發明較佳實施例之基板的製造方法流程圖。
第3A至3S圖繪示第1圖之基板的製造示意圖。
第4圖繪示第3S圖中往方向V1觀看到之基板結構的上視圖。
100．．．半導體封裝件
102．．．基板
104．．．表面處理層
106．．．銲球
108．．．半導體元件
110．．．銲線
112．．．圖案化線路層
114．．．第一介電保護層
120‧‧‧第二介電保護層
122‧‧‧第一面
124‧‧‧第二面
126‧‧‧第二開孔
134‧‧‧第一封膠
136‧‧‧第一黏貼膜
138138a‧‧‧走線
142‧‧‧第二封膠
148‧‧‧主動表面
156‧‧‧第一開孔
164‧‧‧金屬支撐層
170‧‧‧保護層開孔
172‧‧‧金屬遮蔽層
174、186、196‧‧‧側面
176‧‧‧溝槽
188‧‧‧第一接點
192‧‧‧第二接點

Claims (11)

  1. 一種基板，包括：一圖案化線路層，具有一溝槽及相對之一第一面與一第二面，該溝槽從該第一面貫穿至該第二面，該第一面具有複數個第一接點及複數個第二接點且該些第一接點鄰近於該溝槽；一第一介電保護層，形成於該第一面上並露出該些第一接點及該些第二接點；一第二介電保護層，形成於該第二面上並露出該溝槽；一金屬支撐層，埋設於該第一介電保護層內並用以強化該基板的結構強度；以及一金屬遮蔽層，夾設於該金屬支撐層與該圖案化線路層之間。
  2. 如申請專利範圍第1項所述之基板，更包括：一表面處理層，形成於該些第一接點上及該些第二接點上。
  3. 如申請專利範圍第1項所述之基板，其中該溝槽實質上位於該圖案化線路層的中間位置。
  4. 如申請專利範圍第1項所述之基板，其中該金屬支撐層圍繞該些第一接點及該些第二接點。
  5. 如申請專利範圍第1項所述之基板，其中該第一介電保護層更覆蓋該金屬支撐層。
  6. 如申請專利範圍第1項所述之基板，其中該金屬遮蔽層的材質係鎳(Ni)。
  7. 如申請專利範圍第1項所述之基板，其中該金屬支撐層及該圖案化線路層的材質係銅(Cu)。
  8. 一種半導體封裝件，包括：一基板，包括：一圖案化線路層，具有一溝槽及相對之一第一面與一第二面，該溝槽從該第一面貫穿至該第二面，該第一面具有複數個第一接點及複數個第二接點，該些第一接點鄰近於該溝槽；一第一介電保護層，形成於該第一面上並露出該些第二接點及該些第一接點；一第二介電保護層，形成於該第二面並露出該溝槽；一金屬支撐層，埋設於該第一介電保護層內，用以強化該基板的結構強度；及一金屬遮蔽層，夾設於該金屬支撐層與該圖案化線路層之間；一半導體元件，設於該第二介電保護層上並具有一主動表面，該主動表面從該溝槽露出；複數條銲線，電性連接該主動表面與該些第一接點；複數個銲球，電性連接於該些第二接點；以及一第一封膠，包覆該些銲線及該些第一接點。
  9. 一種基板的製造方法，包括：提供一載板，該載板具有一第一載板表面；以及形成一基板結構於該第一載板表面，包括以下步驟：將一金屬支撐板藉由一第一黏貼膜於設置於該載板上；形成一蝕刻阻障層(Etching Stop Layer)於該金屬支撐板上；形成一遮蔽圖案於該蝕刻阻障層上，該遮蔽圖案定義出一溝槽區；形成一圖案化線路層於該蝕刻阻障層中未被該遮蔽圖案覆蓋之部分上，其中該圖案化線路層具有相對之一第一面與一第二面，該第一面具有複數個第一接點及複數個第二接點，該些第一接點鄰近於該溝槽區，該第一面面向該蝕刻阻障層；移除該遮蔽圖案，其中於移除該遮蔽圖案後，該圖案化線路層對應該溝槽區的部位係形成一溝槽；形成一第二介電保護層於該溝槽內並覆蓋該圖案化線路層之該第二面；黏貼一第二黏貼膜於該第二介電保護層；倒置(invert)該第一黏貼膜、該金屬支撐板、該蝕刻阻障層、該圖案化線路層及該第二介電保護層及該第二黏貼膜並使該第二黏貼膜黏貼於該載板上；移除該第一黏貼膜；移除該金屬支撐板之一部分以形成一金屬支撐層，該金屬支撐層露出該蝕刻阻障層之一部份；移除該蝕刻阻障層之該部分以形成一金屬遮蔽層；形成一第一介電保護層於該圖案化線路層之該第一面，該第一介電保護層並露出該些第二接點、該溝槽及該些第一接點；及移除該溝槽區內之該第二介電保護層；分離該載板與該第二黏貼膜；以及移除該第二黏貼膜。
  10. 如申請專利範圍第9項所述之製造方法，其中該載板更具有一與該第一載板表面相對之第二載板表面，該製造方法更包括：形成另一基板結構於該第二載板表面。
  11. 如申請專利範圍第9項所述之製造方法，其中於移除該金屬支撐板之該部分之該步驟中，該金屬支撐層圍繞該些第二接點及該些第一接點。
TW99113750A 2010-04-29 2010-04-29 基板及應用其之半導體封裝件與其製造方法 TWI395310B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99113750A TWI395310B (zh) 2010-04-29 2010-04-29 基板及應用其之半導體封裝件與其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99113750A TWI395310B (zh) 2010-04-29 2010-04-29 基板及應用其之半導體封裝件與其製造方法

Publications (2)

Publication Number Publication Date
TW201138031A TW201138031A (en) 2011-11-01
TWI395310B true TWI395310B (zh) 2013-05-01

Family

ID=46759726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99113750A TWI395310B (zh) 2010-04-29 2010-04-29 基板及應用其之半導體封裝件與其製造方法

Country Status (1)

Country Link
TW (1) TWI395310B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315725A1 (en) * 2017-04-26 2018-11-01 Nanya Technology Corporation Package structure having bump with protective anti-oxidation coating

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566746B2 (en) * 2000-06-21 2003-05-20 Dpac Technologies, Corp. Panel stacking of BGA devices to form three-dimensional modules
US20040163964A1 (en) * 2003-02-24 2004-08-26 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
US20050224767A1 (en) * 2004-03-31 2005-10-13 Endicott Interconnect Technologies, Inc. Dielectric composition for forming dielectric layer for use in circuitized substrates
TW200824015A (en) * 2006-11-22 2008-06-01 Phoenix Prec Technology Corp A structure of a coreless substrate with direct electrical connections to the chip and a manufacturing method thereof
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566746B2 (en) * 2000-06-21 2003-05-20 Dpac Technologies, Corp. Panel stacking of BGA devices to form three-dimensional modules
US6878571B2 (en) * 2000-06-21 2005-04-12 Staktek Group L.P. Panel stacking of BGA devices to form three-dimensional modules
US20040163964A1 (en) * 2003-02-24 2004-08-26 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
US20050224767A1 (en) * 2004-03-31 2005-10-13 Endicott Interconnect Technologies, Inc. Dielectric composition for forming dielectric layer for use in circuitized substrates
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
TW200824015A (en) * 2006-11-22 2008-06-01 Phoenix Prec Technology Corp A structure of a coreless substrate with direct electrical connections to the chip and a manufacturing method thereof

Also Published As

Publication number Publication date
TW201138031A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
TWI473552B (zh) 具有元件設置區之基板結構及其製程
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
TWI413210B (zh) 電子裝置封裝及製造方法
TWI474449B (zh) 封裝載板及其製作方法
KR20140060390A (ko) 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
TWI542271B (zh) 封裝基板及其製作方法
US8215969B2 (en) Contact structure and forming method thereof and connecting structure thereof
TWI395310B (zh) 基板及應用其之半導體封裝件與其製造方法
JP2006073586A (ja) 半導体装置の製造方法
TW201611212A (zh) 電子單體及其製法
JP4357278B2 (ja) 集積回路ダイ製作方法
KR102633431B1 (ko) 반도체 장치 및 이의 제조 방법
CN101819960B (zh) 基板及应用其的半导体封装件与其制造方法
TWI435424B (zh) 基板及應用其之半導體封裝件與其製造方法
WO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
US20160081186A1 (en) Substrate structure and method of fabricating the same
US20230129628A1 (en) Semiconductor Device Package Having Improved Conductive Stub Coverage
TWI839810B (zh) 半導體封裝載板結構及其製法
JP2013084858A (ja) リードフレームおよびその製造方法
CN101819951A (zh) 基板及应用其的半导体封装件与其制造方法
TWI804195B (zh) 半導體封裝結構及其製造方法
CN108447828B (zh) 封装结构与基板接合方法