JP2006073586A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006073586A
JP2006073586A JP2004251885A JP2004251885A JP2006073586A JP 2006073586 A JP2006073586 A JP 2006073586A JP 2004251885 A JP2004251885 A JP 2004251885A JP 2004251885 A JP2004251885 A JP 2004251885A JP 2006073586 A JP2006073586 A JP 2006073586A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
mold
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004251885A
Other languages
English (en)
Inventor
Fumio Murakami
文夫 村上
Kenichi Imura
健一 井村
Makoto Araki
誠 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004251885A priority Critical patent/JP2006073586A/ja
Priority to US11/213,771 priority patent/US7465609B2/en
Publication of JP2006073586A publication Critical patent/JP2006073586A/ja
Priority to US12/330,739 priority patent/US7803660B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 フィルム状レジストを用いて保護絶縁膜を形成したプリント配線板に半導体チップをフェースアップ実装し、トランスファモールドで前記複数の半導体チップを一括して封止する半導体装置の製造方法において、前記半導体チップの電極とプリント配線板の導体パターンを接続するボンディングワイヤの大きな変形による短絡、断線を防ぐ。
【解決手段】 トランスファモールドを行うときに、前記プリント配線板と前記プリント配線板を吸着させる下型の吸着面のうち、キャビティのモールド樹脂を流し込むゲートと反対側の端部の近傍から前記下型の外部空間に通じる貫通穴を可能な限り多数個存在させる。
【選択図】 図９

Description

本発明は、半導体装置の製造方法に関し、特に、フィルム状レジストで保護絶縁膜を形成したプリント配線板（インターポーザ）を用い、かつ、半導体チップの電極とプリント配線板の導体パターンをボンディングワイヤで電気的に接続したBGA(Ball Grid Array)型やLGA(Land Grid Array)型の半導体装置の製造に適用して有効な技術に関するものである。
従来、絶縁基板の表面に導体パターンおよび保護絶縁膜を設けたプリント配線板（インターポーザ）の一主面上に半導体チップを実装した半導体装置には、前記半導体チップを実装した面（以下、チップ実装面という）の裏面側にも導体パターンが設けられている両面プリント配線板を用いた半導体装置がある。このとき、前記プリント配線板のチップ実装面の裏面の導体パターン上に、前記導体パターンと実装基板の導体パターンとを電気的に接続するはんだボールを取り付けた半導体装置はBGAと呼ばれる。また、前記プリント配線板のチップ実装面の裏面の導体パターンを直接実装基板の導体パターンと電気的に接続する半導体装置はLGAと呼ばれる。以下、特別な断りがない場合、本明細書における半導体装置は、前述のような両面プリント配線板を用いた半導体装置であるとする。
また、前記プリント配線板のチップ実装面の裏面に導体パターンが設けられた両面プリント配線板では、前記チップ実装面の導体パターンと前記裏面の導体パターンは、たとえば、スルーホールやビアのように、前記絶縁基板に設けられた貫通穴を介して電気的に接続されている。またこのとき、前記プリント配線板のチップ実装面の裏面には、一般に、保護絶縁膜が設けられている。
また、前記半導体装置は、実装する前記半導体チップの向きによって、フェースアップ型とフェースダウン型（フリップチップ型）に分けられる。前記フェースアップ型は、前記半導体チップの非回路形成面、言い換えると電極が設けられた面の裏面を前記プリント配線板と向かい合わせて搭載し、前記半導体チップの電極と前記プリント配線板の導体パターンをボンディングワイヤで電気的に接続した半導体装置である。一方、フェースダウン型は、前記半導体チップの回路形成面、言い換えると電極が設けられた面をプリント配線板と向かい合わせ、前記半導体チップの電極上に設けた金やはんだ等のバンプ（突起導体）を利用して前記半導体チップの電極と前記プリント配線板の導体パターンを電気的に接続する。
前記半導体装置のうち、前記フェースアップ型の半導体装置を製造するときには、まず、前記プリント配線板上に前記半導体チップを接着し、ボンディングワイヤで前記半導体チップの電極と前記プリント配線板の導体パターンを電気的に接続する。次に、前記半導体チップを実装したプリント配線板を、モールド金型を用いたトランスファモールドにより、前記プリント配線板上に実装した半導体チップおよびボンディングワイヤを封止するモールド樹脂を形成する。そしてその後、前記プリント配線板から、半導体装置となる領域を切り出す。このとき、製造する半導体装置が前記BGAであれば、前記半導体装置となる部分を切り出す前に、前記チップ実装面の裏面の導体パターン上にはんだボールを取り付ける。
またこのとき、前記トランスファモールドで用いるモールド金型は、前記プリント配線板のチップ実装面側に配置され、前記半導体チップを収容するキャビティを備える上型と、前記プリント配線板のチップ実装面の裏面を吸着させる下型からなる。またこのとき、製造する半導体装置の外形サイズが小さく、１枚のプリント配線板に、半導体装置として切り出す領域が２次元格子状に存在する場合、前記上型のキャビティは、たとえば、１つのキャビティの大きさを、複数個の半導体チップが収容可能な大きさにし、１つのキャビティ内で複数個の半導体チップを一括して封止している（たとえば、特許文献１を参照）。
特開2001-223229号公報
前記半導体装置に用いるプリント配線板（インターポーザ）は、近年、薄型化が進んでいる。そのため、前記保護絶縁膜の形成方法として、あらかじめフィルム状に加工したレジスト（以下、フィルム状レジストという）を貼り付け、露光現像によりあらかじめ定められた領域を開口して形成する方法の採用が検討されている。従来、前記保護絶縁膜は、一般に、液状のレジストを塗布し、露光現像して形成していたが、液状のレジストの場合、前記絶縁基板上での厚さと導体パターン上での厚さがほぼ等しくなる。そのため、導体パターンの端部での保護絶縁膜の段差が大きくなり、表面の平坦度が悪い。たとえば、膜厚２５μｍの導体パターンを液状レジストを用いた保護絶縁膜で被覆する場合、導体パターンを覆う部分と、導体パターン間のギャップに形成された部分での保護絶縁膜表面の段差は、５μｍ程度となる。また、前記導体パターン上の保護絶縁膜の厚さが前記絶縁基板上の保護絶縁膜の厚さと同等の厚さとなり、プリント配線板の薄型化が難しい。また、前記液状レジストの場合、前記プリント配線板の大型化にともない、プリント配線板の全面に均一な厚さで塗布することが難しくなってきている。
一方、前記フィルム状レジストの場合、ローラー等を用いて加熱圧着させるため、貼り付けた後の導体パターンの端部での段差がほとんどなくなり、表面の平坦度を向上させることができる。たとえば、膜厚２５μｍの導体パターンを前記フィルム状レジストを用い、かつ、製造過程で加熱圧着して形成した保護絶縁膜で被覆する場合、導体パターンを覆う部分と、導体パターン間のギャップに形成された部分での絶縁膜表面の段差は、０．５μｍ程度となる。すなわち、導体パターンを覆う部分と、導体パターン間のギャップに形成された部分での絶縁膜表面の段差は、最大でも導体パターンの厚さの１０分の１以下になる。また、前記フィルム状レジストの場合、加熱圧着することにより、前記プリント配線板が大型化しても、厚さの均一性を確保することが容易である。このようなことから、近年、前記プリント配線板の保護絶縁膜は、前記フィルム状レジストを用いて形成されるようになってきている。
しかしながら、前記フィルム状レジストを用いて保護絶縁膜を形成した前記プリント配線板を用いて、前記背景技術で説明したような手順に沿って、前記フェースアップ型の半導体装置を製造すると、前記モールド金型のキャビティに樹脂を流し込むゲート側と反対側のキャビティの端部に近いボンディングワイヤが大きく変形し、断線や短絡が起こりやすいという問題があることを発明者らは見出した。
図２４乃至図２６は、従来の半導体装置の製造方法における問題点を説明するための模式図であり、図２４はモールド樹脂で封止する工程のモールド金型の状態をチップ実装面側から見た図、図２５は図２４のＧ−Ｇ’線断面図、図２６は図２４に示した領域ＡＲ３の封止後のボンディングワイヤの状態を示す図である。
前述のような問題を具体的に説明するに当たって、前記モールド樹脂で封止する工程において、前記上型および下型で前記半導体チップを実装したプリント配線板を型締めしたときに、たとえば、図２４および図２５に示すように、１つのキャビティ８０１に複数個（４×１１個）の半導体チップ２、言い換えると半導体装置として切り出す領域（製品領域）ＰＡが収容されている場合を例に挙げる。このとき、前記キャビティ８０１には、図２４および図２５に示したように、前記キャビティの１つの端部と接続しているゲート８０２から前記モールド樹脂を流し込む。そして、図２４では紙面上から下方向、図２５では紙面右から左に流れ込んだモールド樹脂が進行し、前記キャビティ８０１内が前記モールド樹脂で充満した時点で流し込むのを止め、前記モールド樹脂を硬化させる。このとき、前記キャビティ８０１の前記ゲート８０２が接続している端部に近い半導体チップ２の電極と接続されているボンディングワイヤ５は、ほとんど変形せず、良好な半導体装置が得られる。しかしながら、前記キャビティ８０１の前記ゲート８０２が接続している端部と反対側の端部８０１ａの近傍、図２４では紙面最下部、図２５では紙面最左部の半導体チップ２の電極と接続されているボンディングワイヤ５は、図２６に示すように、大きく変形し、隣接する他のボンディングワイヤ５と接触してしまっている。このような半導体装置は不良品となるため、結果として、半導体装置の製造歩留まりが低下するという問題が生じる。
なお、前述のような問題は、図２４および図２５に示したような４×１１個の半導体チップ２を一括して封止する場合に限らず、前記フィルム状レジストを用いて保護絶縁膜を形成したプリント配線板に半導体チップ２をフェースアップ実装し、トランスファモールドで前記半導体チップを封止する半導体装置の製造方法において、一般的に生じる問題であると言える。
本発明の目的は、フィルム状レジストを用いて保護絶縁膜を形成したプリント配線板に半導体チップをフェースアップ実装し、トランスファモールドで前記半導体チップを封止する半導体装置の製造方法において、前記半導体チップの電極とプリント配線板の導体パターンを接続するボンディングワイヤの大きな変形による短絡、断線を防ぐことが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
本発明の半導体装置の製造方法は、絶縁基板上に導体パターンおよび保護絶縁膜が形成されたプリント配線板上に半導体チップを搭載し、前記半導体チップの外部電極と前記プリント配線板の導体パターンをボンディングワイヤで電気的に接続するチップ実装工程と、モールド金型を用いたトランスファモールドで前記プリント配線板上の半導体チップおよびボンディングワイヤを封止する封止工程と、前記プリント配線板を切断して前記半導体チップが搭載された領域を切り出す個辺化工程とを有し、前記プリント配線板は、前記半導体チップを搭載する面およびその裏面に導体パターンが形成され、前記プリント配線板の裏面側の保護絶縁膜が、フィルム状レジストで形成されている配線板を用いる半導体装置の製造方法であって、フィルム状レジストを用いて保護絶縁膜を形成したプリント配線板に半導体チップをフェースアップ実装し、トランスファモールドで前記半導体チップを封止する半導体装置の製造方法において、前記プリント配線板の前記半導体チップが搭載された面側に配置されたキャビティを備える上型と、前記プリント配線板の前記半導体チップが搭載された面の裏面を吸着させる下型からなる前記モールド金型で前記プリント配線板を型締めしたときに、前記プリント配線板の前記裏面と前記下型の吸着領域のうち、前記吸着領域内であり、かつ、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部の近傍に、前記プリント配線板の前記裏面と前記下型の吸着面から前記下型の外部空間に通じる排気穴を、前記製品領域のピッチよりも狭い間隔で存在させることを第１の特徴とする。
このとき、前記封止工程で、たとえば、前記下型に、前記プリント配線板の前記裏面と前記下型の吸着領域のうち、前記吸着領域内であり、かつ、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部の近傍に、前記プリント配線板の前記裏面と前記下型を吸着させる排気穴が、前記製品領域よりも狭いピッチで設けられているモールド金型を用いる。
また、前記下型の排気穴を多数個設ける代わりに、前記封止工程を行う前に、前記プリント配線板の前記半導体チップを搭載した面の裏面の、前記個辺化工程で切り出す領域の外側に、前記プリント配線板の辺のうち、少なくとも１つの辺に達する溝を形成しておき、前記プリント配線板の裏面に設けた溝が到達している辺の１つが、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部に位置するように前記モールド金型で型締めしてもよい。
図２６に示したようなボンディングワイヤ５の大きな変形による短絡や切断は、前記プリント配線板を前記下型に吸着させたときに、前記保護絶縁膜の表面の平坦度が高く、前記プリント配線板と下型の吸着面内に取り残された空気（気泡）が原因であると考えられる。つまり、前記吸着面内に取り残された空気（気泡）がモールド樹脂の流入にともない、前記キャビティの下流側端部に移動し、前記下流側端部に達した後、逃げ場がないため、前記下流側端部に近い部分のプリント配線板が変形した状態でモールド樹脂の充填が完了する。そのため、プリント配線板の変形にともない半導体チップの電極と接続されたボンディングワイヤが大きく変形した状態でモールド樹脂が硬化し、図２６に示したような不良が生じると考えられる。
本発明の半導体装置の製造方法では、前述のように前記キャビティの、モールド樹脂を流し込むゲートと反対側の端部（下流側端部）の近傍に多数個の排気穴を存在させることで、前記下流側端部に移動した空気を前記排気穴から逃がすことができる。そのため、前記モールド樹脂が前記キャビティ内を充満したときの、前記空気（気泡）によるプリント配線板の変形を防ぐことができる。そのため、プリント配線板の変形にともなう半導体チップの電極と接続されたボンディングワイヤの大きな変形を防ぐことができ、ボンディングワイヤの短絡、断線を防ぐことができる。その結果、前記半導体装置の製造歩留まりを向上させることができる。
このとき、前記排気穴は、たとえば、前記モールド金型の下型に設けることができる。前記下型には、従来から前記プリント配線板の吸着に用いる排気穴が設けられているが、従来の下型では、吸着が目的であるため、数が少なく、その間隔も広い。そのため、間隔が広い部分に空気（気泡）が移動してくると逃げ場がなく、図２６に示したような不良が生じる。そこで、前述のように、前記排気穴を可能な限り多数個設けることで、前記下流側端部に移動した空気（気泡）を排気穴に逃げやすくすることができ、ボンディングワイヤの大きな変形を防ぐことができる。前記排気穴を設ける間隔としては、前記製品領域のピッチよりも狭い間隔とすることで、十分な排気性能が得られることを発明者は見出した。
またこのとき、従来の前記プリント配線板の吸着に用いる排気穴は、通常、前記プリント配線板のモールド樹脂が形成される領域の外側、言い換えると、前記上型と下型で型締め（クランプ）されている領域に設けられている。そのため、前記キャビティの下流側端部に移動した空気（気泡）が前記排気穴に到達しないことがあると考えられる。そこで、前記下型の、前記キャビティの下流側端部よりもゲート側、すなわち、前記上型と下型で配線板をクランプする部分よりも内側の領域に前記排気穴を多数個設けることで、前記下流側端部に移動した空気が前記排気穴に達しやすくなる。そのため、前記プリント配線板と下型の吸着面に取り残された空気（気泡）の排気をより確実にし、ボンディングワイヤの大きな変形を防ぐことができる。
またこのとき、前記排気穴は、前記キャビティの下流側端部よりもゲート側であり、かつ、前記プリント配線板の半導体装置として切り出す領域（製品領域）の前記下流側端部に最も近い端部の間に設けることが好ましい。前記プリント配線板を前記下型に吸着させた場合、一般に、前記排気穴の型が前記プリント配線板の保護絶縁膜に残る。そのため、前記排気穴は、前記半導体装置として切り出す領域（製品領域）の外側に設けることが好ましい。
また、前記上型の１つのキャビティに、２次元格子状に実装された複数の半導体チップが収容されているのであれば、前記排気穴の間隔は、前記プリント配線板の各半導体装置として切り出す領域のピッチよりも狭くすることが好ましい。
また、本発明の半導体装置の製造方法は、前記下型に多数個の排気穴を設ける代わりに、前記プリント配線板の前記半導体チップを搭載した面の裏面の、前記個辺化工程で切り出す領域の外側に、前記プリント配線板の辺のうち、少なくとも１つの辺に達する溝を形成しておくことでも実現することができる。このとき、前記封止工程では、前記プリント配線板の裏面に設けた溝が到達している辺の１つが、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部に位置するように前記モールド金型で型締めする。このようにすれば、前記プリント配線板と前記下型の吸着面内に取り残された空気（気泡）が前記キャビティの下流側端部に移動する途中で前記溝に達し、前記溝と前記下型により構成される排気穴を通して前記空気を逃がすことができる。
なお、前記プリント配線板の溝は、前記封止工程を行う前であれば、どの段階で形成してもよいが、前記チップ実装工程の前、特に、前記プリント配線板を形成する工程における前記保護絶縁膜の露光現像工程において形成しておくことが好ましい。
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
本発明の半導体装置の製造方法では、半導体チップを実装したプリント配線板をモールド金型で型締めしたときに、前記プリント配線板と下型の吸着面に取り残された空気（気泡）を金型の外部に逃がすことができる排気穴が、前記プリント配線板上の半導体装置として切り出す領域（以下、製品領域という）のピッチよりも狭い間隔で存在する状態で前記モールド金型のキャビティ内にモールド樹脂を充填することで、前記取り残された空気（気泡）によるプリント配線板の変形にともなうボンディングワイヤの大きな変形を防ぐ。
図１乃至図３は、本発明の製造方法で製造される半導体装置の概略構成を示す模式図であり、図１は半導体チップ側から見た平面図、図２は図１の裏面図、図３は図１のＡ−Ａ’線断面図である。
図１乃至図３において、１はプリント配線板、１０１は絶縁基板、１０２は導体パターン、１０３は保護絶縁膜、２は半導体チップ、２０１は半導体チップの電極、３ははんだボール、４は接着剤、５はボンディングワイヤ、６はモールド樹脂である。
本発明の半導体装置の製造方法を適用して製造される半導体装置は、たとえば、図１乃至図３に示すように、絶縁基板１０１上に導体パターン１０２および保護絶縁膜１０３が設けられたプリント配線板（インターポーザ）１の一主面上に半導体チップ２が搭載されている半導体装置である。
このとき、前記プリント配線板１は、図３に示すように、前記絶縁基板１０１の前記半導体チップ２が搭載された面（以下、チップ搭載面という）およびその裏面に導体パターン１０２が設けられている。また、前記チップ搭載面およびその裏面の導体パターン１０２は、たとえば、前記絶縁基板１０１の開口部を介したスルーホールにより電気的に接続されている。なお、前記チップ搭載面およびその裏面の導体パターン１０２は、ビアで電気的に接続されていてもよい。
またこのとき、前記プリント配線板１の保護絶縁膜１０３のうち、少なくとも前記チップ搭載面の裏面の保護絶縁膜は、フィルム状レジストを用い、かつ、製造過程で熱圧着する工程を経て形成されているとする。このようにフィルム状レジストを用い、かつ、熱圧着工程を経て形成された保護絶縁膜は、導体パターンを覆う部分と、導体パターン間のギャップに形成された部分での段差が、導体パターンの膜厚の１０分の１以下に形成されている。したがって、その表面の平坦度は非常に高い。
また、図１乃至図３に示した半導体装置は、BGAと呼ばれる半導体装置であり、前記プリント配線板１の前記チップ搭載面の裏面の導体パターン１０２は、図２に示すようにアレイ状に設けられており、前記各導体パターン１０２上には、実装基板（回路基板）の導体パターンと接続するためのはんだボール３が取り付けられている。なお、ここでは、図２および図３に示すように、前記チップ搭載面の裏面の導体パターン１０２上にはんだボール３を取り付けたBGAと呼ばれる半導体装置を例に挙げているが、前記はんだボール３を取り付けていないLGAと呼ばれる半導体装置も本発明の半導体装置の製造方法を適用して製造することができる。
また、前記プリント配線板１に搭載された半導体チップ２は、図３に示すように、非回路形成面、言い換えると電極２０１が設けられた面の裏面を前記プリント配線板１と向かい合わせて接着剤４で接着している。そして、前記半導体チップ２の電極２０１と前記プリント配線板１の導体パターン１０２はボンディングワイヤ５により電気的に接続されている。
また、前記プリント配線板１の前記チップ搭載面側には、前記半導体チップ２およびボンディングワイヤ５を封止するとともに、外形寸法を均一化するためのモールド樹脂６が設けられている。
図４乃至図８は、本発明の半導体装置の製造方法の大まかな手順を説明するための模式図であり、図４は半導体装置の製造に用いるプリント配線板をチップ搭載面から見た図、図５は図４の領域ＡＲ１の拡大図、図６は保護絶縁膜の形成方法を説明する図、図７は半導体チップを実装したプリント配線板をモールド金型で型締めした状態をチップ搭載面側から見た図、図８は図７のＢ−Ｂ’線断面図である。
図４乃至図８において、ＰＡは半導体装置として切り出す領域（製品領域）、ＣＡはチップ搭載領域、７はローラー、８は上型、８０１はキャビティ、８０２はゲート、８０１ａはキャビティの下流側端部、９は下型、９０１は排気穴である。
本発明の半導体の製造方法では、まず、図４および図５に示すようなプリント配線板１を準備する。なお、ここでは、一例として、半導体装置として切り出す領域（製品領域）ＰＡがｘ方向に４個、ｙ方向に１１個連続しているプリント配線板１を示す。このとき、前記各製品領域ＰＡは、たとえば、図５に示すように、半導体チップを搭載（接着）する領域ＣＡの外側に、前記半導体チップ２の電極２０１と電気的に接続される導体パターン１０２が露出している。また、図示および詳細な説明は省略するが、前記導体パターン１０２は、スルーホールまたはビアにより、前記チップ搭載面の裏面の導体パターン１０２と接続している。
このようなプリント配線板１は、従来の両面プリント配線板の製造方法を用いて製造することができるので、詳細な説明は省略し、大まかな手順についてのみ説明する。
前記両面プリント配線板１を製造するときには、たとえば、絶縁基板１０１の第１主面およびその裏面（第２主面）に電解銅箔等の導体膜を形成した後、あらかじめ定められた領域を開口し、前記導体膜の表面および開口部の側面に無電解めっき等のめっきを形成する。そして、前記各主面の導体膜をパターニングして前記導体パターン１０２を形成した後、前記保護絶縁膜１０３を形成する。
またこのとき、前述のような方法の他に、たとえば、前記絶縁基板１０１の一主面に電解銅箔等の導体膜を形成した後、前記導体膜を形成した主面の裏面からレーザ等でビアホールを形成し、前記導体膜を形成した主面の裏面およびビアホール内に無電解めっき膜を形成する。そして、前記各主面の導体膜をパターニングして前記導体パターン１０２を形成した後、前記保護絶縁膜１０３を形成してもよい。
また、前記保護絶縁膜１０３は、たとえば、図６に示すように、あらかじめフィルム状に加工したレジスト材料１０３を、ローラー７等を用いて前記導体パターン１０２が形成された絶縁基板１０１の各主面に加熱圧着させた後、露光現像を行って形成する。前記フィルム状のレジストを用い、かつローラー７などを用いて加熱圧着することで、前記保護絶縁膜１０３の表面の平坦度を高くすることができるとともに、プリント配線板１の薄型化が可能である。このような工程を経ることにより、導体パターン１０２上に形成された保護絶縁膜１０３と、導体パターン１０２間のギャップ上に形成された保護絶縁膜１０３との表面の段差は、絶縁基板１０１上に形成された導体パターン１０２の膜厚の１０分の１以下にすることができる。したがって、表面平坦度が非常に高い保護絶縁膜１０３を形成することができる。このように、保護絶縁膜１０３の表面平坦度を向上することにより、接着剤を介して半導体チップを搭載する際に、半導体チップと保護絶縁膜との間にボイドが形成されることを防ぐことができる。
前述のような手順で形成されたプリント配線板１を用いて、図１乃至図３に示したような半導体装置を製造するときには、まず、前記半導体チップ２を前記プリント配線板１に搭載（接着）し、前記半導体チップ２の電極２０１と前記プリント配線板１の導体パターン１０２をボンディングワイヤ５で電気的に接続する。
次に、図７および図８に示すように、前記プリント配線板１のチップ搭載面側に配置され、前記半導体チップ２を収容するキャビティ８０１を備える上型８と、前記プリント配線板１のチップ搭載面の裏面を吸着させる下型９からなるモールド金型で、前記プリント配線板１を型締め（クランプ）する。そして、前記キャビティ８０１と接続したゲート８０２から前記キャビティ８０１にモールド樹脂６を流し込み、半導体チップ２およびボンディングワイヤ５を封止する。このとき、前記上型８のキャビティ８０１は、たとえば、１つのキャビティ８０１が前記４×１１個の半導体チップ２を収容できる大きさであり、前記４×１１個の半導体チップ２およびボンディングワイヤ５を一括して封止する。
次に、前記キャビティ８０１内に充填したモールド樹脂６を硬化させ、前記モールド金型から取り出し、図５に示したような、前記各製品領域ＰＡを隔てる領域（ダイシング領域）で前記プリント配線板１およびモールド樹脂６を切断して前記製品領域ＰＡを個片化する。このとき、製造している半導体装置がBGA型であれば、前記製品領域ＰＡを個片化する前に、図２および図３に示したように、前記プリント配線板１のチップ搭載面の裏面の導体パターン１０２上にはんだボール３を取り付ける。
本発明の半導体装置の製造方法は、大まかに言うと前述のような手順である。以下、前述のような半導体装置の製造方法において、ボンディングワイヤ５の大きな変形による短絡や断線を防ぐ方法について具体的に説明する。
図９は、本発明による実施例１の半導体装置の製造方法を説明するための模式図であり、封止工程で用いるモールド金型の下型をプリント配線板の吸着面から見た図である。
図９において、８０１ａはキャビティの下流側端部、９０１は下型の排気穴である。
本実施例１の半導体装置の製造方法では、図９に示すように、前記下型９に設けられた、前記プリント配線板１を吸着させるときに用いる排気穴９０１のうち、前記キャビティ８０１にモールド樹脂を流し込むゲート８０２側と反対側の端部（下流側端部）８０１ａに近いプリント配線板の端部１ａに沿って設けられている排気穴９０１の数を、可能な限り多くする。このとき、前記排気穴９０１の間隔ＧＡは、狭いほど好ましく、特に、前記半導体装置として切り出す領域ＰＡの間隔ＧＢ、あるいは前記半導体装置として切り出す領域ＰＡの幅ＧＣよりも狭くすることによって、プリント配線板１と下型９との間に空気が介在した場合に、排気穴９０１によって良好に排気できることを発明者は見出した。このように、十分な排気性能を得ることによって、ボンディングワイヤ５の変形による不良の発生を未然に防ぐことができる。
またこのとき、前記排気穴９０１は、一般に、前記プリント配線板１の吸着に用いられるので、通常、前記排気穴９０１は真空引き装置（図示しない）に接続されているが、前前記キャビティ８０１にモールド樹脂を流し込むゲート側と反対側のプリント配線板の端部１ａに沿って設けられている排気穴９０１は、すべての穴が前記真空引き装置に接続されていてもよいし、前記真空引き装置に接続されている穴と、単に吸着面と下型の外部空間とを接続している穴が混在していてもよい。
図１０乃至図１６は、本実施例１の半導体装置の製造方法の作用効果を説明するための模式図であり、図１０はモールド樹脂の流入開始直後のキャビティ内の様子を示す図、図１１は図１０のＣ−Ｃ’線断面図、図１２はプリント配線板と下型の吸着面に取り残された空気がキャビティの端部に到達したとき様子を示す図、図１３は図１２のＤ−Ｄ’線断面図、図１４はキャビティ内がモールド樹脂で充満した状態を示す断面図、図１５は本実施例１の製造方法と比較するための、従来のモールド樹脂を流し込んだときのキャビティ内の様子を示す図、図１６は図１５のＥ−Ｅ’線断面図である。
本実施例１の半導体装置の製造方法では、モールド金型の下型９を、図９に示したような構成にするだけであり、上型８および下型９で前記半導体チップ２を搭載したプリント配線板１を型締めする手順、モールド樹脂６をキャビティ８０１内に流し込み、硬化させる手順については、従来の封止工程と同じでよいため、手順についての詳細な説明は省略する。
本実施例１の半導体装置の製造方法では、前記プリント配線板１の保護絶縁膜１０３は、たとえば、図６に示したようにフィルム状レジストを加熱圧着して形成しているので、平坦度が高い。そのため、前記半導体チップ２を搭載したプリント配線板１を前記モールド金型で型締めし、キャビティ８０１内にモールド樹脂６を流し込むときに、たとえば、図１０および図１１に示すように、前記プリント配線板１と前記下型９の吸着面内に空気（気泡）１０が取り残されることがある。このとき、前記キャビティ８０１内にモールド樹脂６を流し込むと、モールド樹脂６の流入圧力により、前記取り残された空気（気泡）１０は、図１２および図１３に示すように、前記キャビティ８０１のゲート８０２と反対側の端部（下流側端部）８０１ａの方向へ移動する。そして、前記下流側端部８０１ａに到達した空気１０は、前記下流側端部８０１ａの外側、すなわち型締めされている領域に逃げようとする。しかしながら、前記型締めしている領域は、前記モールド樹脂６がしみ出ないよう高圧で固定されているので、前記空気１０は、前記型締めしている領域を抜けて金型の外部に逃げることはほとんどない。
しかしながら、本実施例１の半導体装置の製造方法では、前記下流側端部８０１ａの外側に、前記排気穴９０１が多数個設けられている。このとき、前記下流側端部８０１ａから外側に逃げようとする空気１０が、図１２に示したように、前記下流側端部８０１ａの先にある排気穴９０１に到達すれば、前記到達した空気１０は前記排気穴９０１を通って、前記下型９の外部空間に逃げることができる。そのため、図１４に示すように、前記下流側端部８０１ａに移動してきた空気１０を前記下型９の外部に逃し、前記プリント配線板１が前記空気（気泡）で変形していない状態で前記モールド樹脂６をキャビティ８０１内に充満させることができる。この結果、前記下流側端部８０１ａに近いプリント配線板１の変形にともない、図２６に示したようなボンディングワイヤ５の大きな変形が起こるという現象を防ぐことができる。
従来、本実施例１の半導体装置の製造方法と同様の方法で半導体装置を製造するとき、前記封止工程では、図１５に示すように、前記キャビティ８０１の下流側端部８０１ａに沿った排気穴９０１は、一般に、前記プリント配線板１の吸着を目的として設けられている穴であり、数も少なかった。そのため、たとえば、図１５に示したように、前記キャビティ８０１の下流側端部８０１ａに到達した空気（気泡）１０が、型締めしている領域を通って外部空間に逃げようとするときに、前記排気穴９０１の間隔が広く、排気穴９０１に到達しないということが起こっていた。その結果、図１６に示したように、前記空気（気泡）１０が残った状態、すなわち前記プリント配線板１が変形（隆起）した状態でモールド樹脂６が充満され、図２６に示したようなボンディングワイヤ５の大きな変形が起こっていることを発明者は見出した。そこで、発明者らが独自に、従来の下型を用いた場合の図２６に示したような不良発生率と、本実施例１、すなわち図９に示したような下型９を用いた場合の不良発生率を調べ、比較したところ、従来の下型を用いた場合、半導体装置として切り出す領域（製品領域）ＰＡのうち、前記キャビティの下流側端部８０１ａに最も近い領域の不良発生率が約３０％であったのに対し、図９に示したような下型９を用いた場合の不良発生率は１％以下であることがわかった。この結果からも、本実施例１の半導体装置の製造方法は、前記ボンディングワイヤ５の大きな変形を防ぎ、製造歩留まりを向上させる方法として有効であると考えられる。
以上説明したように、本実施例１の半導体装置の製造方法によれば、前記モールド金型の下型９に、前記キャビティ８０１のモールド樹脂６を流し込むゲート８０２と反対側の端部８０１ａに沿って、可能な限り多数個の排気穴を設けておくことにより、前記プリント配線板１の保護絶縁膜１０３の平坦度が高く、下型９に吸着させたときに吸着面内に空気（気泡）１０が取り残された場合でも、前記取り残された空気１０を前記下型９の外部空間に容易に逃がすことができ、ボンディングワイヤ５の大きな変形を防ぐことができる。
また、ボンディングワイヤ５の変形による短絡、断線といった不良を低減でき、前記半導体装置の製造歩留まりを向上させることができる。
図１７および図１８は、本実施例１の半導体装置の製造方法の変形例を説明するための模式図であり、図１７は第１の変形例を説明する下型の図、図１８は第２の変形例を説明する下型の図である。
本実施例１の半導体装置の製造方法では、図９に示したように、前記キャビティ８の下流側端部８０１ａの外側、言い換えると型締めする領域に設けた排気穴９０１を利用して、前記プリント配線板１と下型９の吸着面内に取り残された空気１０を排気する例を挙げて説明したが、前記排気穴９０１の位置は、これに限らず、前記キャビティ８の下流側端部８０１ａに到達した空気１０が前記下型９の外部空間に容易に逃げることができる位置であればよい。
そのような下型９の例としては、たとえば、図１７に示すように、前記キャビティ８０１の下流側端部８０１ａよりもゲート８０２側に排気穴９０１を設けた下型９が考えられる。このとき、前記排気穴９０１は、前記キャビティ８０１と重なる領域内、すなわちモールド樹脂６が形成される領域内にあるので、図９に示したような型締めしている領域にある場合に比べ、前記キャビティの下流側端部８０１ａに到達した空気１０を下型９の外部空間に逃がしやすくなる。ただし、前記モールド金型を用いたトランスファモールドを行った場合、前記プリント配線板１のチップ搭載面の裏面には、前記排気穴９０１の跡が残る。そのため、前記排気穴９０１は、図１７に示したように、前記キャビティ８０１の下流側端部８０１ａよりゲート８０２側であり、かつ、前記下流側端部８０１ａから最も近い製品領域ＰＡの端部の間の領域にくるように設けることが好ましい。
また、このときも、前記排気穴９０１は、可能な限り多数個設けることが好ましく、特に、前記プリント配線板１の前記製品領域ＰＡの間隔ＧＢ、または製品領域ＰＡの幅ＧＣよりも狭い間隔で設けることが好ましい。またこのとき、前記排気穴９０１は、すべての穴が真空引き装置に接続されていてもよいし、いくつかの穴のみが真空引き装置に接続され、残りの穴は単に吸着面と下型９の外部空間を接続するだけの穴であってもよい。
また、図９や図１７に示した下型では、前記排気穴９０１が、前記プリント配線板１を吸着させるための機能と、前記キャビティの下流側端部８０１ａに到達した空気１０を逃がすための機能を併せ持っていたが、これに限らず、たとえば、図１８に示すように、前記下流側端部８０１ａの外側、すなわち型締めしている領域に従来と同様のプリント配線板１を吸着させるための穴９０１を設け、前記下流側端部８０１ａよりもゲート８０２側に前記下流側端部８０１ａに到達した空気１０を逃がすための穴を設けたような下型９であってもよい。
図１９乃至図２１は、本発明による実施例２の半導体装置の製造方法を説明するための模式図であり、図１９は半導体装置の製造に用いるプリント配線板をチップ搭載面の裏面から見た図、図２０は図１９の領域ＡＲ２の拡大図、図２１は図２０のＦ−Ｆ’線断面図である。また、図１９乃至図２１において、１０４は溝である。
本実施例２の半導体装置の製造方法では、前記キャビティ８０１の下流側端部８０１ａに到達した空気１０を下型９の外部空間に排気する方法として、図１９乃至図２１に示すように、前記プリント配線板１のチップ搭載面の裏面の、半導体装置として切り出す領域（製品領域）ＰＡの外側の領域（ダイシング領域）に、前記プリント配線板１の辺に達する溝１０４を設けておく。このとき、前記プリント配線板１のチップ搭載面の構成は、たとえば、図５に示したような構成であればよいので、詳細な説明は省略する。また、図１９では省略しているが、前記プリント配線板１上の、前記製品領域ＰＡ内には、アレイ状に配置された導体パターン１０２が露出しているとする。また、前記プリント配線板１の前記チップ搭載面とその裏面の導体パターン１０２は、図３に示したようなスルーホール、またはビアにより電気的に接続されているとする。
また、図１９乃至図２１に示したプリント配線板の製造方法は、大まかに言うと前記実施例１の両面プリント配線板と同じ手順でよいので、手順についての詳細な説明は省略する。
なお、本実施例２の半導体装置の製造方法で用いるプリント配線板１を製造するときには、たとえば、図６に示したような方法でフィルム状レジストを加熱圧着した後、前記チップ搭載面の裏面のフィルム状レジストを露光現像して、前記アレイ状に配置された導体パターン上のレジストを除去する工程、すなわち前記保護絶縁膜１０３を形成する工程において、前記ダイシング領域上のレジストも除去して、前記プリント配線板１の辺に達する溝を形成する。
図２２および図２３は、本実施例２の半導体装置の製造方法の作用効果を説明するための模式図であり、図２２はモールド樹脂を流し込んだときのキャビティ内の様子を示す図、図２３は図２２のモールド金型を紙面下側から見た側面図である。
本実施例２の半導体装置の製造方法では、図１９乃至図２１に示したようなプリント配線板１を用いる。このとき、半導体チップ２を搭載し、前記半導体チップ２の電極２０１とプリント配線板１の導体パターン１０２をボンディングワイヤ５で電気的に接続する工程は、従来の製造方法と同じであるため、詳細な説明は省略する。
また、前記半導体チップ２を搭載したプリント配線板１を前記モールド金型で型締めし、キャビティ８０１内にモールド樹脂６を流し込む工程も、従来の製造方法と同じであるため、詳細な説明は省略する。
ただし、本実施例２の半導体装置の製造方法では、前記プリント配線板１の、前記チップ搭載面の裏面に前記溝１０４が設けられている。そのため、前記プリント配線板１の辺のうち、前記溝１０４が到達している辺の１つが、図２２に示すように、前記キャビティ８０１の下流側端部８０１ａの近傍に来るように、前記プリント配線板１を型締め（クランプ）する。このとき、前記プリント配線板１の前記下型９と接する面（吸着面）には、前記溝１０４が設けられている。そのため、型締めした状態で、前記プリント配線板１と前記下型９の吸着面の間に、図２３に示すように、前記プリント配線板１の溝１０４と前記下型９で構成される排気穴が存在することになる。
ここで、本実施例２の半導体装置の製造方法の作用効果を説明するに当たって、前記プリント配線板１を前記下型９に吸着させたときに、たとえば、図２２に示すように、前記半導体装置として切り出す領域（製品領域）ＰＡ内に空気（気泡）１０が取り残されている場合を考える。このとき、前記ゲート８０２からキャビティ８０１内にモールド樹脂６を流し込むと、前記取り残された空気１０は、前記モールド樹脂６の流入圧力により、前記キャビティ８０１の下流側端部８０１ａに向かって移動する。そうすると、前記取り残された空気１０は、前記製品領域ＰＡの端部から外側（ダイシング領域）に出て、前記溝１０４に到達する。そして、前記モールド樹脂６を流し込み続けると、前記溝１０４に到達した空気１０は、前記溝１０４を伝って、前記キャビティ８０１の下流側端部８０１ａの近傍の前記プリント配線板１の辺に達し、前記下型９の外部空間に逃げることができる。そのため、図１４に示した、前記下流側端部８０１ａに移動してきた空気１０を前記下型の外部空間に逃し、前記プリント配線板１が前記空気（気泡）１０で変形していない状態で前記モールド樹脂６をキャビティ内に充満させることができる。前記溝１０４は、前記空気（気泡）１０を円滑に排気するために、上型８と下型９でプリント配線板１が型締め（クランプ）された領域を介して、真空引き装置に接続されているか、または外部空間（大気圧）に開放されているのが好ましい。
以上説明したように、本実施例２の半導体装置の製造方法によれば、前記プリント配線板１のチップ搭載面の裏面に、前記プリント配線板１の辺に到達する溝１０４を設けておくことにより、前記プリント配線板１の保護絶縁膜１０３の平坦度が高く、下型９に吸着させたときに吸着面内に空気（気泡）１０が取り残された場合でも、前記取り残された空気１０を前記下型９の外部空間（大気圧）、または真空引き系統に容易に逃がすことができ、ボンディングワイヤ５の大きな変形を防ぐことができる。
また、ボンディングワイヤ５の変形による短絡、断線といった不良を低減でき、前記半導体装置の製造歩留まりを向上させることができる。
また、本実施例２の配線板の製造方法では、図１９に示したように、前記プリント配線板１の３つの辺に達する溝１０４を設けておいたが、これに限らず、前記キャビティ８０１の下流側端部８０１ａの近傍で型締めされる１つの辺のみに達する溝であってもよい。また、本実施例２の配線板の製造方法では、図１９に示すように、格子状の溝１０４を設けておいたが、これに限らず、前記モールド樹脂６の流入方向、すなわちゲート８０２側から下流側端部８０１ａの方向に伸びる平行な溝のみであってもよい。
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
本発明の製造方法で製造される半導体装置の概略構成を示す模式図であり、半導体チップ側から見た平面図である。 本発明の製造方法で製造される半導体装置の概略構成を示す模式図であり、図１の裏面図である。 本発明の製造方法で製造される半導体装置の概略構成を示す模式図であり、図１のＡ−Ａ’線断面図である。 本発明の半導体装置の製造方法の大まかな手順を説明するための模式図であり、半導体装置の製造に用いるプリント配線板をチップ搭載面から見た図である。 本発明の半導体装置の製造方法の大まかな手順を説明するための模式図であり、図４の領域ＡＲ１の拡大図である。 本発明の半導体装置の製造方法の大まかな手順を説明するための模式図であり、保護絶縁膜の形成方法を説明する図である。 本発明の半導体装置の製造方法の大まかな手順を説明するための模式図であり、半導体チップを実装したプリント配線板をモールド金型で型締めした状態をチップ搭載面側から見た図である。 本発明の半導体装置の製造方法の大まかな手順を説明するための模式図であり、図７のＢ−Ｂ’線断面図である。 本発明による実施例１の半導体装置の製造方法を説明するための模式図であり、封止工程で用いるモールド金型の下型をプリント配線板の吸着面から見た図である。 本実施例１の半導体装置の製造方法の作用効果を説明するための模式図であり、モールド樹脂の流入開始直後のキャビティ内の様子を示す図である。 本実施例１の半導体装置の製造方法の作用効果を説明するための模式図であり、図１０のＣ−Ｃ’線断面図である。 本実施例１の半導体装置の製造方法の作用効果を説明するための模式図であり、プリント配線板と下型の吸着面に取り残された空気がキャビティの端部に到達したとき様子を示す図である。 本実施例１の半導体装置の製造方法の作用効果を説明するための模式図であり、図１２のＤ−Ｄ’線断面図である。 本実施例１の半導体装置の製造方法の作用効果を説明するための模式図であり、キャビティ内がモールド樹脂で充満した状態を示す断面図である。 本実施例１の半導体装置の製造方法の作用効果を説明するための模式図であり、本実施例１の製造方法と比較するための、従来のモールド樹脂を流し込んだときのキャビティ内の様子を示す図である。 本実施例１の半導体装置の製造方法の作用効果を説明するための模式図であり、図１５のＥ−Ｅ’線断面図である。 本実施例１の半導体装置の製造方法の変形例を説明するための模式図であり、第１の変形例を説明する下型の図である。 本実施例１の半導体装置の製造方法の変形例を説明するための模式図であり、第２の変形例を説明する下型の図である。 本発明による実施例２の半導体装置の製造方法を説明するための模式図であり、半導体装置の製造に用いるプリント配線板をチップ搭載面の裏面から見た図である。 本発明による実施例２の半導体装置の製造方法を説明するための模式図であり、図１９の領域ＡＲ２の拡大図である。 本発明による実施例２の半導体装置の製造方法を説明するための模式図であり、図２０のＦ−Ｆ’線断面図である。 本実施例２の半導体装置の製造方法の作用効果を説明するための模式図であり、モールド樹脂を流し込んだときのキャビティ内の様子を示す図である。 本実施例２の半導体装置の製造方法の作用効果を説明するための模式図であり、図２２のモールド金型を紙面下側から見た側面図である。 従来の半導体装置の製造方法における問題点を説明するための模式図であり、モールド樹脂で封止する工程のモールド金型の状態をチップ実装面側から見た図である。 従来の半導体装置の製造方法における問題点を説明するための模式図であり、図２４のＧ−Ｇ’線断面図である。 従来の半導体装置の製造方法における問題点を説明するための模式図であり、図２４に示した領域ＡＲ３の封止後のボンディングワイヤの状態を示す図である。
符号の説明
１…プリント配線板
１０１…絶縁基板
１０２…導体パターン
１０３…保護絶縁膜
１０４…溝
２…半導体チップ
２０１…半導体チップの電極
３…はんだボール
４…接着剤
５…ボンディングワイヤ
６…モールド樹脂
７…ローラー
８…上型
８０１…キャビティ
８０１ａ…キャビティの下流側端部
８０２…ゲート
９…下型
９０１…排気穴
１０…空気（気泡）
ＰＡ…半導体装置として切り出す領域（製品領域）

Claims (12)

  1. 絶縁基板上に導体パターンおよび保護絶縁膜が形成されたプリント配線板上に複数の半導体チップを搭載し、前記複数の半導体チップの外部電極と前記プリント配線板の導体パターンをボンディングワイヤで電気的に接続するチップ実装工程と、モールド金型を用いたトランスファモールドで前記プリント配線板上の複数の半導体チップおよびボンディングワイヤを封止する封止工程と、前記プリント配線板を切断して前記複数の半導体チップが搭載された領域を、それぞれの半導体チップが搭載された領域ごとに切り出す個片化工程とを有し、前記プリント配線板は、前記複数の半導体チップを搭載する面およびその裏面に導体パターンが形成され、前記プリント配線板の裏面側に保護絶縁膜が形成されている配線板を用いる複数の半導体装置の製造方法であって、
    前記封止工程は、前記プリント配線板の前記複数の半導体チップが搭載された面側に配置されたキャビティを備える上型と、前記プリント配線板の前記複数の半導体チップが搭載された面の裏面を吸着させる下型からなる前記モールド金型で前記プリント配線板を型締めしたときに、前記プリント配線板の前記裏面と前記下型の吸着領域のうち、前記吸着領域内であり、かつ、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部の近傍に、前記プリント配線板の前記裏面と前記下型の吸着面から前記下型の外部空間に通じる排気穴が、前記複数の半導体チップが配列されるピッチよりも小さなピッチで配列されていることを特徴とする半導体装置の製造方法。
  2. 前記プリント配線板の保護絶縁膜は、その表面の凹凸が、前記プリント配線板の導体パターンの膜厚の１０分の１以下になっていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記封止工程は、前記下型に、前記プリント配線板の前記裏面と前記下型の吸着領域のうち、前記吸着領域内であり、かつ、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部の近傍に、前記プリント配線板の前記裏面と前記下型を吸着させる排気穴が、前記複数の半導体チップが配列されるピッチよりも小さなピッチで配列されて設けられているモールド金型を用いることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記下型は、キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部（以下、下流側端部という）の近傍に設けられた排気穴が、前記キャビティの下流側端部と、前記個辺化工程で切り出す領域のうち前記下流側端部から最も近い端部との間に設けられていることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記下型は、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部（以下、下流側端部という）の近傍に設けられた排気穴が、前記封止工程で切り出す領域の幅のうち、前記下流側端部に沿った方向の幅よりも狭い間隔で設けられていることを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記プリント配線板の保護絶縁膜は、ドライフィルムレジストを用いて形成された絶縁膜であることを特徴とする請求項２に記載の半導体装置の製造方法。
  7. 前記プリント配線板の保護絶縁膜は、製造過程でその表面を圧着されて形成された絶縁膜であることを特徴とする請求項２に記載の半導体装置の製造方法。
  8. 絶縁基板上に導体パターンおよび保護絶縁膜が形成されたプリント配線板上に複数の半導体チップを搭載し、前記複数の半導体チップの外部電極と前記プリント配線板の導体パターンをボンディングワイヤで電気的に接続するチップ実装工程と、モールド金型を用いたトランスファモールドで前記プリント配線板上の複数の半導体チップおよびボンディングワイヤを封止する封止工程と、前記プリント配線板を切断して前記複数の半導体チップが搭載された領域を、それぞれの半導体チップが搭載された領域ごとに切り出す個片化工程とを有し、前記プリント配線板は、前記複数の半導体チップを搭載する面およびその裏面に導体パターンが形成され、前記プリント配線板の裏面側に保護絶縁膜が、形成されている配線板を用いる複数の半導体装置の製造方法であって、
    前記封止工程は、前記プリント配線板の前記複数の半導体チップが搭載された面側に配置されたキャビティを備える上型と、前記プリント配線板の前記複数の半導体チップが搭載された面の裏面を吸着させる下型からなる前記モールド金型で前記プリント配線板を型締めしたときに、前記プリント配線板の前記裏面と前記下型の吸着領域のうち、前記吸着領域内であり、かつ、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部の近傍に、前記プリント配線板の前記裏面と前記下型の吸着面から前記下型の外部空間に通じる排気穴が設けられており、
    前記封止工程を行う前に、前記プリント配線板の前記半導体チップを搭載した面の裏面の、前記個辺化工程で切り出す領域の外側に、前記プリント配線板の辺のうち、少なくとも１つの辺に達する溝を形成しておき、
    前記封止工程は、前記プリント配線板の裏面に設けた溝が到達している辺の１つが、前記キャビティにモールド樹脂を流し込むゲート側の端部と反対側の端部に位置するように前記モールド金型で型締めすることを特徴とする半導体装置の製造方法。
  9. 前記プリント配線板の保護絶縁膜は、その表面の凹凸が、前記プリント配線板の導体パターンの膜厚の１０分の１以下になっていることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記プリント配線板の溝は、前記チップ実装工程の前に形成しておくことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記プリント配線板の保護絶縁膜は、ドライフィルムレジストを用いて形成された絶縁膜であることを特徴とする請求項９に記載の半導体装置の製造方法。
  12. 前記プリント配線板の保護絶縁膜は、製造過程でその表面を圧着されて形成された絶縁膜であることを特徴とする請求項９に記載の半導体装置の製造方法。
JP2004251885A 2004-08-31 2004-08-31 半導体装置の製造方法 Pending JP2006073586A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004251885A JP2006073586A (ja) 2004-08-31 2004-08-31 半導体装置の製造方法
US11/213,771 US7465609B2 (en) 2004-08-31 2005-08-30 Method of manufacturing semiconductor device
US12/330,739 US7803660B2 (en) 2004-08-31 2008-12-09 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004251885A JP2006073586A (ja) 2004-08-31 2004-08-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006073586A true JP2006073586A (ja) 2006-03-16

Family

ID=35943796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004251885A Pending JP2006073586A (ja) 2004-08-31 2004-08-31 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7465609B2 (ja)
JP (1) JP2006073586A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018173613A (ja) * 2017-03-31 2018-11-08 シチズンファインデバイス株式会社 画像表示装置及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006504258A (ja) * 2002-10-25 2006-02-02 ゴールドパワー リミテッド 回路基板およびその製造方法
KR100771873B1 (ko) * 2006-06-19 2007-11-01 삼성전자주식회사 반도체 패키지 및 그 실장방법
US7601559B2 (en) * 2007-01-25 2009-10-13 Texas Instruments Incorporated Apparatus and method for identifying proper orientation and electrical conductivity between a semiconductor device and a socket or contactor
US8357998B2 (en) * 2009-02-09 2013-01-22 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
US8759153B2 (en) 2011-09-06 2014-06-24 Infineon Technologies Ag Method for making a sensor device using a graphene layer
US8658464B2 (en) * 2011-11-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mold chase design for package-on-package applications
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US9741692B2 (en) 2014-09-15 2017-08-22 Intel Corporation Methods to form high density through-mold interconnections
NL2016011B1 (en) 2015-12-23 2017-07-03 Besi Netherlands Bv Press, actuator set and method for encapsulating electronic components with at least two individual controllable actuators.
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212013A (ja) * 1994-01-25 1995-08-11 Pack Vision:Kk ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JPH104151A (ja) * 1996-06-17 1998-01-06 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH1177756A (ja) * 1997-09-01 1999-03-23 Sharp Takaya Denshi Kogyo Kk 半導体装置用樹脂封止金型
JP2002190488A (ja) * 2000-12-20 2002-07-05 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004031561A (ja) * 2002-06-25 2004-01-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004143300A (ja) * 2002-10-24 2004-05-20 Kanegafuchi Chem Ind Co Ltd 感光性フィルム、およびこれを備えたプリント配線板、並びにプリント配線板の製造方法
JP2004235237A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 樹脂封止金型及びそれを用いた半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JP3510554B2 (ja) 2000-02-10 2004-03-29 山形日本電気株式会社 樹脂モールド方法、モールド成形用金型及び配線基材
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP4519398B2 (ja) * 2002-11-26 2010-08-04 Ｔｏｗａ株式会社 樹脂封止方法及び半導体装置の製造方法
JP4243177B2 (ja) * 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
US20060091516A1 (en) * 2004-11-01 2006-05-04 Akira Matsunami Flexible leaded stacked semiconductor package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212013A (ja) * 1994-01-25 1995-08-11 Pack Vision:Kk ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JPH104151A (ja) * 1996-06-17 1998-01-06 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH1177756A (ja) * 1997-09-01 1999-03-23 Sharp Takaya Denshi Kogyo Kk 半導体装置用樹脂封止金型
JP2002190488A (ja) * 2000-12-20 2002-07-05 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004031561A (ja) * 2002-06-25 2004-01-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004143300A (ja) * 2002-10-24 2004-05-20 Kanegafuchi Chem Ind Co Ltd 感光性フィルム、およびこれを備えたプリント配線板、並びにプリント配線板の製造方法
JP2004235237A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 樹脂封止金型及びそれを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018173613A (ja) * 2017-03-31 2018-11-08 シチズンファインデバイス株式会社 画像表示装置及びその製造方法

Also Published As

Publication number Publication date
US7465609B2 (en) 2008-12-16
US20090093087A1 (en) 2009-04-09
US7803660B2 (en) 2010-09-28
US20060046340A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
US7803660B2 (en) Method of manufacturing semiconductor device
TWI530238B (zh) 晶片封裝基板及其製作方法
JP2006128455A (ja) 半導体装置およびその製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
US8648455B2 (en) Semiconductor device and method of manufacturing the same
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
US20090166892A1 (en) Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same
KR20000053570A (ko) 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
TWI631671B (zh) 半導體元件安裝用基板、半導體裝置及其製造方法
JP3920657B2 (ja) 樹脂封止型半導体装置の製造方法
KR20090098216A (ko) 칩 내장형 기판 및 그의 제조 방법
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
JP2013254984A (ja) 半導体装置
JP2005158999A (ja) 半導体装置
JP4840305B2 (ja) 半導体装置の製造方法
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
JP2006294825A (ja) 半導体集積回路装置
JP2006351607A (ja) 回路基板及びその製造方法、並びに半導体パッケージの製造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
JP2004172647A (ja) 半導体装置
JP4451874B2 (ja) 半導体装置の製造方法
JP2011009773A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208