JP3510554B2 - 樹脂モールド方法、モールド成形用金型及び配線基材 - Google Patents

樹脂モールド方法、モールド成形用金型及び配線基材

Info

Publication number
JP3510554B2
JP3510554B2 JP2000033380A JP2000033380A JP3510554B2 JP 3510554 B2 JP3510554 B2 JP 3510554B2 JP 2000033380 A JP2000033380 A JP 2000033380A JP 2000033380 A JP2000033380 A JP 2000033380A JP 3510554 B2 JP3510554 B2 JP 3510554B2
Authority
JP
Japan
Prior art keywords
base material
mold
wiring
wiring base
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000033380A
Other languages
English (en)
Other versions
JP2001223229A (ja
Inventor
和夫 清水
久幸 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000033380A priority Critical patent/JP3510554B2/ja
Priority to KR10-2001-0006530A priority patent/KR100417182B1/ko
Priority to TW090103079A priority patent/TW503497B/zh
Priority to US09/781,789 priority patent/US6676885B2/en
Publication of JP2001223229A publication Critical patent/JP2001223229A/ja
Application granted granted Critical
Publication of JP3510554B2 publication Critical patent/JP3510554B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、樹脂モールド方
法、モールド成形用金型及び配線基材に関するものであ
り、一枚の配線基材の片面に複数の半導体素子をボンデ
ィングし、これらの半導体素子を、単一のキャビティ内
に収めて一括して樹脂封止するトランスファモールド技
術に属する。
【0002】
【従来の技術】トランスファモールドは、現在、半導体
素子の樹脂封止方法として最も広く用いられているもの
であり、金型のキャビティ部に基板タイプやテープタイ
プ等の配線基材にボンディングされた半導体素子を配置
し、溶融した樹脂をプランジャで加圧してキャビティに
充填することにより、半導体素子を樹脂封止する方法で
ある。複数の半導体パッケージ分の半導体素子(半導体
チップ)を一枚の配線基材にマトリクス状にボンディン
グし、これを樹脂封止する方法としては、個別封止方法
と一括封止方法とがある。個別封止方法が実施される
中、生産性の向上、ひいてはコストダウンを目的に一括
封止方法が開発された。現状、一括封止方法の方がコス
ト面、生産性においてより優れるものとなっている。
【0003】個別封止方法は、一の半導体パッケージ分
の半導体素子と他の半導体パッケージ分の半導体素子と
を別々に異なるキャビティ内に収めて個別に樹脂封止す
る方法である。したがって、個別封止方法では、封止樹
脂の側面は、金型によって成形され、封止工程時点から
封止樹脂が個々のパッケージ毎に独立している。したが
って、封止工程後、パッケージを個片化するためには、
封止樹脂を切断する必要はなく、配線基材及び切断ライ
ン上に配線層、ソルダーレジスト層などが存在する場合
にはそれらの層を切断しさえすればよい。一方、一括封
止方法は、複数の半導体パッケージ分の半導体素子を、
単一のキャビティ内に収めて一括して樹脂封止する方法
である。一括封止方法では、封止樹脂が複数の半導体パ
ッケージ分の半導体素子を内包する一体的な平板状にな
る。これをパッケージパネルと呼ぶ場合がある。その
後、このパッケージパネルを個片に分離するパッケージ
ダイシングを行い、個々の半導体パッケージを得る。し
たがって、一括封止方法によって製造された半導体パッ
ケージの側面は、個別封止方法のように金型により成形
されるのではなく、ダイシングによる切断面として成形
される。
【0004】以下に、図8を参照して、一括封止方法に
よる半導体装置の製造方法、樹脂モールド方法、樹脂モ
ールド装置、モールド成形用金型及び配線基材の従来の
一例につき説明する。トランスファモールドを行う際、
リリースフィルムを使用する場合と、使用しない場合と
がある。図8は、従来例のリリースフィルムを使用する
タイプの金型120の各工程毎の断面図である。
【0005】まず、金型120及び樹脂モールド装置
(図示せず)の構成につき説明する。図8に示すように
従来の金型120は、上型121と下型122とからな
る。金型120における上型121及び下型122はそ
れぞれいくつかのブロックによって構成されている。上
型121は上型センタブロック24を有する。下型12
2は下型センタブロック25と、配線基材搭載ブロック
142を有する。下型センタブロック25には、樹脂2
6を装填するポット27が設けられている。このポット
27には樹脂26が装填され、さらに樹脂26に加圧力
を与えるプランジャ28が挿入される。一方、上型セン
タブロック24にはカル29がポット27に対向する位
置に設けられている。このカル29の両側にはキャビテ
ィ23a側に溶融樹脂26を流し込む流路となるランナ
30が形成されている。
【0006】上記センタブロックの両側のそれぞれにお
いて、上型121はキャビティ23aを形成している。
キャビティ23aは配線基材111上にボンディングさ
れた半導体素子12を内包し、樹脂の充填を受け、これ
らの半導体素子12を覆う封止樹脂を成形するものであ
る。カル29の両側に形成されたランナ30はこのキャ
ビティ23aの上型センタブロック24側の辺に接続し
ている。このランナ30が接続するキャビティ23aの
辺と反対側の辺には、樹脂充填時にキャビティ23a内
のガス(空気)を逃がすためのエアベント146が設け
られている。このエアベント146は、上型121のク
ランプ面に形成された筋状の溝によって構成される。こ
のキャビティ23aに対向する位置において、下型12
2はキャビティ23bを形成している。キャビティ23
bは配線基材111を収めるためのものである。金型1
20はキャビティ23aとキャビティ23bにより配線
基材111及び半導体素子12を密閉するキャビティを
形成している。
【0007】配線基材搭載ブロック142は、配線基材
111が搭載される部分である。配線基材搭載ブロック
142は、その周囲のブロックより低くなることにより
配線基材111を収めるキャビティ23bを形成してい
る。また、配線基材搭載ブロック142は、バネ43を
利用したフローティング機構により上下動可能に支持さ
れており、かかる上下動によりキャビティ23bの深さ
を変動させることができる。かかるフローティング機構
は、半導体パッケージの配線基材111として比較的厚
みにバラツキの生じる基板タイプのものを用いる場合に
必要となる。なぜなら、上記フローティング機構を採用
しない場合はキャビティ23bの深さが一定となる。そ
の上で、比較的厚みにバラツキの生じる基板を配線基材
搭載ブロック142に搭載してしまうと、基板表面の位
置にバラツキが生じる。キャビティ23bの深さに対し
て厚い基板をキャビティ23bに配置し、上下の金型1
21、122でクランプする場合には、過剰なクランプ
圧力が生じて基板を傷付けるという不都合が生じるから
である。一方、キャビティ23bの深さに対して薄い基
板をキャビティ23bに配置し、上下の金型121、1
22でクランプする場合には、クランプが不十分で隙間
が生じ、樹脂が漏れ出るという不都合が生じるからであ
る。このような不都合をフローティング機構を採用する
ことにより解決している。しかし、配線基材111とし
てテープ材を用いる場合は、かかるフローティング機構
を要しない。テープ材は薄く、基板タイプのものに比較
して厚みのバラツキが小さいため、フローティング機構
を採用しなくとも上述のような不都合は生じないからで
ある。
【0008】上型121は、リリースフィルムを真空吸
着するための吸着用孔44を有する。吸着用孔44はキ
ャビティ23a等の表面に開口部44aを配置してお
り、その一方で、金型120の外部の真空源(図示せ
ず)に接続されている。なお、リリースフィルム使用し
ない金型では、吸着用孔44は必要ない。
【0009】この金型120を装備する樹脂モールド装
置は、上型121を支持する上ベース(図示せず)と、
下型122を支持する下ベース(図示せず)と、金型1
20を加熱するヒータ(図示せず)と、上述の真空源と
なる真空ポンプ(図示せず)と、型締め機構(図示せ
ず)と、射出機構(図示せず)と、プランジャー28と
を備える。上下型121、122はプレートやボルト
(図示せず)等を利用して上下ベースに固定される。上
ベース又は下ベースは、金型120を開閉動作させるた
めに型締め機構によって昇降可能に構成されている。
【0010】次に、図8を参照して従来の一括封止方法
による半導体装置の樹脂モールド方法乃至半導体装置の
製造方法につき説明する。
【0011】[ボンディング工程]樹脂モールド工程の
前工程として、ボンディング工程を行う。ボンディング
工程では、複数の半導体パッケージ分の半導体素子12
を一枚の配線基材111の主面上にマトリクス上に配列
して搭載・接合する。また、ワイヤボンディング技術等
により配線の内部接続を行う。図8には一例として半導
体素子12がボンディングワイヤ16により内部接続さ
れた状態を示した。その他、内部接続用の金属バンプを
使用して半導体素子12を接続するワイヤレスボンディ
ング法がある。
【0012】[型締め前工程(図8(a))]次に、樹
脂モールド工程を行う。まず、型締め前の工程を図8
(a)を参照して説明する。下型122の配線基材搭載
ブロック142に、配線基材111を搭載する。また、
上型121のキャビティ23a及びカル29、ランナ3
0を覆うように、リリースフィルム41を配置するとと
もに、リリースフィルム41をキャビティ23aの表面
に真空吸着して上型121の内面形状に沿うように配置
する。このとき吸着用孔44の開口部44aは、リリー
スフィルム41によって塞がれる。しかし、リリースフ
ィルム41はガスを透過させる性質を有するため、リリ
ースフィルム41を透過した多少のガス(空気)が吸着
用孔44へと吸い込まれ続ける。したがって、リリース
フィルム41によって吸着用孔44へのガスの流れが完
全に遮断されるわけではない。なお、リリースフィルム
41は樹脂26の離型を容易にするためのものである。
リリースフィルム41を使用しない場合には、モールド
部にピンを配置し、イジェクト機構により前記ピンを押
し当てて離型させる方法がとられ、上型121の内面の
樹脂26が侵入する部分に離型剤を定期的に使用し、離
型をより確実にすることが行われる。
【0013】配線基材111及びリリースフィルム41
は、ヒータ(図示せず)により予めを加熱されている金
型120に接触することにより加熱される。配線基材1
11はその裏面から加熱されるため、配線基材搭載ブロ
ックに搭載された直後においては裏面側でより大きな熱
膨張が生じ全体として反りが生じる場合がある。この配
線基材111の反りは熱平衡熱が進むに従って減少す
る。したがって、少なくとも生産上不都合な反りが消滅
するまで樹脂充填を待つ必要がある。次に、下型122
のポット27内に錠剤状の樹脂26(樹脂タブレット)
を装填する。
【0014】[型締め(図8(b))]その後、樹脂モ
ールド装置を動作させて上型121と下型122を接合
させ、金型120を型締めする。このとき配線基材11
1の外縁部は上型121と下型122とによって挟み込
まれクランプされる。配線基材111の中央の半導体素
子12が配列している領域は直接クランプされることな
くキャビティ23a内に閉じ込められる。
【0015】[樹脂射出・充填(図8(c)、
(d))]次に、樹脂26を溶融させ、溶融した樹脂2
6をプランジャ28で押し上げることにより射出し、カ
ル29、ランナ30を通してキャビティ23aまで流入
させ、樹脂26を金型120内に充填する。樹脂26の
流入前にキャビティ23a内に存在したガス(空気)
は、樹脂26の流入に従って樹脂流の前方に押しやら
れ、エアベント146から排出される。
【0016】[樹脂硬化]樹脂26には、熱硬化性樹脂
が用いられる。樹脂26を金型120内に充填した後、
樹脂26を焼成し硬化させる。以上の工程によりパッケ
ージパネルが完成する。その後は金型120を開いてパ
ッケージパネルを取り出し、パッケージパネルからリリ
ースフィルム41を離脱させる。 [外部端子形成]次に、外部端子を形成する必要がある
場合には外部端子形成工程へと送り出す。BGAパッケ
ージを生産する場合は、配線基材111の裏面に半田ボ
ールを付設してこれを外部端子とする。 [パッケージダイシング]次に、パッケージダイシング
工程を施す。パッケージダイシングは、円形ブレードの
回転により砥粒加工切断を行うダイシング装置(図示せ
ず)を用いて行う。円形ブレードによりパッケージパネ
ルを切断し、個々の半導体パッケージに個片化する。こ
のようにして一のパッケージパネルから複数の半導体パ
ッケージが得られる。なお、各半導体パッケージの側面
は円形ブレードによる切断面として成形される。
【0017】
【発明が解決しようとする課題】以上の従来技術では、
以下のような問題があった。図8(b)に示すように金
型120を型締めし、配線基材111が金型120内に
閉じ込められた際に吸着用孔44の負圧がリリースフィ
ルム41を透過して配線基材111に作用し、配線基材
111が上型121の方へ引き寄せられ、配線基材11
1の中央部が配線基材搭載ブロック142の表面から浮
き上がる現象が起こる。配線基材111の中央部が浮き
上がってボンディングワイヤ16のループ部等の一番高
い位置にある部分がリリースフィルム41に接触する場
合(この場合をモード1とする)があった。また、図8
(c)に示すように溶融した樹脂26をキャビティ23
a内に圧入して行く際に、配線基材111の樹脂流入終
端部分がよれて浮き上がる。そしてボンディングワイヤ
16のループ部等の一番高い位置にある部分がリリース
フィルム41に接触する場合(この場合をモード2とす
る)があった。本出願発明者の検証により、配線基材1
11が基板タイプの場合には主に前者(モード1)の態
様の接触が生じ、配線基材111がテープタイプの場合
には主に後者(モード2)の態様の接触が生じることを
確認されている。
【0018】このようなリリースフィルム41への接触
が生じると、ボンディングワイヤ16等にストレスを与
え、不都合な変形を発生させるという問題が起こる。ま
た、接触痕がリリースフィルム41に残り、そのまま樹
脂封止を行うと半導体パッケージの樹脂表面にリリース
フィルム41の接触痕が転写されるという外観不良が発
生する。かかる外観不良の生じた半導体パッケージは外
観検査において不良品として生産ラインから除去せざる
を得ない。例えば、ボンディングワイヤ16の接触痕が
転写された半導体パッケージは、ボンディングワイヤが
露出して適正に樹脂封止されていないと誤認した結果、
生産ラインから除去される場合がある。また、ボンディ
ングワイヤ16が露出しているのではなくボンディング
ワイヤ16の接触痕が転写されていると認識できても、
そのような半導体パッケージは、樹脂内部においてボン
ディングワイヤ16に欠陥が生じている可能性が高いの
で生産ラインから除去するという選択をせざるを得ない
場合がある。また、たとえ正常に動作するものであって
も外観不良のある半導体パッケージは製品として顧客に
納品しがたいという問題がある。
【0019】基板の浮き上がりを防止するために、特開
平8−142106号に開示される樹脂モールド装置の
ように配線基材を真空吸着する方法が考えられる。しか
し本出願発明者は、配線基材を真空吸着する方法をとっ
ても、リリースフィルムの吸着手段によって配線基材表
面に作用する負圧が、配線基材吸着手段によって配線基
材裏面に作用する負圧より勝る場合には、モード1のよ
うな配線基材の浮き上がりが発生することを発見した。
配線基材111を基板タイプとする場合には、配線基材
搭載ブロック142をフローティング動作させるため、
配線基材搭載ブロック142とこれに隣接する他のブロ
ックとの間に一定の隙間を設けなくてはならない。かか
る隙間が真空漏れの原因となり、基板裏面の吸着力を低
下させる結果、モード1のような配線基材の浮き上がり
を発生させる。
【0020】また、特開平8−142106号は、この
公報の段落0016にあるように個片に切断した基板に
ボンディングされた半導体素子を樹脂封止する装置を例
示している。個片に切断した基板にボンディングされた
半導体素子を樹脂封止する場合、半導体素子の周囲の基
板をクランプして保持すれば、真空吸引手段によって配
線基材表裏に差圧が生じても、半導体素子やボンディン
グワイヤがリリースフィルムに接触するほど上下に変動
することは無い。すなわち上述のような問題は発生しな
い。また、特開平8−142106号に開示される樹脂
モールド装置が配線基材を真空吸着するのは、型締め前
に配線基材を上型に吸引搭載するためであると推察さ
れ、型締め後において配線基材を保持するためとの記載
はない。したがって、特開平8−142106号は、本
出願のように一枚の配線基材に複数の半導体パッケージ
分の半導体素子をボンディングし一括封止する技術にお
いて、上記問題を解決する手段又は手がかりを開示して
おらず、上記問題は解決できない。また、基板を個片に
切断せずに、一枚の配線基材に複数の半導体パッケージ
分の半導体素子をボンディングしたものを樹脂封止する
場合であっても、個別封止方法を採用すれば、各キャビ
ティ間で基板をクランプすることができるので、上述の
ような問題は発生しない。
【0021】本発明は以上の従来技術における問題に鑑
みてなされたものであって、一枚の配線基材の片面に複
数の半導体素子をボンディングし、これらの半導体素子
を、単一のキャビティ内に収めて一括して樹脂封止する
トランスファモールド技術において、金型内に閉じ込め
られた配線基材の金型表面からの浮き上がりに起因する
不具合を有効に防止し、内部的にも外観的にも良好な半
導体パッケージを歩留まり良く製造可能な樹脂モールド
方法、モールド成形用金型及び配線基材を提供すること
を課題とする。
【0022】
【課題を解決するための手段】
【0023】前記課題を解決する本出願第1の発明は、
モールド成型用金型の上型及び下型のうち一方の型に設
けられた配線基材搭載面に、表面に複数の半導体素子が
ボンディングされたテープ状又は板状の配線基材を搭載
し、型締めして前記配線基材の縁部を上型と下型とでク
ランプするとともに前記複数の半導体素子がボンディン
グされた配線基材を単一のキャビティ内に閉じ込め、
該単一のキャビティ内に樹脂を充填して前記複数の半導
体素子を一括で封止するに際して、前記モールド成型用
金型が閉状態である時に、前記配線基材搭載面に対する
前記配線基材の当接が維持されるように、前記配線基材
の表面に作用する圧力値を前記配線基材の裏面に作用す
る圧力値より高く設定することを特徴とする樹脂モール
ド方法である。
【0024】したがって本出願第1の発明の樹脂モール
ド方法によれば、モールド成型用金型が閉状態である時
に、複数の半導体素子がボンディングされた配線基材の
表面に作用する圧力値を前記配線基材の裏面に作用する
圧力値より高く設定するので、金型内に閉じ込められた
配線基材が金型表面からの浮き上がることが無く、ボン
ディングワイヤのループ部等の一番高い位置にある部分
がリリースフィルムに接触することが無い。その結果、
ボンディングワイヤ等の配線基材表面に付設された部品
に接触によるダメージを与えず、かつ、外観良好な樹脂
パッケージが得られるという利点がある。なお、テープ
状の配線基材としては、ポリイミドフィルム等の絶縁フ
ィルムに銅箔等の金属箔による配線パターンを付設した
テープキャリア(フィルムキャリア)が該当する。板状
の配線基材としてはガラス・エポキシ板等の絶縁基板に
銅箔等の金属箔による配線パターンを付設した配線基板
が該当する。
【0025】前記課題を解決する本出願第2の発明は、
モールド成型用金型の上型及び下型にキャビティ表面に
開口する吸着用孔を設け、前記吸着用孔を真空源に接続
し、上型及び下型のうち一方の型にリリースフィルムを
前記吸着用孔で吸引して真空吸着させ、他方の型に、表
面に複数の半導体素子がボンディングされたテープ状又
は板状の配線基材の裏面を前記吸着用孔で吸引して真空
吸着させ、型締めして前記配線基材の縁部を上型と下型
とでクランプするとともに前記複数の半導体素子がボン
ディングされた配線基材を単一のキャビティ内に閉じ込
め、当該単一のキャビティ内に樹脂を充填して前記複数
の半導体素子を一括で封止するに際して、前記モールド
成型用金型が閉状態である時に、前記配線基材搭載面に
対する前記配線基材の当接が維持されるように、前記配
線基材の裏面に作用する負圧値を前記配線基材の表面に
作用する負圧値より大きく設定することを特徴とする樹
脂モールド方法である。
【0026】したがって本出願第2の発明の樹脂モール
ド方法によれば、モールド成型用金型が閉状態である時
に、複数の半導体素子がボンディングされた配線基材の
裏面に作用する負圧値を配線基材の表面に作用する負圧
値より大きく設定するので、金型内に閉じ込められた配
線基材が金型表面からの浮き上がることが無く、ボンデ
ィングワイヤ等の配線基材表面に付設された部品がリリ
ースフィルムに接触することが無い。その結果、ボンデ
ィングワイヤ等の配線基材表面に付設された部品に接触
によるダメージを与えず、かつ、外観良好な樹脂パッケ
ージが得られるという利点がある。
【0027】また本出願第3の発明は、モールド成型用
金型の上型及び下型にキャビティ表面に開口する吸着用
孔を設け、前記吸着用孔を真空源に接続し、上型及び下
型のうち一方の型にリリースフィルムを前記吸着用孔で
吸引して真空吸着させ、他方の型に、表面に複数の半導
体素子がボンディングされたテープ状又は板状の配線基
材の裏面を前記吸着用孔で吸引して真空吸着させ、型締
めして前記配線基材の縁部を上型と下型とでクランプす
るとともに前記複数の半導体素子がボンディングされた
配線基材を単一のキャビティ内に閉じ込め、当該単一の
キャビティ内に樹脂を充填して前記複数の半導体素子を
一括で封止するに際して、前記モールド成型用金型が閉
状態である時に、前記配線基材搭載面に対する前記配線
基材の当接が維持されるように、前記配線基材を吸引す
る一の真空源の負圧値を前記リリースフィルムを吸引す
る他の真空源の負圧値より大きく設定することを特徴と
する樹脂モールド方法である。
【0028】複数の半導体素子がボンディングされた
線基材の表裏に作用する負圧値を検出することは簡単で
はないため、真空源の負圧値を検出して制御することが
簡便な解決手段となる。本発明者によって、配線基材を
吸引する一の真空源の負圧値をリリースフィルムを吸引
する他の真空源の負圧値より大きく設定することで、金
型内に閉じ込められた配線基材が金型表面からの浮き上
がることが無く、ボンディングワイヤ等の配線基材表面
に付設された部品がリリースフィルムに接触することが
無いことが確認された。したがって本出願第3の発明の
樹脂モールド方法によれば、ボンディングワイヤ等の配
線基材表面に付設された部品に接触によるダメージを与
えず、かつ、外観良好な樹脂パッケージが得られるとい
う利点がある。
【0029】また本出願第4の発明は、モールド成型用
金型の上型及び下型にキャビティ表面に開口する吸着用
孔を設け、前記吸着用孔を真空源に接続し、上型及び下
型のうち一方の型にリリースフィルムを前記吸着用孔で
吸引して真空吸着させ、他方の型に、表面に複数の半導
体素子がボンディングされたテープ状又は板状の配線基
材の裏面を前記吸着用孔で吸引して真空吸着させ、型締
めして前記配線基材の縁部を上型と下型とでクランプす
るとともに前記複数の半導体素子がボンディングされた
配線基材を単一のキャビティ内に閉じ込め、当該単一の
キャビティ内に樹脂を充填して前記複数の半導体素子を
一括で封止するに際して、前記モールド成型用金型が閉
状態である時に、前記配線基材搭載面に対する前記配線
基材の当接が維持されるように、前記配線基材を吸引す
る流路に設けられたバルブであってこの流路に沿って金
型に最直近のバルブでの負圧値を、前記リリースフィル
ムを吸引する流路に設けられたバルブであってこの流路
に沿って金型に最直近のバルブでの負圧値より大きく設
定することを特徴とする樹脂モールド方法である。
【0030】複数の半導体素子がボンディングされた
線基材の表裏に作用する負圧値を検出することは簡単で
はないため、真空源の負圧値を検出して制御することが
簡便な解決手段となる。しかし、一の真空源の出力を分
配して配線基材及びリリースフィルムを吸引する場合は
配線基材を吸引する真空源とリリースフィルムを吸引す
る真空源とが同一であるため、真空源の負圧値を検出し
ても意味がない。また、真空源の負圧値より、配線基材
又はリリースフィルムを吸引する流路に設けられたバル
ブであってこれらの流路に沿って金型に最直近のバルブ
での負圧値の方が実効値(配線基材の表裏に作用する負
圧値)に近いといえる。本発明者によって、配線基材を
吸引する流路に設けられたバルブであってこの流路に沿
って金型に最直近のバルブでの負圧値を、リリースフィ
ルムを吸引する流路に設けられたバルブであってこの流
路に沿って金型に最直近のバルブでの負圧値より大きく
設定することで、金型内に閉じ込められた配線基材が金
型表面からの浮き上がることが無く、ボンディングワイ
ヤ等の配線基材表面に付設された部品がリリースフィル
ムに接触することが無いことが確認された。したがって
本出願第4の発明の樹脂モールド方法によれば、ボンデ
ィングワイヤ等の配線基材表面に付設された部品に接触
によるダメージを与えず、かつ、外観良好な樹脂パッケ
ージが得られるという利点がある。
【0031】また本出願第5の発明は、キャビティ表面
に開口する通気孔を有するモールド成型用金型を用い、
前記モールド成型用金型の単一のキャビティ内に、表面
に複数の半導体素子がボンディングされたテープ状又は
板状の配線基材を設置し、型締めして前記配線基材の縁
部を前記モールド成型用金型の上型と下型とでクランプ
するとともに前記複数の半導体素子がボンディングされ
た配線基材を前記単一のキャビティ内に閉じ込め、前記
通気孔からキャビティ内にガスを圧入してこのガスの圧
力により前記配線基材をキャビティ表面に押圧して支持
しつつ、前記キャビティ内に樹脂を充填して前記複数の
半導体素子を一括で封止することを特徴とする樹脂モー
ルド方法である。
【0032】したがって本出願第5の発明の樹脂モール
ド方法によれば、前記通気孔からキャビティ内にガスを
圧入してこのガスの圧力により複数の半導体素子がボン
ディングされた配線基材をキャビティ表面に押圧して支
持するので、金型内に閉じ込められた配線基材が金型表
面からの浮き上がることが無く、ボンディングワイヤ等
の配線基材表面に付設された部品がリリースフィルムに
接触することが無い。その結果、ボンディングワイヤ等
の配線基材表面に付設された部品に接触によるダメージ
を与えず、かつ、外観良好な樹脂パッケージが得られる
という利点がある。また、本出願第5の発明の樹脂モー
ルド方法によれば、前記通気孔からキャビティ内にガス
を圧入してこのガスの圧力により前記配線基材をキャビ
ティ表面に押圧して支持しつつ、前記キャビティ内に樹
脂を充填するので、キャビティ内に流入する樹脂もキャ
ビティ内に圧入されたガスの圧力を受ける。このガス圧
により樹脂の充填を均一に行うことができるという利点
がある。
【0033】前記通気孔として、従来の金型に設けられ
ている既存のエアベント(air vent)を用いることがで
きる。また、キャビティ内にガスを圧入してこのガスの
圧力により配線基材をキャビティ表面に押圧して支持す
るので、配線基材搭載ブロックに配線基材の支持手段と
しての吸着用孔を設ける必要は無い。したがって、現有
の設備を利用して本出願第5の発明の樹脂モールド方法
を実施することができる。
【0034】また本出願第6の発明は、本出願第1の発
明から本出願第5の発明のうちいずれか一の発明の樹脂
モールド方法において、前記配線基材を板状の配線基材
(配線基板)とし、前記モールド成型用金型を、配線基
材搭載ブロックがフローティング機構により上下動可能
に支持されてなるモールド成型用金型とすることを特徴
とする。
【0035】したがって本出願第6の発明の樹脂モール
ド方法によれば、フローティング機構による受ける利益
を維持しつつ、フローティング機構を採用したことによ
り生じる真空漏れに起因した不利益を、本出願第2の発
明から本出願第5の発明のうちいずれか一の発明の技術
的手段により解消することができるという利点がある。
【0036】配線基材を基板タイプとする場合には、配
線基材搭載ブロックをフローティング動作させるため、
配線基材搭載ブロックとこれに隣接する他のブロックと
の間にの一定の隙間を設けなくてはならない。かかる隙
間が真空漏れの原因となり、基板裏面の吸着力を低下さ
せる結果、モード1のような配線基材の浮き上がりを発
生させるという問題がある。しかし、本出願第2の発明
から本出願第4の発明のいずれの発明によっても、基材
表面に作用する負圧より基板裏面に作用する負圧を高め
るように圧力を調整するので、配線基材搭載ブロックと
これに隣接する他のブロックとの隙間からの真空漏れが
基板裏面の吸着力を低下させることに起因するモード1
の基板の浮き上がりの発生を防止することができる。ま
た、本出願第5の発明によれば、配線基材搭載ブロック
に配線基材の支持手段としての吸着用溝を設けなくと
も、キャビティ内に圧入されたガスの圧力により配線基
材がキャビティ表面に押圧されて十分な支持力が得られ
ので、根本的に真空漏れは発生せず、上記問題は消滅す
る。
【0037】また本出願第7の発明は、単一の半導体パ
ッケージ分の配線基材ユニットを所定間隔で複数備える
テープ状又は板状の配線基材を構成し、前記各配線基材
ユニットの表面に半導体素子をボンディングし、一方に
おいて、モールド成型用金型の上型及び下型のうち一方
の型の配線基材搭載面に開口部を有する吸着用孔を、前
記開口部が前記配線基材の裏面上の前記配線基材ユニッ
ト外となる領域に対向し、かつ、他方の型のキャビティ
に対向するように、形成し、その後、前記配線基材の裏
面を前記配線基材搭載面に設置し、前記吸着用孔を真空
源に接続し、前記吸着用孔を負圧にして前記配線基材を
前記配線基材搭載面に吸着支持しつつ、型締めして前記
配線基材の縁部を上型と下型とでクランプするととも
に、前記配線基材配線基材の各ユニットにボンディング
された複数の半導体素子を単一のキャビティ内に閉じ込
め、前記キャビティ内に樹脂を充填して前記複数の半導
体素子を一括で封止することを特徴とする樹脂モールド
方法である。
【0038】配線基材搭載ブロックに吸着用孔を設ける
と配線基材裏面に吸着痕を残す。したがって個々の半導
体パッケージとなる製品部分に接触する位置に吸着用孔
の開口部を設けると、製品に傷を残してしまう。しか
し、本出願第7の発明の樹脂モールド方法によれば、吸
着用孔の開口部が前記配線基材の裏面上の前記配線基材
ユニット外となる領域に対向するように配置されるの
で、そのような吸着痕を配線基材ユニット裏面、すなわ
ち、製品化後の半導体パッケージの裏面に付けることが
ないという利点がある。また、吸着用孔の開口部を他方
の型のキャビティに対向するように配置する。キャビテ
ィ範囲内では配線基材がクランプされず、浮き上がりが
発生する可能性があるため、そのような位置に開口部を
設けることで配線基材の浮き上がりを有効に抑止できる
からである。
【0039】また本出願第8の発明は、本出願第7の発
明の樹脂モールド方法において、前記開口部を配線基材
周縁領域に対向するように配置することを特徴とする。
【0040】配線基材周縁領域とは、配線基材の全域の
うち配線基材ユニットの配列領域の周囲の領域をいう。
単一の半導体パッケージ分の配線基材ユニットを所定間
隔で複数備えるテープ状又は板状の配線基材を構成する
際には、配線基材の外形寸法を一定とし、この配線基材
内に単一の半導体パッケージ分の配線基材ユニットをマ
トリックス状にレイアウトして設計する。そのため、半
導体パッケージの外形寸法によってそのレイアウトが異
なり、配線基材ユニットの配列領域内で配線基材ユニッ
ト外となる領域も半導体パッケージの外形寸法ごとに異
なってくる。したがって、配線基材ユニットの配列領域
内で配線基材ユニット外となる領域に対向する位置に吸
着用孔の開口部を配置する方法では、一の金型を多種の
製品(半導体パッケージ)に共通して使用できるように
設計することは簡単ではない。しかし、本出願第8の発
明の樹脂モールド方法によれば、吸着用孔の開口部を配
線基材周縁領域に対向するように配置するので、一の金
型を多種の製品(半導体パッケージ)に共通して使用で
きるように設計することが容易となり、製造設備の共通
化が図られるという利点がある。また、配線基材周縁領
域には比較的多くの開口部を制約なく設けることができ
るので、配線基材の大きさに応じ、必要数の開口部を設
け、十分な支持力を得ることができ、配線基材の浮き上
がりを有効に防止でできるという利点がある。
【0041】しかし、吸着用孔の開口部を配線基材周縁
領域のみに対向するように配置し配線基材の中央部を直
接吸着支持しない構成の場合は、配線基板がある程度大
型になると、配線基材の中央部に対する保持力に限界が
生じる場合がある。そのような場合には、配線基材の浮
き上がりの発生や、それに伴うボンディングワイヤ等の
配線基材表面に付設された部品の接触の発生のおそれが
ある。そこで本出願第9の発明は、本出願第7の発明の
樹脂モールド方法において、前記開口部を前記配線基材
ユニット間の領域に対向するように配置することを特徴
とする。
【0042】また本出願第10の発明は、本出願第7の
発明の樹脂モールド方法において、前記開口部を複数と
し、そのうちいくつかの開口部を配線基材周縁領域に対
向するように配置し、他の開口部を前記配線基材ユニッ
ト間の領域に対向するように配置することを特徴とす
る。
【0043】したがって本出願第9の発明又は本出願第
10の発明の樹脂モールド方法によれば、吸着用孔の開
口部を前記配線基材ユニット間の領域に対向するように
配置するので、配線基材ユニット間の領域で配線基材中
央部を直接吸着保持し、比較的大型の配線基材を使用す
る場合であっても、配線基材の浮き上がりを有効に防止
することができるという利点がある。また、本出願第1
0の発明の樹脂モールド方法において、配線基材周縁領
域に比較的多数の開口部を設け、配線基材ユニット間の
領域に比較的少数の開口部を設け、前記少数の開口部の
配置を工夫することにより、配線基材の保持と、金型の
共用化との均衡が最適な金型を構成することができる。
その工夫の一例となる本出願第11の発明を次に開示す
る。
【0044】すなわち、本出願第11の発明は、単一の
半導体パッケージ分の配線基材ユニットを所定間隔で複
数備えるテープ状又は板状の配線基材を上型及び下型の
うち一方の型に搭載し、他方の型が型締め時に前記配線
基材上に形成する単一のキャビティで複数の半導体パッ
ケージを一括でモールド成形するモールド成型用金型で
あって、前記一方の型の配線基材搭載面に、前記他方の
型のキャビティに対向する範囲内で複数の開口部を有す
る吸着用孔が設けられ、そのうちいくつかの開口部が前
記配線基材搭載面の周縁領域に配置され、他の開口部が
前記配線基材搭載面の幅方向又は長手方向のほぼ中心軸
上に配置されてなることを特徴とするモールド成型用金
型である。
【0045】したがって本出願第11の発明のモールド
成型用金型によれば、開口部が配線基材搭載面の周縁領
域と配線基材搭載面の幅方向又は長手方向のほぼ中心軸
上に配置されているので、前記中心軸の両側に配線基材
ユニットが同数列配置されるように配線基材上のレイア
ウトを設定することができ、その結果、前記中心軸方向
の配線基材ユニットの列が偶数である配線基材につい
て、有利に金型を共用化することができるという利点が
ある。
【0046】単一の半導体パッケージ分の配線基材ユニ
ットを所定間隔で複数備えるテープ状又は板状の配線基
材を上型及び下型のうち一方の型に搭載し、他方の型
型締め時に前記配線基材上に形成する単一のキャビティ
で複数の半導体パッケージを一括でモールド成形するモ
ールド成型用金型であって、前記一方の型の配線基材搭
載面に前記他方の型のキャビティに対向する範囲内で開
口部を有する吸着用孔が設けられ、前記開口部の位置
が、前記配線基材搭載面のうち前記配線基材ユニットが
搭載される領域を除く領域内であることを特徴とするモ
ールド成型用金型である。
【0047】次に、配線基材の全域の吸着支持力の強化
と金型の共通化とを両立するためにより有効な解決手段
となる発明を開示する。その要点は配線基材の裏面に吸
着用溝を設けることである。
【0048】すなわち本出願第13の発明は、単一の半
導体パッケージ分の配線基材ユニットを所定間隔で複数
備えるテープ状又は板状の配線基材の裏面に吸着用溝を
形成し、前記各配線基材ユニットの表面に半導体素子を
ボンディングし、一方において、モールド成型用金型
に、その配線基材搭載面に開口部を有する吸着用孔を、
前記開口部が前記吸着用溝に対向するように形成し、そ
の後、前記配線基材の裏面を前記配線基材搭載面に設置
し、前記吸着用孔を真空源に接続し、前記真空源によっ
て前記吸着用孔及び前記吸着用溝内を負圧にして前記配
線基材を前記配線基材搭載面に吸着支持しつつ、型締め
して前記配線基材の縁部を上型と下型とでクランプする
とともに前記配線基材上にボンディングされた複数の半
導体素子を単一のキャビティ内に閉じ込め、前記キャビ
ティ内に樹脂を充填して前記複数の半導体素子を一括で
封止することを特徴とする樹脂モールド方法である。
【0049】したがって本出願第13の発明の樹脂モー
ルド方法によれば、配線基材の裏面に吸着用溝を形成
し、吸着用孔の開口部を前記吸着用溝に対向するように
形成するので、吸着用孔と吸着用溝が連結し、吸着用孔
に接続された真空源によって吸着用孔及び前記吸着用溝
内を負圧にするので、配線基材裏面の吸着用溝形成領域
に吸着力が発生し、これにより配線基材を配線基材搭載
面に保持することができるという利点がある。したがっ
て、吸着用溝をできるだけ配線基材全域にわたって均等
に形成することが好ましい。また、吸着用孔と吸着用溝
が対向し、吸着用孔が直接基板裏面に接触することがな
いので、基板裏面に吸着痕を付けることがないという利
点がある。さらに、吸着用溝を、吸着用孔と対向位置だ
けでなく、吸着用孔の対向位置から連続して基板裏面の
他の領域に延設することにより、吸着用溝を基板全域に
わたって均等に形成し、基板全面の吸着力を高めること
ができる。また、吸着用溝は配線基材に形成されるの
で、配線基材に配列される配線基材ユニットのパターン
設計に応じて、吸着用溝の形成位置を設定することがで
きる。また、配線基材の周縁部等の配線基材ユニットが
配置されない領域を利用して、吸着用溝を多種類の配線
基材に共通な位置に延設すれば、かかる位置に吸着用孔
の開口部を設定したモールド成型用金型を多種類の配線
基材に共通に使用することができる。これにより配線基
材全域の吸着支持力の強化と金型の共通化とを両立する
ことができる。
【0050】本出願第14の発明は、本出願第13の発
明の樹脂モールド方法において、前記吸着用溝を前記配
線基材ユニット間の領域に形成することを特徴とする。
【0051】したがって本出願第14の発明の樹脂モー
ルド方法によれば、吸着用溝を前記配線基材ユニット間
の領域に形成するので、吸着用溝を基板全域にわたって
均等に形成し、基板全面の吸着力を高めることができる
という利点がある。また、配線基材ユニット間、すなわ
ち、製品時に半導体パッケージの一部とならない領域を
吸着用溝形成領域として利用するので、外部端子形成等
の配線基材ユニットの裏面の設計に制約を与えることが
ない。
【0052】本出願第15の発明は、本出願第13の発
明の樹脂モールド方法において、前記吸着用溝を前記配
線基材ユニット間の領域から配線基材周縁領域まで延設
し、前記開口部を前記配線基材周縁領域に対向するよう
に配置することを特徴とする。
【0053】したがって本出願第15の発明の樹脂モー
ルド方法によれば、配線基材周縁領域に延設された吸着
用溝に吸着用孔の開口部が接続され、配線基材ユニット
の配列領域内に吸着用孔を設定せずとも配線基材ユニッ
ト間に延設された吸着用溝が吸着力を発生させるので、
配線基材全域の吸着支持力の強化と金型の共通化とを両
立することができるという利点がある。
【0054】また本出願第16の発明は、本出願第13
の発明の樹脂モールド方法において、前記吸着用溝を前
記配線基材ユニット間の領域から配線基材周縁領域まで
連続して形成し、前記開口部を複数とし、そのうちいく
つかの開口部を配線基材周縁領域に対向するように配置
し、他の開口部を前記配線基材ユニット間の領域に対向
するように配置することを特徴とする。
【0055】配線基板がある程度大型になると、吸着用
孔の開口部を配線基材周縁領域に対向するように配置す
るのみでは、配線基材の中心付近に延設された吸着用溝
の真空度が真空漏れ(真空室内に外部からガスが流入す
ること)により低下し、十分な吸着力を発揮できないお
それがある。しかし本出願第16の発明の樹脂モールド
方法によれば、吸着用孔の開口部を複数とし、そのうち
いくつかの開口部を配線基材周縁領域に対向するように
配置し、他の開口部を前記配線基材ユニット間の領域に
対向するように配置するので、開口部を配線基材周縁領
域のみに配置する構成に比較して、比較的大型の配線基
材を使用する場合であっても、配線基材の中心付近に延
設された吸着用溝の真空度を高水準に維持することがで
きるという利点がある。したがって、前記他の開口部の
うち一又は二以上の開口部を配線基材の中心部乃至中央
領域に対向するように配置することが好ましい。
【0056】また本出願第17の発明は、本出願第13
の発明の樹脂モールド方法において、前記配線基材の裏
面にソルダーレジストを選択的に付設することにより前
記吸着用溝を形成することを特徴とする。
【0057】したがって本出願第17の発明の樹脂モー
ルド方法によれば、吸着用溝はソルダーレジストの非付
設部として形成される。配線基材の裏面に配線や外部端
子ランドなどの導電層を形成し、これをソルダーレジス
トで絶縁被覆する半導体パッケージが汎用されている。
本出願第17の発明の樹脂モールド方法によれば、かか
るソルダーレジストを利用して吸着用溝を形成するの
で、吸着用溝を形成するために新たな資材を要さず、製
造プロセス面でも有利で低コストに実施できるという利
点がある。
【0058】また本出願第18の発明は、単一の半導体
パッケージ分の配線基材ユニットを所定間隔で複数備え
る配線基材であって、その裏面にソルダーレジストが選
択的に付設され、ソルダーレジスト開口部として形成さ
れる溝が前記配線基材ユニット間の領域から配線基材周
縁領域まで連続して形成されてなることを特徴とする配
線基材である。
【0059】したがって本出願第18の発明の配線基材
によれば、上述のように裏面に形成された溝を吸着用溝
として利用することにより、基板全域で吸着力を得て樹
脂モールド時に基板の浮き上がりが防止され、内部的に
も外観的にも良好な半導体パッケージを歩留まり良く製
造することができるという利点がある。
【0060】
【発明の実施の形態】実施の形態1 以下に本発明の実施の形態1の樹脂モールド方法、モー
ルド成形用金型及び配線基材につき図面を参照して説明
する。説明は、配線基板11の構成、金型20の構成、
樹脂モールド装置、製造工程の順で行う。
【0061】本実施形態では、配線基材としてガラス・
エポキシ板に銅箔等の金属箔による配線パターンを付設
した配線基板11を採用する。図1は本発明の一実施形
態の配線基板11の表面図(a)、A−A断面図(b)
及び裏面図(c)である。
【0062】図1(b)には部分拡大図を付けた。この
部分拡大図に示すように本実施形態における配線基板1
1は、ガラス・エポキシからなる絶縁基板51と、銅配
線53と、ソルダーレジスト54とを備えて構成され
る。絶縁基板51にはスルーホール52が設けられてお
り、絶縁基板51の表面側と裏面側とがスルーホール5
2を介して連通する。絶縁基板51の表面、裏面及びス
ルーホール52の内面には所定のパターンをもって銅配
線53が付設され、銅配線53のワイヤボンディング部
61と外部端子接合用ランド部62とが電気的に導通可
能にされている。
【0063】配線基板11の表面側は、銅配線53のワ
イヤボンディング部61を除いて、ソルダーレジスト5
4によって被覆されている。また、図1(a)、(b)
に示すように配線基板11の表面側には半導体素子12
がボンディングされる。すなわち、図1(b)に示すよ
うに、配線基板11の表面側のダイボンド領域に接合材
56を介して半導体素子12が搭載、接合され、ボンデ
ィングワイヤ16によって半導体素子の電極(図示せ
ず)と銅配線53のワイヤボンディング部61とが電気
的に接続される。
【0064】一方、配線基板11の裏面は、銅配線53
の外部端子接合用ランド部62及び吸着用溝63を除い
てソルダーレジスト54によって被覆されている。外部
端子接合用ランド部62は、ソルダーレジスト54の開
口部によって銅配線53が露出して形成される。吸着用
溝63は、ソルダーレジスト54の開口部によって絶縁
基板51が露出して形成される。すなわち、吸着用溝6
3は底面を絶縁基板51の裏面とし、ソルダーレジスト
54の層厚分を深さとした溝として形成される。このよ
うにして、絶縁基板51及び銅配線53は選択的にソル
ダーレジスト54によって被覆される。
【0065】この配線基板11は、切断後のパッケージ
の外周50によって囲まれる単一の半導体パッケージ分
の配線基板ユニット60を所定間隔でマトリクス上に配
列して備えている。各配線基板ユニット60には同様の
配線パターンが銅配線53によって繰り返し形成されて
いる。図1(a)(c)に示す一点鎖線64は、配線基
板ユニット60の配列領域とその周囲の配線基材周縁領
域との境界線である。一点鎖線64内が、配線基板ユニ
ット60の配列領域であり、一点鎖線64外が配線基材
周縁領域である。 また、図1(a)(c)に示す一点
鎖線65の外側の縁部は金型20の上型21と下型22
とでクランプされる。これをクランプ領域と呼ぶ。ま
た、一点鎖線65の内側は上型21のゲート31、キャ
ビティ23a及びダミーキャビティ32からなるキャビ
ティ範囲内に収められて樹脂モールドされる。これをモ
ールド領域と呼ぶ。すなわち一点鎖線65は、クランプ
領域とモールド領域の境界線である。これらの一点鎖線
64、65を図2(c)及び図7の対応位置にも付し
た。
【0066】配線基板ユニット60の裏面に付設された
ソルダーレジスト54の外周は、切断後のパッケージの
外周50より内側に位置する。配線基板ユニット60の
配列領域においては、ソルダーレジスト54の外周と切
断後のパッケージの外周50との間の領域及び切断後の
パッケージの外周50より外側の領域にはソルダーレジ
ストが塗布されておらず、絶縁基板51が露出してい
る。その結果、配線基板ユニット60はその裏面に、ソ
ルダーレジストが塗布されず、絶縁基板51が露出して
いる周縁部を有する。これは、パッケージダイシング切
断時にブレードが配線基板11の裏面のソルダーレジス
ト54に接触しないようにするためである。ブレードが
配線基板11の裏面のソルダーレジスト54に接触しな
いので、ソルダーレジスト54に亀裂、欠け等のクラッ
クが発生するおそれがない。
【0067】本実施形態においては、各配線基板ユニッ
ト60の周囲のソルダーレジスト開口部によって絶縁基
板51が露出して形成される溝を吸着用溝63として利
用する。また、配線基材周縁領域にも連続して吸着用溝
63を形成している。配線基板ユニット60の配列領域
内のレイアウトは、配線基板ユニット60の外形寸法に
よって異なってくるが、配線基材周縁領域に形成された
吸着用溝63は常に同じ位置に設けるようにし、標準化
を図る。
【0068】次に、図2を参照して金型20の構成につ
き説明する。図2は、本発明の一実施の形態における金
型20のI−I断面図(a)、上型21の要部平面図
(b)及び配線基材搭載ブロック42の平面図(c)で
ある。金型20はトランスファモールド成型用金型であ
って、図2(a)に示すように上型21と下型22とか
らなる。金型20における上型21及び下型22はそれ
ぞれいくつかのブロックによって構成されている。上型
21は上型センタブロック24を有する。下型22は下
型センタブロック25と、配線基材搭載ブロック42を
有する。下型センタブロック25及び上型センタブロッ
ク24の構成については、上述した従来の金型120の
構成と同様である。下型センタブロック25には、樹脂
26を装填するポット27が設けられている。このポッ
ト27には樹脂26が装填され、さらに樹脂26に加圧
力を与えるプランジャ28が挿入される。一方、上型セ
ンタブロック24にはカル29がポット27に対向する
位置に設けられている。このカル29の両側にはキャビ
ティ23a側に溶融樹脂26を流し込む流路となるラン
ナ30が形成されている。
【0069】上記センタブロックの両側のそれぞれにお
いて、上型21は、ゲート31、キャビティ23a及び
ダミーキャビティ32を形成している。したがって、カ
ル29、ランナ30、ゲート31、キャビティ23a、
ダミーキャビティ32の順で連続して形成されている。
キャビティ23aは配線基板11上にボンディングされ
た半導体素子12を内包し、樹脂の充填を受け、これら
の半導体素子12を覆う封止樹脂を成形するものであ
る。
【0070】ゲート31はキャビティ23aへの注入口
であり、ランナ30が接続されている。面方向(幅方向
および奥行き方向)に広がりをもつキャビティ23aに
対して溶融樹脂26を全面にわたって均一に流入させて
充填するために、キャビティ23aの長辺部分に沿って
その長さとほぼ等しくかつ長さ方向に連続する平行な隙
間31aを有するゲート31を設けている。
【0071】このようなゲート31を用いると、ポット
27からカル29、ランナ30を介して供給されてくる
溶融樹脂26を一旦蓄え、射出圧力がこの溶融樹脂26
に作用すると同時にキャビティ23aの長辺部分の全域
からキャビティ23a内にほぼ均一に注入され、キャビ
ティ23aの全面にわたってほぼ均一に充填することが
できる。したがって、配線基板11上の半導体素子12
の配置による影響を受けることがなくキャビティ23a
内への溶融樹脂26の充填を均一に行うことができる。
金型20によれば、配線基板11のサイズを統一すれ
ば、半導体素子の数や大きさが異なっている半導体パッ
ケージの製造にあたっても、この成形用金型20を共用
化することができる。
【0072】また、図2(b)に示すように、このゲー
ト31の長手方向(幅方向)に対して複数のランナ30
を分配して接続している。なお、この実施の形態によれ
ば、複数個のポット27とこれに対向する複数個のカル
29とを前記ゲート31の長手方向に沿って等間隔に配
設し、それぞれのポット27(カル29)から二本ずつ
のランナ30,30を前記ゲート31の長手方向に対し
て等配させた状態で連結している。
【0073】このように複数のランナ30をゲート31
の長手方向に対してほぼ等配させた位置に連結すること
により、長尺なゲート31の全体にわたっての溶融樹脂
26の注入をほぼ均一に行なえ、このゲート31からの
キャビティ23aへの均一な注入を適切に行うことが可
能となる。
【0074】さらに、この実施の形態では、上述したキ
ャビティ23aの長尺なゲート31と反対側の長辺部分
に、ダミーキャビティ32を設けている。前記キャビテ
ィ23aとこのダミーキャビティ32との間には、前記
キャビティ23aの長辺部分に沿ってその長さとほぼ等
しくかつ長さ方向に連続する平行な隙間32aを設けて
いる。
【0075】このようなダミーキャビティ32を設ける
と、キャビティ23a内にゲート31から充填される溶
融した樹脂26が、充填の終末においてダミーキャビテ
ィ32内に入る。そのため、キャビティ23aへの樹脂
26の眺ね返りがなく円滑に流れる。そのため、キャビ
ティ23a内の全面にわたっての樹脂26のほぼ均一な
充填をより確実に行うことができる。したがって、樹脂
封止時において、配線基板11上にボンディングされた
半導体素子12やボンディングワイヤ16によって樹脂
の流れが遮られたり、未充填、あるいはワイヤ流れ等の
間題はない。このようなダミーキャビテイ32がないと
ゲート31の対向辺部分に先に到達した樹脂が跳ね返っ
て樹脂の充填が遅れている部分に逆流し、正規の流れと
衝突したところでワイヤ変形やボイドが発生することを
避けられない。しかし、ダミーキャビティ32を設ける
とこのような間題を解消することができる。
【0076】ダミーキャビテイ32側には、樹脂充填時
にキャビティ23a内のガス(空気)を逃がすためのエ
アベント46が設けられている。このエアベント46
は、上型21のクランプ面に形成された筋状の溝によっ
て構成される。このゲート31、キャビティ23a及び
ダミーキャビティ32に対向する位置において、下型2
2はキャビティ23bを形成している。キャビティ23
bは配線基板11を収めるためのものである。金型20
はキャビティ23aとキャビティ23bにより配線基材
11及び半導体素子12を密閉するキャビティを形成し
ている。
【0077】配線基材搭載ブロック42は、配線基板1
1が搭載される部分である。配線基材搭載ブロック42
は、その周囲のブロックより低くなることにより配線基
板11を収めるキャビティ23bを形成している。ま
た、配線基材搭載ブロック42は、バネ43を利用した
フローティング機構により上下動可能に支持されてお
り、かかる上下動によりキャビティ23bの深さを変動
させることができる。上述のように、かかるフローティ
ング機構は半導体パッケージの配線基板11として比較
的厚みにバラツキの生じる基板タイプのものを用いる場
合に必要となり、配線基板11としてテープ材を用いる
場合は要しない。
【0078】上型21には、リリースフィルムを真空吸
着するための吸着用孔44が設けられている。吸着用孔
44はキャビティ23a等の表面に開口部44aを配置
しており、その一方で、金型20の外部の真空源(図示
せず)に接続されている。なお、リリースフィルムを使
用しない金型では、吸着用孔44は必要ない。
【0079】下型22には、配線基板11を真空吸着す
るための吸着用孔45が設けられている。吸着用孔45
は一方において金型20の外部の真空源(図示せず)に
接続しており、他方において配線基材搭載ブロック42
内部に延設され配線基材搭載ブロック42の配線基材搭
載面の所定箇所に開口部45aを配置している。図2
(c)に示すように、開口部45aは配線基板11の裏
面上の配線基板ユニット60外となる領域に対向し、か
つ、一点鎖線65内となる上型21のキャビティ(ゲー
ト31、キャビティ23a、ダミーキャビティ32)に
対向する位置に配置され、さらに、一点鎖線64外とな
る配線基材周縁領域に対向する位置で、かつ、吸着用溝
63に対向する位置に配置される。従って、配線基板1
1を配線基材搭載ブロック42に設置すれば、開口部4
5aが配線基材周縁領域に形成された吸着用溝63に接
続される。開口部45aの直径は対向する吸着用溝63
の幅より小さくする。吸着によりソルダーレジスト54
を傷付けないようにするためである。
【0080】この金型20を装備する樹脂モールド装置
は、上型21を支持する上ベース(図示せず)と、下型
22を支持する下ベース(図示せず)と、金型20を加
熱するヒータ(図示せず)と、上述の真空源となる真空
ポンプ(図示せず)と、型締め機構(図示せず)と、射
出機構(図示せず)と、プランジャー28とを備える。
上下型21、22はプレートやボルト(図示せず)等を
利用して上下ベースに固定される。上ベース又は下ベー
スは、金型20を開閉動作させるために型締め機構によ
って昇降可能に構成されている。
【0081】次に、図1、図2、図3を参照して本実施
形態の半導体装置の樹脂モールド方法乃至半導体装置の
製造方法につき説明する。図3は、本発明の一実施の形
態の樹脂モールド方法における各工程毎の金型20の断
面図である。
【0082】[ボンディング工程]樹脂モールド工程の
前工程として、ボンディング工程を行う。ボンディング
工程では、図1(a)(b)に示すように複数の半導体
パッケージ分の半導体素子12を一枚の配線基板11の
主面(表面)上にマトリクス上に配列して搭載・接合す
る。また、ワイヤボンディング技術等により配線の内部
接続を行う。本実施形態では半導体素子12をボンディ
ングワイヤ16により内部接続した。その他、内部接続
用の金属バンプを使用して半導体素子12を接続するワ
イヤレスボンディング法がある。
【0083】[型締め前工程(図3(a))]次に、樹
脂モールド工程を行う。まず、型締め前の工程を図3
(a)を参照して説明する。下型22の配線基材搭載ブ
ロック42に、配線基板11を搭載する。これにより配
線基板の裏面に設けられた吸着用溝63と吸着用孔45
の開口部45aとが接続する。すなわち、吸着用溝63
と吸着用孔45とが連結する。また、配線基板11の搭
載とともに又はその後において、吸着用孔45を真空引
きする。すると、吸着用孔45とこれに連結された吸着
用溝63内が負圧になり、配線基板11が配線基材搭載
面に吸着支持される。図1(c)に示すように吸着用溝
63はモールド領域において、縦横にほぼ等間隔に設け
られているので、吸着用溝63内が負圧になることによ
り配線基板11の全域において均一な吸着力を得ること
ができる。
【0084】また、上型21のダミーキャビティ32、
キャビティ23a、ゲート31、カル29及びランナ3
0を覆うように、リリースフィルム41を配置するとと
もに、吸着用孔44によりリリースフィルム41をキャ
ビティ表面に真空吸着して上型21の内面形状に沿うよ
うに配置する。このとき吸着用孔44の開口部44a
は、リリースフィルム41によって塞がれる。しかし、
リリースフィルム41はガスを透過させる性質を有する
ため、リリースフィルム41を透過した多少のガス(空
気)が吸着用孔44へと吸い込まれ続ける。したがっ
て、リリースフィルム41によって吸着用孔44へのガ
スの流れが完全に遮断されるわけではない。なお、リリ
ースフィルム41は樹脂26の離型を容易にするための
ものである。リリースフィルム41を使用しない場合に
は、モールド部にピンを配置し、イジェクト機構により
前記ピンを押し当てて離型させる方法がとられ、上型2
1の内面の樹脂26が侵入する部分に離型剤を定期的に
使用し、離型をより確実にすることが行われる。
【0085】本実施形態では、配線基板11の浮き上が
りを防ぐために、金型20が閉状態である時に、配線基
材11の表面に作用する圧力値を配線基板11の裏面に
作用する圧力値より高く設定する。本実施形態では負圧
で制御するので、言い換えれば、金型20が閉状態であ
る時に、配線基板11の裏面に作用する負圧値を配線基
板11の表面に作用する負圧値より大きく設定するとい
うことになる。したがって型締め前に、吸着用孔44を
真空引きする真空ポンプの出力や真空度を調節するバル
ブ、また、吸着用孔45を真空引きする真空ポンプの出
力や真空度を調節するバルブを操作して、金型20が閉
状態である時に、配線基板11の裏面に作用する負圧値
が配線基板11の表面に作用する負圧値より大きくなる
ように制御する。配線基板11の表裏に作用する圧力値
を直接検出することが困難な場合には、配線基板11を
吸引する一の真空源の負圧値と、リリースフィルム41
を吸引する他の真空源の負圧値とを検出し、前者を後者
より大きく設定するか、配線基板11を吸引する流路に
設けられたバルブであってこの流路に沿って金型20に
最直近のバルブでの負圧値と、リリースフィルム41を
吸引する流路に設けられたバルブであってこの流路に沿
って金型20に最直近のバルブでの負圧値とを検出し、
前者を後者より大きく設定する。これにより、金型20
内に閉じ込められた配線基板11が金型表面からの浮き
上がることが無く、ボンディングワイヤ等の配線基板表
面に付設された部品がリリースフィルムに接触すること
が無い。その結果、ボンディングワイヤ等の配線基板表
面に付設された部品に接触によるダメージを与えず、か
つ、外観良好な樹脂パッケージが得られるという利点が
ある。
【0086】配線基板11及びリリースフィルム41
は、ヒータ(図示せず)により予めを加熱されている金
型20に接触することにより加熱される。配線基板11
はその裏面から加熱されるため、配線基板搭載ブロック
に搭載された直後においては裏面側でより大きな熱膨張
が生じ全体として反りが生じる場合がある。この配線基
板11の反りは熱平衡熱が進むに従って減少する。した
がって、少なくとも生産上不都合な反りが消滅するまで
樹脂充填を待つ必要がある。次に、下型22のポット2
7内に錠剤状の樹脂26(樹脂タブレット)を装填す
る。
【0087】[型締め(図3(b))]その後、樹脂モ
ールド装置を動作させて上型21と下型22を接合さ
せ、金型20を型締めする。このとき配線基板11の外
縁部は上型21と下型22とによって挟み込まれクラン
プされる。配線基板11の中央の半導体素子12が配列
している領域は直接クランプされることなくキャビティ
23内に閉じ込められる。
【0088】従来の樹脂モールド方法では図8(b)に
示したように、配線基材111が金型120内に閉じ込
められた際に吸着用孔44の負圧がリリースフィルム4
1を透過して配線基材111に作用し、配線基材111
が上型121の方へ引き寄せられ、配線基材111の中
央部が配線基材搭載ブロック142の表面から浮き上が
る現象が起こった。しかし、本実施形態の樹脂モールド
方法では、金型20が閉状態である時に、配線基板11
の裏面に作用する負圧値が配線基板11の表面に作用す
る負圧値より大きくなるように制御しているので、かか
る浮き上がりは起こらない。
【0089】[樹脂射出・充填(図3(c)、
(d))]次に、樹脂26を溶融させ、溶融した樹脂2
6をプランジャ28で押し上げることにより射出し、カ
ル29、ランナ30を通してキャビティ23まで流入さ
せ、樹脂26を金型20内に充填する。樹脂26の流入
前にキャビティ23内に存在したガス(空気)は、樹脂
26の流入に従って樹脂流の前方に押しやられ、エアベ
ント46から排出される。
【0090】従来の樹脂モールド方法では図8(c)に
示したように、溶融した樹脂26をキャビティ23a内
に圧入して行く際に、配線基材111の樹脂流入終端部
分がよれて浮き上がる現象が起こった。しかし、本実施
形態の樹脂モールド方法では、吸着用孔45及び吸着用
溝63により配線基板11を基板搭載面に吸着させるの
で、かかる浮き上がりは起こらない。
【0091】[樹脂硬化]樹脂26には、エポキシ系樹
脂等の熱硬化性樹脂が用いられる。樹脂26を金型20
内に充填した後、樹脂26を焼成し硬化させる。その後
は金型20を開いて配線基板11を取り出し、封止樹脂
からリリースフィルム41を離脱させる。以上の工程に
より、図4(a)に示すようなパッケージパネル18が
完成する。図4は、本発明の一実施の形態におけるパッ
ケージパネル18平面図(a)及び(b)であり、図
(b)には切断ライン71と、個片化された半導体パッ
ケージ10を示した。
【0092】[外部端子形成]次に、外部端子形成工程
へと送り出す。本実施形態ではBGAパッケージを生産
する。したがって、配線基板11の裏面に半田ボール5
5(図6参照)を付設してこれを外部端子とする。[パ
ッケージダイシング]次に、パッケージダイシング工程
を施す。パッケージダイシングは、図5に示すような円
形ブレード19の回転により砥粒加工切断を行うダイシ
ング装置(図示せず)を用いて行う。図5は、円形ブレ
ード19によってパッケージパネル18が切断される様
子を示す斜視図である。図4(b)に示すような切断ラ
イン71に沿って円形ブレード19によりパッケージパ
ネル18を切断し、個々の半導体パッケージ10に個片
化する。円形ブレード19は、図1(b)の部分拡大図
に示す破線50、50間を切削する。図1に示すように
本実施形態の配線基板11は配線基板ユニット60が、
4×16で配列して設けられているので、64個のBG
A型の半導体パッケージ10が得られる。
【0093】半導体パッケージ10の構造を図6に示し
た。図6は本発明の一実施の形態によって製造された半
導体パッケージ10の部分断面図(a)及び裏面図
(b)である。半導体パッケージ10は、スルーホール
52を有する絶縁基板51と、絶縁基板51の表面、裏
面及びスルーホール52に形成された銅配線53と、そ
の上を絶縁被覆する所定の開口部を有するソルダーレジ
スト54とにより構成される配線基板ユニット60を備
え、また、この配線基板ユニット60の表面に塗布され
る接合材(ダイボンド材)56と、接合材56を介して
配線基板ユニット60の表面に接着される半導体素子1
2と、半導体素子12の電極パッド72と銅配線53の
ワイヤボンディング部61との間を配線するボンディン
グワイヤ16と、半導体素子12とボンディングワイヤ
16が付設された配線基板ユニット60の表面を封止す
る封止樹脂13と、外部端子接合用ランド部62に付設
された半田ボール55とを備えて構成される一括封止・
パッケージダイシング切断方式の半導体装置である。な
お、ソルダーレジスト54は配線間や、外部端子間、配
線と半導体チップ間を絶縁する作用があるものである。
接合材(ダイボンド材)56には、共晶合金や、半田、
樹脂等が用いられる。封止樹脂13には主にエポキシ樹
脂が用いられる。
【0094】図6(b)に示すように、半導体パッケー
ジ10の裏面を観察すると、ソルダーレジスト54の外
周73が切断後のパッケージの外周50より内側に設け
られている。すなわち、半導体パッケージ10は、その
裏面に、ソルダーレジストが塗布されず、絶縁基板51
が露出している周縁部を有する。
【0095】ここで、発明者の行った検証を開示する。
金型外部の圧力計により圧力を測定し、配線基板11に
ついての吸着圧力値(負圧値)を52kPa(気圧24
kPa)と一定とし、リリースフィルム41についての
吸着圧力値(負圧値)を20,30,40,50,70
kPa(気圧56,46,36,26,6kPa)と順
次変えて樹脂封止工程を行なった。その結果得られたパ
ッケージパネルの樹脂表面を外観検査し、ワイヤー転写
不良の発生の有無を調査した。ワイヤー転写不良とは、
配線基板11が浮き上がりボンディングワイヤ16がリ
リースフィルム41に接触して接触痕を付け、かかる接
触痕が封止樹脂13表面に転写される不良をいう。
【0096】リリースフィルム41についての吸着圧力
値(負圧値)を20,30,40,50kPaとしたと
きは、ワイヤー転写不良は発生しなかった。しかし、リ
リースフィルム41についての吸着圧力値(負圧値)を
70kPaとしたときは、ワイヤー転写不良が発生し
た。したがって、ワイヤー転写不良の発生を阻止するた
めには、配線基板11についての吸着圧力値(負圧値)
をリリースフィルム41についての吸着圧力値(負圧
値)より大きくすることが必要であることが確かめられ
た。リリースフィルム41についての吸着圧力値(負圧
値)を配線基板11についての吸着圧力値(負圧値)よ
り大きくするとワイヤー転写不良が発生する。ワイヤー
転写不良が発生したということは、配線基板11が浮き
上がったということの証しである。したがって、配線基
板11の浮き上がりを防止するためには、配線基板11
についての吸着圧力値(負圧値)をリリースフィルム4
1についての吸着圧力値(負圧値)より大きくするのが
好ましい。
【0097】実施の形態2 次に、本発明の実施の形態2のモールド成形用金型につ
き図7を参照して説明する。本実施形態のモールド成形
用金型は、比較的大型の配線基材について金型表面から
の浮き上がりの防止と金型の共用化とを最適にする技術
に係る。本実施形態のモールド成形用金型は実施の形態
1のモールド成形用金型に対して、配線基材搭載ブロッ
ク42に穿設された吸着用孔の開口位置が異なるもので
ある。
【0098】図7(a)〜(d)に示すように、本実施
形態のモールド成形用金型に係る配線基材搭載ブロック
42a、42b、42c、42dには、実施の形態1の
モールド成形用金型と同様に配線基材搭載面の周縁領域
に吸着用孔45の開口部45aが配設されている。しか
し実施の形態1と異なり、配線基材搭載ブロック42
a、42b、42c、42dには、一点鎖線64内とな
る配線基板ユニット60の配列領域に対向する位置に吸
着用孔45の開口部45bが配設されている。図7
(a)に示す配線基材搭載ブロック42aは、配線基材
搭載面の長手方向(図上左右方向)の中心軸(図示せ
ず)上に開口部45bを2つ配備したものである。配線
基材搭載ブロック42aにおける開口部45bはこの中
心軸が一点鎖線64で切り取られる線分の3等分線点上
にほぼ一致してほぼ均等間隔で配置されている。図7
(b)に示す配線基材搭載ブロック42bは、配線基材
搭載面の長手方向(図上左右方向)の中心軸(図示せ
ず)上に開口部45bを4つ配備したものである。配線
基材搭載ブロック42bにおける開口部45bはこの中
心軸が一点鎖線64で切り取られる線分の5等分線点上
にほぼ一致してほぼ均等間隔で配置されている。図7
(c)に示す配線基材搭載ブロック42cは、配線基材
搭載面の幅方向(図上上下方向)の中心軸(図示せず)
上に開口部45bを3つ配備したものである。配線基材
搭載ブロック42cにおける開口部45bはこの中心軸
が一点鎖線64で切り取られる線分の4等分線点上にほ
ぼ一致してほぼ均等間隔で配置されている。図7(d)
に示す配線基材搭載ブロック42dは、一点鎖線64内
となる配線基板ユニット60の配列領域内に4つの開口
部45bをほぼ均等に分散して配備したものである。
【099】配線基材搭載ブロック42a、42b、42
c、42dを用いれば、配線基板に吸着用溝を設ける場
合であっても設けない場合であっても、開口部45bに
よって、比較的大型の配線基板の全面に対して、十分な
吸着支持力を得るとことが可能である。それとともに、
製品となる配線基材ユニットを開口部45bに当てない
ように配線基板を設計することが極力容易になるよう
に、開口部45bの位置を決めたので、金型の共用化を
も推進することができる。
【0100】その他の金型の構成や樹脂モールド方法に
ついては実施の形態1の樹脂モールド方法、モールド成
形用金型と同様である。
【0101】実施の形態3 次に、本発明の実施の形態3の樹脂モールド方法につき
説明する。本実施形態は実施の形態1のように配線基板
11を吸着せず、エアベント46からキャビティ内にガ
スを圧入してこのガスの圧力により配線基板11を配線
基材搭載ブロック42の基材搭載面に押圧して支持しつ
つ、前記キャビティ内に樹脂を充填する樹脂モールド方
法である。したがって、実施の形態1のように吸着用孔
45、吸着用溝63を要しない。リリースフィルム41
は用いても用いなくても良い。
【0102】本実施形態の樹脂モールド方法においては
実施の形態1の樹脂モールド方法と同様にしてボンディ
ング工程、型締め前工程を行った後、型締めし、エアベ
ント46からキャビティ内にガスを圧入する。
【0103】本実施形態の樹脂モールド方法によれば、
金型20内に閉じ込められた配線基板11が配線基材搭
載ブロック42の基材搭載面からの浮き上がることが無
く、ボンディングワイヤ等の配線基材表面に付設された
部品がリリースフィルムに接触することが無い。その結
果、ボンディングワイヤ等の配線基材表面に付設された
部品に接触によるダメージを与えず、かつ、外観良好な
樹脂パッケージが得られる。また、キャビティ内に流入
する樹脂もキャビティ内に圧入されたガスの圧力を受け
る。このガス圧により樹脂の充填を均一に行うことがで
きる。
【0104】
【実施例】次に、各部の寸法の一例を示す。図1に示す
配線基板11の外形寸法を、幅65mm、長さ190m
mとした。半導体パッケージ10(配線基板ユニット6
0)の外形寸法を10mm角とした。円形ブレード19
の切断刃の刃幅は約350μm程度であったため、図1
(b)の部分拡大図に示す破線50、50間の切断代の
幅を約0.35mmとした。配線基板ユニット60間に
おける吸着用溝63は、幅0.5mm、深さ0.03m
mに作製した。基板周縁領域における吸着用溝63は、
幅1.2mm、深さ0.03mmに作製した。吸着用孔
45の開口部45aの直径は1.0mm、開口部45b
の直径は0.3mmに作製した。以上の寸法の場合、配
線基板ユニット60の配列領域に吸着用孔45の開口部
45bを設けない実施の形態1のモールド成型用金型に
よって、十分に配線基板11をキャビティ23b内に保
持するとことができ、半導体パッケージに内部的及び外
観的不良を与えることなく良好に製造することができ
る。
【0105】
【発明の効果】以上のように本発明は、配線基材を金型
表面に支持する手段を備えるので、金型内に閉じ込めら
れた配線基材が金型表面からの浮き上がることが防止さ
れ、ボンディングワイヤ等の配線基材表面に付設された
部品がリリースフィルムに接触することが防止されると
いう効果がある。その結果、ボンディングワイヤ等の配
線基材表面に付設された部品に接触によるダメージを与
えず、かつ、ワイヤ転写不良等の外観不良の無い、外観
良好な樹脂パッケージが得られるという効果がある。
【図面の簡単な説明】
【図1】 図1は本発明の実施の形態1の配線基板11
の表面図(a)、A−A断面図(b)及び裏面図(c)
である。
【図2】 図2は、本発明の実施の形態1における金型
20のI−I断面図(a)、上型21の要部平面図
(b)及び配線基材搭載ブロック42の平面図(c)で
ある。
【図3】 図3は、本発明の実施の形態1の樹脂モール
ド方法における各工程毎の金型20の断面図である。
【図4】 図4は、本発明の実施の形態1におけるパッ
ケージパネル18平面図(a)及び(b)であり、図
(b)には切断ライン71と、個片化された半導体パッ
ケージ10を示した。
【図5】 図5は、円形ブレード19によってパッケー
ジパネル18が切断される様子を示す斜視図である。
【図6】 図6は本発明の実施の形態1によって製造さ
れた半導体パッケージ10の部分断面図(a)及び裏面
図(b)である。
【図7】 図7は本発明の実施の形態2における基材搭
載ブロックの平面図である。
【図8】 図8は、従来例のリリースフィルム41を使
用するタイプの金型120の各工程毎の断面図である。
【符号の説明】
10…半導体パッケージ 11…配線基板 12…半導
体素子 13…封止樹脂 16…ボンディングワイヤ 18…パッケージパネル
19…円形ブレード(切断手段) 20…金型 21…
上型 22…下型 23a,23b…キャビティ 24…上型センタブロック 25…下型センタブロック
26…樹脂 27…ポット 28…プランジャ 29…カル 30…
ランナ 31…ゲート 32…ダミーキャビティ 41…リリースフィルム 42…配線基材搭載ブロック 43…バネ 44…吸着
用孔 45…吸着用孔 45a、45b…開口部 50…切断後のパッケージの
外周 51…絶縁基板 52…スルーホール 53…銅配線 54…ソルダーレ
ジスト 55…半田ボール 56…接合材 60…配線基板ユニ
ット 61…ワイヤボンディング部 62…外部端子接合用ラ
ンド部 63…吸着用溝 73…ソルダーレジストの外周 120…金型 121
…上型 122…下型 142…配線基材搭載ブロック
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−142106(JP,A) 特開 平6−232193(JP,A) 特開 平4−90311(JP,A) 特開 平2−165643(JP,A) 特開 平2−222551(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/56 H01L 23/28 - 23/30 H01L 23/00 - 23/12

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項1】 モールド成型用金型の上型及び下型のう
    ち一方の型に設けられた配線基材搭載面に、表面に複数
    の半導体素子がボンディングされたテープ状又は板状の
    配線基材を搭載し、 型締めして前記配線基材の縁部を上型と下型とでクラン
    プするとともに前記複数の半導体素子がボンディングさ
    れた配線基材を単一のキャビティ内に閉じ込め、当該単
    一のキャビティ内に樹脂を充填して前記複数の半導体素
    子を一括で封止するに際して、 前記モールド成型用金型が閉状態である時に、前記配線基材搭載面に対する前記配線基材の当接が維持
    されるように、 前記配線基材の表面に作用する圧力値を
    前記配線基材の裏面に作用する圧力値より高く設定する
    ことを特徴とする樹脂モールド方法。
  2. 【請求項2】 モールド成型用金型の上型及び下型にキ
    ャビティ表面に開口する吸着用孔を設け、前記吸着用孔
    を真空源に接続し、 上型及び下型のうち一方の型にリリースフィルムを前記
    吸着用孔で吸引して真空吸着させ、 他方の型に、表面に複数の半導体素子がボンディングさ
    れたテープ状又は板状の配線基材の裏面を前記吸着用孔
    で吸引して真空吸着させ、 型締めして前記配線基材の縁部を上型と下型とでクラン
    プするとともに前記複数の半導体素子がボンディングさ
    れた配線基材を単一のキャビティ内に閉じ込め、当該単
    一のキャビティ内に樹脂を充填して前記複数の半導体素
    子を一括で封止するに際して、 前記モールド成型用金型が閉状態である時に、前記配線基材搭載面に対する前記配線基材の当接が維持
    されるように、 前記配線基材の裏面に作用する負圧値を
    前記配線基材の表面に作用する負圧値より大きく設定す
    ることを特徴とする樹脂モールド方法。
  3. 【請求項3】 モールド成型用金型の上型及び下型にキ
    ャビティ表面に開口する吸着用孔を設け、前記吸着用孔
    を真空源に接続し、 上型及び下型のうち一方の型にリリースフィルムを前記
    吸着用孔で吸引して真空吸着させ、 他方の型に、表面に複数の半導体素子がボンディングさ
    れたテープ状又は板状の配線基材の裏面を前記吸着用孔
    で吸引して真空吸着させ、 型締めして前記配線基材の縁部を上型と下型とでクラン
    プするとともに前記複数の半導体素子がボンディングさ
    れた配線基材を単一のキャビティ内に閉じ込め、当該単
    一のキャビティ内に樹脂を充填して前記複数の半導体素
    子を一括で封止するに際して、 前記モールド成型用金型が閉状態である時に、前記配線基材搭載面に対する前記配線基材の当接が維持
    されるように、 前記配線基材を吸引する一の真空源の負
    圧値を前記リリースフィルムを吸引する他の真空源の負
    圧値より大きく設定することを特徴とする樹脂モールド
    方法。
  4. 【請求項4】 モールド成型用金型の上型及び下型にキ
    ャビティ表面に開口する吸着用孔を設け、前記吸着用孔
    を真空源に接続し、 上型及び下型のうち一方の型にリリースフィルムを前記
    吸着用孔で吸引して真空吸着させ、 他方の型に、表面に複数の半導体素子がボンディングさ
    れたテープ状又は板状の配線基材の裏面を前記吸着用孔
    で吸引して真空吸着させ、 型締めして前記配線基材の縁部を上型と下型とでクラン
    プするとともに前記複数の半導体素子がボンディングさ
    れた配線基材を単一のキャビティ内に閉じ込め、当該単
    一のキャビティ内に樹脂を充填して前記複数の半導体素
    子を一括で封止するに際して、 前記モールド成型用金型が閉状態である時に、前記配線基材搭載面に対する前記配線基材の当接が維持
    されるように、 前記配線基材を吸引する流路に設けられ
    たバルブであってこの流路に沿って金型に最直近のバル
    ブでの負圧値を、前記リリースフィルムを吸引する流路
    に設けられたバルブであってこの流路に沿って金型に最
    直近のバルブでの負圧値より大きく設定することを特徴
    とする樹脂モールド方法。
  5. 【請求項5】 キャビティ表面に開口する通気孔を有す
    るモールド成型用金型を用い、前記モールド成型用金型
    単一のキャビティ内に、表面に複数の半導体素子がボ
    ンディングされたテープ状又は板状の配線基材を設置
    し、型締めして前記配線基材の縁部を前記モールド成型
    用金型の上型と下型とでクランプするとともに前記複数
    の半導体素子がボンディングされた配線基材を前記単一
    のキャビティ内に閉じ込め、 前記通気孔からキャビティ内にガスを圧入してこのガス
    の圧力により前記配線基材をキャビティ表面に押圧して
    支持しつつ、前記キャビティ内に樹脂を充填して前記複
    数の半導体素子を一括で封止することを特徴とする樹脂
    モールド方法。
  6. 【請求項6】 前記配線基材を板状の配線基材(配線基
    板)とし、前記モールド成型用金型を、配線基材搭載ブ
    ロックがフローティング機構により上下動可能に支持さ
    れてなるモールド成型用金型とすることを特徴とする請
    求項1から請求項5のうちいずれか一に記載の樹脂モー
    ルド方法。
  7. 【請求項7】 単一の半導体パッケージ分の配線基材ユ
    ニットを所定間隔で複数備えるテープ状又は板状の配線
    基材を構成し、 前記各配線基材ユニットの表面に半導体素子をボンディ
    ングし、 一方において、モールド成型用金型の上型及び下型のう
    ち一方の型の配線基材搭載面に開口部を有する吸着用孔
    を、前記開口部が前記配線基材の裏面上の前記配線基材
    ユニット外となる領域に対向し、かつ、他方の型のキャ
    ビティに対向するように、形成し、 その後、前記配線基材の裏面を前記配線基材搭載面に設
    置し、前記吸着用孔を真空源に接続し、前記吸着用孔を
    負圧にして前記配線基材を前記配線基材搭載面に吸着支
    持しつつ、型締めして前記配線基材の縁部を上型と下型
    とでクランプするとともに、前記配線基材配線基材の各
    ユニットにボンディングされた複数の半導体素子を単一
    のキャビティ内に閉じ込め、前記キャビティ内に樹脂を
    充填して前記複数の半導体素子を一括で封止することを
    特徴とする樹脂モールド方法。
  8. 【請求項8】 前記開口部を配線基材周縁領域に対向す
    るように配置することを特徴とする請求項7に記載の樹
    脂モールド方法。
  9. 【請求項9】 前記開口部を前記配線基材ユニット間の
    領域に対向するように配置することを特徴とする請求項
    7に記載の樹脂モールド方法。
  10. 【請求項10】 前記開口部を複数とし、そのうちいく
    つかの開口部を配線基材周縁領域に対向するように配置
    し、他の開口部を前記配線基材ユニット間の領域に対向
    するように配置することを特徴とする請求項7に記載の
    樹脂モールド方法。
  11. 【請求項11】 単一の半導体パッケージ分の配線基材
    ユニットを所定間隔で複数備えるテープ状又は板状の配
    線基材を上型及び下型のうち一方の型に搭載し、他方の
    が型締め時に前記配線基材上に形成する単一のキャビ
    ティで複数の半導体パッケージを一括でモールド成形す
    るモールド成型用金型であって、 前記一方の型の配線基材搭載面に、前記他方の型のキャ
    ビティに対向する範囲内で複数の開口部を有する吸着用
    孔が設けられ、 そのうちいくつかの開口部が前記配線基材搭載面の周縁
    領域に配置され、他の開口部が前記配線基材搭載面の幅
    方向又は長手方向のほぼ中心軸上に配置されてなること
    を特徴とするモールド成型用金型。
  12. 【請求項12】 単一の半導体パッケージ分の配線基材
    ユニットを所定間隔で複数備えるテープ状又は板状の配
    線基材を上型及び下型のうち一方の型に搭載し、他方の
    が型締め時に前記配線基材上に形成する単一のキャビ
    ティで複数の半導体パッケージを一括でモールド成形す
    るモールド成型用金型であって、 前記一方の型の配線基材搭載面に前記他方の型のキャビ
    ティに対向する範囲内で開口部を有する吸着用孔が設け
    られ、 前記開口部の位置が、前記配線基材搭載面のうち前記配
    線基材ユニットが搭載される領域を除く領域内であるこ
    とを特徴とするモールド成型用金型。
  13. 【請求項13】 単一の半導体パッケージ分の配線基材
    ユニットを所定間隔で複数備えるテープ状又は板状の配
    線基材の裏面に吸着用溝を形成し、 前記各配線基材ユニットの表面に半導体素子をボンディ
    ングし、 一方において、モールド成型用金型に、その配線基材搭
    載面に開口部を有する吸着用孔を、前記開口部が前記吸
    着用溝に対向するように形成し、 その後、前記配線基材の裏面を前記配線基材搭載面に設
    置し、前記吸着用孔を真空源に接続し、前記真空源によ
    って前記吸着用孔及び前記吸着用溝内を負圧にして前記
    配線基材を前記配線基材搭載面に吸着支持しつつ、型締
    めして前記配線基材の縁部を上型と下型とでクランプす
    るとともに前記配線基材上にボンディング された複数の
    半導体素子を単一のキャビティ内に閉じ込め、前記キャ
    ビティ内に樹脂を充填して前記複数の半導体素子を一括
    で封止することを特徴とする樹脂モールド方法。
  14. 【請求項14】 前記吸着用溝を前記配線基材ユニット
    間の領域に形成することを特徴とする請求項13に記載
    の樹脂モールド方法。
  15. 【請求項15】 前記吸着用溝を前記配線基材ユニット
    間の領域から配線基材周縁領域まで延設し、前記開口部
    を前記配線基材周縁領域に対向するように配置すること
    を特徴とする請求項13に記載の樹脂モールド方法。
  16. 【請求項16】 前記吸着用溝を前記配線基材ユニット
    間の領域から配線基材周縁領域まで連続して形成し、前
    記開口部を複数とし、そのうちいくつかの開口部を配線
    基材周縁領域に対向するように配置し、他の開口部を前
    記配線基材ユニット間の領域に対向するように配置する
    ことを特徴とする請求項13に記載の樹脂モールド方
    法。
  17. 【請求項17】 前記配線基材の裏面にソルダーレジス
    トを選択的に付設することにより前記吸着用溝を形成す
    ることを特徴とする請求項13に記載の樹脂モールド方
    法。
  18. 【請求項18】 単一の半導体パッケージ分の配線基材
    ユニットを所定間隔で複数備える配線基材であって、そ
    の裏面にソルダーレジストが選択的に付設され、ソルダ
    ーレジスト開口部として形成される溝が前記配線基材ユ
    ニット間の領域から配線基材周縁領域まで連続して形成
    されてなることを特徴とする配線基材。
JP2000033380A 2000-02-10 2000-02-10 樹脂モールド方法、モールド成形用金型及び配線基材 Expired - Fee Related JP3510554B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000033380A JP3510554B2 (ja) 2000-02-10 2000-02-10 樹脂モールド方法、モールド成形用金型及び配線基材
KR10-2001-0006530A KR100417182B1 (ko) 2000-02-10 2001-02-09 수지몰드방법, 몰드성형용금형 및 배선기재
TW090103079A TW503497B (en) 2000-02-10 2001-02-12 Resin-molding method, molding dies and circuit base member
US09/781,789 US6676885B2 (en) 2000-02-10 2001-02-12 Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000033380A JP3510554B2 (ja) 2000-02-10 2000-02-10 樹脂モールド方法、モールド成形用金型及び配線基材

Publications (2)

Publication Number Publication Date
JP2001223229A JP2001223229A (ja) 2001-08-17
JP3510554B2 true JP3510554B2 (ja) 2004-03-29

Family

ID=18557871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000033380A Expired - Fee Related JP3510554B2 (ja) 2000-02-10 2000-02-10 樹脂モールド方法、モールド成形用金型及び配線基材

Country Status (4)

Country Link
US (1) US6676885B2 (ja)
JP (1) JP3510554B2 (ja)
KR (1) KR100417182B1 (ja)
TW (1) TW503497B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896825B2 (en) 2017-03-03 2021-01-19 Toshiba Memory Corporation Mold

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747345B1 (en) * 2000-03-01 2004-06-08 Todd O. Bolken Exposed die molding apparatus
JP4658353B2 (ja) * 2001-03-01 2011-03-23 ルネサスエレクトロニクス株式会社 樹脂モールド金型及び樹脂モールドパッケージの製造方法
TW486793B (en) * 2001-05-29 2002-05-11 Siliconware Precision Industries Co Ltd Packaging method for preventing a low viscosity encapsulant from flashing
JP2004134591A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004179345A (ja) * 2002-11-26 2004-06-24 Fujitsu Ltd 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法
JP4094515B2 (ja) 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP4583020B2 (ja) * 2003-11-17 2010-11-17 Towa株式会社 半導体チップの樹脂封止成形方法および樹脂封止成形用金型
US20050104251A1 (en) * 2003-11-18 2005-05-19 Lingsen Precision Industries, Ltd. Integrated circuit chip packaging process
JP2006073586A (ja) 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US7618249B2 (en) * 2006-09-22 2009-11-17 Asm Technology Singapore Pte Ltd. Memory card molding apparatus and process
CN103737849A (zh) * 2013-11-30 2014-04-23 苏州市旭正模具厂 一种旋转锁扣成型塑胶模
KR102376487B1 (ko) 2015-02-12 2022-03-21 삼성전자주식회사 반도체 패키지의 제조 장치 및 그 제조 방법
US9947561B2 (en) * 2016-03-07 2018-04-17 Asm Technology Singapore Pte Ltd Semiconductor encapsulation system comprising a vacuum pump and a reservoir pump
JP6499105B2 (ja) 2016-03-11 2019-04-10 東芝メモリ株式会社 金型
US11114313B2 (en) * 2019-05-16 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level mold chase

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618932A (ja) 1984-06-25 1986-01-16 Fujitsu Ltd 半導体装置の製造方法及び半導体製造装置
US4944908A (en) * 1988-10-28 1990-07-31 Eaton Corporation Method for forming a molded plastic article
JPH02297945A (ja) 1989-05-12 1990-12-10 Denki Kagaku Kogyo Kk 半導体素子パッケージの製造方法
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
JPH06232193A (ja) 1993-02-02 1994-08-19 Hitachi Ltd モールド装置およびそれを用いたモールド方法
JP2524955B2 (ja) * 1993-04-22 1996-08-14 トーワ株式会社 電子部品の樹脂封止成形方法及び装置
DE69501632T2 (de) * 1994-11-21 1998-07-23 Apic Yamada Corp Harzformmaschine mit Trennfolie
JP3214788B2 (ja) 1994-11-21 2001-10-02 アピックヤマダ株式会社 樹脂モールド装置および樹脂モールド方法
MY114536A (en) * 1994-11-24 2002-11-30 Apic Yamada Corp A resin molding machine and a method of resin molding
US5846477A (en) * 1994-12-08 1998-12-08 Nitto Denko Corporation Production method for encapsulating a semiconductor device
JP3631308B2 (ja) 1995-10-25 2005-03-23 Towa株式会社 電子部品の樹脂封止成形方法
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
KR19980058464A (ko) * 1996-12-30 1998-10-07 김영환 반도체 패키지의 몰딩방법
JP2971834B2 (ja) * 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JPH1140593A (ja) 1997-07-16 1999-02-12 Towa Kk 電子部品の樹脂封止成形方法及び金型
TW421833B (en) * 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
US6439869B1 (en) * 2000-08-16 2002-08-27 Micron Technology, Inc. Apparatus for molding semiconductor components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896825B2 (en) 2017-03-03 2021-01-19 Toshiba Memory Corporation Mold

Also Published As

Publication number Publication date
TW503497B (en) 2002-09-21
KR100417182B1 (ko) 2004-02-05
US6676885B2 (en) 2004-01-13
US20010013674A1 (en) 2001-08-16
KR20010082113A (ko) 2001-08-29
JP2001223229A (ja) 2001-08-17

Similar Documents

Publication Publication Date Title
JP3510554B2 (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
US7371606B2 (en) Manufacturing method of a semiconductor device
US7520052B2 (en) Method of manufacturing a semiconductor device
US7445969B2 (en) Method of manufacturing a semiconductor device
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
JP2001057404A (ja) 半導体装置およびその製造方法
JP2010153466A (ja) 配線基板
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP4454608B2 (ja) 半導体集積回路装置の製造方法
US8610288B2 (en) Semiconductor device with stacked semiconductor chips
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
US20010005060A1 (en) Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device
JP4162720B2 (ja) 半導体装置をカプセル化するシステムおよび方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP3955408B2 (ja) 半導体装置の製造方法
KR100818530B1 (ko) 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법
JP2003234436A (ja) マトリクス基板及び樹脂モールド方法
KR100955642B1 (ko) 반도체 패키지 몰딩 방법
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
JP4035240B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP2002367942A (ja) 半導体装置およびその製造方法
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置
JP2003045905A (ja) 樹脂封止方法及び樹脂封止装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031225

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees