JP2002367942A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002367942A JP2002367942A JP2002136026A JP2002136026A JP2002367942A JP 2002367942 A JP2002367942 A JP 2002367942A JP 2002136026 A JP2002136026 A JP 2002136026A JP 2002136026 A JP2002136026 A JP 2002136026A JP 2002367942 A JP2002367942 A JP 2002367942A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- resin
- grinding
- active surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体チップの割れや欠けを生じさせることな
く薄型の半導体装置の製造を実現する。 【解決手段】半導体チップＣは、基板１にフェースダウ
ンで接合される。この状態で、半導体チップＣは樹脂５
で封止される。次いで、樹脂５および半導体チップＣの
非活性表面１３側が研削目標厚Ｔまで同時に研削され、
半導体チップＣが薄型化される。さらに、切断ラインＤ
に沿って、樹脂５および基板１を切断することにより、
半導体装置の個片が切り出される。
く薄型の半導体装置の製造を実現する。 【解決手段】半導体チップＣは、基板１にフェースダウ
ンで接合される。この状態で、半導体チップＣは樹脂５
で封止される。次いで、樹脂５および半導体チップＣの
非活性表面１３側が研削目標厚Ｔまで同時に研削され、
半導体チップＣが薄型化される。さらに、切断ラインＤ
に沿って、樹脂５および基板１を切断することにより、
半導体装置の個片が切り出される。
Description
【０００１】
【発明の属する技術分野】この発明は、とくに薄型化に
有利な半導体装置およびその製造方法に関する。
有利な半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の典型的な組立工程は、半導
体ウエハをダイシングして個別半導体チップを作製する
工程と、半導体チップをリードフレームにダイボンディ
ングする工程と、半導体チップのパッドとリードフレー
ムとをワイヤボンディングする工程と、リードを外部に
引き出した状態で樹脂モールドする工程とを含む。半導
体装置全体の薄型化のためには半導体チップ自体の薄型
化が必要である。そこで、半導体ウエハのダイシングに
先立ち、ウエハの非活性表面（裏面）をグラインダーで
研削する研削工程が行われる。こうして一定の厚さまで
薄くしたウエハをダイシングして個別半導体チップが切
り出される。
体ウエハをダイシングして個別半導体チップを作製する
工程と、半導体チップをリードフレームにダイボンディ
ングする工程と、半導体チップのパッドとリードフレー
ムとをワイヤボンディングする工程と、リードを外部に
引き出した状態で樹脂モールドする工程とを含む。半導
体装置全体の薄型化のためには半導体チップ自体の薄型
化が必要である。そこで、半導体ウエハのダイシングに
先立ち、ウエハの非活性表面（裏面）をグラインダーで
研削する研削工程が行われる。こうして一定の厚さまで
薄くしたウエハをダイシングして個別半導体チップが切
り出される。
【０００３】ところが、薄い半導体ウエハをダイシング
ソーで分割すると、ウエハの割れやチップの欠けが生じ
る。そのため、ダイシング前のウエハの薄型化には限界
がある。そこで、最近では、先にダイシングを行い、そ
の後に、ウエハの裏面研削を行うことが提案されてい
る。すなわち、図７(a)に示されているように、ウエハ
１００の活性表面１０１を露出させた状態で、非活性表
面１０２側がダイシングテープ１０５に接着させられ
る。この状態で、ダイシングソー１０７によって、活性
表面１０１側から、約５０μｍの深さまでウエハ１００
に切り溝１０３を付けるハーフカット工程が行われる。
このハーフカット工程に引き続いて、図７(b)に示すよ
うに、非活性表面１０２側のダイシングテープ１０５を
剥がし、活性表面１０１側にダイシングテープ１０６を
貼着する。この状態で、グラインダー１０９を用いて、
非活性表面１０２側の研削、すなわち裏面研削が行われ
る。この裏面研削は、切り溝１０３に到達するまで行わ
れる。裏面研削によって切り溝１０３が現れたときに
は、厚さが約５０μｍの半導体チップ個片１１０が得ら
れることになる（図７(c)参照）。
ソーで分割すると、ウエハの割れやチップの欠けが生じ
る。そのため、ダイシング前のウエハの薄型化には限界
がある。そこで、最近では、先にダイシングを行い、そ
の後に、ウエハの裏面研削を行うことが提案されてい
る。すなわち、図７(a)に示されているように、ウエハ
１００の活性表面１０１を露出させた状態で、非活性表
面１０２側がダイシングテープ１０５に接着させられ
る。この状態で、ダイシングソー１０７によって、活性
表面１０１側から、約５０μｍの深さまでウエハ１００
に切り溝１０３を付けるハーフカット工程が行われる。
このハーフカット工程に引き続いて、図７(b)に示すよ
うに、非活性表面１０２側のダイシングテープ１０５を
剥がし、活性表面１０１側にダイシングテープ１０６を
貼着する。この状態で、グラインダー１０９を用いて、
非活性表面１０２側の研削、すなわち裏面研削が行われ
る。この裏面研削は、切り溝１０３に到達するまで行わ
れる。裏面研削によって切り溝１０３が現れたときに
は、厚さが約５０μｍの半導体チップ個片１１０が得ら
れることになる（図７(c)参照）。
【０００４】このようにして、ダイシング時における割
れや欠けの問題を生じさせることなく、薄型化された半
導体チップ１１０を作製できる。こうして作製された半
導体チップは、その後、実装基板に搭載され、外部端子
の接続および樹脂モールドなどの工程を経て、半導体装
置（集積回路素子）として完成されることになる。
れや欠けの問題を生じさせることなく、薄型化された半
導体チップ１１０を作製できる。こうして作製された半
導体チップは、その後、実装基板に搭載され、外部端子
の接続および樹脂モールドなどの工程を経て、半導体装
置（集積回路素子）として完成されることになる。
【０００５】
【発明が解決しようとする課題】ところが、薄型化され
た半導体チップ１１０は、ハンドリング時に割れや欠け
が生じるおそれがある。すなわち、たとえば、実装基板
への搭載は、ロボットによって自動で行われることにな
るが、ロボットのハンドで保持される際などに加わる外
力により、薄い半導体チップ１１０は、割れてしまった
り、また、角部が容易に欠けてしまったりする。
た半導体チップ１１０は、ハンドリング時に割れや欠け
が生じるおそれがある。すなわち、たとえば、実装基板
への搭載は、ロボットによって自動で行われることにな
るが、ロボットのハンドで保持される際などに加わる外
力により、薄い半導体チップ１１０は、割れてしまった
り、また、角部が容易に欠けてしまったりする。
【０００６】したがって、上述の従来技術は、ダイシン
グ時におけるチップの割れおよび欠けを防ぐことができ
ても、ハンドリング時における割れや欠けといった新た
な問題を招来することとなっていた。そこで、この発明
の目的は、上述の技術的課題を解決し、半導体チップの
割れや欠けを生じさせることなく製造することができる
構造の半導体装置を提供することである。
グ時におけるチップの割れおよび欠けを防ぐことができ
ても、ハンドリング時における割れや欠けといった新た
な問題を招来することとなっていた。そこで、この発明
の目的は、上述の技術的課題を解決し、半導体チップの
割れや欠けを生じさせることなく製造することができる
構造の半導体装置を提供することである。
【０００７】また、この発明の他の目的は、半導体チッ
プの割れや欠けを生じさせることなく半導体装置を製造
するための方法を提供することである。
プの割れや欠けを生じさせることなく半導体装置を製造
するための方法を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、基板と、
この基板の一方表面に活性表面を対向させた状態で当該
基板に接合され、上記活性表面とは反対側の表面である
非活性表面を露出させた半導体チップと、上記基板の上
記半導体チップが接合された上記一方表面とは反対側の
他方表面に接合された外部端子とを含むことを特徴とす
る半導体装置である。
目的を達成するための請求項１記載の発明は、基板と、
この基板の一方表面に活性表面を対向させた状態で当該
基板に接合され、上記活性表面とは反対側の表面である
非活性表面を露出させた半導体チップと、上記基板の上
記半導体チップが接合された上記一方表面とは反対側の
他方表面に接合された外部端子とを含むことを特徴とす
る半導体装置である。
【０００９】請求項２に記載のように、上記基板は、配
線パターンが形成された配線基板であってもよい。上記
外部接続端子は、基板に接合された半田ボールなどのボ
ール状端子であってもよい。基板に対する半導体チップ
の接合は、たとえば、金バンプなどのバンプを介して行
われてもよい。
線パターンが形成された配線基板であってもよい。上記
外部接続端子は、基板に接合された半田ボールなどのボ
ール状端子であってもよい。基板に対する半導体チップ
の接合は、たとえば、金バンプなどのバンプを介して行
われてもよい。
【００１０】この発明によれば、半導体チップは、活性
表面が上記基板に対向した状態で、当該基板に接合され
ている。すなわち、半導体チップは、いわゆるフェース
ダウンで基板に接合されている。したがって、半導体チ
ップは、その活性表面が基板によって保護されるととも
に、この基板に接合された外部端子を介して外部接続す
ることができる。基板の側壁を覆う保護樹脂がさらに設
けられていてもよいし、このような保護樹脂がなくても
よい。
表面が上記基板に対向した状態で、当該基板に接合され
ている。すなわち、半導体チップは、いわゆるフェース
ダウンで基板に接合されている。したがって、半導体チ
ップは、その活性表面が基板によって保護されるととも
に、この基板に接合された外部端子を介して外部接続す
ることができる。基板の側壁を覆う保護樹脂がさらに設
けられていてもよいし、このような保護樹脂がなくても
よい。
【００１１】最終製品の形態において、基板の非活性表
面は、保護樹脂などにより覆われることなく外部に露出
することになるが、基板に対向している活性表面側の表
層領域に形成されている素子に対する外部からの影響は
無視できる。活性表面は、基板と対向させられることに
より保護されることになるが、必要に応じて、活性表面
と基板との間に樹脂剤を充填すれば、活性表面側の表層
領域に形成された素子の保護には十分である。
面は、保護樹脂などにより覆われることなく外部に露出
することになるが、基板に対向している活性表面側の表
層領域に形成されている素子に対する外部からの影響は
無視できる。活性表面は、基板と対向させられることに
より保護されることになるが、必要に応じて、活性表面
と基板との間に樹脂剤を充填すれば、活性表面側の表層
領域に形成された素子の保護には十分である。
【００１２】なお、上記半導体チップは、非活性表面に
対する研磨または研削処理によって、薄型化（好ましく
は、１００μｍないし２００μｍの厚さに薄型化）され
ていることが好ましい。このような半導体チップは、請
求項３に記載されているように、基板上に、半導体チッ
プを、当該半導体チップの活性表面を上記基板の一方表
面に対向させて接合するチップ接合工程と、上記半導体
チップの活性表面とは反対側の表面である非活性表面側
を研削または研磨する研削工程と、上記基板の上記半導
体チップが接合される上記一方表面とは反対側の他方表
面に外部端子を接合する工程とを含むことを特徴とする
半導体装置の製造方法により製造することができる。
対する研磨または研削処理によって、薄型化（好ましく
は、１００μｍないし２００μｍの厚さに薄型化）され
ていることが好ましい。このような半導体チップは、請
求項３に記載されているように、基板上に、半導体チッ
プを、当該半導体チップの活性表面を上記基板の一方表
面に対向させて接合するチップ接合工程と、上記半導体
チップの活性表面とは反対側の表面である非活性表面側
を研削または研磨する研削工程と、上記基板の上記半導
体チップが接合される上記一方表面とは反対側の他方表
面に外部端子を接合する工程とを含むことを特徴とする
半導体装置の製造方法により製造することができる。
【００１３】たとえば、チップ接合工程では、比較的厚
い半導体ウエハ（たとえば、３００〜７００μｍ厚）を
ダイシングして得られた半導体チップ個片が、基板に接
合される。このような厚い半導体ウエハからの半導体チ
ップ個片の切り出しは、容易であり、半導体チップに割
れや欠けが生じることがない。そして、このような厚い
半導体ウエハから取り出された厚い半導体チップは、ロ
ボットなどによるハンドリングの際に、割れや欠けが生
じることがない。
い半導体ウエハ（たとえば、３００〜７００μｍ厚）を
ダイシングして得られた半導体チップ個片が、基板に接
合される。このような厚い半導体ウエハからの半導体チ
ップ個片の切り出しは、容易であり、半導体チップに割
れや欠けが生じることがない。そして、このような厚い
半導体ウエハから取り出された厚い半導体チップは、ロ
ボットなどによるハンドリングの際に、割れや欠けが生
じることがない。
【００１４】研削工程に先だって半導体チップの樹脂封
止がされてもよいし、されなくてもよい。研削工程は、
半導体チップの樹脂封止を行わなくても、問題なく実行
できる。樹脂封止工程を省けば、製造工程が著しく簡素
化されるから、生産コストを低く抑えることができ、か
つ、生産性を向上できる。ただし、半導体チップの活性
表面の保護のためには、半導体チップの活性表面と基板
との間の空隙に樹脂剤を注入する工程がさらに含まれて
いることが好ましい。
止がされてもよいし、されなくてもよい。研削工程は、
半導体チップの樹脂封止を行わなくても、問題なく実行
できる。樹脂封止工程を省けば、製造工程が著しく簡素
化されるから、生産コストを低く抑えることができ、か
つ、生産性を向上できる。ただし、半導体チップの活性
表面の保護のためには、半導体チップの活性表面と基板
との間の空隙に樹脂剤を注入する工程がさらに含まれて
いることが好ましい。
【００１５】研削工程に先だって、半導体チップを保護
樹脂で封止し、さらにこの保護樹脂と半導体チップの非
活性表面側とを同時に研削することとすれば、研削の
際、半導体チップは、保護樹脂により周囲が保護された
状態で研削されていくので、欠けが生じたりするおそれ
がない。こうして得られた半導体装置は、半導体チップ
の側壁が保護樹脂により覆われていて、半導体チップの
いずれの角部も保護樹脂により保護されている。したが
って、たとえ研削によって半導体チップを非常に薄くし
た場合（たとえば、１００〜２００μｍ）であっても、
半導体チップが損傷を受けるおそれはない。
樹脂で封止し、さらにこの保護樹脂と半導体チップの非
活性表面側とを同時に研削することとすれば、研削の
際、半導体チップは、保護樹脂により周囲が保護された
状態で研削されていくので、欠けが生じたりするおそれ
がない。こうして得られた半導体装置は、半導体チップ
の側壁が保護樹脂により覆われていて、半導体チップの
いずれの角部も保護樹脂により保護されている。したが
って、たとえ研削によって半導体チップを非常に薄くし
た場合（たとえば、１００〜２００μｍ）であっても、
半導体チップが損傷を受けるおそれはない。
【００１６】すなわち、半導体装置をロボットを用いて
プリント配線基板などに実装する場合であっても、半導
体チップに割れや欠けが生じるおそれがない。
プリント配線基板などに実装する場合であっても、半導
体チップに割れや欠けが生じるおそれがない。
【００１７】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の第１の実施形態に係る半導体装置の組立工程を工
程順に示す断面図である。図１(a)は、半導体チップ接
合工程を示す。ポリイミド基板などの基板１には、予め
配線パターンが、たとえば銅箔のエッチングなどによっ
て形成されている。この基板１の一方表面には、複数の
半導体チップＣがフェースダウンで接合される。すなわ
ち、半導体チップＣは、トランジスタや抵抗などの素子
が形成された活性表層領域側の表面である活性表面１１
を基板１に対向させた状態で、バンプ２を介して、基板
１に接合されており、この基板１に形成された配線パタ
ーンに電気的に接続されている。
を、添付図面を参照して詳細に説明する。図１は、この
発明の第１の実施形態に係る半導体装置の組立工程を工
程順に示す断面図である。図１(a)は、半導体チップ接
合工程を示す。ポリイミド基板などの基板１には、予め
配線パターンが、たとえば銅箔のエッチングなどによっ
て形成されている。この基板１の一方表面には、複数の
半導体チップＣがフェースダウンで接合される。すなわ
ち、半導体チップＣは、トランジスタや抵抗などの素子
が形成された活性表層領域側の表面である活性表面１１
を基板１に対向させた状態で、バンプ２を介して、基板
１に接合されており、この基板１に形成された配線パタ
ーンに電気的に接続されている。
【００１８】基板１に接合される半導体チップＣは、比
較的大きな厚み、たとえば、３００〜７００μｍ程度の
厚みを有している。このような半導体チップＣは、３０
０〜７００μｍの厚い半導体ウエハ（図示せず）をダイ
シングソーで分割することによって得られる。このよう
に十分に厚いウエハは、ダイシング工程において割れや
欠けが生じることがなく、かつ、このダイシング工程を
経て得られる厚い半導体チップＣは、その後に基板１に
接合するためのハンドリング時においても割れや欠けが
生じるおそれがない。
較的大きな厚み、たとえば、３００〜７００μｍ程度の
厚みを有している。このような半導体チップＣは、３０
０〜７００μｍの厚い半導体ウエハ（図示せず）をダイ
シングソーで分割することによって得られる。このよう
に十分に厚いウエハは、ダイシング工程において割れや
欠けが生じることがなく、かつ、このダイシング工程を
経て得られる厚い半導体チップＣは、その後に基板１に
接合するためのハンドリング時においても割れや欠けが
生じるおそれがない。
【００１９】半導体チップＣが基板１に接合された後に
は、必要に応じて、活性表面１１と基板１との間の空隙
に液状樹脂３（アンダーフィル）が注入される。図１
(b)は、半導体チップ接合工程に続いて行われる樹脂封
止工程を示す。この樹脂封止工程では、基板１に接合さ
れた複数個の半導体チップＣを一括して収容するキャビ
ティが形成された金型（図示せず）が用いられ、基板１
上の複数個の半導体チップＣが樹脂５によって一括して
封止される。これにより、各半導体チップＣの側壁１２
と、活性表面１１とは反対側の非活性表面１３とが樹脂
５で覆われる。また、活性表面１１と基板１との間の空
隙の側方が、樹脂５で封止され、こうして活性表面１１
が保護される。
は、必要に応じて、活性表面１１と基板１との間の空隙
に液状樹脂３（アンダーフィル）が注入される。図１
(b)は、半導体チップ接合工程に続いて行われる樹脂封
止工程を示す。この樹脂封止工程では、基板１に接合さ
れた複数個の半導体チップＣを一括して収容するキャビ
ティが形成された金型（図示せず）が用いられ、基板１
上の複数個の半導体チップＣが樹脂５によって一括して
封止される。これにより、各半導体チップＣの側壁１２
と、活性表面１１とは反対側の非活性表面１３とが樹脂
５で覆われる。また、活性表面１１と基板１との間の空
隙の側方が、樹脂５で封止され、こうして活性表面１１
が保護される。
【００２０】図１(c)は、樹脂封止工程に続いて、樹脂
５の硬化後に行われる研削工程を示す。研削工程では、
図１(b)において二点鎖線で示す研削目標厚Ｔまで、グ
ラインダーを用いて研削が行われる。すなわち、樹脂５
が研削され、半導体チップＣの非活性表面１３が露出さ
せられる。その後は、樹脂５および半導体チップＣの非
活性表面１３側の研削が同時に進行し、研削目標厚Ｔま
で研削される。この研削目標厚Ｔは、たとえば、研削後
の半導体チップＣの厚みｔが、１００〜２００μｍ程度
となるように設定される。
５の硬化後に行われる研削工程を示す。研削工程では、
図１(b)において二点鎖線で示す研削目標厚Ｔまで、グ
ラインダーを用いて研削が行われる。すなわち、樹脂５
が研削され、半導体チップＣの非活性表面１３が露出さ
せられる。その後は、樹脂５および半導体チップＣの非
活性表面１３側の研削が同時に進行し、研削目標厚Ｔま
で研削される。この研削目標厚Ｔは、たとえば、研削後
の半導体チップＣの厚みｔが、１００〜２００μｍ程度
となるように設定される。
【００２１】続いて、たとえば、ダイシングソーを用い
て、半導体チップＣ同士の間に設定された切断ラインＤ
に沿って、樹脂５および基板１が切断され、図１(d)に
示すように、半導体装置の個片が切り出される。この切
り出し工程によって切り出された半導体装置は、半導体
チップＣの側壁が全周にわたって樹脂５で覆われてい
る。そして、この樹脂５の上面５ａと研削後の非活性表
面１３とは面一になっており、半導体チップＣの角部は
樹脂５により覆われていて、いずれの位置においても保
護されている。
て、半導体チップＣ同士の間に設定された切断ラインＤ
に沿って、樹脂５および基板１が切断され、図１(d)に
示すように、半導体装置の個片が切り出される。この切
り出し工程によって切り出された半導体装置は、半導体
チップＣの側壁が全周にわたって樹脂５で覆われてい
る。そして、この樹脂５の上面５ａと研削後の非活性表
面１３とは面一になっており、半導体チップＣの角部は
樹脂５により覆われていて、いずれの位置においても保
護されている。
【００２２】この切り出し工程の後には、必要に応じ
て、図１(e)に示すように半田ボール７などの外部端子
が、基板１の半導体チップＣが接合された表面とは反対
側の表面に設けられる。図２は、半田ボール７の近傍の
構成を拡大して示す断面図である。基板１の半導体チッ
プＣ側の表面には、バンプ２の接合位置に、予め導体パ
ターン１５が形成されている。基板１には、所定の位置
において、導体パターン１５を反対側の面において露出
させるための孔１６が形成されている。この孔１６の内
壁と、導体パターン１５とは反対側の表面における孔１
６の縁部付近には、導体パターン１７が形成されてい
る。導体パターン１５および１７の形成は、たとえば、
銅の電解めっきにより行うことができる。
て、図１(e)に示すように半田ボール７などの外部端子
が、基板１の半導体チップＣが接合された表面とは反対
側の表面に設けられる。図２は、半田ボール７の近傍の
構成を拡大して示す断面図である。基板１の半導体チッ
プＣ側の表面には、バンプ２の接合位置に、予め導体パ
ターン１５が形成されている。基板１には、所定の位置
において、導体パターン１５を反対側の面において露出
させるための孔１６が形成されている。この孔１６の内
壁と、導体パターン１５とは反対側の表面における孔１
６の縁部付近には、導体パターン１７が形成されてい
る。導体パターン１５および１７の形成は、たとえば、
銅の電解めっきにより行うことができる。
【００２３】このような基板１の裏面側には、印刷によ
り半田ボール７が孔１６の位置に転写される。そして、
必要に応じてリフローを施すことにより、半田ボール７
を構成する半田の一部が孔１６に入り込み、導体パター
ン１５および１７と接合されることになる。このように
して、図１(e)に示すボールグリッドアレイ（ＢＧＡ）
型の半導体装置が得られる。なお、孔１６の内壁から基
板１の裏面にかけて形成された導体パターン１７は省略
することができ、この導体パターン１７が無くても、導
体パターン１５に接合された良好な半田ボール７の形成
が可能である。
り半田ボール７が孔１６の位置に転写される。そして、
必要に応じてリフローを施すことにより、半田ボール７
を構成する半田の一部が孔１６に入り込み、導体パター
ン１５および１７と接合されることになる。このように
して、図１(e)に示すボールグリッドアレイ（ＢＧＡ）
型の半導体装置が得られる。なお、孔１６の内壁から基
板１の裏面にかけて形成された導体パターン１７は省略
することができ、この導体パターン１７が無くても、導
体パターン１５に接合された良好な半田ボール７の形成
が可能である。
【００２４】むろん、図１(d)に示すように、外部端子
のないランドグリッドアレイ（ＬＧＡ）型の半導体装置
を完成品としてもよい。以上のようにこの実施形態によ
れば、半導体チップＣのダイシングは厚いウエハから行
い、その後、厚い半導体チップＣを基板１に実装し、さ
らに樹脂封止した後に、研削を行って半導体チップＣを
薄型化している。したがって、ダイシング時における割
れや欠け、またはハンドリング時における割れや欠けが
生じるおそれがない。そして、半導体装置個片への切り
出しは、樹脂５によって薄い半導体チップＣが保護され
ている状態で行われるので、この切り出し工程において
半導体チップＣが損傷を受けることもない。
のないランドグリッドアレイ（ＬＧＡ）型の半導体装置
を完成品としてもよい。以上のようにこの実施形態によ
れば、半導体チップＣのダイシングは厚いウエハから行
い、その後、厚い半導体チップＣを基板１に実装し、さ
らに樹脂封止した後に、研削を行って半導体チップＣを
薄型化している。したがって、ダイシング時における割
れや欠け、またはハンドリング時における割れや欠けが
生じるおそれがない。そして、半導体装置個片への切り
出しは、樹脂５によって薄い半導体チップＣが保護され
ている状態で行われるので、この切り出し工程において
半導体チップＣが損傷を受けることもない。
【００２５】さらに、最終的に得られる半導体装置は、
半導体チップＣの側壁の全周が樹脂５で覆われており、
さらに、半導体チップＣの非活性表面１３と樹脂５とが
面一になっていて、半導体チップＣの角部が露出するこ
とがない。そのため、その後のハンドリング時において
も、樹脂５によって半導体チップＣを保護することがで
きる。このようにして、半導体チップＣに割れや欠けを
生じさせることなく、極めて薄型の半導体装置を作製す
ることができる。
半導体チップＣの側壁の全周が樹脂５で覆われており、
さらに、半導体チップＣの非活性表面１３と樹脂５とが
面一になっていて、半導体チップＣの角部が露出するこ
とがない。そのため、その後のハンドリング時において
も、樹脂５によって半導体チップＣを保護することがで
きる。このようにして、半導体チップＣに割れや欠けを
生じさせることなく、極めて薄型の半導体装置を作製す
ることができる。
【００２６】なお、半導体チップＣの非活性表面１３は
露出することになるが、半導体チップＣの活性表面１１
は基板１に対向しており、かつ、半導体チップＣの側壁
は樹脂５で覆われているため、半導体チップＣの活性表
層領域は十分に保護されている。図３は、この発明の第
２の実施形態に係る半導体装置の組立工程を工程順に示
す断面図である。この図３において上述の図１に示され
た各部に対応する各部には図１の場合と同一の参照符号
を付して示す。
露出することになるが、半導体チップＣの活性表面１１
は基板１に対向しており、かつ、半導体チップＣの側壁
は樹脂５で覆われているため、半導体チップＣの活性表
層領域は十分に保護されている。図３は、この発明の第
２の実施形態に係る半導体装置の組立工程を工程順に示
す断面図である。この図３において上述の図１に示され
た各部に対応する各部には図１の場合と同一の参照符号
を付して示す。
【００２７】上述の第１の実施形態においては、複数の
半導体チップＣを一括して樹脂モールドするようにして
いるが（図１(a)参照）、この実施形態においては、個
々の半導体チップＣに対応した複数のキャビティ２１が
形成された金型２０を用いて、各半導体チップＣの樹脂
モールドを個別に行うようにしている（図３(a)，図３
(b)）。この場合、切断ラインＤは、個別樹脂モールド
の間の位置に設定される。したがって、モールド樹脂５
は、切断されず、基板１のみが切断されることになる。
半導体チップＣを一括して樹脂モールドするようにして
いるが（図１(a)参照）、この実施形態においては、個
々の半導体チップＣに対応した複数のキャビティ２１が
形成された金型２０を用いて、各半導体チップＣの樹脂
モールドを個別に行うようにしている（図３(a)，図３
(b)）。この場合、切断ラインＤは、個別樹脂モールド
の間の位置に設定される。したがって、モールド樹脂５
は、切断されず、基板１のみが切断されることになる。
【００２８】樹脂封止工程の後には、樹脂５の硬化後、
基板１の切断に先だって、研削工程が行われる（図３
(c)）。すなわち、グラインダーなどを用いて、研磨目
標厚Ｔ（図３(b)参照）まで、樹脂および半導体チップ
Ｃの非活性表面１３側が研削される。切り出し工程で個
片に切り出された半導体装置（図３(d)）には、必要に
応じて、外部端子形成工程（図３(e)）が施され、たと
えば、半田ボール７からなる外部端子が、基板１の半導
体チップＣとは反対側の表面に設けられる。
基板１の切断に先だって、研削工程が行われる（図３
(c)）。すなわち、グラインダーなどを用いて、研磨目
標厚Ｔ（図３(b)参照）まで、樹脂および半導体チップ
Ｃの非活性表面１３側が研削される。切り出し工程で個
片に切り出された半導体装置（図３(d)）には、必要に
応じて、外部端子形成工程（図３(e)）が施され、たと
えば、半田ボール７からなる外部端子が、基板１の半導
体チップＣとは反対側の表面に設けられる。
【００２９】図４は、この発明の第３の実施形態に係る
半導体装置の組み立て工程を工程順に示す断面図であ
る。この図４において上述の図１に示された各部に対応
する各部には図１の場合と同一の参照符号を付して示
す。この実施形態においても、図３に示された第２の実
施形態の場合と同じく、個々の半導体チップＣが、個別
に樹脂封止される。ただし、この実施形態においては、
比較的粘度の高い液状樹脂５を各半導体チップＣの位置
に滴下して硬化させることにより樹脂封止を行うように
しており、金型を用いることなく樹脂封止工程が達成さ
れる（図４(a)）。
半導体装置の組み立て工程を工程順に示す断面図であ
る。この図４において上述の図１に示された各部に対応
する各部には図１の場合と同一の参照符号を付して示
す。この実施形態においても、図３に示された第２の実
施形態の場合と同じく、個々の半導体チップＣが、個別
に樹脂封止される。ただし、この実施形態においては、
比較的粘度の高い液状樹脂５を各半導体チップＣの位置
に滴下して硬化させることにより樹脂封止を行うように
しており、金型を用いることなく樹脂封止工程が達成さ
れる（図４(a)）。
【００３０】樹脂封止後は、樹脂５の硬化後に、図４
(b)に示すように、樹脂５および半導体チップＣが、グ
ラインダーなどを用いて研削目標厚Ｔ（図４(a)参照）
まで同時に研削される。この後の工程は、図３(d)(e)の
工程と同様である。図５は、この発明の第４の実施形態
に係る半導体装置の組立工程を工程順に示す断面図であ
る。この図５において上述の図４に示された各部に対応
する各部には図４の場合と同一の参照符号を付して示
す。
(b)に示すように、樹脂５および半導体チップＣが、グ
ラインダーなどを用いて研削目標厚Ｔ（図４(a)参照）
まで同時に研削される。この後の工程は、図３(d)(e)の
工程と同様である。図５は、この発明の第４の実施形態
に係る半導体装置の組立工程を工程順に示す断面図であ
る。この図５において上述の図４に示された各部に対応
する各部には図４の場合と同一の参照符号を付して示
す。
【００３１】この実施形態では、樹脂封止工程（図５
(a)）において、液状樹脂５が、半導体チップＣの側壁
１２の部分のみに被着させられて硬化させられる。これ
により、その後の研削工程（図５(b)）においては、樹
脂５および半導体チップＣの非活性表面１３側を同時に
研削する際に、樹脂５の研削量が少なくなるので、研削
工程に要する時間を短縮できる。第１ないし第４の実施
形態は、半導体チップＣの少なくとも側壁部は全周にわ
たって樹脂５で封止され、この樹脂５と半導体チップＣ
の非活性表面側が同時に研削される点において共通して
おり、これにより、半導体チップＣと、この半導体チッ
プＣの側壁１２を全周にわたって覆う樹脂５の表面５ａ
とが面一の状態となった装置が得られる。
(a)）において、液状樹脂５が、半導体チップＣの側壁
１２の部分のみに被着させられて硬化させられる。これ
により、その後の研削工程（図５(b)）においては、樹
脂５および半導体チップＣの非活性表面１３側を同時に
研削する際に、樹脂５の研削量が少なくなるので、研削
工程に要する時間を短縮できる。第１ないし第４の実施
形態は、半導体チップＣの少なくとも側壁部は全周にわ
たって樹脂５で封止され、この樹脂５と半導体チップＣ
の非活性表面側が同時に研削される点において共通して
おり、これにより、半導体チップＣと、この半導体チッ
プＣの側壁１２を全周にわたって覆う樹脂５の表面５ａ
とが面一の状態となった装置が得られる。
【００３２】図６は、この発明の第５の実施形態に係る
半導体装置の組立工程を工程順に示す断面図である。こ
の図６において、上述の図１に示された各部に対応する
部分には同一の参照符号を付して示すこととする。この
実施形態の特徴は、樹脂５（図１参照）による半導体チ
ップＣの封止工程を省いた点にある。すなわち、図６
(a)に示すように、複数の半導体チップＣが、トランジ
スタや抵抗などの素子が形成された活性表層領域側の表
面である活性表面１１を基板１に対向させた状態で（す
なわち、フェースダウンで）、バンプ２を介して、基板
１の一方表面に接合され、この基板１に形成された配線
パターンに電気的に接続される。
半導体装置の組立工程を工程順に示す断面図である。こ
の図６において、上述の図１に示された各部に対応する
部分には同一の参照符号を付して示すこととする。この
実施形態の特徴は、樹脂５（図１参照）による半導体チ
ップＣの封止工程を省いた点にある。すなわち、図６
(a)に示すように、複数の半導体チップＣが、トランジ
スタや抵抗などの素子が形成された活性表層領域側の表
面である活性表面１１を基板１に対向させた状態で（す
なわち、フェースダウンで）、バンプ２を介して、基板
１の一方表面に接合され、この基板１に形成された配線
パターンに電気的に接続される。
【００３３】半導体チップＣが基板１に接合された後に
は、活性表面１１と基板１との間の空隙に液状樹脂３
（アンダーフィル）が注入される。これにより、活性表
面１１側の表層領域に形成された素子の保護が図られ
る。続いて、基板１上の複数の半導体チップＣの非活性
表面１３に対して、半導体チップＣを樹脂封止しない状
態で、研削工程が行われる。本願発明者の研究によれ
ば、半導体チップＣを樹脂封止しなくとも、非活性表面
１３の研削工程は問題なく行えることが確認されてい
る。
は、活性表面１１と基板１との間の空隙に液状樹脂３
（アンダーフィル）が注入される。これにより、活性表
面１１側の表層領域に形成された素子の保護が図られ
る。続いて、基板１上の複数の半導体チップＣの非活性
表面１３に対して、半導体チップＣを樹脂封止しない状
態で、研削工程が行われる。本願発明者の研究によれ
ば、半導体チップＣを樹脂封止しなくとも、非活性表面
１３の研削工程は問題なく行えることが確認されてい
る。
【００３４】この研削工程では、図６(a)において二点
鎖線で示す研削目標厚Ｔまで、半導体チップＣの非活性
表面１３側が、グラインダーを用いて研削される。研削
目標厚Ｔは、たとえば、研削後の半導体チップＣの厚み
ｔが、１００〜２００μｍ程度となるように設定され
る。続いて、たとえば、ダイシングソーを用いて、半導
体チップＣ同士の間に設定された切断ラインＤに沿っ
て、基板１が切断され、図６(c)に示すように、半導体
装置の個片が切り出される。
鎖線で示す研削目標厚Ｔまで、半導体チップＣの非活性
表面１３側が、グラインダーを用いて研削される。研削
目標厚Ｔは、たとえば、研削後の半導体チップＣの厚み
ｔが、１００〜２００μｍ程度となるように設定され
る。続いて、たとえば、ダイシングソーを用いて、半導
体チップＣ同士の間に設定された切断ラインＤに沿っ
て、基板１が切断され、図６(c)に示すように、半導体
装置の個片が切り出される。
【００３５】この後は、必要に応じて、図６(d)に示す
ように、基板１の半導体チップＣとは反対側の表面に外
部端子としての半田ボール７が形成される。この最終形
態において、半導体チップＣは、非活性表面１３はもち
ろんその側壁１２においても樹脂封止がされている必要
はない。このように、この実施形態によれば、半導体チ
ップＣの樹脂封止を要しないので、半導体装置の製造工
程を著しく簡素化できる。これにより、生産コストを低
減できる上、生産性を著しく向上することができる。
ように、基板１の半導体チップＣとは反対側の表面に外
部端子としての半田ボール７が形成される。この最終形
態において、半導体チップＣは、非活性表面１３はもち
ろんその側壁１２においても樹脂封止がされている必要
はない。このように、この実施形態によれば、半導体チ
ップＣの樹脂封止を要しないので、半導体装置の製造工
程を著しく簡素化できる。これにより、生産コストを低
減できる上、生産性を著しく向上することができる。
【００３６】以上、この発明の５つの実施形態について
説明したが、この発明は、他の形態でも実施することが
できる。たとえば、上述の第２、第３または第４の実施
形態においては、個々の半導体チップＣを個別に樹脂モ
ールドすることとしているが、２〜３個ずつ（すなわ
ち、所定の複数個）の半導体チップＣにグループ分けし
て、各グループの複数個の半導体チップを一括して樹脂
モールドするようにしてもよい。
説明したが、この発明は、他の形態でも実施することが
できる。たとえば、上述の第２、第３または第４の実施
形態においては、個々の半導体チップＣを個別に樹脂モ
ールドすることとしているが、２〜３個ずつ（すなわ
ち、所定の複数個）の半導体チップＣにグループ分けし
て、各グループの複数個の半導体チップを一括して樹脂
モールドするようにしてもよい。
【００３７】また、上述の第２、第３または第４の実施
形態の工程では、図３(d)において参照符号６０で示す
ように、封止樹脂５から基板１がはみ出ることになる。
これでも大きな問題はないが、この基板１のはみ出しが
問題となるのであれば、樹脂５を通るように切断ライン
Ｄ１（図３(c)参照）を設定し、この切断ラインＤ１に
沿って樹脂５および基板１を切断すればよい。さらに、
上述の各実施形態では、研削工程では、グラインダーに
よる機械的研削が行われることとしたが、この研削工程
は、エッチング液を用いた化学的研削工程であってもよ
く、また、ＣＭＰ（化学的機械的研磨）法のような化学
的機械的研磨工程であってもよい。ただし、半導体チッ
プの非活性表面側の研削または研磨は、研削精度よりも
研削速度の方が重視されるから、上述の３つの方法のな
かでは、グラインダーによる機械的研削方法が、生産効
率の向上の観点からは、もっとも好ましい。
形態の工程では、図３(d)において参照符号６０で示す
ように、封止樹脂５から基板１がはみ出ることになる。
これでも大きな問題はないが、この基板１のはみ出しが
問題となるのであれば、樹脂５を通るように切断ライン
Ｄ１（図３(c)参照）を設定し、この切断ラインＤ１に
沿って樹脂５および基板１を切断すればよい。さらに、
上述の各実施形態では、研削工程では、グラインダーに
よる機械的研削が行われることとしたが、この研削工程
は、エッチング液を用いた化学的研削工程であってもよ
く、また、ＣＭＰ（化学的機械的研磨）法のような化学
的機械的研磨工程であってもよい。ただし、半導体チッ
プの非活性表面側の研削または研磨は、研削精度よりも
研削速度の方が重視されるから、上述の３つの方法のな
かでは、グラインダーによる機械的研削方法が、生産効
率の向上の観点からは、もっとも好ましい。
【００３８】グラインダーによる機械的研削が行われた
樹脂および半導体チップの非活性表面は、連続した削り
跡を有することになろうが、この削り跡は、必要に応じ
て、エッチングなどの化学的方法によって消すことがで
きる。また、上述の実施形態では、半導体装置の個片を
切り出すための切り出し工程に、ダイシングソーを用い
ることとしたが、たとえば、レーザビームによる切断な
どの他の切断手法が採用されてもよい。
樹脂および半導体チップの非活性表面は、連続した削り
跡を有することになろうが、この削り跡は、必要に応じ
て、エッチングなどの化学的方法によって消すことがで
きる。また、上述の実施形態では、半導体装置の個片を
切り出すための切り出し工程に、ダイシングソーを用い
ることとしたが、たとえば、レーザビームによる切断な
どの他の切断手法が採用されてもよい。
【００３９】その他、特許請求の範囲に記載された事項
の範囲で種々の設計変更を施すことが可能である。
の範囲で種々の設計変更を施すことが可能である。
【図１】この発明の第１の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
組立工程を工程順に示す断面図である。
【図２】半田ボールの近傍の構成を拡大して示す断面図
である。
である。
【図３】この発明の第２の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
組立工程を工程順に示す断面図である。
【図４】この発明の第３の実施形態に係る半導体装置の
組み立て工程を工程順に示す断面図である。
組み立て工程を工程順に示す断面図である。
【図５】この発明の第４の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
組立工程を工程順に示す断面図である。
【図６】この発明の第５の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
組立工程を工程順に示す断面図である。
【図７】先行技術による薄型半導体装置の製造工程を説
明するための断面図である。
明するための断面図である。
１ 基板 ２ バンプ ５ 樹脂 ７ 半田ボール １１ 活性表面 １２ 側壁 １３ 非活性表面 Ｄ 切断ライン Ｄ１ 切断ライン Ｔ 研磨目標厚
Claims (3)
- 【請求項１】基板と、 この基板の一方表面に活性表面を対向させた状態で当該
基板に接合され、上記活性表面とは反対側の表面である
非活性表面を露出させた半導体チップと、上記基板の上
記半導体チップが接合された上記一方表面とは反対側の
他方表面に接合された外部端子とを含むことを特徴とす
る半導体装置。 - 【請求項２】上記基板は、配線パターンが形成された配
線基板であることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】基板上に、半導体チップを、当該半導体チ
ップの活性表面を上記基板の一方表面に対向させて接合
するチップ接合工程と、 上記半導体チップの活性表面とは反対側の表面である非
活性表面側を研削または研磨する研削工程と、 上記基板の上記半導体チップが接合される上記一方表面
とは反対側の他方表面に外部端子を接合する工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002136026A JP3544655B2 (ja) | 1999-06-07 | 2002-05-10 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16006699 | 1999-06-07 | ||
| JP11-160066 | 1999-06-07 | ||
| JP2002136026A JP3544655B2 (ja) | 1999-06-07 | 2002-05-10 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24585499A Division JP3339838B2 (ja) | 1999-06-07 | 1999-08-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002367942A true JP2002367942A (ja) | 2002-12-20 |
| JP3544655B2 JP3544655B2 (ja) | 2004-07-21 |
Family
ID=26486668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002136026A Expired - Lifetime JP3544655B2 (ja) | 1999-06-07 | 2002-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544655B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196657A (ja) * | 2005-01-13 | 2006-07-27 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| CN102024713A (zh) * | 2009-09-14 | 2011-04-20 | 台湾积体电路制造股份有限公司 | 半导体封装体工艺 |
-
2002
- 2002-05-10 JP JP2002136026A patent/JP3544655B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196657A (ja) * | 2005-01-13 | 2006-07-27 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| CN102024713A (zh) * | 2009-09-14 | 2011-04-20 | 台湾积体电路制造股份有限公司 | 半导体封装体工艺 |
| CN102024713B (zh) * | 2009-09-14 | 2013-08-21 | 台湾积体电路制造股份有限公司 | 半导体封装体工艺 |
| US9997440B2 (en) | 2009-09-14 | 2018-06-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544655B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3339838B2 (ja) | 半導体装置およびその製造方法 | |
| KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6566168B2 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| JP3544895B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4595265B2 (ja) | 半導体装置の製造方法 | |
| US20070155049A1 (en) | Method for Manufacturing Chip Package Structures | |
| JP2002118201A (ja) | 半導体装置およびその製造方法 | |
| US20120326288A1 (en) | Method of assembling semiconductor device | |
| KR19990009095A (ko) | Le방법을 이용한 칩사이즈 패키지(csp) 제조방법 | |
| JP2001024024A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3833859B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| JP3673442B2 (ja) | 半導体装置の製造方法 | |
| JP2000228465A (ja) | 半導体装置及びその製造方法 | |
| KR20010051976A (ko) | 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치 | |
| JP3544655B2 (ja) | 半導体装置 | |
| JP3330890B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR100576886B1 (ko) | 반도체패키지의 제조 방법 | |
| KR100955642B1 (ko) | 반도체 패키지 몰딩 방법 | |
| JPH11297921A (ja) | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 | |
| KR20210133898A (ko) | 반도체 패키지 및 이의 제조방법 | |
| JP2001007260A (ja) | 半導体装置及びその製造方法 | |
| JP2001198928A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR20080088102A (ko) | 웨이퍼 레벨 패키지의 제조 방법 | |
| JP2003273316A (ja) | 半導体製造装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040405 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3544655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |