JP2001198928A - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法

Info

Publication number
JP2001198928A
JP2001198928A JP2000011778A JP2000011778A JP2001198928A JP 2001198928 A JP2001198928 A JP 2001198928A JP 2000011778 A JP2000011778 A JP 2000011778A JP 2000011778 A JP2000011778 A JP 2000011778A JP 2001198928 A JP2001198928 A JP 2001198928A
Authority
JP
Japan
Prior art keywords
resin
substrate
chip
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000011778A
Other languages
English (en)
Inventor
Masamichi Ishihara
政道 石原
Takao Shioyama
隆雄 塩山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2000011778A priority Critical patent/JP2001198928A/ja
Publication of JP2001198928A publication Critical patent/JP2001198928A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止が生産性高く行われるとともに、ア
ンダーフィルがボイドを生ぜず形成でき、信頼性の優れ
た樹脂封止型半導体装置が得られる樹脂封止型半導体装
置の製造方法を提供することにある。 【解決手段】 配線パターンが形成された基板２に半導
体チップ１０を搭載し、半導体チップ１０の接続端子を
配線パターンと電気的に接続し、半導体チップ１０を樹
脂封止して半導体装置を製造する方法において、基板２
に半導体チップ１０を搭載する区画された複数のチップ
搭載部２ｔ、２ｔ、…を形成する工程と、各チップ搭載
部２ｔに半導体チップ１０を搭載して、各チップ搭載部
２ｔの配線パターンにフリップチップにて電気的に接続
する工程と、基板２上にマスク６を被せて、真空状態に
て半導体チップ１０を覆う態様で封止樹脂４を供給する
工程と、封止樹脂４が硬化する前に常圧状態として、封
止樹脂４を硬化させる工程と、基板２を各チップ搭載部
２ｔに分割する工程とから成る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置の製造方法に関する。
【０００２】
【従来の技術】昨今、半導体装置は、高集積化或いは電
気機器の小型化等に伴い、急速に小型化、薄型化が推し
進められている。
【０００３】かかる半導体装置は、半導体チップと配線
パターンの電気的接続の信頼性の確保や、小型且つ薄型
の半導体装置の生産上の問題から、電気的接続の信頼性
の向上、或いは生産性の向上、生産コストの低減が強く
望まれている。
【０００４】従来、半導体チップの接続端子と基板の配
線パターンとの電気的接続はボンディングワイヤを介し
て行うワイヤ・ボンディング方法とバンプを介して直接
的に行うフリップ・チップ法が主に行われている。
【０００５】フリップ・チップ法は、図８に示すよう
に、半導体チップ１０１を基板１０２に載置し、半導体
チップ１０１の接続端子（図示せず）と基板１０２の配
線パターン（図示せず）をバンプ１０３を介して直接的
に接続するものであり、接続後、半導体チップ１０１、
バンプ１０３等を封止樹脂１０４によって樹脂封止する
ことによって樹脂封止型半導体装置１００を完成する。
【０００６】近年、電気的接続の信頼性の向上の要請や
信号伝送速度高速化への対応等のために、上記フリップ
・チップ法が広く採用される傾向にある。
【０００７】
【発明が解決しようとする課題】ところで、フリップ・
チップ法による半導体チップ１０１と基板１０２の配線
パターンの電気的接続では、生産工程における加熱処理
や使用時の温度上昇によって生じる半導体チップ１０１
と基板１０２の熱膨張の差に起因して応力が生じ、この
応力が半導体チップ１０１と基板１０２の接続箇所すな
わちバンプ１０３近傍に集中し、接続不良の原因となっ
ている。
【０００８】このため、かかる応力に対抗して接続箇所
を補強する目的で半導体チップ１０１と基板１０２間に
封止樹脂１０４を充填するアンダーフィル１０４ｕを形
成している。
【０００９】このアンダーフィル１０４ｕは、各半導体
装置について個別に行われる樹脂封止時に形成している
ので、生産性が低いという問題がある。
【００１０】また、基板１０２と搭載した半導体チップ
１０１との間隔は、前述のように、半導体装置の小型化
や薄型化のため狭められており、封止樹脂１０４の粘性
等も影響して封止樹脂１０４の流入充填に時間がかかる
とともに、封止樹脂１０４が進入しにくく空気が残存
し、ボイド１０４ｂが発生するという問題がある。
【００１１】本発明は上記実状に鑑み、短時間で樹脂封
止を数多く行うことが可能な生産性の高い、しかも、ア
ンダーフィルにボイドを生じない、信頼性の優れた樹脂
封止型半導体装置が得られる樹脂封止型半導体装置の製
造方法の提供を目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するべ
く、本発明の請求項１に関わる樹脂封止型半導体装置の
製造方法は、配線パターンが形成された基板に半導体チ
ップを搭載し、半導体チップの接続端子を配線パターン
と電気的に接続し、半導体チップを樹脂封止して半導体
装置を製造する方法において、基板に半導体チップを搭
載する区画された複数のチップ搭載部を形成する工程
と、各チップ搭載部に半導体チップを搭載して、各チッ
プ搭載部の配線パターンにフリップチップにて電気的に
接続する工程と、基板上にマスクを被せて、真空状態に
て半導体チップを覆う態様で封止樹脂を供給する工程
と、封止樹脂が硬化する前に常圧状態として、封止樹脂
を硬化させる工程と、基板を各チップ搭載部に分割する
工程とから成ることを特徴とする。
【００１３】請求項２に関わる樹脂封止型半導体装置の
製造方法は、配線パターンが形成された基板に半導体チ
ップを搭載し、半導体チップの接続端子を配線パターン
と電気的に接続し、半導体チップを樹脂封止して半導体
装置を製造する方法において、基板に半導体チップを搭
載する区画された複数のチップ搭載部を形成する工程
と、各チップ搭載部に半導体チップを搭載して、各チッ
プ搭載部の配線パターンにフリップチップにて電気的に
接続する工程と、半導体チップを搭載した基板をモール
ド金型のキャビティ内に入れ、半導体チップを覆う態様
で樹脂封止する工程と、樹脂封止した基板を各チップ搭
載部に分割する工程とから成ることを特徴とする。
【００１４】
【発明の実施の形態】以下、実施例を示す図面に基づい
て、本発明を詳細に説明する。
【００１５】図１は、本実施例によって製造される樹脂
封止型半導体装置１を示す。
【００１６】基板２の一方面には半導体チップ１０がバ
ンプ３を介して基板２の配線パターン（図示せず）に接
続して搭載され、封止樹脂４により樹脂封止されるとと
もに、基板２の裏面には半田ボール９が外部接続端子と
して設置される。
【００１７】次に、樹脂封止型半導体装置１の製造方法
について説明する。
【００１８】図２において、半導体チップ１０を搭載す
る基板２は、セラミック、またはガラスエポキシ等の有
機樹脂を用いて製作され、多数の半導体チップ１０を搭
載可能な大きさであり、所定の配線パターンが形成され
ている。
【００１９】基板２の半導体チップ搭載面には、半導体
チップ１０を搭載するための多数のチップ搭載部２ｔ、
２ｔ、…が形成され、所定数のチップ搭載部２ｔ、２
ｔ、…を複数集合し区画して形成したチップ搭載領域２
ｔｒ、２ｔｒ、…が設置される。
【００２０】チップ搭載領域２ｔｒは、図２に示すよう
に、所定数のチップ搭載部２ｔ、２ｔ、…が集まり矩形
に形成され、同形状のチップ搭載領域２ｔｒが基板２の
長手方向に沿い、列をなす態様で形成される。
【００２１】次いで、図３（ａ）に示すように、半導体
チップ１０を、基板２の各チップ搭載部２ｔ、２ｔ、…
上に載置する。
【００２２】そして、図３（ｂ）に示すように、半導体
チップ１０の接続端子（図示せず）をバンプ３、３、…
を介して相対応するチップ搭載部２ｔの配線パターンに
電気的に接続する。
【００２３】次に、図４（ａ）に示すように、マスク６
を基板２の半導体チップ搭載面上に、半導体チップ１
０、１０、…を露呈して被せる。
【００２４】そして、真空状態にて、マスク６から露呈
している半導体チップ１０、１０、…を覆って封止樹脂
４を印刷する、すなわち、封止樹脂４を供給して、図４
（ｂ）に示すように、スキージ７によって半導体チップ
１０、１０、…を覆っている封止樹脂４の上部に生じる
凹凸部をならし、平坦に成形する。
【００２５】次いで、封止樹脂４が硬化する前に、真空
状態から常圧状態に戻して封止樹脂４を硬化させる。
【００２６】この際、常圧状態において、封止樹脂４が
外気による大気圧を受けて、封止樹脂４が半導体チップ
１０、１０、…及び基板２に向かって押圧され、樹脂封
止が隙間なく完全になされ、半導体チップ１０、１０、
…と基板２間が狭くとも封止樹脂４が完全に流入、充填
され、ボイドを生じることなくアンダーフィル４ｕが形
成される。
【００２７】図４（ｃ）に半導体チップ１０の下側にも
封止樹脂４が埋まった状態を示す。
【００２８】半導体チップ１０、１０、…を覆った封止
樹脂４の上部表面に凹部が生じ、封止樹脂４の外表面に
凹凸が生じる。
【００２９】このため、図４（ｄ）に示すように、封止
樹脂４が完全に硬化する前に、再度、スキージ７により
封止樹脂４の上部表面を平坦に成形する。
【００３０】常圧に戻してのキュアによる封止樹脂４の
硬化後、またはキュア前にマスク６を取り去り、図５
（ｂ）に示すように、基板２の裏面に所定数の半田ボー
ル９、９、…を外部接続端子として形成する。
【００３１】そして、ダイサー８により、図５（ａ）、
（ｂ）に二点鎖線で示すように、基板２を半導体チップ
１０を樹脂封止した各チップ搭載部２ｔ、２ｔ、…単位
に切断し分割して、図１に示した樹脂封止型半導体装置
１を完成する。
【００３２】なお、ダイサー８による切断前に、基板２
の裏面に外部接続端子として所定数の半田ボール９、
９、…を形成したが、ダイサー８による切断後に形成し
ても良い。
【００３３】又、ダイサー８は複数用意して、複数の半
導体装置を同時に切断して分割することも可能である。
【００３４】又、基板２として有機樹脂を用いて製作さ
れた基板を例示したが、フレキシブルプリント基板に代
替できることは言うまでもない。
【００３５】上述した如く、本発明によれば、一括して
樹脂封止することで一度に多数の半導体装置が製造で
き、短時間で多くの半導体装置を製造することが可能と
なり、生産性が高い。
【００３６】しかも、真空状態にて、半導体チップ１０
を封止樹脂４によって覆い、真空状態から常圧状態に戻
して封止樹脂４を硬化させるので、大気圧により封止樹
脂４が圧力を受けて、樹脂封止が隙間を生じることなく
完全に行われ、半導体チップ１０、１０、…と基板２間
の隙間が狭小であっても、完全に流入、充填され、従
来、発生していたボイドが生ぜず、アンダーフィル４ｕ
が確実に形成される。
【００３７】従って、生産性高く、アンダーフィルにボ
イドが生じない、信頼性に優れた高品質の樹脂封止型半
導体装置１が製造できる。
【００３８】なお、以上説明した方法では、図４
（ａ）、（ｂ）に示すように、真空状態にて、マスク６
を基板２の半導体チップ搭載面上に、半導体チップ１
０、１０、…を露呈して被せ、マスク６から露呈してい
る半導体チップ１０、１０、…を覆って封止樹脂４を印
刷したが、図６に示すように、真空状態にて、サイドフ
ィルの手法によりマスク６から露呈している半導体チッ
プ１０、１０、…間に封止樹脂４を滴下して半導体チッ
プ１０、１０、…を覆う態様で封止樹脂４を供給する方
法も可能である。
【００３９】次に、本発明の請求項２に関わる実施例を
説明する。
【００４０】本実施例においては、樹脂封止する工程の
みが請求項１に関わる実施例と異なり、他の工程は前述
の請求項１に関わる実施例と同様であるので、樹脂封止
する工程のみ説明する。
【００４１】又、前述の実施例で説明したものと同一の
ものは同符号を用い、改めて説明を行わない。
【００４２】樹脂封止の工程においては、まず、図７
（ａ）に示すように、半導体チップ１０を多数搭載した
基板２を、モールド金型上型２９ｏとモールド金型下型
２９ｕから成るモールド金型２９のキャビティ２９ｃ内
にセットする。
【００４３】次いで、封止樹脂４をキャビティ２９ｃ内
に圧力をもって基板２上に搭載した半導体チップ１０、
１０、…を覆う態様で供給して、硬化させ、樹脂封止を
行う。
【００４４】以上の如く、本発明の請求項２に関わる実
施例によれば、基板２上に半導体チップ１０を搭載する
複数のチップ搭載部２ｔ、２ｔ、…を集合して区画して
設け、半導体チップ１０を搭載して各チップ搭載部２ｔ
の配線パターンに接続した後、多数の半導体チップ１０
を搭載した基板２を、モールド金型２９内のキャビティ
２９ｃにセットして、半導体チップ１０、１０、…を覆
う態様で圧力をもって封止樹脂４を供給して硬化させ、
樹脂封止を行って、樹脂封止型半導体装置１を製造す
る。
【００４５】よって、一括して樹脂封止することで一度
に多数の半導体装置を製造でき、短時間で多くの樹脂封
止型半導体装置を製造することが可能となり、生産性が
高い。
【００４６】しかも、半導体チップ１０、１０、…を覆
う態様で圧力をもって樹脂封止するので、封止樹脂４が
半導体チップ１０、１０、…及び基板２に押圧され、完
全に充填されて硬化して樹脂封止される。
【００４７】従って、半導体チップ１０、１０、…と基
板２間の隙間が狭小であっても、封止樹脂４が半導体チ
ップ１０、１０、…と基板２間に完全に流入、充填し、
従来、発生していたボイドが生ぜず、アンダーフィル４
ｕが確実に形成される。
【００４８】なお、上述した実施例においては、添付図
に示した樹脂封止型半導体装置を例示して説明したが、
その他、さまざまな態様の樹脂封止型半導体装置の製造
に、本発明に関わる樹脂封止型半導体装置の製造方法が
有効に適用し得ることは言うまでもない。
【００４９】
【発明の効果】以上、詳述した如く、本発明の請求項１
による樹脂封止型半導体装置の製造方法は、基板に半導
体チップを搭載する区画された複数のチップ搭載部を形
成する工程と、各チップ搭載部に半導体チップを搭載し
て、各チップ搭載部の配線パターンにフリップチップに
て電気的に接続する工程と、基板上にマスクを被せて、
真空状態にて半導体チップを覆う態様で封止樹脂を供給
する工程と、封止樹脂が硬化する前に常圧状態として、
封止樹脂を硬化させる工程と、基板を各チップ搭載部に
分割する工程とから成るので、一括して樹脂封止するこ
とによって一度に多数の半導体装置が製造でき、短時間
で多くの樹脂封止型半導体装置を製造することが可能と
なり、生産性が高い。
【００５０】しかも、真空状態にて、半導体チップを封
止樹脂によって覆い、真空状態から常圧状態に戻して封
止樹脂を硬化させるので、封止樹脂が大気圧による圧力
を受けつつ硬化し、樹脂封止が隙間を生じることなく完
全に行われ、半導体チップと基板間にも完全に流入、充
填され、アンダーフィルがボイドを生ずることなく、確
実に形成される。
【００５１】従って、生産性が高く、アンダーフィルに
ボイドが生じない、信頼性に優れた高品質の樹脂封止型
半導体装置が製造できる。
【００５２】請求項２に関わる樹脂封止型半導体装置の
製造方法は、基板に半導体チップを搭載する区画された
複数のチップ搭載部を形成する工程と、各チップ搭載部
に半導体チップを搭載して、各チップ搭載部の配線パタ
ーンにフリップチップにて電気的に接続する工程と、半
導体チップを搭載した基板をモールド金型のキャビティ
内に入れ、半導体チップを覆う態様で樹脂封止する工程
と、樹脂封止した基板を各チップ搭載部に分割する工程
とから成るので、一括して樹脂封止することによって一
度に多数の半導体装置が製造でき、短時間で多くの樹脂
封止型半導体装置を製造することが可能となり、生産性
が高い。
【００５３】しかも、モールド金型のキャビティ内で半
導体チップを封止樹脂によって覆う態様で供給し硬化さ
せ、樹脂封止するので、樹脂封止が隙間を生じることな
く完全に行われ、半導体チップと基板間にも完全に流
入、充填され、アンダーフィルがボイドを生ずることな
く、確実に形成される。
【００５４】従って、生産性が高く、アンダーフィルに
ボイドを生じない、信頼性に優れた高品質の樹脂封止型
半導体装置が製造できる。
【図面の簡単な説明】
【図１】本発明の1実施例により製造された樹脂封止型
半導体装置を示す横断面図。
【図２】（ａ）、（ｂ）は本発明の1実施例において、
チップ搭載部を形成した基板を示す平面図、及びＩ−Ｉ
線断面図。
【図３】（ａ）、（ｂ）は本発明の1実施例において、
半導体チップが搭載された基板を示す平面図、及びＩＩ
−ＩＩ線断面図。
【図４】（ａ）は本発明の1実施例において、半導体チ
ップを搭載した基板上にマスクを被せた状態を示す平面
図、（ｂ）、（ｃ）、（ｄ）は真空状態で封止樹脂によ
って基板上の半導体チップを覆った後、スキージにより
封止樹脂上面を平坦にさらっている状態を示すＩＩＩ−
ＩＩＩ線断面図、常圧状態に戻して封止樹脂内の隙間を
埋めた後の樹脂封止した基板を示すＩＩＩ−ＩＩＩ線断
面図、常圧状態で封止樹脂内の隙間を埋めた後、スキー
ジにより封止樹脂上面を平坦にさらっている樹脂封止し
た基板を示すＩＩＩ−ＩＩＩ線断面図。
【図５】（ａ）、（ｂ）は本発明の1実施例において、
半導体チップを樹脂封止した基板を各チップ搭載部に切
断して分割する工程を示す平面図、及びＩＶ−ＩＶ線断
面図。
【図６】本発明の他の実施例において、真空状態で、半
導体チップを搭載した基板にマスクを被せて封止樹脂を
滴下している状態を示す横断面図。
【図７】（ａ）、（ｂ）は本発明の請求項２に関わる実
施例において、半導体チップを搭載した基板をモールド
金型のキャビティ内に載置した状態を示す横断面図、及
びキャビティ内の半導体チップを搭載した基板を圧力を
もって樹脂封止している状態を示す横断面図。
【図８】従来の樹脂封止型半導体装置を示す横断面図。
【符号の説明】
１…樹脂封止型半導体装置、 ２…基板、 ２ｔ…チップ搭載部、 ４…封止樹脂、 ６…マスク、 １０…半導体チップ、 ２９…モールド金型、 ２９ｃ…キャビティ。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｂ２９Ｌ 31:34 Ｈ０１Ｌ 21/78 Ａ Ｆターム(参考） 4F204 AD02 AD05 AD18 AD35 AG03 AH37 AM32 EA07 EB01 EB11 EF27 EK09 5F044 KK01 LL01 LL11 QQ01 RR19 5F061 AA01 BA03 CA04 CA12 CA21 CB13 DA01

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンが形成された基板に半導
    体チップを搭載し、該半導体チップの接続端子を前記配
    線パターンと電気的に接続し、前記半導体チップを樹脂
    封止して半導体装置を製造する方法において、 前記基板に半導体チップを搭載する区画された複数のチ
    ップ搭載部を形成する工程と、 前記各チップ搭載部に半導体チップを搭載して、該各チ
    ップ搭載部の配線パターンにフリップチップにて電気的
    に接続する工程と、 前記基板上にマスクを被せて、真空状態にて前記半導体
    チップを覆う態様で封止樹脂を供給する工程と、 前記封止樹脂が硬化する前に常圧状態として、前記封止
    樹脂を硬化させる工程と、 前記基板を前記各チップ搭載部に分割する工程とから成
    ることを特徴とする樹脂封止型半導体装置の製造方法。
  2. 【請求項２】 配線パターンが形成された基板に半導
    体チップを搭載し、該半導体チップの接続端子を前記配
    線パターンと電気的に接続し、前記半導体チップを樹脂
    封止して半導体装置を製造する方法において、 前記基板に半導体チップを搭載する区画された複数のチ
    ップ搭載部を形成する工程と、 前記各チップ搭載部に半導体チップを搭載して、該各チ
    ップ搭載部の配線パターンにフリップチップにて電気的
    に接続する工程と、 前記半導体チップを搭載した基板をモールド金型のキャ
    ビティ内に入れ、前記半導体チップを覆う態様で樹脂封
    止する工程と、 前記樹脂封止した基板を前記各チップ搭載部に分割する
    工程とから成ることを特徴とする樹脂封止型半導体装置
    の製造方法。
JP2000011778A 2000-01-20 2000-01-20 樹脂封止型半導体装置の製造方法 Pending JP2001198928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000011778A JP2001198928A (ja) 2000-01-20 2000-01-20 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000011778A JP2001198928A (ja) 2000-01-20 2000-01-20 樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001198928A true JP2001198928A (ja) 2001-07-24

Family

ID=18539602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000011778A Pending JP2001198928A (ja) 2000-01-20 2000-01-20 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001198928A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124402A (ja) * 2001-10-17 2003-04-25 New Japan Radio Co Ltd 半導体パッケージおよびその製造方法
JP2007013019A (ja) * 2005-07-04 2007-01-18 Ricoh Co Ltd 電子部品実装体の製造方法、電子部品実装体、二次電池の保護回路モジュール及び電池パック

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124402A (ja) * 2001-10-17 2003-04-25 New Japan Radio Co Ltd 半導体パッケージおよびその製造方法
JP2007013019A (ja) * 2005-07-04 2007-01-18 Ricoh Co Ltd 電子部品実装体の製造方法、電子部品実装体、二次電池の保護回路モジュール及び電池パック

Similar Documents

Publication Publication Date Title
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
US7138298B2 (en) Semiconductor chip with external connecting terminal
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US6939746B2 (en) Method for assembling semiconductor die packages with standard ball grid array footprint
US20080160678A1 (en) Method for fabricating semiconductor package
US7033862B2 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
EP0923120A1 (en) Method for manufacturing semiconductor device
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JP2002110718A (ja) 半導体装置の製造方法
US20090309238A1 (en) Molded flip chip package with enhanced mold-die adhesion
JPH08153830A (ja) 半導体装置およびその製造方法
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
JP2003158143A (ja) 薄型半導体装置のモールド方法及びそのモールド金型
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
JP2001198928A (ja) 樹脂封止型半導体装置の製造方法
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP3611463B2 (ja) 電子部品の製造方法
JP4626063B2 (ja) 半導体装置の製造方法
TW201445649A (zh) 晶片封裝結構的製作方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
TWI231590B (en) Window-type semiconductor package and fabrication method thereof
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
JP2002367942A (ja) 半導体装置およびその製造方法