KR100818530B1 - 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 - Google Patents
반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR100818530B1 KR100818530B1 KR1020070042029A KR20070042029A KR100818530B1 KR 100818530 B1 KR100818530 B1 KR 100818530B1 KR 1020070042029 A KR1020070042029 A KR 1020070042029A KR 20070042029 A KR20070042029 A KR 20070042029A KR 100818530 B1 KR100818530 B1 KR 100818530B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- mold
- cavity
- opening
- semiconductor chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000000465 moulding Methods 0.000 claims description 39
- 238000003825 pressing Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000005452 bending Methods 0.000 abstract description 3
- 239000012778 molding material Substances 0.000 abstract 1
- 229920006336 epoxy molding compound Polymers 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
Claims (20)
- 제 1 캐비티를 제공하는 제 1 금형 및 제 2 캐비티를 제공하는 제 2 금형을 포함하며,상기 제 1 금형과 상기 제 2 금형 사이에, 하나 이상의 반도체 칩이 탑재된 제 1 면, 상기 제 1 면에 대향하는 제 2 면 및 상기 제 1 면과 상기 제 2 면을 관통하는 개구를 포함하는 기판이 배치되고, 상기 제 1 캐비티는 상기 기판의 상기 제 1 면 상에 제공되고, 상기 제 2 캐비티는 상기 기판의 상기 제 2 면의 개구 상에 제공되는 반도체 패키지 금형에 있어서,상기 제 2 금형의 표면은 상기 제 2 캐비티를 제공하는 제 2 캐비티 면 및 상기 기판의 제 2 면의 개구로부터 상기 제 2 면의 가장자리를 향하여 연장되면서, 상기 제 2 면의 상기 개구를 제외한 영역과 적어도 3 회 이상 접촉하여 상기 기판을 지지하는 복수의 제 2 지지면들을 포함하는 것을 특징으로 하는 반도체 패키지 금형.
- 제 1 항에 있어서,상기 제 2 지지면들은 주름 구조를 갖는 제 2 금형의 표면에 의해 한정되는 것을 특징으로 하는 반도체 패키지 금형.
- 제 2 항에 있어서,상기 주름 구조는 라인 타입을 갖는 것을 특징으로 하는 반도체 패키지 금형.
- 제 2 항에 있어서,상기 제 2 지지면들은 균일한 피치를 갖는 것을 특징으로 하는 반도체 패키지 금형.
- 제 1 항에 있어서,상기 제 2 지지면들 중 하나는, 상기 기판의 상기 제 2 면의 상기 가장자리와 접촉하는 것을 특징으로 하는 반도체 패키지 금형.
- 제 1 항에 있어서,상기 기판은 상기 제 2 면 상에 형성된 배선 패턴을 포함하며,상기 반도체 칩은 상기 개구를 통하여 노출되는 접속 패드를 포함하는 것을 특징으로 하는 반도체 패키지 금형.
- 제 6 항에 있어서,상기 반도체 칩의 상기 접속 패드는 상기 개구를 통하여 연장되는 와이어에 의해 상기 기판의 상기 배선 패턴과 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지 금형.
- 제 1 항에 있어서,상기 기판은 상기 제 2 면 상에 외부 접속 패드를 포함하는 것을 특징으로 하는 반도체 패키지 금형.
- 제 1 항 또는 제 8 항에 있어서,상기 제 2 금형의 표면은, 상기 제 2 캐비티 면과 인접하는 그루브 면을 더 포함하는 것을 특징으로 하는 반도체 패키지 금형.
- 제 9 항에 있어서,상기 그루브 면은 상기 기판의 상기 외부 접속 패드를 회피하여 형성된 것을 특징으로 하는 반도체 패키지 금형.
- 제 8 항에 있어서,상기 기판은 상기 외부 접속 패드 상에 형성된 도전성 범프에 의해 외부 회로와 전기적으로 연결되는 반도체 패키지 금형.
- 제 1 항에 있어서,상기 제 1 캐비티 및/또는 상기 제 2 캐비티 내에 몰딩 부재가 주입되는 하나 이상의 홀을 더 포함하는 반도체 패키지 금형.
- 제 1 면, 상기 제 1 면에 대향하는 제 2 면 및 상기 제 1 면과 상기 제 2 면을 관통하는 개구를 포함하는 기판을 제공하는 단계;상기 제 1 면 상에, 상기 개구를 덮는 하나 이상의 반도체 칩을 탑재하는 단계;상기 기판의 상기 제 1 면 상에 제 1 캐비티를 제공하는 제 1 금형을 제공하는 단계;상기 기판의 상기 제 2 면의 개구 상에 제 2 캐비티를 제공하는 제 2 금형을 제공하는 단계;상기 제 1 금형과 상기 제 2 금형 사이에 상기 반도체 칩이 탑재된 기판을 배치하는 단계; 및상기 기판의 상기 제 1 면과 상기 제 2 면에 각각 상기 제 1 금형과 상기 제 2 금형을 압착하는 단계를 포함하며,상기 제 1 금형과 상기 제 2 금형을 압착하는 단계는, 상기 제 2 금형은 상기 기판의 상기 개구로부터 상기 기판의 가장자리를 향하여, 상기 기판의 제 2 면에 적어도 3 이상의 부분에 압착 힘을 분산시켜 인가하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
- 제 13 항에 있어서,상기 제 2 금형의 표면은 상기 제 2 캐비티를 제공하는 제 2 캐비티 면 및 상기 기판의 상기 제 2 면의 상기 개구를 제외한 영역과 적어도 3 회 이상 접촉하여 상기 기판을 지지하는 복수의 제 2 지지면을 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
- 제 13 항에 있어서,상기 제 1 금형과 상기 제 2 금형을 압착하는 단계에서, 상기 압력은 균일한 간격으로 인가되는 것을 특징으로 하는 반도체 칩 패키지 방법.
- 제 13 항에 있어서,상기 제 1 금형과 상기 제 2 금형을 압착하는 단계에서, 상기 기판의 상기 가장자리에 압력을 인가하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
- 제 13 항에 있어서, 상기 반도체 칩이 탑재된 기판을 배치하는 단계는, 상기 반도체 칩 상에 형성된 접속 패드가 상기 개구를 통하여 노출되도록 탑재되는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
- 제 17 항에 있어서, 상기 반도체 칩이 탑재된 기판을 배치하는 단계 이후에, 상기 기판의 상기 제 2 면 상에 형성된 배선 패턴과 상기 개구를 통하여 노출된 상기 반도체 칩 상의 상기 접속 패드를 전기적으로 연결하는 와이어 배선 공정을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
- 제 13 항에 있어서, 상기 제 1 금형과 상기 제 2 금형을 압착하는 단계 이후에, 상기 제 1 캐비티 및 상기 제 2 캐비티 중 어느 하나 또는 이들 모두에 몰딩 부재를 충전하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
- 제 19 항에 있어서,상기 몰딩 부재를 충전하는 단계는 주입 방식(injection mode) 또는 트랜스퍼 방식(transfer mode)에 의해 수행되는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070042029A KR100818530B1 (ko) | 2007-04-30 | 2007-04-30 | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070042029A KR100818530B1 (ko) | 2007-04-30 | 2007-04-30 | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100818530B1 true KR100818530B1 (ko) | 2008-04-03 |
Family
ID=39533468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070042029A KR100818530B1 (ko) | 2007-04-30 | 2007-04-30 | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100818530B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019112582A1 (en) * | 2017-12-07 | 2019-06-13 | Intel Corporation | A heat dissipation structure for an integrated circuit package |
KR20200017659A (ko) * | 2018-08-09 | 2020-02-19 | (주)라이타이저 | 디스플레이 장치의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02112241A (ja) * | 1988-10-21 | 1990-04-24 | Hitachi Ltd | 成形装置 |
JP2002124528A (ja) | 2000-10-13 | 2002-04-26 | Dekusutaa Kk | 多数個取りチッフ゜の封止方法 |
JP2004158755A (ja) | 2002-11-08 | 2004-06-03 | Towa Corp | 樹脂封止金型 |
-
2007
- 2007-04-30 KR KR1020070042029A patent/KR100818530B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02112241A (ja) * | 1988-10-21 | 1990-04-24 | Hitachi Ltd | 成形装置 |
JP2002124528A (ja) | 2000-10-13 | 2002-04-26 | Dekusutaa Kk | 多数個取りチッフ゜の封止方法 |
JP2004158755A (ja) | 2002-11-08 | 2004-06-03 | Towa Corp | 樹脂封止金型 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019112582A1 (en) * | 2017-12-07 | 2019-06-13 | Intel Corporation | A heat dissipation structure for an integrated circuit package |
KR20200017659A (ko) * | 2018-08-09 | 2020-02-19 | (주)라이타이저 | 디스플레이 장치의 제조 방법 |
KR102294101B1 (ko) | 2018-08-09 | 2021-08-27 | (주)라이타이저 | 디스플레이 장치의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3619773B2 (ja) | 半導体装置の製造方法 | |
US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
US7629677B2 (en) | Semiconductor package with inner leads exposed from an encapsulant | |
KR20050063700A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
US20090261465A1 (en) | Semiconductor device and its manufacturing method | |
JP2010153466A (ja) | 配線基板 | |
US7193309B2 (en) | Semiconductor package with stacked chips and method for fabricating the same | |
KR100417182B1 (ko) | 수지몰드방법, 몰드성형용금형 및 배선기재 | |
JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
KR20040106714A (ko) | 적층 칩 패키지 | |
KR100818530B1 (ko) | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 | |
US7459770B2 (en) | Lead frame structure having blocking surfaces and semiconductor package integrated with the lead frame structure | |
JP2012129452A (ja) | 半導体装置、半導体パッケージおよび半導体装置の製造方法 | |
KR100829613B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
KR20080089846A (ko) | 멀티 스택 패키지, 이의 제조 방법 및 이를 제조하기 위한반도체 패키지 금형 | |
KR100668858B1 (ko) | 적층형 패키지 모듈 및 그 제조방법 | |
US7632720B2 (en) | Method of manufacturing a semiconductor device | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
TWI381496B (zh) | 封裝基板結構與晶片封裝結構及其製程 | |
KR20070120376A (ko) | 칩 스케일 패키지 제조 방법 | |
KR20100109042A (ko) | 반도체 패키지 및 이의 제조방법 | |
TW202326993A (zh) | 引線框結構 | |
KR100491221B1 (ko) | 반도체 패키지 제조용 수지성형 금형 | |
KR20220015219A (ko) | 댐 패턴을 포함한 반도체 패키지 및 반도체 패키지 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140206 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170215 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |