KR100668858B1 - 적층형 패키지 모듈 및 그 제조방법 - Google Patents

적층형 패키지 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR100668858B1
KR100668858B1 KR1020050083236A KR20050083236A KR100668858B1 KR 100668858 B1 KR100668858 B1 KR 100668858B1 KR 1020050083236 A KR1020050083236 A KR 1020050083236A KR 20050083236 A KR20050083236 A KR 20050083236A KR 100668858 B1 KR100668858 B1 KR 100668858B1
Authority
KR
South Korea
Prior art keywords
lead
tape carrier
circuit board
printed circuit
package
Prior art date
Application number
KR1020050083236A
Other languages
English (en)
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050083236A priority Critical patent/KR100668858B1/ko
Priority to US11/291,612 priority patent/US7417308B2/en
Application granted granted Critical
Publication of KR100668858B1 publication Critical patent/KR100668858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

개시된 적층형 패키지 모듈 및 그 제조방법은, 인쇄회로기판 상에 마련되며, 외부로 돌출된 하부 리드의 일 측단부가 인쇄회로기판에 접지된 하부 테입 케리어 패키지와, 하부 테입 케리어 패키지 상에 적층 접합되고, 외부로 돌출된 상부 리드의 일 측단부가 하부 리드의 일 측단부에 접지되며, 하부 테입 케리어 패키지와 동일한 구조를 갖는 상부 테입 케리어 패키지 및 인쇄회로기판에 접지된 하부 리드 및 하부 리드에 접지된 상부 리드를 밀봉하는 비전도성 리드 밀봉제를 포함함으로써, 인쇄회로기판에의 패키지 실장이 용이하고, 실장 면적을 줄일 수 있으며, 열팽창계수 차이에 의한 제품의 불량률을 감소시킬 수 있는 효과를 제공한다.
패키지, 적층

Description

적층형 패키지 모듈 및 그 제조방법{Stack type package module and manufacture method thereof}
도 1은 종래의 적층형 패키지 모듈을 나타낸 단면도,
도 2는 본 발명의 일 실시예에 따른 적층형 패키지 모듈을 나타낸 단면도,
도 3은 본 발명의 다른 실시예에 따른 적층형 패키지 모듈을 나타낸 단면도,
도 4a 내지 도 4e는 도 2의 적층형 패키지 모듈 제조방법을 순차적으로 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110,210... 상하부 테입 케리어 패키지 111,121... 상하부 리드
112,122... 상하부 베이스 필름 113,123... 상하부 범프
114,124... 상하부 칩 115,125... 상하부 밀봉제
130... 인쇄회로기판 140... 리드 밀봉제
본 발명은 적층형 패키지 모듈 및 그 제조방법에 관한 것으로서, 특히 테입 케리어를 이용한 적층형 패키지 모듈 및 그 제조방법에 관한 것이다.
오늘날 반도체 산업은 저렴한 가격에 더욱 경량화, 소형화, 다기능화 및 고성능화가 요구되고 있다. 이와 같은 요구를 충족시키기 위하여 요구되는 중요한 기술 중의 하나가 바로 반도체 패키지 기술이며, 근래에 개발된 반도체 패키지 기술 중 비지에이 패키지(BGA package)라는 반도체 칩 크기 수준으로 제조되는 패키지가 등장하였다.
이러한 비지에이 패키지는 도 1과 같이 어레이 기판(10) 상면에 칩(20)을 실장하고, 이를 몰드 수지(30)로 봉합하며, 바닥면에는 솔더 볼(40)을 배열하여, 이 솔더 볼(40)에 의하여 인쇄회로기판(50)에 직접 접합되는 구조를 가진다.
그런데, 이와 같은 비지에이 패키지에 있어서, 가장 중요한 신뢰성 요소로 들 수 있는 솔더 조인트는 대부분의 TC(temperature cycle)에서 패키지와 인쇄회로기판 사이에 개재된 솔더 볼에 크랙이 발생되는 문제점이 있다.
이 솔더 볼 크랙(crack) 현상의 원인으로는 여러 가지가 있지만, 그 중에서 이종 재료 사이의 열팽창계수 차이가 가장 큰 원인이다. 즉, 패키지와 인쇄회로기판 사이의 열팽창계수 차이로 인해 솔더 볼에 피로가 누적되어 크랙이 발생하게 된다.
이와 같은 솔더 볼의 크랙 발생 현상은 패키지의 신뢰성을 감소시키게 되는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 패키지의 신뢰성을 향상시킬 수 있는 새로운 구조의 적층형 패키지 모듈 및 그 제조방법을 제 공하는 데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 적층형 패키지 모듈은, 인쇄회로기판 상에 마련되며, 외부로 돌출된 하부 리드의 일 측단부가 상기 인쇄회로기판에 접지된 하부 테입 케리어 패키지; 상기 하부 테입 케리어 패키지 상에 적층 접합되고, 외부로 돌출된 상부 리드의 일 측단부가 상기 하부 리드의 일 측단부에 접지되며, 상기 하부 테입 케리어 패키지와 동일한 구조를 갖는 상부 테입 케리어 패키지; 및 상기 인쇄회로기판에 접지된 상기 하부 리드 및 상기 하부 리드에 접지된 상기 상부 리드를 밀봉하는 비전도성 리드 밀봉제;를 포함하며, 상기 하부 테입 케리어 패키지는, 하부 리드; 상기 하부 리드의 양 측단부가 노출되도록 상기 하부 리드의 양면에 대칭적으로 마련된 하부 베이스 필름; 상기 하부 리드의 일면 일 측단부에 하부 범프를 매개로 실장된 하부 칩; 및 상기 하부 범프에 인접한 하부 리드의 일 측단부와, 상기 하부 베이스 필름의 일 측단부 및 상기 하부 리드와 상기 하부 범프에 인접한 상기 하부 칩의 면들을 밀봉하는 하부 밀봉제;를 포함하는 것을 특징으로 한다.
삭제
상기 인쇄회로기판 상부에 적층된 상기 상하부 테입 케리어 패키지는 상기 인쇄회로기판 하부에 대칭적으로 더 적층된 것이 바람직하다.
그리고 본 발명의 적층형 패키지 모듈 제조방법은, 리드 양면 중앙부 및 상기 중앙부와 이격된 일 측단부 양면 각각에 베이스 필름을 마련하는 단계; 상기 리드의 일면 타 측단부에 범프를 매개로 칩 실장 및 이를 밀봉하여 완성되는 테입 케 리어 패키지를 다수개 제조하는 단계; 상기 제조된 테입 케리어 패키지 다수를 적층하는 단계; 상기 다수로 적층된 테입 케리어 패키지를 인쇄회로기판 일면에 적층하는 단계; 및 상기 인쇄회로기판에 적층된 다수의 테입 케리어 패키지에서 외부로 노출된 상기 리드의 중앙부와 일 측단부 사이의 부분을 절단하여, 상기 인쇄회로기판에 접지시키는 단계를 포함한다.
여기서, 상기 인쇄회로기판에 상기 하부 리드의 일 측단부를 접지한 후, 상기 인쇄회로기판에 접지된 상기 상하부 리드의 일 측단부를 밀봉제에 의하여 밀봉하는 단계를 더 포함한 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
먼저, 본 발명의 적층형 패키지 모듈은 인쇄회로기판 상에 다수의 테입 케리어 패키지가 적층되며, 이 다수의 테입 케리어 패키지 각각으로부터 인쇄회로기판에 전기적으로 연결된 리드를 리드 밀봉제에 의하여 밀봉한 구조를 가진다.
본 발명의 도면에서는 다수의 테입 케리어 패키지 중 상하로 이루어진 두개의 테입 케리어 패키지를 일 실시예로 들어 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 적층형 패키지 모듈을 나타낸 단면도이다.
도면을 참조하면, 적층형 패키지 모듈(100)은 하부 테입 케리어 패키지(110)와 이 하부 테입 케리어 패키지(110) 상에 적층되는 상부 테입 케리어 패키지(120)와, 이 상하부로 적층된 상하부 테입 패키지(110,120)가 실장되는 인쇄회로기판 (130) 및 인쇄회로기판(130) 상에 접지된 상하부 테입 케리어 패키지(110,120) 각각의 리드(111,121)를 외부로부터 보호하기 위하여 밀봉하는 리드 밀봉제(140)를 포함한다.
여기서, 인쇄회로기판(130)에 접지되는 상부 테입 케리어 패키지(120)의 상부 리드(121) 일 측단부(121a)는 인쇄회로기판(130)에 직접 접지된 하부 테입 케리어 패키지(110)의 하부 리드(111) 일 측단부(111a) 상에 접지되어, 이 하부 테입 케리어 패키지(110)의 하부 리드(111)를 통해 인쇄회로기판(130)에 전기적으로 연결된다.
하부 테입 케리어 패키지(110)는 하부 리드(111)와, 하부 베이스 필름(112)과, 하부 범프(113)와, 하부 칩(114) 및 하부 밀봉제(115)를 포함한다.
하부 리드(111)는 회로 패턴이 형성된 것으로서, 하부 리드(111)의 일측단부(111a)는 인쇄회로기판(130)에 접지되어 인쇄회로기판(130)과의 전기적 연결이 가능하도록 한다.
하부 베이스 필름(112)은 플렉서블(flexible)한 성질을 가지며, 하부 리드(111)의 양 측단부(111a,111b)가 외부로 노출되도록 하부 리드(111) 양면에 대칭적으로 마련된다. 이 하부 베이스 필름(112)은 하부 리드(111)에 형성된 회로 패턴을 외부로부터 보호하기 위한 것이다.
하부 범프(113)는 하부 리드(111)의 타 측단부(111b) 하부에 하부 칩(114)이 실장되도록 하기 위한 매개체이다.
하부 밀봉제(115)는 하부 리드(111)와, 하부 리드(111)에 실장된 하부 칩 (114)을 외부로부터 보호하기 위한 것으로, 하부 베이스 필름(112)이 포함된 하부 리드(111)의 타 측단부(111b)와, 하부 칩(114)의 상부를 밀봉한다. 밀봉되지 않은 하부 칩(114)의 하부는 인쇄회로기판(130)에 접촉한다.
여기서, 인쇄회로기판(130)에 접지되는 하부 리드(111)의 일 측단부(111a)는 아우터 리드(outer lead)라고 할 수 있고, 하부 밀봉제(115)에 의하여 밀봉되는 하부 리드의 타 측단부(111b)는 이너 리드(inner lead)라고 할 수 있다.
상부 테입 케리어 패키지(120)는 하부 테입 케리어 패키지(110)와 동일한 구조를 가지므로 이에 대한 설명은 생략하기로 한다.
그리고 미설명 부호 122는 상부 베이스 필름, 123은 상부 범프, 124는 상부 칩, 125는 상부 밀봉제이다.
그리고 본 발명의 다른 실시예로서, 도 3과 같이 인쇄회로기판(130)을 기준으로 인쇄회로기판(130) 양면에 상하로 적층된 테입 케리어 패키지(110,120)를 실장시켜 패키지의 용량 등을 증가시킬 수 있다.
이와 같은 구조의 적층형 패키지 모듈은 테입 케리어 패키지의 아우터 리드를 인쇄회로기판에 접지시키므로, 인쇄회로기판에의 테입 케리어 패키지 실장이 용이하고, 패키지의 실장 면적을 줄일 수 있으며, 종래 솔더 볼을 이용하여 인쇄회로기판에의 패키지 실장 시 발생하던 솔더 볼 크랙 현상도 발생하지 않게 된다. 이는 인쇄회로기판과 테입 케리어 패키지 사이의 열팽창계수에 의한 스트레스를 플렉서블한 성질을 가진 베이스 필름이 완화시키기 때문이다.
도 4a 내지 4e는 본 발명의 일 실시예에 따른 적층형 패키지 모듈 제조방법 을 순차적으로 나타낸 단면도이다.
도면을 참조하면, 적층형 패키지 모듈 제조방법은 먼저 도 4a와 같이 회로 패턴이 형성된 리드(210)를 준비하고, 이 리드(210) 양면 중앙부 및 이 중앙부에서 소정 간격 이격된 위치의 일 측단부 양면 각각에 리드(210)에 형성된 회로 패턴을 외부로부터 보호하기 위하여 플렉서블한 베이스 필름(220)을 적층시킨다. 여기서, 리드(210) 일 측단부를 베이스 필름(220)에 의하여 적층시키는 이유는 중앙부와 일 측단부 사이의 외부로 노출된 리드 부분(210a)을 지지하기 위함이다.
그리고 도 4b와 같이 베이스 필름(220)이 형성되지 않은 리드(210)의 타 측단부(210b) 일면에 범프(230)를 마련하여, 이 범프(230)에 칩(240)을 실장시킨다.
다음으로, 칩(240)이 실장된 부분, 즉 리드(210) 중앙부에 마련된 베이스 필름(220)의 일 측단부와, 리드(210)의 타 측단부(210b) 및 칩(240)의 타면이 외부로부터 밀봉되도록 밀봉제(250)에 의하여 밀봉하여 테입 케리어 패키지(200)를 완성한다.
그런 후, 이와 같은 과정을 반복하여 다수의 테입 케리어 패키지(200,300)를 제조하여 도 4c와 같이 적층한다.
그리고 적층된 다수의 테입 케리어 패키지(200,300)를 도 4d와 같이 인쇄회로기판(400) 상에 적층시킨 후, 베이스 필름(220,320)이 형성되지 않아 외부로 노출된 리드 부분(210a,310b)을 절단하여 인쇄회로기판(400)에 전기적 연결을 위해 열압착 등의 방법에 의하여 접지시킨다. 여기서, 다층으로 적층된 테입 케리어 패키지(200,300) 중 인쇄회로기판(400)과 직접 접촉된 테입 케리어 패키지(200)의 리 드 부분(210a)은 직접 인쇄회로기판(400)에 접지시키고, 그 외의 테입 케리어 패키지(300)의 리드 부분(310a)의 경우에는 바로 아래 테입 케리어 패키지(200)의 리드(210a)에 연결하여 간접적으로 인쇄회로기판(400)에 접지시킨다.
다음으로, 도 4e와 같이 인쇄회로기판(400)에 접지된 리드 부분(210a,310a)을 외부로부터 보호하기 위하여 밀봉제(500)에 의하여 밀봉한다. 여기서, 리드(210,310) 타 측단부 등을 밀봉하는 밀봉제(250,350)와 인쇄회로기판(400)에 접지된 리드 부분(210a,310a)을 밀봉하는 밀봉제(500)는 동일한 것을 사용할 수 있다.
한편, 상기 인쇄회로기판(400)에 접지된 리드 부분(210a,310a)을 밀봉하는 과정은 선택적으로 할 수 있다.
그리고 이와 같은 과정에 의하여 인쇄회로기판(400)의 상면 뿐 아니라 하면에도 패키지의 용량 등을 증가시키기 위하여 다수의 테입 케리어 패키지를 적층시킬 수 있다.
이와 같은 과정에 의하여 적층형 패키지 모듈을 제조하면, 전체 적층형 패키지 모듈의 실장 면적을 줄일 수 있고, 인쇄회로기판에의 패키지 실장이 용이하며, 패키지와 인쇄회로기판 사이를 솔더 볼에 의하여 연결시키지 않으므로 솔더 볼에서의 크랙 현상에 의한 제품의 불량 현상 등을 방지할 수 있게 된다.
상술한 바와 같이 본 발명의 적층형 패키지 모듈 및 그 제조방법에 의하면, 인쇄회로기판에의 패키지 실장이 용이하고, 실장 면적을 줄일 수 있으며, 열팽창계수 차이에 의한 제품의 불량률을 감소시킬 수 있는 효과를 제공한다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (5)

  1. 인쇄회로기판 상에 마련되며, 외부로 돌출된 하부 리드의 일 측단부가 상기 인쇄회로기판에 접지된 하부 테입 케리어 패키지;
    상기 하부 테입 케리어 패키지 상에 적층 접합되고, 외부로 돌출된 상부 리드의 일 측단부가 상기 하부 리드의 일 측단부에 접지되며, 상기 하부 테입 케리어 패키지와 동일한 구조를 갖는 상부 테입 케리어 패키지; 및
    상기 인쇄회로기판에 접지된 상기 하부 리드 및 상기 하부 리드에 접지된 상기 상부 리드를 밀봉하는 비전도성 리드 밀봉제;를 포함하며,
    상기 하부 테입 케리어 패키지는,
    하부 리드; 상기 하부 리드의 양 측단부가 노출되도록 상기 하부 리드의 양면에 대칭적으로 마련된 하부 베이스 필름; 상기 하부 리드의 일면 일 측단부에 하부 범프를 매개로 실장된 하부 칩; 및 상기 하부 범프에 인접한 하부 리드의 일 측단부와, 상기 하부 베이스 필름의 일 측단부 및 상기 하부 리드와 상기 하부 범프에 인접한 상기 하부 칩의 면들을 밀봉하는 하부 밀봉제;를 포함하는 것을 특징으로 하는 적층형 패키지 모듈.
  2. 삭제
  3. 제1항에 있어서,
    상기 인쇄회로기판 상부에 적층된 상기 상하부 테입 케리어 패키지는 상기 인쇄회로기판 하부에 대칭적으로 더 적층된 것을 특징으로 하는 적층형 패키지 모듈.
  4. 리드 양면 중앙부 및 상기 중앙부와 이격된 일 측단부 양면 각각에 베이스 필름을 마련하는 단계;
    상기 리드의 일면 타 측단부에 범프를 매개로 칩 실장 및 이를 밀봉하여 완성되는 테입 케리어 패키지를 다수개 제조하는 단계;
    상기 제조된 테입 케리어 패키지 다수를 적층하는 단계;
    상기 다수로 적층된 테입 케리어 패키지를 인쇄회로기판 일면에 적층하는 단계; 및
    상기 인쇄회로기판에 적층된 다수의 테입 케리어 패키지에서 외부로 노출된 상기 리드의 중앙부와 일 측단부 사이의 부분을 절단하여, 상기 인쇄회로기판에 접지시키는 단계를 포함한 것을 특징으로 하는 적층형 패키지 모듈 제조방법.
  5. 제4항에 있어서,
    상기 인쇄회로기판에 상기 하부 리드의 일 측단부를 접지한 후, 상기 인쇄회로기판에 접지된 상기 상하부 리드의 일 측단부를 밀봉제에 의하여 밀봉하는 단계 를 더 포함한 것을 특징으로 하는 적층형 패키지 모듈 제조방법.
KR1020050083236A 2005-09-07 2005-09-07 적층형 패키지 모듈 및 그 제조방법 KR100668858B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050083236A KR100668858B1 (ko) 2005-09-07 2005-09-07 적층형 패키지 모듈 및 그 제조방법
US11/291,612 US7417308B2 (en) 2005-09-07 2005-12-01 Stack type package module and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083236A KR100668858B1 (ko) 2005-09-07 2005-09-07 적층형 패키지 모듈 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100668858B1 true KR100668858B1 (ko) 2007-01-16

Family

ID=37829073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083236A KR100668858B1 (ko) 2005-09-07 2005-09-07 적층형 패키지 모듈 및 그 제조방법

Country Status (2)

Country Link
US (1) US7417308B2 (ko)
KR (1) KR100668858B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
JP2009094152A (ja) * 2007-10-04 2009-04-30 Hitachi Ltd 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
WO1998025304A1 (fr) * 1996-12-04 1998-06-11 Hitachi, Ltd. Dispositif a semi-conducteur
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6528870B2 (en) * 2000-01-28 2003-03-04 Kabushiki Kaisha Toshiba Semiconductor device having a plurality of stacked wiring boards
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ

Also Published As

Publication number Publication date
US7417308B2 (en) 2008-08-26
US20070051664A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
US6469373B2 (en) Semiconductor apparatus with improved thermal and mechanical characteristic under-fill layer and manufacturing method therefor
US6573592B2 (en) Semiconductor die packages with standard ball grid array footprint and method for assembling the same
US20090127688A1 (en) Package-on-package with improved joint reliability
US6265783B1 (en) Resin overmolded type semiconductor device
US7880291B2 (en) Integrated circuit package and integrated circuit module
US9129826B2 (en) Epoxy bump for overhang die
US20070111379A1 (en) Pre-molded leadframe and method therefor
US20070108571A1 (en) Method for fabricating semiconductor package with stacked chips
KR20050002220A (ko) 적층형 볼 그리드 어레이 패키지 및 그 제조방법
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP2003078105A (ja) スタックチップモジュール
CN107978570A (zh) 芯片封装结构及其制造方法
KR20080003864A (ko) 다중칩 모듈과 생산 방법
US20200043854A1 (en) Semiconductor package
KR20110124065A (ko) 적층형 반도체 패키지
CN105762084A (zh) 倒装芯片的封装方法及封装装置
US20070007645A1 (en) Stack package and semiconductor module implementing the same
KR100270828B1 (ko) 반도체장치
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
KR100668858B1 (ko) 적층형 패키지 모듈 및 그 제조방법
KR20110124064A (ko) 적층형 반도체 패키지
US7649250B2 (en) Semiconductor package
KR19980042513A (ko) 반도체장치 및 반도체장치용 리이드프레임
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
KR20150125988A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee